JPH10233183A - 冷電子放出素子マトリクス及びその製造方法 - Google Patents
冷電子放出素子マトリクス及びその製造方法Info
- Publication number
- JPH10233183A JPH10233183A JP3227497A JP3227497A JPH10233183A JP H10233183 A JPH10233183 A JP H10233183A JP 3227497 A JP3227497 A JP 3227497A JP 3227497 A JP3227497 A JP 3227497A JP H10233183 A JPH10233183 A JP H10233183A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- wiring
- emitter wiring
- cold electron
- electron emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】エミッタ配線からの電子放出を抑えてフラット
パネルディスプレイの誤動作や絶縁破壊を回避し、か
つ、絶縁層に生じがちであったすき間の形成を抑え、ゲ
ート配線の耐電流性が向上された冷電子放出素子マトリ
クス及びその製造方法を提供する。 【解決手段】エミッタ近傍にゲートを設け、エミッタと
ゲートとの間に電圧を印加することで生ずる電界によ
り、エミッタから冷電子を放出させる冷電子放出素子
を、エミッタに給電するエミッタ配線とゲートに給電す
るゲート配線との交差部分に形成したマトリクス構造で
あって、特にエミッタ配線の側面が斜めであることを特
徴とする冷電子放出素子マトリクスで、エミッタ配線は
ドライエッチング法を用いて加工する。
パネルディスプレイの誤動作や絶縁破壊を回避し、か
つ、絶縁層に生じがちであったすき間の形成を抑え、ゲ
ート配線の耐電流性が向上された冷電子放出素子マトリ
クス及びその製造方法を提供する。 【解決手段】エミッタ近傍にゲートを設け、エミッタと
ゲートとの間に電圧を印加することで生ずる電界によ
り、エミッタから冷電子を放出させる冷電子放出素子
を、エミッタに給電するエミッタ配線とゲートに給電す
るゲート配線との交差部分に形成したマトリクス構造で
あって、特にエミッタ配線の側面が斜めであることを特
徴とする冷電子放出素子マトリクスで、エミッタ配線は
ドライエッチング法を用いて加工する。
Description
【０００１】
【発明の属する技術分野】本発明は、電界放出により冷
電子を放出するいわゆる冷電子放出素子をフラットパネ
ルディスプレイ型の画像表示装置等の電子源として用い
るのに好適な冷電子放出素子マトリクスおよびその製造
方法に関する。
電子を放出するいわゆる冷電子放出素子をフラットパネ
ルディスプレイ型の画像表示装置等の電子源として用い
るのに好適な冷電子放出素子マトリクスおよびその製造
方法に関する。
【０００２】
【従来の技術】通常の状態において物体表面から外へ電
子を取り出すためには、その物体表面の仕事関数に相当
するエネルギーを与えてやる必要がある。これは、仕事
関数分のエネルギー障壁が存在するためである。
子を取り出すためには、その物体表面の仕事関数に相当
するエネルギーを与えてやる必要がある。これは、仕事
関数分のエネルギー障壁が存在するためである。
【０００３】物体表面にエネルギーを与えるために、よ
く知られている例では、物体表面をある程度以上の高温
に加熱する。この熱により運動エネルギーが増大された
電子は前記のエネルギー障壁を越えて物体表面から外へ
と飛び出す。これが、いわゆる熱電子放出と称されるも
のであり、そして放出された電子は熱電子と称されてい
る。また、この電子を放出する陰極を熱陰極と称してい
る。
く知られている例では、物体表面をある程度以上の高温
に加熱する。この熱により運動エネルギーが増大された
電子は前記のエネルギー障壁を越えて物体表面から外へ
と飛び出す。これが、いわゆる熱電子放出と称されるも
のであり、そして放出された電子は熱電子と称されてい
る。また、この電子を放出する陰極を熱陰極と称してい
る。
【０００４】ところが、前記のように高温に加熱しなく
ても、物体表面に対して電界をかけると前記のエネルギ
ー障壁の幅が電界に応じて次第に狭くなり、特に電界強
度が約１０7 Ｖ／ｃｍ以上の強電界であれば、電子はい
わゆるトンネル効果によって前記のエネルギー障壁を突
破して物体表面から外へ放出される。
ても、物体表面に対して電界をかけると前記のエネルギ
ー障壁の幅が電界に応じて次第に狭くなり、特に電界強
度が約１０7 Ｖ／ｃｍ以上の強電界であれば、電子はい
わゆるトンネル効果によって前記のエネルギー障壁を突
破して物体表面から外へ放出される。
【０００５】これが、いわゆる電界放出又は強電界放出
と称されているものであり、放出された電子は電界放出
電子又は強電界放出電子と称されている。また、この電
子と陰極のことを、前記の熱電子と熱陰極に対して、そ
れぞれ冷電子と冷陰極と称することもある。
と称されているものであり、放出された電子は電界放出
電子又は強電界放出電子と称されている。また、この電
子と陰極のことを、前記の熱電子と熱陰極に対して、そ
れぞれ冷電子と冷陰極と称することもある。
【０００６】この電界放出現象は、前記のような熱電子
放出とは原理が異なるものであり、工業的応用を検討し
た場合には、その原理の違いに起因した数々の優れた特
長を有していることが知られている。
放出とは原理が異なるものであり、工業的応用を検討し
た場合には、その原理の違いに起因した数々の優れた特
長を有していることが知られている。
【０００７】まず、電場はポアソンの方程式に支配され
ているため、突起があるとその先端に電界が集中する。
すなわち、突起形状を用いれば比較的低電圧で電界放出
を起こすことができ、これを電子源として利用すること
ができる。
ているため、突起があるとその先端に電界が集中する。
すなわち、突起形状を用いれば比較的低電圧で電界放出
を起こすことができ、これを電子源として利用すること
ができる。
【０００８】そして、電界放出現象を利用した電子源と
しての冷電子放出素子には、一例として、図７に示すも
のがある。この素子はディスクエッジ形エミッタと呼ば
れ、エミッタが円板形状をなしており、その上側エッジ
を囲むようにゲート電極が形成されている。エミッタ・
ゲート間に電圧を印加することにより、エミッタエッジ
に電界が集中し、電子を放出する。
しての冷電子放出素子には、一例として、図７に示すも
のがある。この素子はディスクエッジ形エミッタと呼ば
れ、エミッタが円板形状をなしており、その上側エッジ
を囲むようにゲート電極が形成されている。エミッタ・
ゲート間に電圧を印加することにより、エミッタエッジ
に電界が集中し、電子を放出する。
【０００９】冷電子放出素子をフラットパネルディスプ
レイとして用いる場合には、複数個の素子をアレイにし
て１画素とし、それを複数のエミッタ配線と複数のゲー
ト配線の各交差部分に配置したマトリクス構造が一般に
使用される。対応するゲート配線とエミッタ配線の電位
差で各アレイの放出電流が制御され、その電子が対向基
板に形成された蛍光体を励起し、各画素の輝度が決ま
る。
レイとして用いる場合には、複数個の素子をアレイにし
て１画素とし、それを複数のエミッタ配線と複数のゲー
ト配線の各交差部分に配置したマトリクス構造が一般に
使用される。対応するゲート配線とエミッタ配線の電位
差で各アレイの放出電流が制御され、その電子が対向基
板に形成された蛍光体を励起し、各画素の輝度が決ま
る。
【００１０】冷電子放出素子には、しきい値電圧が存在
し、例えば数十Ｖ程度までは電子放出が起こらず、それ
を越えると電圧で決まる電子電流が流れる。この特性を
利用して、マトリクスでは１つのゲート配線のみに一定
の選択電位を印加し、そのゲート配線に属する画素の輝
度を与えるように制御したエミッタ電位を各エミッタ配
線に印加する。他のゲート配線に属する画素では、選択
電位分だけ電位差が小さいことにより、電位差がしきい
値以下になって発光が抑制される。ゲート配線の選択電
位を走査することにより、全体の画像表示を行うことが
できる。
し、例えば数十Ｖ程度までは電子放出が起こらず、それ
を越えると電圧で決まる電子電流が流れる。この特性を
利用して、マトリクスでは１つのゲート配線のみに一定
の選択電位を印加し、そのゲート配線に属する画素の輝
度を与えるように制御したエミッタ電位を各エミッタ配
線に印加する。他のゲート配線に属する画素では、選択
電位分だけ電位差が小さいことにより、電位差がしきい
値以下になって発光が抑制される。ゲート配線の選択電
位を走査することにより、全体の画像表示を行うことが
できる。
【００１１】各エミッタ配線や各ゲート配線が電気的に
絶縁分離されていることは言うまでもない。通常は、ガ
ラス等の絶縁基板上にストライプ状のエミッタ配線を形
成し、絶縁層を介して、エミッタ配線と交差するように
ストライプ状のゲート配線が形成される。
絶縁分離されていることは言うまでもない。通常は、ガ
ラス等の絶縁基板上にストライプ状のエミッタ配線を形
成し、絶縁層を介して、エミッタ配線と交差するように
ストライプ状のゲート配線が形成される。
【００１２】しかしながら、従来の技術によると次のよ
うな現象が生じ易い。例えば、スパッタリング法や蒸着
法等によって形成した膜は、柱状の構造を持つことが知
られている。厚さ０．１〜０．２μｍ程度の膜をウェッ
トエッチングで加工すると、この柱状構造の影響で膜の
断面はほぼ矩形になる（図５（ｃ））。そして上エッジ
は尖っている。
うな現象が生じ易い。例えば、スパッタリング法や蒸着
法等によって形成した膜は、柱状の構造を持つことが知
られている。厚さ０．１〜０．２μｍ程度の膜をウェッ
トエッチングで加工すると、この柱状構造の影響で膜の
断面はほぼ矩形になる（図５（ｃ））。そして上エッジ
は尖っている。
【００１３】その上に絶縁層およびゲート配線を形成す
るとき、エミッタ配線の膜厚分の段差に起因して、基板
上とエミッタ配線上の成膜にずれが生じ、界面にはすき
間ができやすい。また、段差の上部と下部を結ぶ部分で
は膜厚が小さくなる。（図５（ｄ）。）
るとき、エミッタ配線の膜厚分の段差に起因して、基板
上とエミッタ配線上の成膜にずれが生じ、界面にはすき
間ができやすい。また、段差の上部と下部を結ぶ部分で
は膜厚が小さくなる。（図５（ｄ）。）
【００１４】エミッタ配線とゲート配線の間にエミッタ
側が負となるように電圧を印加すると、エミッタ配線の
上エッジが尖っていることと絶縁層にすき間があいてい
ることに起因して、上エッジに電界が集中する。そのた
め、電子が放出され、その一部はアノードの蛍光体に到
達して誤動作になり、また一部は絶縁層を破壊して短絡
を引き起こす。それから、ゲート配線については、膜厚
が薄くて弱い部分が生じるため、断線を起こし易く問題
になる。
側が負となるように電圧を印加すると、エミッタ配線の
上エッジが尖っていることと絶縁層にすき間があいてい
ることに起因して、上エッジに電界が集中する。そのた
め、電子が放出され、その一部はアノードの蛍光体に到
達して誤動作になり、また一部は絶縁層を破壊して短絡
を引き起こす。それから、ゲート配線については、膜厚
が薄くて弱い部分が生じるため、断線を起こし易く問題
になる。
【００１５】
【発明が解決しようとする課題】図４にも示すように、
従来の製造方法によって形成される通常のエミッタ配線
では断面が矩形であるといえる。つまり、けっして望ま
ないにも関わらず、その断面形状に起因してそのエミッ
タ配線のエッジに電界が集中して電子が放出され、その
結果、当該フラットパネルディスプレイが誤動作や絶縁
破壊を起こしやすく問題があった。
従来の製造方法によって形成される通常のエミッタ配線
では断面が矩形であるといえる。つまり、けっして望ま
ないにも関わらず、その断面形状に起因してそのエミッ
タ配線のエッジに電界が集中して電子が放出され、その
結果、当該フラットパネルディスプレイが誤動作や絶縁
破壊を起こしやすく問題があった。
【００１６】それから、エミッタ配線の端部には膜厚分
の急峻な段差が生じている。そのため、絶縁層やゲート
配線に、段差の部分ですき間が形成されたり、弱くて断
線しやすいという問題もあった。
の急峻な段差が生じている。そのため、絶縁層やゲート
配線に、段差の部分ですき間が形成されたり、弱くて断
線しやすいという問題もあった。
【００１７】本発明は、前記の問題点を解消するために
成されたものであって、エミッタ配線からの電子放出を
抑えてフラットパネルディスプレイの誤動作や絶縁破壊
を回避し、かつ、絶縁層に生じがちであったすき間の形
成を抑え、ゲート配線の耐電流性が向上された冷電子放
出素子マトリクス及びその製造方法を提供することを目
的とする。
成されたものであって、エミッタ配線からの電子放出を
抑えてフラットパネルディスプレイの誤動作や絶縁破壊
を回避し、かつ、絶縁層に生じがちであったすき間の形
成を抑え、ゲート配線の耐電流性が向上された冷電子放
出素子マトリクス及びその製造方法を提供することを目
的とする。
【００１８】
【課題を解決するための手段】前記の目的を達成するた
め、本発明が提供する手段とは、まず請求項１に示すよ
うに、エミッタ近傍にゲートを設け、該エミッタとゲー
トとの間に電圧を印加することで生ずる電界により、該
エミッタから冷電子を放出させる冷電子放出素子を、前
記エミッタに給電するエミッタ配線と前記ゲートに給電
するゲート配線との交差部分に形成したマトリクス構造
であって、前記エミッタ配線の側面が斜めに傾斜してい
ることを特徴とする冷電子放出素子マトリクスである。
め、本発明が提供する手段とは、まず請求項１に示すよ
うに、エミッタ近傍にゲートを設け、該エミッタとゲー
トとの間に電圧を印加することで生ずる電界により、該
エミッタから冷電子を放出させる冷電子放出素子を、前
記エミッタに給電するエミッタ配線と前記ゲートに給電
するゲート配線との交差部分に形成したマトリクス構造
であって、前記エミッタ配線の側面が斜めに傾斜してい
ることを特徴とする冷電子放出素子マトリクスである。
【００１９】あるいは、請求項２に示すように、請求項
１に示す冷電子放出素子マトリクスの製造方法であっ
て、前記エミッタ配線を加工するのにドライエッチング
法を用いることを特徴とする製造方法である。
１に示す冷電子放出素子マトリクスの製造方法であっ
て、前記エミッタ配線を加工するのにドライエッチング
法を用いることを特徴とする製造方法である。
【００２０】
【発明の実施の形態】そこで、本発明が提供するよう
な、冷電子放出素子マトリクスでは、側面が斜めのエミ
ッタ配線を用いる（図１）。この場合、エミッタ配線の
上エッジは尖っていない。エミッタ配線の膜厚分の段差
は非常になだらかなスロープに置き換えられており、基
板上とエミッタ配線上の成膜は同時に進行し、すき間が
あくことはない。ゲート配線の膜厚もほぼ一定となる。
（図２、及び図３の（ｄ）。）
な、冷電子放出素子マトリクスでは、側面が斜めのエミ
ッタ配線を用いる（図１）。この場合、エミッタ配線の
上エッジは尖っていない。エミッタ配線の膜厚分の段差
は非常になだらかなスロープに置き換えられており、基
板上とエミッタ配線上の成膜は同時に進行し、すき間が
あくことはない。ゲート配線の膜厚もほぼ一定となる。
（図２、及び図３の（ｄ）。）
【００２１】従って、エミッタ配線の上エッジからの電
子放出が抑制され、誤動作や短絡を抑制できる。また、
ゲート配線の断線も起こりにくい。
子放出が抑制され、誤動作や短絡を抑制できる。また、
ゲート配線の断線も起こりにくい。
【００２２】エミッタ配線の側面と基板表面のなす角を
テーパー角とする（図６のθ）。従来例ではテーパー角
θ＝９０゜である。テーパー角が小さい程、本発明の効
果は大きい。絶縁層やゲート配線の成膜法にもよるが、
テーパー角が概略４５゜以下であれば、効果がある。
テーパー角とする（図６のθ）。従来例ではテーパー角
θ＝９０゜である。テーパー角が小さい程、本発明の効
果は大きい。絶縁層やゲート配線の成膜法にもよるが、
テーパー角が概略４５゜以下であれば、効果がある。
【００２３】エミッタ配線の側面を斜めにするために
は、エミッタ配線のエッチングと同時に、マスクパター
ンのサイドエッチングを行えばよい。テーパー角θは、
大まかには、エミッタ配線のエッチングレートとマスク
のサイドエッチングレートの比で決まってくる（図
６）。エミッタ配線のエッチングレートに比べてマスク
のサイドエッチングレートを大きくすれば、テーパー角
θはより小さくなる。
は、エミッタ配線のエッチングと同時に、マスクパター
ンのサイドエッチングを行えばよい。テーパー角θは、
大まかには、エミッタ配線のエッチングレートとマスク
のサイドエッチングレートの比で決まってくる（図
６）。エミッタ配線のエッチングレートに比べてマスク
のサイドエッチングレートを大きくすれば、テーパー角
θはより小さくなる。
【００２４】そこで、本発明の製造方法によれば、ドラ
イエッチングを用いて、実現できる。具体的には、エミ
ッタ配線をエッチングするガスとマスクをエッチングす
るガスの混合比を変化させることにより、それぞれのエ
ッチングレートを変えることができ、任意のテーパー角
θを有するエミッタ配線を形成できる。例えばエミッタ
配線１としてＣｒ、マスク６としてレジストを用いた場
合、エッチングガスとしてＣｌ2 とＯ2 の混合ガスを使
用できる。この時、Ｃｌ2 とＯ2 の混合比を選ぶことに
より、任意のテーパー角に設定できる（図７）。
イエッチングを用いて、実現できる。具体的には、エミ
ッタ配線をエッチングするガスとマスクをエッチングす
るガスの混合比を変化させることにより、それぞれのエ
ッチングレートを変えることができ、任意のテーパー角
θを有するエミッタ配線を形成できる。例えばエミッタ
配線１としてＣｒ、マスク６としてレジストを用いた場
合、エッチングガスとしてＣｌ2 とＯ2 の混合ガスを使
用できる。この時、Ｃｌ2 とＯ2 の混合比を選ぶことに
より、任意のテーパー角に設定できる（図７）。
【００２５】また、先にウェットエッチングでエミッタ
配線の概略形成を行った後、引き続きドライエッチング
でエミッタ配線側面の斜め加工を行ってもよい。
配線の概略形成を行った後、引き続きドライエッチング
でエミッタ配線側面の斜め加工を行ってもよい。
【００２６】
〔冷電子放出素子マトリクスの実施例〕図１は、本発明
に係る冷電子放出素子マトリクスの一実施例を示してい
る。本実施例では、エミッタ配線１は、幅５００μｍ、
膜厚０．１μｍ、テーパー角θ＝２２゜、そして材質は
Ｃｒである。また、絶縁層２は膜厚０．６μｍのＳｉＯ
x 、ゲート配線３は膜厚０．２μｍのＣｒである。尚、
基板４はガラスである。各交差部分には、１〜約１，０
００個の冷電子放出素子５を形成してある。
に係る冷電子放出素子マトリクスの一実施例を示してい
る。本実施例では、エミッタ配線１は、幅５００μｍ、
膜厚０．１μｍ、テーパー角θ＝２２゜、そして材質は
Ｃｒである。また、絶縁層２は膜厚０．６μｍのＳｉＯ
x 、ゲート配線３は膜厚０．２μｍのＣｒである。尚、
基板４はガラスである。各交差部分には、１〜約１，０
００個の冷電子放出素子５を形成してある。
【００２７】絶縁層２やゲート配線３は、テーパー部で
も水平部とほぼ同様の膜質で形成されている。
も水平部とほぼ同様の膜質で形成されている。
【００２８】任意のゲート配線３とエミッタ配線１との
間に、エミッタが負になるように電圧を印加すると、交
差部分の冷電子放出素子５から電子が放出される。発明
の詳細な説明に記述したマトリクス駆動法により、各画
素を任意の輝度で表示でき、誤動作は見られなかった。
間に、エミッタが負になるように電圧を印加すると、交
差部分の冷電子放出素子５から電子が放出される。発明
の詳細な説明に記述したマトリクス駆動法により、各画
素を任意の輝度で表示でき、誤動作は見られなかった。
【００２９】〔実施例の冷電子放出素子マトリクスの製
造方法〕図１に示す冷電子放出素子マトリクスを製造す
るための製造方法に関わる一実施例を図２に模式的に示
す。まず、ガラス基板４上に、スパッタリングまたは蒸
着等の方法により、Ｃｒ膜１’を厚さ０．１μｍに成膜
し、その上にフォトリソグラフィー法によってストライ
プ状のレジストパターン６を形成する。（図２（ａ）） 次に、Ｃｌ2 ガスおよびＯ2 を用いたプラズマエッチン
グによってＣｒ膜１’およびレジスト６をエッチングし
て、テーパー状エミッタ配線１を形成する。（図２
（ｂ）） そして、レジスト６を除去する。（図２（ｃ））
造方法〕図１に示す冷電子放出素子マトリクスを製造す
るための製造方法に関わる一実施例を図２に模式的に示
す。まず、ガラス基板４上に、スパッタリングまたは蒸
着等の方法により、Ｃｒ膜１’を厚さ０．１μｍに成膜
し、その上にフォトリソグラフィー法によってストライ
プ状のレジストパターン６を形成する。（図２（ａ）） 次に、Ｃｌ2 ガスおよびＯ2 を用いたプラズマエッチン
グによってＣｒ膜１’およびレジスト６をエッチングし
て、テーパー状エミッタ配線１を形成する。（図２
（ｂ）） そして、レジスト６を除去する。（図２（ｃ））
【００３０】テーパー状エミッタ配線１上に、ＳｉＯx
を膜厚０．６μｍ、またＣｒを膜厚０．２μｍ、にそれ
ぞれ蒸着すると、テーパー部でも水平部同様の良好な膜
が形成される。（図２（ｄ））
を膜厚０．６μｍ、またＣｒを膜厚０．２μｍ、にそれ
ぞれ蒸着すると、テーパー部でも水平部同様の良好な膜
が形成される。（図２（ｄ））
【００３１】最後に、ゲート配線３を周知のフォトエッ
チング法で加工して、完成である。
チング法で加工して、完成である。
【００３２】〔実施例の冷電子放出素子マトリクスの別
の製造方法〕図１に示す冷電子放出素子マトリクスを製
造するための製造方法に関わる別の一実施例について、
図３に模式的に示す。まず、ガラス基板４上に、スパッ
タリングまたは蒸着等の方法によりＣｒ膜１’を厚さ
０．１μｍに成膜し、その上にフォトリソグラフィー法
によってストライプ状のレジストパターン６を形成す
る。（図３（ａ）） 次に、ウェットエッチングにより、エミッタ配線１の概
略加工を行う。（図３（ｂ）） 続いて、Ｃｌ2 ガスおよびＯ2 を用いたプラズマエッチ
ングによってＣｒ膜１’およびレジスト６をエッチング
して、エミッタ配線１をテーパー状に加工する（図３
（ｂ’）） そして、レジスト６を除去する。（図３（ｃ））
の製造方法〕図１に示す冷電子放出素子マトリクスを製
造するための製造方法に関わる別の一実施例について、
図３に模式的に示す。まず、ガラス基板４上に、スパッ
タリングまたは蒸着等の方法によりＣｒ膜１’を厚さ
０．１μｍに成膜し、その上にフォトリソグラフィー法
によってストライプ状のレジストパターン６を形成す
る。（図３（ａ）） 次に、ウェットエッチングにより、エミッタ配線１の概
略加工を行う。（図３（ｂ）） 続いて、Ｃｌ2 ガスおよびＯ2 を用いたプラズマエッチ
ングによってＣｒ膜１’およびレジスト６をエッチング
して、エミッタ配線１をテーパー状に加工する（図３
（ｂ’）） そして、レジスト６を除去する。（図３（ｃ））
【００３３】テーパー状エミッタ配線１上に、ＳｉＯx
を膜厚０．６μｍ、またＣｒを膜厚０．２μｍ、にそれ
ぞれ蒸着すると、テーパー部でも水平部同様の良好な膜
が形成される。（図３（ｄ））
を膜厚０．６μｍ、またＣｒを膜厚０．２μｍ、にそれ
ぞれ蒸着すると、テーパー部でも水平部同様の良好な膜
が形成される。（図３（ｄ））
【００３４】最後に、ゲート配線３を周知のフォトエッ
チング法で加工して、完成である。
チング法で加工して、完成である。
【００３５】〔実施例の冷電子放出素子の製造方法〕本
発明はマトリクス構造のエミッタ配線１に関するもので
あり、各種の冷電子放出素子５に適用できる。本実施例
では、冷電子放出素子５としてディスクエッジ形（図
８）を使用した。その場合の製造プロセスを図９に示
す。
発明はマトリクス構造のエミッタ配線１に関するもので
あり、各種の冷電子放出素子５に適用できる。本実施例
では、冷電子放出素子５としてディスクエッジ形（図
８）を使用した。その場合の製造プロセスを図９に示
す。
【００３６】まず、エミッタ配線１を形成した状態（図
９（ｃ））で、ＳｉおよびＷをスパッタリング成膜し、
フォトリソグラフィーによって円形パターンを形成し、
ドライエッチングによってエミッタ５１を形成する（図
９（ｃ’））。その後で、絶縁層２であるＳｉＯx とゲ
ート５３であるＣｒを蒸着する（図９（ｄ））。そし
て、いわゆるリフトオフ法により、エミッタ５１上の堆
積物を除去する（図９（ｅ））。
９（ｃ））で、ＳｉおよびＷをスパッタリング成膜し、
フォトリソグラフィーによって円形パターンを形成し、
ドライエッチングによってエミッタ５１を形成する（図
９（ｃ’））。その後で、絶縁層２であるＳｉＯx とゲ
ート５３であるＣｒを蒸着する（図９（ｄ））。そし
て、いわゆるリフトオフ法により、エミッタ５１上の堆
積物を除去する（図９（ｅ））。
【００３７】
【発明の効果】本発明に係る冷電子放出素子マトリクス
によれば、エミッタ配線の断面形状をテーパー状にする
ことにより、エミッタ配線からの電子放出を抑制し、誤
動作や短絡を防止できる。また、絶縁層やゲート配線に
すき間や膜厚の薄い部分が形成されることがなく、ゲー
ト配線の断線を予防できる。
によれば、エミッタ配線の断面形状をテーパー状にする
ことにより、エミッタ配線からの電子放出を抑制し、誤
動作や短絡を防止できる。また、絶縁層やゲート配線に
すき間や膜厚の薄い部分が形成されることがなく、ゲー
ト配線の断線を予防できる。
【００３８】また、特に、本発明に係る冷電子放出素子
マトリクスの製造方法よれば、ドライエッチング法を用
いることにより、断面が前記テーパー状をなすエミッタ
配線を意図する設計に従って形成でき、加工精度の高い
冷電子放出素子マトリクスを容易に製造することができ
る。
マトリクスの製造方法よれば、ドライエッチング法を用
いることにより、断面が前記テーパー状をなすエミッタ
配線を意図する設計に従って形成でき、加工精度の高い
冷電子放出素子マトリクスを容易に製造することができ
る。
【００３９】以上、本発明によると、前記の問題点を解
消することが出来、エミッタ配線からの電子放出を抑え
てフラットパネルディスプレイの誤動作や絶縁破壊を回
避し、かつ、絶縁層に生じがちであったすき間の形成を
抑え、ゲート配線の耐電流性が向上された冷電子放出素
子マトリクス及びその製造方法を提供することが出来
た。
消することが出来、エミッタ配線からの電子放出を抑え
てフラットパネルディスプレイの誤動作や絶縁破壊を回
避し、かつ、絶縁層に生じがちであったすき間の形成を
抑え、ゲート配線の耐電流性が向上された冷電子放出素
子マトリクス及びその製造方法を提供することが出来
た。
【図１】本発明に係る冷電子放出素子マトリクスの一実
施例について、要部を示す斜視図である。
施例について、要部を示す斜視図である。
【図２】図１に示す冷電子放出素子マトリクスの製造方
法の一実施例について、要部を示す工程図である。
法の一実施例について、要部を示す工程図である。
【図３】図１に示す冷電子放出素子マトリクスの製造方
法の別の一実施例について、要部を示す工程図である。
法の別の一実施例について、要部を示す工程図である。
【図４】従来の技術に関わる冷電子放出素子マトリクス
のについて、要部を示す斜視図である。
のについて、要部を示す斜視図である。
【図５】図４に示す従来の技術に関わる冷電子放出素子
マトリクスを製造する製造方法について、要部を示す工
程図である。
マトリクスを製造する製造方法について、要部を示す工
程図である。
【図６】エッチングレートとテーパー角との間の関係を
概念的に示す説明図である。
概念的に示す説明図である。
【図７】エッチングレートとテーパー角との間の概略の
関係を示すグラフである。（但し、Ｃｌ2 とＯ2 の混合
ガスを用いたプラズマエッチングにおける、Ｃｒとレジ
ストとの各エッチングレート、レジストの見かけのサイ
ドエッチングレート、そしてＣｒのテーパー角について
示す。）
関係を示すグラフである。（但し、Ｃｌ2 とＯ2 の混合
ガスを用いたプラズマエッチングにおける、Ｃｒとレジ
ストとの各エッチングレート、レジストの見かけのサイ
ドエッチングレート、そしてＣｒのテーパー角について
示す。）
【図８】ディスクエッジ形冷電子放出素子を示す斜視図
である。
である。
【図９】ディスクエッジ形冷電子放出素子マトリクスの
製造方法を示す工程図である。
製造方法を示す工程図である。
１・・・エミッタ配線 ２・・・絶縁層 ３・・・ゲート配線 ４・・・基板 ５・・・冷電子放出素子 ６・・・エミッタライン形成用レジスト ７・・・エミッタ形成用レジスト ５１・・・エミッタ電極 ５３・・・ゲート電極
Claims (2)
- 【請求項１】エミッタ近傍にゲートを設け、該エミッタ
とゲートとの間に電圧を印加することで生ずる電界によ
り、該エミッタから冷電子を放出させる冷電子放出素子
を、 前記エミッタに給電するエミッタ配線と前記ゲートに給
電するゲート配線との交差部分に形成したマトリクス構
造であって、 前記エミッタ配線の側面が斜めに傾斜していることを特
徴とする冷電子放出素子マトリクス。 - 【請求項２】前記エミッタ配線を加工するのにドライエ
ッチング法を用いることを特徴とする請求項１に記載の
冷電子放出素子マトリクスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3227497A JPH10233183A (ja) | 1997-02-17 | 1997-02-17 | 冷電子放出素子マトリクス及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3227497A JPH10233183A (ja) | 1997-02-17 | 1997-02-17 | 冷電子放出素子マトリクス及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233183A true JPH10233183A (ja) | 1998-09-02 |
Family
ID=12354413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3227497A Pending JPH10233183A (ja) | 1997-02-17 | 1997-02-17 | 冷電子放出素子マトリクス及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233183A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7181098B2 (en) | 2003-06-09 | 2007-02-20 | Samsung Electronics Co., Ltd. | Optical hybrid module and manufacturing method thereof |
| US7687189B2 (en) | 2004-04-28 | 2010-03-30 | Eveready Battery Company, Inc. | Housing for a sealed electrochemical battery cell |
-
1997
- 1997-02-17 JP JP3227497A patent/JPH10233183A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7181098B2 (en) | 2003-06-09 | 2007-02-20 | Samsung Electronics Co., Ltd. | Optical hybrid module and manufacturing method thereof |
| US7687189B2 (en) | 2004-04-28 | 2010-03-30 | Eveready Battery Company, Inc. | Housing for a sealed electrochemical battery cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100403060B1 (ko) | 전자방출장치용 저항기 및 그 제조방법 | |
| JPH0729484A (ja) | 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法 | |
| KR100661142B1 (ko) | 전자 방출 장치 및 필드 에미션 디스플레이 | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| KR100334017B1 (ko) | 평판 디스플레이 | |
| JP2737618B2 (ja) | 電界放出形電子源 | |
| JPH06162919A (ja) | 電界放出冷陰極素子 | |
| JP4206858B2 (ja) | 電界電子放出素子 | |
| JPH10233183A (ja) | 冷電子放出素子マトリクス及びその製造方法 | |
| JP3267418B2 (ja) | 電界放出カソード素子 | |
| JP2892587B2 (ja) | 電界放出素子及びその製造方法 | |
| JP2000067736A (ja) | 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置 | |
| JP2009135100A (ja) | 電子放出素子及びそれを備えた発光装置 | |
| JPH11111156A (ja) | 電界放出素子 | |
| JP2697538B2 (ja) | 冷陰極 | |
| US7052350B1 (en) | Field emission device having insulated column lines and method manufacture | |
| JP2000123713A (ja) | 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置 | |
| JPH07282718A (ja) | フィールドエミッション素子を用いた表示装置 | |
| KR100405971B1 (ko) | 전계방출소자의 집속전극 구조 및 형성방법 | |
| JPH0787074B2 (ja) | 電子放出素子およびその製造方法 | |
| KR100296956B1 (ko) | 집속전극을구비한전계방출표시소자 | |
| JP2769860B2 (ja) | 画像形成装置 | |
| JP4345448B2 (ja) | 冷陰極電界電子放出表示装置の製造方法 | |
| JP2001068013A (ja) | 電界放射型素子及びその製造方法 | |
| JPH02257540A (ja) | 熱電子線源及びその製造方法 |