JPH10232859A - 信号処理装置および情報処理装置 - Google Patents
信号処理装置および情報処理装置Info
- Publication number
- JPH10232859A JPH10232859A JP9034816A JP3481697A JPH10232859A JP H10232859 A JPH10232859 A JP H10232859A JP 9034816 A JP9034816 A JP 9034816A JP 3481697 A JP3481697 A JP 3481697A JP H10232859 A JPH10232859 A JP H10232859A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- input
- types
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 一個のマイクロコンピュータに簡単な構造で
複数種類のアナログ信号を取り扱わせる。 【解決手段】 複数種類のアナログ信号に対応した複数
のA/D変換器と複数のD/A変換器とを一個の集積回
路として設けた。
複数種類のアナログ信号を取り扱わせる。 【解決手段】 複数種類のアナログ信号に対応した複数
のA/D変換器と複数のD/A変換器とを一個の集積回
路として設けた。
Description
【0001】
【発明の属する技術分野】本発明は、各種のアナログ信
号とデジタル信号とを相互に変換する信号処理装置と、
これを具備した情報処理装置とに関する。
号とデジタル信号とを相互に変換する信号処理装置と、
これを具備した情報処理装置とに関する。
【0002】
【従来の技術】現在のコンピュータシステム等の情報処
理装置では、テキストだけでなく音声や画像も取り扱う
ことが一般的となりつつある。しかし、音楽の音声や写
真の画像などはアナログ信号であり、情報処理装置はデ
ジタル信号しか処理できないので、情報処理装置がアナ
ログ信号を取り扱うためには、アナログ信号とデジタル
信号とを相互に変換する必要がある。
理装置では、テキストだけでなく音声や画像も取り扱う
ことが一般的となりつつある。しかし、音楽の音声や写
真の画像などはアナログ信号であり、情報処理装置はデ
ジタル信号しか処理できないので、情報処理装置がアナ
ログ信号を取り扱うためには、アナログ信号とデジタル
信号とを相互に変換する必要がある。
【0003】例えば、特開平3−201118号公報に
開示された信号処理装置は、コンピュータシステムと公
衆通信回線とを仲介するため、これに特化したA/D変
換器とD/A変換器とを設けている。この信号処理装置
では、公衆通信回線から外部入力されるアナログ信号を
デジタル信号に変換してからコンピュータシステムに外
部出力することや、コンピュータシステムから外部入力
されるデジタル信号をアナログ信号に変換して公衆通信
回線に外部出力することができる。
開示された信号処理装置は、コンピュータシステムと公
衆通信回線とを仲介するため、これに特化したA/D変
換器とD/A変換器とを設けている。この信号処理装置
では、公衆通信回線から外部入力されるアナログ信号を
デジタル信号に変換してからコンピュータシステムに外
部出力することや、コンピュータシステムから外部入力
されるデジタル信号をアナログ信号に変換して公衆通信
回線に外部出力することができる。
【0004】また、一般的なコンピュータシステム1
は、図4に示すように、マイクロコンピュータであるC
PU2がバス変換コントローラ3を介して拡張バス4に
接続されており、この拡張バス4にアナログ信号とデジ
タル信号とを相互に変換するオプションボード5〜7…
を接続することができる。このようなオプションボード
5〜7…は、音声や動画や通信など取り扱うアナログ信
号に対応して各々特化されており、A/D変換とD/A
変換とを各々固有のサンプリング周波数で実行する。
は、図4に示すように、マイクロコンピュータであるC
PU2がバス変換コントローラ3を介して拡張バス4に
接続されており、この拡張バス4にアナログ信号とデジ
タル信号とを相互に変換するオプションボード5〜7…
を接続することができる。このようなオプションボード
5〜7…は、音声や動画や通信など取り扱うアナログ信
号に対応して各々特化されており、A/D変換とD/A
変換とを各々固有のサンプリング周波数で実行する。
【0005】
【発明が解決しようとする課題】特開平3−20111
8号公報に開示された信号処理装置は、コンピュータシ
ステムのデジタル信号と公衆通信回線のアナログ信号と
を相互に変換することができる。しかし、公衆通信回線
のアナログ信号しか取り扱うことができないので、音声
や動画などの各種のアナログ信号を取り扱うことはでき
ない。
8号公報に開示された信号処理装置は、コンピュータシ
ステムのデジタル信号と公衆通信回線のアナログ信号と
を相互に変換することができる。しかし、公衆通信回線
のアナログ信号しか取り扱うことができないので、音声
や動画などの各種のアナログ信号を取り扱うことはでき
ない。
【0006】その点、一般的なコンピュータシステム1
は、オプションボード5…を増設すれば各種のアナログ
信号に対処できるが、複数種類のアナログ信号を取り扱
うためには複数のオプションボード5…を増設する必要
があり、装置全体が複雑化するとともに大型化すること
になる。特に、オプションボード5…は、コンピュータ
システム1の拡張バス4に対応したコントローラを内蔵
する必要があるので、拡張バスの方式が相違するコンピ
ュータシステムに対応することもできない。
は、オプションボード5…を増設すれば各種のアナログ
信号に対処できるが、複数種類のアナログ信号を取り扱
うためには複数のオプションボード5…を増設する必要
があり、装置全体が複雑化するとともに大型化すること
になる。特に、オプションボード5…は、コンピュータ
システム1の拡張バス4に対応したコントローラを内蔵
する必要があるので、拡張バスの方式が相違するコンピ
ュータシステムに対応することもできない。
【0007】本発明の目的は上述のような課題に鑑みて
なされたものであり、複数種類のアナログ信号とデジタ
ル信号とを取り扱うことができる小型の信号処理装置
と、これを利用して簡単な構造でアナログ信号を取り扱
うことができる情報処理装置と、を提供することを目的
とする。
なされたものであり、複数種類のアナログ信号とデジタ
ル信号とを取り扱うことができる小型の信号処理装置
と、これを利用して簡単な構造でアナログ信号を取り扱
うことができる情報処理装置と、を提供することを目的
とする。
【0008】
【課題を解決するための手段】本発明の信号処理装置
は、複数種類のアナログ信号が個々に外部入力される複
数のアナログ入力部と、入力された複数種類のアナログ
信号を各々所定のサンプリング周波数で複数種類のデジ
タル信号に個々に変換する複数のA/D変換器と、複数
種類のデジタル信号を個々に外部出力する複数のデジタ
ル出力部と、複数種類のデジタル信号が個々に外部入力
される複数のデジタル入力部と、入力された複数種類の
デジタル信号を各々所定のサンプリング周波数でアナロ
グ信号に個々に変換する複数のD/A変換器と、複数種
類のアナログ信号を個々に外部出力する複数のアナログ
出力部と、を具備している。
は、複数種類のアナログ信号が個々に外部入力される複
数のアナログ入力部と、入力された複数種類のアナログ
信号を各々所定のサンプリング周波数で複数種類のデジ
タル信号に個々に変換する複数のA/D変換器と、複数
種類のデジタル信号を個々に外部出力する複数のデジタ
ル出力部と、複数種類のデジタル信号が個々に外部入力
される複数のデジタル入力部と、入力された複数種類の
デジタル信号を各々所定のサンプリング周波数でアナロ
グ信号に個々に変換する複数のD/A変換器と、複数種
類のアナログ信号を個々に外部出力する複数のアナログ
出力部と、を具備している。
【0009】従って、複数のアナログ入力部に個々に外
部入力される複数種類のアナログ信号は、複数のA/D
変換器により各々所定のサンプリング周波数で複数種類
のデジタル信号に個々に変換され、複数のデジタル出力
部から個々に外部出力される。また、複数のデジタル入
力部から個々に外部入力される複数種類のデジタル信号
は、複数のD/A変換器により各々所定のサンプリング
周波数で複数種類のアナログ信号に個々に変換され、複
数のアナログ出力部から個々に外部出力される。
部入力される複数種類のアナログ信号は、複数のA/D
変換器により各々所定のサンプリング周波数で複数種類
のデジタル信号に個々に変換され、複数のデジタル出力
部から個々に外部出力される。また、複数のデジタル入
力部から個々に外部入力される複数種類のデジタル信号
は、複数のD/A変換器により各々所定のサンプリング
周波数で複数種類のアナログ信号に個々に変換され、複
数のアナログ出力部から個々に外部出力される。
【0010】例えば、各々複数のアナログ入力部とアナ
ログ出力部とに音声や動画などの特定のアナログ信号を
入出力する複数のアナログ機器を個々に接続し、各々複
数のデジタル入力部とデジタル出力部とに一個のマイク
ロコンピュータを接続し、これらに対応して各々複数の
A/D変換器およびD/A変換器のサンプリング周波数
を各々設定すれば、信号処理装置は複数種類のアナログ
機器と一個のマイクロコンピュータとを仲介することが
できる。
ログ出力部とに音声や動画などの特定のアナログ信号を
入出力する複数のアナログ機器を個々に接続し、各々複
数のデジタル入力部とデジタル出力部とに一個のマイク
ロコンピュータを接続し、これらに対応して各々複数の
A/D変換器およびD/A変換器のサンプリング周波数
を各々設定すれば、信号処理装置は複数種類のアナログ
機器と一個のマイクロコンピュータとを仲介することが
できる。
【0011】また、上述のような信号処理装置における
他の発明として、複数のA/D変換器および複数のD/
A変換器のサンプリング周波数を可変自在に各々設定す
る周波数変更器を設けることも可能である。この場合、
周波数変更器により各々複数のA/D変換器とD/A変
換器とのサンプリング周波数を可変自在に各々設定でき
るので、例えば、アナログ入力部およびアナログ出力部
に接続するアナログ機器の変更などに対処することがで
きる。
他の発明として、複数のA/D変換器および複数のD/
A変換器のサンプリング周波数を可変自在に各々設定す
る周波数変更器を設けることも可能である。この場合、
周波数変更器により各々複数のA/D変換器とD/A変
換器とのサンプリング周波数を可変自在に各々設定でき
るので、例えば、アナログ入力部およびアナログ出力部
に接続するアナログ機器の変更などに対処することがで
きる。
【0012】また、上述のような信号処理装置における
他の発明として、サンプリング周波数の制御用のデジタ
ル信号が外部入力される制御入力部を設け、周波数変更
器は、外部入力された制御用のデジタル信号に対応して
A/D変換器およびD/A変換器のサンプリング周波数
を設定することも可能である。この場合、制御入力部か
ら外部入力される制御用のデジタル信号により周波数変
更器がA/D変換器およびD/A変換器のサンプリング
周波数を変更するので、例えば、この変更をマイクロコ
ンピュータにより制御するようなことができる。
他の発明として、サンプリング周波数の制御用のデジタ
ル信号が外部入力される制御入力部を設け、周波数変更
器は、外部入力された制御用のデジタル信号に対応して
A/D変換器およびD/A変換器のサンプリング周波数
を設定することも可能である。この場合、制御入力部か
ら外部入力される制御用のデジタル信号により周波数変
更器がA/D変換器およびD/A変換器のサンプリング
周波数を変更するので、例えば、この変更をマイクロコ
ンピュータにより制御するようなことができる。
【0013】また、上述のような信号処理装置における
他の発明として、信号処理装置を一個の集積回路として
形成することも可能である。この場合、一個の集積回路
が複数種類のアナログ信号と複数種類のデジタル信号と
を相互に変換するので、この機能をコンピュータシステ
ム等の情報処理装置に容易に搭載できる。
他の発明として、信号処理装置を一個の集積回路として
形成することも可能である。この場合、一個の集積回路
が複数種類のアナログ信号と複数種類のデジタル信号と
を相互に変換するので、この機能をコンピュータシステ
ム等の情報処理装置に容易に搭載できる。
【0014】また、本発明の情報処理装置は、上述した
何れかの信号処理装置と、該信号処理装置のデジタル出
力部およびデジタル入力部に接続されたマイクロコンピ
ュータと、を具備している。従って、一個のマイクロコ
ンピュータが一個の信号処理装置を介して複数種類のア
ナログ信号を取り扱うことができる。
何れかの信号処理装置と、該信号処理装置のデジタル出
力部およびデジタル入力部に接続されたマイクロコンピ
ュータと、を具備している。従って、一個のマイクロコ
ンピュータが一個の信号処理装置を介して複数種類のア
ナログ信号を取り扱うことができる。
【0015】上述のような情報処理装置において、特に
信号処理装置が制御入力部を具備する場合、この制御入
力部にもマイクロコンピュータを接続することが可能で
ある。この場合、一個のマイクロコンピュータが一個の
信号処理装置を介して複数種類のアナログ信号を取り扱
うことができ、アナログ信号の変更に対応してマイクロ
コンピュータがA/D変換とD/A変換とのサンプリン
グ周波数を変更することができる。
信号処理装置が制御入力部を具備する場合、この制御入
力部にもマイクロコンピュータを接続することが可能で
ある。この場合、一個のマイクロコンピュータが一個の
信号処理装置を介して複数種類のアナログ信号を取り扱
うことができ、アナログ信号の変更に対応してマイクロ
コンピュータがA/D変換とD/A変換とのサンプリン
グ周波数を変更することができる。
【0016】
【発明の実施の形態】本発明の実施の一形態を図1を参
照して以下に説明する。なお、図1は本実施の形態の情
報処理装置の要部を示すブロック図である。まず、本実
施の形態の情報処理装置であるコンピュータシステム1
0は、信号処理装置である一個のインターフェイス回路
11とマイクロコンピュータである一個のワンチップC
PU12とを具備しており、前記インターフェイス回路
11には、例えば、サウンドとビデオと通信との三種類
のアナログ信号を個々に入出力する三個のアナログ機器
(図示せず)が接続されている。
照して以下に説明する。なお、図1は本実施の形態の情
報処理装置の要部を示すブロック図である。まず、本実
施の形態の情報処理装置であるコンピュータシステム1
0は、信号処理装置である一個のインターフェイス回路
11とマイクロコンピュータである一個のワンチップC
PU12とを具備しており、前記インターフェイス回路
11には、例えば、サウンドとビデオと通信との三種類
のアナログ信号を個々に入出力する三個のアナログ機器
(図示せず)が接続されている。
【0017】本実施の形態のインターフェイス回路11
は、上述した三種類のアナログ信号に対応して三チャネ
ルの信号処理部13が設けられており、これらの信号処
理部13の各々に、アナログ入力部14、アナログ出力
部15、デジタル入力部16、デジタル出力部17、が
一つずつ設けられている。つまり、前記信号処理部13
は、A/D変換器18、D/A変換器19、P/S変換
器20、S/P変換器21、を一個ずつ具備しており、
前記アナログ入力部14と前記デジタル出力部17との
間に前記A/D変換器18と前記P/S変換器20とが
順番に接続され、前記デジタル入力部16と前記アナロ
グ出力部15との間に前記D/A変換器19と前記S/
P変換器21とが順番に接続されている。
は、上述した三種類のアナログ信号に対応して三チャネ
ルの信号処理部13が設けられており、これらの信号処
理部13の各々に、アナログ入力部14、アナログ出力
部15、デジタル入力部16、デジタル出力部17、が
一つずつ設けられている。つまり、前記信号処理部13
は、A/D変換器18、D/A変換器19、P/S変換
器20、S/P変換器21、を一個ずつ具備しており、
前記アナログ入力部14と前記デジタル出力部17との
間に前記A/D変換器18と前記P/S変換器20とが
順番に接続され、前記デジタル入力部16と前記アナロ
グ出力部15との間に前記D/A変換器19と前記S/
P変換器21とが順番に接続されている。
【0018】三つの前記アナログ入力部14は、各々特
定の前記アナログ機器から三種類のアナログ信号が個々
に外部入力され、三つの前記デジタル入力部16は、前
記ワンチップCPU12から三種類のデジタル信号が個
々に外部入力される。三個の前記A/D変換器18は、
個々に入力される三種類のアナログ信号を各々所定のサ
ンプリング周波数で三種類のデジタル信号に個々に変換
して出力し、三個の前記D/A変換器19は、個々に入
力される三種類のデジタル信号を各々所定のサンプリン
グ周波数で三種類のアナログ信号に個々に変換して出力
する。
定の前記アナログ機器から三種類のアナログ信号が個々
に外部入力され、三つの前記デジタル入力部16は、前
記ワンチップCPU12から三種類のデジタル信号が個
々に外部入力される。三個の前記A/D変換器18は、
個々に入力される三種類のアナログ信号を各々所定のサ
ンプリング周波数で三種類のデジタル信号に個々に変換
して出力し、三個の前記D/A変換器19は、個々に入
力される三種類のデジタル信号を各々所定のサンプリン
グ周波数で三種類のアナログ信号に個々に変換して出力
する。
【0019】三個の前記P/S変換器20は、個々に入
力される所定ビットのパラレルなデジタル信号をシリア
ルに変換して出力し、前記S/P変換器20は、個々に
入力されるシリアルなデジタル信号を所定ビットのパラ
レルに変換して出力する。三つの前記デジタル出力部1
7は、三種類のデジタル信号を前記ワンチップCPU1
2に外部出力し、前記アナログ出力部15は、三種類の
アナログ信号を前記アナログ機器に個々に外部出力す
る。
力される所定ビットのパラレルなデジタル信号をシリア
ルに変換して出力し、前記S/P変換器20は、個々に
入力されるシリアルなデジタル信号を所定ビットのパラ
レルに変換して出力する。三つの前記デジタル出力部1
7は、三種類のデジタル信号を前記ワンチップCPU1
2に外部出力し、前記アナログ出力部15は、三種類の
アナログ信号を前記アナログ機器に個々に外部出力す
る。
【0020】また、本実施の形態のインターフェイス回
路11は、周波数変更器として一個のPLL回路22が
設けられており、このPLL回路22が前記変換器18
〜21の各々に接続されている。なお、本実施の形態の
インターフェイス回路11には、クロック入力部23と
クロック出力部24も設けられており、前記PLL回路
22は、前記制御入力部25および前記クロック出力部
24を介して前記ワンチップCPU12に接続されると
ともに、前記クロック入力部23を介して外部の水晶発
振器26に接続されている。
路11は、周波数変更器として一個のPLL回路22が
設けられており、このPLL回路22が前記変換器18
〜21の各々に接続されている。なお、本実施の形態の
インターフェイス回路11には、クロック入力部23と
クロック出力部24も設けられており、前記PLL回路
22は、前記制御入力部25および前記クロック出力部
24を介して前記ワンチップCPU12に接続されると
ともに、前記クロック入力部23を介して外部の水晶発
振器26に接続されている。
【0021】前記ワンチップCPU12は、各々三つの
デジタル入力部31とデジタル出力部32とが設けられ
ており、三つの前記デジタル入力部31に前記インター
フェイス回路11の三つの前記デジタル出力部17が個
々に接続されるとともに、三つの前記デジタル出力部3
2に三つの前記デジタル入力部16が個々に接続されて
いる。
デジタル入力部31とデジタル出力部32とが設けられ
ており、三つの前記デジタル入力部31に前記インター
フェイス回路11の三つの前記デジタル出力部17が個
々に接続されるとともに、三つの前記デジタル出力部3
2に三つの前記デジタル入力部16が個々に接続されて
いる。
【0022】また、前記ワンチップCPU12は、クロ
ック入力部33と制御出力部34も設けられており、前
記クロック入力部33に前記インターフェイス回路11
のクロック出力部24が接続されるとともに、前記制御
出力部34に前記制御入力部25が接続されている。前
記ワンチップCPU12は、相互にも接続されたPLL
回路35とモード制御回路36とを具備しており、前記
PLL回路35が前記クロック入力部33に接続される
とともに、前記モード制御回路36が前記制御出力部3
4に接続されている。
ック入力部33と制御出力部34も設けられており、前
記クロック入力部33に前記インターフェイス回路11
のクロック出力部24が接続されるとともに、前記制御
出力部34に前記制御入力部25が接続されている。前
記ワンチップCPU12は、相互にも接続されたPLL
回路35とモード制御回路36とを具備しており、前記
PLL回路35が前記クロック入力部33に接続される
とともに、前記モード制御回路36が前記制御出力部3
4に接続されている。
【0023】前記水晶発振器26は、一定の周波数で発
振するので、これが基準クロックとしてインターフェイ
ス回路11の前記PLL回路22に外部入力され、この
PLL回路22は、基準クロックと同期信号とを前記ワ
ンチップCPU12の前記PLL回路35に出力する。
前記ワンチップCPU12のモード制御部36は、事前
に設定された適正なプログラムにより、前記デジタル入
出力部31,32で入出力するデジタル信号の種類に対
応して、インターフェイス回路11のPLL回路22に
制御用のデジタル信号を出力する。このインターフェイ
ス回路11のPLL回路22は、外部入力される制御用
のデジタル信号に対応して前記A/D変換器14と前記
D/A変換器15とのサンプリング周波数を可変自在に
設定する。
振するので、これが基準クロックとしてインターフェイ
ス回路11の前記PLL回路22に外部入力され、この
PLL回路22は、基準クロックと同期信号とを前記ワ
ンチップCPU12の前記PLL回路35に出力する。
前記ワンチップCPU12のモード制御部36は、事前
に設定された適正なプログラムにより、前記デジタル入
出力部31,32で入出力するデジタル信号の種類に対
応して、インターフェイス回路11のPLL回路22に
制御用のデジタル信号を出力する。このインターフェイ
ス回路11のPLL回路22は、外部入力される制御用
のデジタル信号に対応して前記A/D変換器14と前記
D/A変換器15とのサンプリング周波数を可変自在に
設定する。
【0024】なお、前記インターフェイス回路11およ
び前記ワンチップCPU12は、集積回路であるICと
して形成されている。そこで、前記変換器18…等の各
種回路は薄膜により形成されており、各種の前記入出力
部14…等は接続端子として形成されている。また、前
記ワンチップCPU12には、実際には各種のデバイス
が接続されているが、本発明の説明には必要ないので割
愛している。さらに、前記ワンチップCPU12には、
事前に適正なプログラムがソフトウェアとして設定され
ており、これに対応してデジタル信号の入出力などのデ
ジタル処理を実行する。
び前記ワンチップCPU12は、集積回路であるICと
して形成されている。そこで、前記変換器18…等の各
種回路は薄膜により形成されており、各種の前記入出力
部14…等は接続端子として形成されている。また、前
記ワンチップCPU12には、実際には各種のデバイス
が接続されているが、本発明の説明には必要ないので割
愛している。さらに、前記ワンチップCPU12には、
事前に適正なプログラムがソフトウェアとして設定され
ており、これに対応してデジタル信号の入出力などのデ
ジタル処理を実行する。
【0025】上述のような構成において、本実施の形態
のコンピュータシステム10では、三個のアナログ機器
が入出力するアナログ信号と一個のワンチップCPU1
2が入出力するデジタル信号とを一個のインターフェイ
ス回路11が仲介するので、三種類のアナログ信号を取
り扱うことができる。
のコンピュータシステム10では、三個のアナログ機器
が入出力するアナログ信号と一個のワンチップCPU1
2が入出力するデジタル信号とを一個のインターフェイ
ス回路11が仲介するので、三種類のアナログ信号を取
り扱うことができる。
【0026】例えば、特定のアナログ機器からインター
フェイス回路11のアナログ入力部14にアナログ信号
が外部入力されると、これはA/D変換器18により所
定のサンプリング周波数でデジタル信号に変換されてパ
ラレル出力され、P/S変換器20によりシリアルに変
換されてデジタル出力部17からワンチップCPU12
のデジタル入力部31に出力される。
フェイス回路11のアナログ入力部14にアナログ信号
が外部入力されると、これはA/D変換器18により所
定のサンプリング周波数でデジタル信号に変換されてパ
ラレル出力され、P/S変換器20によりシリアルに変
換されてデジタル出力部17からワンチップCPU12
のデジタル入力部31に出力される。
【0027】また、ワンチップCPU12のデジタル出
力部32からインターフェイス回路11のデジタル入力
部16にデジタル信号が外部入力されると、これはS/
P変換器21によりシリアルから所定ビットのパラレル
に変換され、D/A変換器19により所定のサンプリン
グ周波数でアナログ信号に変換されてアナログ出力部1
5からアナログ機器に出力される。
力部32からインターフェイス回路11のデジタル入力
部16にデジタル信号が外部入力されると、これはS/
P変換器21によりシリアルから所定ビットのパラレル
に変換され、D/A変換器19により所定のサンプリン
グ周波数でアナログ信号に変換されてアナログ出力部1
5からアナログ機器に出力される。
【0028】本実施の形態のコンピュータシステム10
では、上述のようにインターフェイス回路11が複数種
類のアナログ信号と複数種類のデジタル信号とを各々に
適正なサンプリング周波数で相互に変換するので、複数
種類のアナログ信号を一個のワンチップCPU12に取
り扱わせることができる。特に、インターフェイス回路
11は、上述のように複数種類のアナログ信号を一個の
ワンチップCPU12に取り扱わせることができるが、
一個のICとして形成されているのでコンピュータシス
テム10を大型化することがない。
では、上述のようにインターフェイス回路11が複数種
類のアナログ信号と複数種類のデジタル信号とを各々に
適正なサンプリング周波数で相互に変換するので、複数
種類のアナログ信号を一個のワンチップCPU12に取
り扱わせることができる。特に、インターフェイス回路
11は、上述のように複数種類のアナログ信号を一個の
ワンチップCPU12に取り扱わせることができるが、
一個のICとして形成されているのでコンピュータシス
テム10を大型化することがない。
【0029】しかも、本実施の形態のコンピュータシス
テム10では、インターフェイス回路11のA/D変換
とD/A変換とのサンプリング周波数を可変自在に設定
できるので、例えば、アナログ機器を交換してアナログ
信号の方式が変化しても、これに対処することができ
る。特に、上述のようなインターフェイス回路11のサ
ンプリング周波数の設定を、ワンチップCPU12が出
力する制御用のデジタル信号により制御できるので、取
り扱う信号に対応したサンプリング周波数を容易に設定
することができる。
テム10では、インターフェイス回路11のA/D変換
とD/A変換とのサンプリング周波数を可変自在に設定
できるので、例えば、アナログ機器を交換してアナログ
信号の方式が変化しても、これに対処することができ
る。特に、上述のようなインターフェイス回路11のサ
ンプリング周波数の設定を、ワンチップCPU12が出
力する制御用のデジタル信号により制御できるので、取
り扱う信号に対応したサンプリング周波数を容易に設定
することができる。
【0030】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では信号処理装置であるイン
ターフェイス回路11が外部の水晶発振器26を利用す
ることを例示したが、この水晶発振器26をインターフ
ェイス回路11の内部に設けることも可能である。
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では信号処理装置であるイン
ターフェイス回路11が外部の水晶発振器26を利用す
ることを例示したが、この水晶発振器26をインターフ
ェイス回路11の内部に設けることも可能である。
【0031】また、上記形態ではインターフェイス回路
11に三チャネルの信号処理部13を設けてコンピュー
タシステム10が三種類のアナログ信号を取り扱うこと
を例示したが、図2に示すように、このチャネル数はワ
ンチップCPU12が許容する個数まで拡大することが
可能である。例えば、サウンドのチャネルを二個とすれ
ばステレオに対応することができ、ビデオのチャネルを
二個とすれば、二つの画像データを合成編集するような
ことができる。
11に三チャネルの信号処理部13を設けてコンピュー
タシステム10が三種類のアナログ信号を取り扱うこと
を例示したが、図2に示すように、このチャネル数はワ
ンチップCPU12が許容する個数まで拡大することが
可能である。例えば、サウンドのチャネルを二個とすれ
ばステレオに対応することができ、ビデオのチャネルを
二個とすれば、二つの画像データを合成編集するような
ことができる。
【0032】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【0033】請求項1記載の発明の信号処理装置は、複
数種類のアナログ信号が個々に外部入力される複数のア
ナログ入力部と、入力された複数種類のアナログ信号を
各々所定のサンプリング周波数で複数種類のデジタル信
号に個々に変換する複数のA/D変換器と、複数種類の
デジタル信号を個々に外部出力する複数のデジタル出力
部と、複数種類のデジタル信号が個々に外部入力される
複数のデジタル入力部と、入力された複数種類のデジタ
ル信号を各々所定のサンプリング周波数でアナログ信号
に個々に変換する複数のD/A変換器と、複数種類のア
ナログ信号を個々に外部出力する複数のアナログ出力部
と、を具備していることにより、複数種類のアナログ信
号と複数種類のデジタル信号とを相互に変換することが
できるので、例えば、複数のアナログ機器と一個のマイ
クロコンピュータとを仲介して、このマイクロコンピュ
ータに複数種類のアナログ信号を取り扱わせるようなこ
とができる。
数種類のアナログ信号が個々に外部入力される複数のア
ナログ入力部と、入力された複数種類のアナログ信号を
各々所定のサンプリング周波数で複数種類のデジタル信
号に個々に変換する複数のA/D変換器と、複数種類の
デジタル信号を個々に外部出力する複数のデジタル出力
部と、複数種類のデジタル信号が個々に外部入力される
複数のデジタル入力部と、入力された複数種類のデジタ
ル信号を各々所定のサンプリング周波数でアナログ信号
に個々に変換する複数のD/A変換器と、複数種類のア
ナログ信号を個々に外部出力する複数のアナログ出力部
と、を具備していることにより、複数種類のアナログ信
号と複数種類のデジタル信号とを相互に変換することが
できるので、例えば、複数のアナログ機器と一個のマイ
クロコンピュータとを仲介して、このマイクロコンピュ
ータに複数種類のアナログ信号を取り扱わせるようなこ
とができる。
【0034】請求項2記載の発明は、請求項1記載の信
号処理装置であって、複数のA/D変換器および複数の
D/A変換器のサンプリング周波数を可変自在に各々設
定する周波数変更器を設けたことにより、アナログ信号
とデジタル信号との相互の変換のサンプリング周波数を
変更することができるので、例えば、アナログ信号やデ
ジタル信号の変更に対応することができる。
号処理装置であって、複数のA/D変換器および複数の
D/A変換器のサンプリング周波数を可変自在に各々設
定する周波数変更器を設けたことにより、アナログ信号
とデジタル信号との相互の変換のサンプリング周波数を
変更することができるので、例えば、アナログ信号やデ
ジタル信号の変更に対応することができる。
【0035】請求項3記載の発明は、請求項2記載の信
号処理装置であって、サンプリング周波数の制御用のデ
ジタル信号が外部入力される制御入力部を設け、周波数
変更器は、外部入力された制御用のデジタル信号に対応
してA/D変換器およびD/A変換器のサンプリング周
波数を設定することにより、例えば、複数のアナログ機
器と一個のマイクロコンピュータとを仲介する場合に、
このマイクロコンピュータの制御でA/D変換とD/A
変換とのサンプリング周波数を設定するようなことがで
きる。
号処理装置であって、サンプリング周波数の制御用のデ
ジタル信号が外部入力される制御入力部を設け、周波数
変更器は、外部入力された制御用のデジタル信号に対応
してA/D変換器およびD/A変換器のサンプリング周
波数を設定することにより、例えば、複数のアナログ機
器と一個のマイクロコンピュータとを仲介する場合に、
このマイクロコンピュータの制御でA/D変換とD/A
変換とのサンプリング周波数を設定するようなことがで
きる。
【0036】請求項4記載の発明は、請求項1ないし3
の何れか一記載の信号処理装置であって、一個の集積回
路からなることにより、例えば、信号処理装置をマイク
ロコンピュータに接続してコンピュータシステムの一部
とするような場合に、その装置全体の大型化を防止する
ことができる。
の何れか一記載の信号処理装置であって、一個の集積回
路からなることにより、例えば、信号処理装置をマイク
ロコンピュータに接続してコンピュータシステムの一部
とするような場合に、その装置全体の大型化を防止する
ことができる。
【0037】請求項5記載の発明の情報処理装置は、請
求項1ないし4の何れか一記載の信号処理装置と、該信
号処理装置のデジタル出力部およびデジタル入力部に接
続されたマイクロコンピュータと、を具備していること
により、一個のマイクロコンピュータに複数種類のアナ
ログ信号を取り扱わせることができる。
求項1ないし4の何れか一記載の信号処理装置と、該信
号処理装置のデジタル出力部およびデジタル入力部に接
続されたマイクロコンピュータと、を具備していること
により、一個のマイクロコンピュータに複数種類のアナ
ログ信号を取り扱わせることができる。
【0038】請求項6記載の発明の情報処理装置は、請
求項3記載の信号処理装置と、該信号処理装置のデジタ
ル出力部とデジタル入力部と制御入力部とに接続された
マイクロコンピュータと、を具備していることにより、
一個のマイクロコンピュータに複数種類のアナログ信号
を取り扱わせることができ、マイクロコンピュータの制
御でA/D変換とD/A変換とのサンプリング周波数を
設定することができる。
求項3記載の信号処理装置と、該信号処理装置のデジタ
ル出力部とデジタル入力部と制御入力部とに接続された
マイクロコンピュータと、を具備していることにより、
一個のマイクロコンピュータに複数種類のアナログ信号
を取り扱わせることができ、マイクロコンピュータの制
御でA/D変換とD/A変換とのサンプリング周波数を
設定することができる。
【図1】本発明の実施の一形態のコンピュータシステム
10であるコンピュータシステムの要部を示すブロック
図である。
10であるコンピュータシステムの要部を示すブロック
図である。
【図2】一変形例のコンピュータシステムの要部を示す
ブロック図である。
ブロック図である。
【図3】一従来例のコンピュータシステムの要部を示す
ブロック図である。
ブロック図である。
10 コンピュータシステム 11 インターフェイス回路 12 ワンチップCPU 13 信号処理部 14 アナログ入力部 15 アナログ出力部 16 デジタル入力部 17 デジタル出力部 18 A/D変換器 19 D/A変換器 20 P/S変換器 21 S/P変換器 22 PLL回路 23 クロック入力部 24 クロック出力部 25 制御入力部 26 水晶発振器 31 デジタル入力部 32 デジタル出力部 33 クロック入力部 34 制御出力部 35 PLL回路 36 モード制御回路
Claims (6)
- 【請求項1】 複数種類のアナログ信号が個々に外部入
力される複数のアナログ入力部と、 入力された複数種類のアナログ信号を各々所定のサンプ
リング周波数で複数種類のデジタル信号に個々に変換す
る複数のA/D変換器と、 複数種類のデジタル信号を個々に外部出力する複数のデ
ジタル出力部と、 複数種類のデジタル信号が個々に外部入力される複数の
デジタル入力部と、 入力された複数種類のデジタル信号を各々所定のサンプ
リング周波数でアナログ信号に個々に変換する複数のD
/A変換器と、 複数種類のアナログ信号を個々に外部出力する複数のア
ナログ出力部と、を具備していることを特徴とする信号
処理装置。 - 【請求項2】 複数のA/D変換器および複数のD/A
変換器のサンプリング周波数を可変自在に各々設定する
周波数変更器を設けたことを特徴とする請求項1記載の
信号処理装置。 - 【請求項3】 サンプリング周波数の制御用のデジタル
信号が外部入力される制御入力部を設け、周波数変更器
は、外部入力された制御用のデジタル信号に対応してA
/D変換器およびD/A変換器のサンプリング周波数を
設定することを特徴とする請求項2記載の信号処理装
置。 - 【請求項4】 一個の集積回路からなることを特徴とす
る請求項1ないし3の何れか一記載の信号処理装置。 - 【請求項5】 請求項1ないし4の何れか一記載の信号
処理装置と、該信号処理装置のデジタル出力部およびデ
ジタル入力部に接続されたマイクロコンピュータと、を
具備していることを特徴とする情報処理装置。 - 【請求項6】 請求項3記載の信号処理装置と、該信号
処理装置のデジタル出力部とデジタル入力部と制御入力
部とに接続されたマイクロコンピュータと、を具備して
いることを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9034816A JPH10232859A (ja) | 1997-02-19 | 1997-02-19 | 信号処理装置および情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9034816A JPH10232859A (ja) | 1997-02-19 | 1997-02-19 | 信号処理装置および情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10232859A true JPH10232859A (ja) | 1998-09-02 |
Family
ID=12424740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9034816A Pending JPH10232859A (ja) | 1997-02-19 | 1997-02-19 | 信号処理装置および情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10232859A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019133522A (ja) * | 2018-02-01 | 2019-08-08 | オムロン株式会社 | 入力ユニット |
-
1997
- 1997-02-19 JP JP9034816A patent/JPH10232859A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019133522A (ja) * | 2018-02-01 | 2019-08-08 | オムロン株式会社 | 入力ユニット |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08235130A (ja) | 並列プロセッサ | |
US6629001B1 (en) | Configurable controller for audio channels | |
JPH10232859A (ja) | 信号処理装置および情報処理装置 | |
JPH11296444A (ja) | 監視装置 | |
JP4502686B2 (ja) | 通信方法及びプロセッサ | |
US6963990B2 (en) | Clock generation for multiple secondary buses of a PCI bridge | |
JP3896810B2 (ja) | 制御機器 | |
KR19980066883A (ko) | 다중컴퓨터 시스템의 클럭 생성장치 | |
JPH07191934A (ja) | 二重バス装置 | |
JP2650481B2 (ja) | 電子楽器 | |
JP2000057086A (ja) | バス接続装置 | |
JPH06175972A (ja) | バスシステム | |
JP2001168724A (ja) | データ変換装置及び情報処理装置 | |
JP3200821B2 (ja) | 半導体集積回路システム | |
JP2885082B2 (ja) | シグナルコンディショナー | |
JP2000270207A (ja) | 画像処理装置及びこれを用いたディスプレイ装置 | |
JPH01174075A (ja) | 画像処理システム | |
JPH0340164A (ja) | 応答信号制御回路 | |
JP2000148667A (ja) | バスアービタ回路 | |
JP2002132705A (ja) | データ転送装置 | |
JPH01199255A (ja) | 情報処理システム | |
JPH0535660A (ja) | 信号処理装置 | |
JPH04278613A (ja) | 2重化構成のクロック装置 | |
JP2000132286A (ja) | データ処理装置 | |
JP2000259294A (ja) | Ac’97ホットドックシステム及びその切替え方法 |