JPH10229199A - 半導体素子およびそれを用いた液晶表示装置 - Google Patents
半導体素子およびそれを用いた液晶表示装置Info
- Publication number
- JPH10229199A JPH10229199A JP3357997A JP3357997A JPH10229199A JP H10229199 A JPH10229199 A JP H10229199A JP 3357997 A JP3357997 A JP 3357997A JP 3357997 A JP3357997 A JP 3357997A JP H10229199 A JPH10229199 A JP H10229199A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- gate
- liquid crystal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】液晶表示装置のアクティブマトリクス基板で、
半導体素子および半導体回路の駆動電圧を低減し、半導
体素子のオフのリーク電流を低減し、オン電流を増大さ
せて消費電力を低減させ、画質を向上させ、周辺回路の
高速駆動を行わせる。 【解決手段】薄膜トランジスタの真性半導体薄膜層でゲ
ート電極の直下部分とソースもしくはドレイン電極との
間に真性半導体層の部分を残してN型もしくはP型に不
純物をドーピングされ、半導体薄膜層にソースドレイン
電極のほかにベース電極を設け、ベース電極にはソース
電極ドレイン電極にドーピングした反対のタイプの不純
物をドーピングし、ベース電極とゲート電極とを金属薄
膜を介してコンタクトする。
半導体素子および半導体回路の駆動電圧を低減し、半導
体素子のオフのリーク電流を低減し、オン電流を増大さ
せて消費電力を低減させ、画質を向上させ、周辺回路の
高速駆動を行わせる。 【解決手段】薄膜トランジスタの真性半導体薄膜層でゲ
ート電極の直下部分とソースもしくはドレイン電極との
間に真性半導体層の部分を残してN型もしくはP型に不
純物をドーピングされ、半導体薄膜層にソースドレイン
電極のほかにベース電極を設け、ベース電極にはソース
電極ドレイン電極にドーピングした反対のタイプの不純
物をドーピングし、ベース電極とゲート電極とを金属薄
膜を介してコンタクトする。
Description
【0001】
【発明の属する技術分野】本発明は、OA機器等の画像
情報,文字情報の表示装置として用いられるアクティブ
マトリクス方式の液晶表示装置およびそれに用いられる
薄膜トランジスタの構造に関する。
情報,文字情報の表示装置として用いられるアクティブ
マトリクス方式の液晶表示装置およびそれに用いられる
薄膜トランジスタの構造に関する。
【0002】
【従来の技術】薄膜トランジスタ(以下、TFTと略す
る)を用いたアクティブマトリクス型の液晶表示装置
で、低コスト化と高精細化,高画質化が重要な課題であ
る。これらの課題を解決するためにはキーデバイスであ
るTFTの性能向上が欠かせない。高性能なTFTが安
価なガラス基板上に形成することができれば、液晶表示
装置の周辺回路でもTFTで構成することができ、コス
トの低減が期待できる。
る)を用いたアクティブマトリクス型の液晶表示装置
で、低コスト化と高精細化,高画質化が重要な課題であ
る。これらの課題を解決するためにはキーデバイスであ
るTFTの性能向上が欠かせない。高性能なTFTが安
価なガラス基板上に形成することができれば、液晶表示
装置の周辺回路でもTFTで構成することができ、コス
トの低減が期待できる。
【0003】現在周辺回路内蔵型液晶表示装置用のTF
Tとして最も期待されているのは、低温で形成されたポ
リシリコンである。
Tとして最も期待されているのは、低温で形成されたポ
リシリコンである。
【0004】画素におけるTFTは、とりわけオフ時の
リーク電流を少なくすることが要求される。それは、オ
フのリーク電流を少なくするのは、画素電圧を一定に保
持することで、液晶に印加する電圧を一定にし、オフ時
間の表示の劣化を防ぐためである。
リーク電流を少なくすることが要求される。それは、オ
フのリーク電流を少なくするのは、画素電圧を一定に保
持することで、液晶に印加する電圧を一定にし、オフ時
間の表示の劣化を防ぐためである。
【0005】また、周辺回路におけるTFTは、高速駆
動、すなわち、オン電流が大きくかつサブスレシホール
ド特性(しきい値電圧以下でドレイン電流−ゲート電圧
特性)が良いことが要求される。
動、すなわち、オン電流が大きくかつサブスレシホール
ド特性(しきい値電圧以下でドレイン電流−ゲート電圧
特性)が良いことが要求される。
【0006】また液晶表示装置全体でのTFTは、低消
費電力のために低しきい値電圧が要求される。
費電力のために低しきい値電圧が要求される。
【0007】単結晶のMOSトランジスタで、高耐圧,
高信頼性を実現する方法として、丸善出版小柳光正著
「サブミクロンデバイス2」の187頁には、オフセッ
トゲート型MOSトランジスタ,サイドウォールスペー
サゲートMOSトランジスタがある。
高信頼性を実現する方法として、丸善出版小柳光正著
「サブミクロンデバイス2」の187頁には、オフセッ
トゲート型MOSトランジスタ,サイドウォールスペー
サゲートMOSトランジスタがある。
【0008】絶縁基板上に形成されたトランジスタで、
サブスレシホールド特性を改善し、しきい値電圧を下げ
てより低電圧での動作を実現する方法として、テクニカ
ルダイジェスト オブ インターナショナル エレクト
ロン デバイスミーティング(IEDM94)の804頁に
は、活性層となる半導体膜にソース,ドレインとは別に
第4のコンタクトを設けてこれをゲート電極と接続し、
バイポーラ動作させる、いわゆる、ダイナミックスレシ
ホールドボルテージMOSFET(DTMOS)がサブミクロン
のシリコン オン インシュレータ(Silicon on Insul
ator:SOI)デバイスで、試みられている。
サブスレシホールド特性を改善し、しきい値電圧を下げ
てより低電圧での動作を実現する方法として、テクニカ
ルダイジェスト オブ インターナショナル エレクト
ロン デバイスミーティング(IEDM94)の804頁に
は、活性層となる半導体膜にソース,ドレインとは別に
第4のコンタクトを設けてこれをゲート電極と接続し、
バイポーラ動作させる、いわゆる、ダイナミックスレシ
ホールドボルテージMOSFET(DTMOS)がサブミクロン
のシリコン オン インシュレータ(Silicon on Insul
ator:SOI)デバイスで、試みられている。
【0009】
【発明が解決しようとする課題】TFTのオフ時のリー
ク電流の主な原因は、半導体薄膜のドレイン端における
高電界によるものである。そこでその電界を緩和するた
めに、TFTを従来技術であるオフセットゲート型に
し、ゲート電極の直下の部分とドレイン電極との間に不
純物ドーピングされていない真性部分を間に設けた。こ
の真性部分を間に設けたことにより、電界が緩和されて
オフ電流を抑えることができた。しかし、オン電流が下
がり、サブスレシホールド特性が悪くなった。そのた
め、周辺回路で高速駆動ができなくなるという問題があ
った。
ク電流の主な原因は、半導体薄膜のドレイン端における
高電界によるものである。そこでその電界を緩和するた
めに、TFTを従来技術であるオフセットゲート型に
し、ゲート電極の直下の部分とドレイン電極との間に不
純物ドーピングされていない真性部分を間に設けた。こ
の真性部分を間に設けたことにより、電界が緩和されて
オフ電流を抑えることができた。しかし、オン電流が下
がり、サブスレシホールド特性が悪くなった。そのた
め、周辺回路で高速駆動ができなくなるという問題があ
った。
【0010】また、従来のTFTはしきい値電圧が高
く、そのため消費電力が高くなるという問題があった。
そこで、従来技術であるDTMOSは、トランジスタの
しきい値電圧を下げ、低電圧で動作する素子を提供する
という点で、液晶表示装置用の駆動素子として望ましい
ものである。しかし、この技術は明かに高速動作する論
理素子あるいはメモリ素子を対象としたものであって、
これをそのまま液晶表示装置用の駆動素子として用いる
ことはできない。具体的な問題として、DTMOS 技術によ
り得られた素子はゲート電圧が1V未満の領域のみ有効
に動作するものであることが文献の809頁に開示され
ている。ところが、液晶表示装置では、ゲート駆動電圧
の下限は液晶駆動電圧によって制限される。一般的な液
晶材料を駆動するためには少なくともピーク振幅で±5
V程度が必要であり、ゲート電圧の振幅は最低この液晶
駆動のためのピーク電圧以上が必要である。よってゲー
ト電圧が1V未満しか有効に動作しない従来素子をその
まま液晶表示装置に適用することはできない。
く、そのため消費電力が高くなるという問題があった。
そこで、従来技術であるDTMOSは、トランジスタの
しきい値電圧を下げ、低電圧で動作する素子を提供する
という点で、液晶表示装置用の駆動素子として望ましい
ものである。しかし、この技術は明かに高速動作する論
理素子あるいはメモリ素子を対象としたものであって、
これをそのまま液晶表示装置用の駆動素子として用いる
ことはできない。具体的な問題として、DTMOS 技術によ
り得られた素子はゲート電圧が1V未満の領域のみ有効
に動作するものであることが文献の809頁に開示され
ている。ところが、液晶表示装置では、ゲート駆動電圧
の下限は液晶駆動電圧によって制限される。一般的な液
晶材料を駆動するためには少なくともピーク振幅で±5
V程度が必要であり、ゲート電圧の振幅は最低この液晶
駆動のためのピーク電圧以上が必要である。よってゲー
ト電圧が1V未満しか有効に動作しない従来素子をその
まま液晶表示装置に適用することはできない。
【0011】本発明の目的は、オフのリーク電流が多く
しきい値電圧が高かったTFTに対して、あるいはオフ
のリーク電流は抑さえられたがオン電流が下がりしきい
値電圧が高かったTFTに対して、またはゲート駆動電
圧が低すぎて液晶表示装置に適用できなかったDTMO
Sに対して、このような問題を解決し、液晶表示装置駆
動に適した、オフのリーク電流を抑さえオン電流を増大
させゲート駆動電圧を高くしかつ低しきい値電圧のTF
Tを提供することにより、アクティブマトリクス型の液
晶表示装置の高画質,高精細,低消費電力に寄与するも
のである。
しきい値電圧が高かったTFTに対して、あるいはオフ
のリーク電流は抑さえられたがオン電流が下がりしきい
値電圧が高かったTFTに対して、またはゲート駆動電
圧が低すぎて液晶表示装置に適用できなかったDTMO
Sに対して、このような問題を解決し、液晶表示装置駆
動に適した、オフのリーク電流を抑さえオン電流を増大
させゲート駆動電圧を高くしかつ低しきい値電圧のTF
Tを提供することにより、アクティブマトリクス型の液
晶表示装置の高画質,高精細,低消費電力に寄与するも
のである。
【0012】
【課題を解決するための手段】本発明のTFTは、真性
半導体薄膜層でゲート電極の直下部分とソースもしくは
ドレイン電極との間に真性半導体層の部分を残してN型
もしくはP型に不純物ドーピングされる構造を有し、前
記半導体薄膜層にソースドレイン電極のほかにベース電
極を設け、そのベース電極にはソース電極ドレイン電極
にドーピングした反対のタイプの不純物をドーピング
し、前記ベース電極とゲート電極とを金属薄膜を介して
コンタクトする構造を有している。
半導体薄膜層でゲート電極の直下部分とソースもしくは
ドレイン電極との間に真性半導体層の部分を残してN型
もしくはP型に不純物ドーピングされる構造を有し、前
記半導体薄膜層にソースドレイン電極のほかにベース電
極を設け、そのベース電極にはソース電極ドレイン電極
にドーピングした反対のタイプの不純物をドーピング
し、前記ベース電極とゲート電極とを金属薄膜を介して
コンタクトする構造を有している。
【0013】この機構でオフ電流を下げることについて
は、具体的な手段は、例えば、ゲート絶縁膜の大きさを
ゲート電極より一まわり大きくすることによって達成さ
れる。なぜなら、ドレイン電極とゲート電極の間にゲー
ト絶縁膜が挿入され、不純物ドーピングのときゲート絶
縁膜によってその直下にある真性半導体層にドーピング
されずに残るからである。このゲート電極の直下とドレ
イン電極の間に真性層を挾む構造によって、ドレイン近
くの電界が緩和され、オフのリーク電流を抑さえること
が出来る。
は、具体的な手段は、例えば、ゲート絶縁膜の大きさを
ゲート電極より一まわり大きくすることによって達成さ
れる。なぜなら、ドレイン電極とゲート電極の間にゲー
ト絶縁膜が挿入され、不純物ドーピングのときゲート絶
縁膜によってその直下にある真性半導体層にドーピング
されずに残るからである。このゲート電極の直下とドレ
イン電極の間に真性層を挾む構造によって、ドレイン近
くの電界が緩和され、オフのリーク電流を抑さえること
が出来る。
【0014】さらに、オン電流を上げる機構について
は、図4および図5を用いてNチャネル型TFTを例に
説明する。図4は半導体膜層だけを記し、ホールの動き
を説明する図である。図5は図2のソース端X−X′の
ポテンシャル図である。図4のように、半導体薄膜層
で、ベース電極はP型にドーピングされ、ソース電極は
N型にドーピングされ、ソースドレイン間のチャネル部
分はドーピングされず真性(i型)であり、したがって
ベース電極とソース電極間はPiN接合となっている。
TFTオン、すなわち、ゲート電位がソース電位よりも
高い場合、図示されていないがベース電極はゲート電極
に金属薄膜を介して接続されているため、ゲート電位と
ベース電位は同電位となり、ベース電極とソース電極の
電位差が生じる。この電位差により、PiN接合が順バ
イアスされ、ベース電極からチャネルにホールが注入さ
れる。チャネルに注入されたホールは、ソースドレイン
電極間の電位勾配により、ソース電極に向かってドリフ
トする。しかし、図5に示すようにこのホールは、ソー
ス電極のN型層とチャネルのi型層の接合部分のポテン
シャルバリアによりブロックされ、ソース電極とチャネ
ルとの接合部分付近に蓄積される。これにより、チャネ
ルの電子に対するポテンシャルバリアが点線から実線の
ように低下し、チャネルにおける反転層が生じやすくな
るとともに、ソース電極からチャネルに向かって大量の
電子が注入される。チャネルで反転層が生じ始めるゲー
ト電圧がしきい値電圧であるので、したがってこの機構
により、しきい値電圧を低下することができる。さら
に、サブスレシホールド特性は、電子の拡散電流が支配
的であるので、チャネルのソース端で電子に対するポテ
ンシャルバリアが低下していることにより、チャネルの
ソース端とドレイン端で電子の濃度勾配がより顕著とな
って、特性がよくすることができる。また、オン電流
は、ベース電流の増大とともにチャネルにおける少数キ
ャリアであるホールがより多く注入され、バイポーラト
ランジスタ動作となって、電流増幅が行われることによ
り増大する。
は、図4および図5を用いてNチャネル型TFTを例に
説明する。図4は半導体膜層だけを記し、ホールの動き
を説明する図である。図5は図2のソース端X−X′の
ポテンシャル図である。図4のように、半導体薄膜層
で、ベース電極はP型にドーピングされ、ソース電極は
N型にドーピングされ、ソースドレイン間のチャネル部
分はドーピングされず真性(i型)であり、したがって
ベース電極とソース電極間はPiN接合となっている。
TFTオン、すなわち、ゲート電位がソース電位よりも
高い場合、図示されていないがベース電極はゲート電極
に金属薄膜を介して接続されているため、ゲート電位と
ベース電位は同電位となり、ベース電極とソース電極の
電位差が生じる。この電位差により、PiN接合が順バ
イアスされ、ベース電極からチャネルにホールが注入さ
れる。チャネルに注入されたホールは、ソースドレイン
電極間の電位勾配により、ソース電極に向かってドリフ
トする。しかし、図5に示すようにこのホールは、ソー
ス電極のN型層とチャネルのi型層の接合部分のポテン
シャルバリアによりブロックされ、ソース電極とチャネ
ルとの接合部分付近に蓄積される。これにより、チャネ
ルの電子に対するポテンシャルバリアが点線から実線の
ように低下し、チャネルにおける反転層が生じやすくな
るとともに、ソース電極からチャネルに向かって大量の
電子が注入される。チャネルで反転層が生じ始めるゲー
ト電圧がしきい値電圧であるので、したがってこの機構
により、しきい値電圧を低下することができる。さら
に、サブスレシホールド特性は、電子の拡散電流が支配
的であるので、チャネルのソース端で電子に対するポテ
ンシャルバリアが低下していることにより、チャネルの
ソース端とドレイン端で電子の濃度勾配がより顕著とな
って、特性がよくすることができる。また、オン電流
は、ベース電流の増大とともにチャネルにおける少数キ
ャリアであるホールがより多く注入され、バイポーラト
ランジスタ動作となって、電流増幅が行われることによ
り増大する。
【0015】本発明の半導体素子と従来素子であるDT
MOSとの違いは、本発明では半導体層のチャネル部分
をノンドーピングのi型を用いた点にある。従来素子で
はチャネル部分をP型またはN型にしている。このた
め、ベースとソース間の電圧は全てソース接合に加わる
ことになる。よってベース電圧がソース接合のビルトイ
ン電圧(0.6〜1.0V)を越えると過剰なベース電流
が流れ、消費電力が急激に増大する。これに対し本発明
ではチャネル部分をi型にしたので、ベースとソース間
の電圧はPiN接合の内のi層とi/N接合に分圧され
るので、より高いベースとソース間の電圧すなわちゲー
ト電圧まで低電力でのDTMOSの動作原理が成立す
る。
MOSとの違いは、本発明では半導体層のチャネル部分
をノンドーピングのi型を用いた点にある。従来素子で
はチャネル部分をP型またはN型にしている。このた
め、ベースとソース間の電圧は全てソース接合に加わる
ことになる。よってベース電圧がソース接合のビルトイ
ン電圧(0.6〜1.0V)を越えると過剰なベース電流
が流れ、消費電力が急激に増大する。これに対し本発明
ではチャネル部分をi型にしたので、ベースとソース間
の電圧はPiN接合の内のi層とi/N接合に分圧され
るので、より高いベースとソース間の電圧すなわちゲー
ト電圧まで低電力でのDTMOSの動作原理が成立す
る。
【0016】さらに、本発明の液晶表示装置は、アクテ
ィブマトリクス基板に用いられる能動素子を少なくとも
本発明のポリシリコンTFTによって構成されている。
ィブマトリクス基板に用いられる能動素子を少なくとも
本発明のポリシリコンTFTによって構成されている。
【0017】
【発明の実施の形態】以下、図面を用いて本発明の実施
例を説明する。なお、Nチャネル型TFTについて説明
するが、Pチャネル型についてN型とP型、電子とホー
ルを入れ換えて全く同じ説明が成立する。
例を説明する。なお、Nチャネル型TFTについて説明
するが、Pチャネル型についてN型とP型、電子とホー
ルを入れ換えて全く同じ説明が成立する。
【0018】(実施例1)本発明のNチャネル型TFT
の真上図を図1に示す。基板はガラス基板である。第1
層は、半導体層10であり、真性半導体の多結晶である
ポリシリコン薄膜によって形成され、ソース電極11,
ドレイン電極12,ベース電極13,ゲート電極直下の
チャネル部14,ゲート電極直下とドレイン電極の間の
オフセット部15から構成される。ソース電極12及び
ドレイン電極13はN型にドーピングされ、ベース電極
は、P型にドーピングされている。第2層は、ゲート絶
縁膜20であり、酸化シリコン薄膜もしくは窒化シリコ
ン薄膜によって形成される。ゲート絶縁膜20は、半導
体膜10のチャネル部14とオフセット部15の上部に
形成される。第3層は、ゲート電極30で、金属薄膜で
形成される。ゲート電極30は、コスト低減および寸法
精度をあげるため、ゲート絶縁膜20と同じホトマスク
を用いており、ほぼ同じ形状で大ききがオフセット部分
の長さだけ均等に小さく加工される。もしくはゲート絶
縁膜の方がオフセット部分の長さだけ均等大きく加工さ
れる。なお、この加工法については、例えば特開平7−2
97407 号公報のような技術により、実現することができ
る。また、べース電極をドーピングするため、本実施例
では、ゲート絶縁膜20およびゲート電極30はベース
電極のところでくり抜いた構造となっている。第4層
は、配線電極40で、ゲート電極30とは異なる種類の
金属膜で形成され、ゲート電極30とベース電極13と
を電気的に接続する。図1のA−A′における断面図を
図2に示す。半導体膜10のゲート電極直下のチャネル
部分とゲート絶縁膜のゲート電極より一まわり大きい部
分の直下はi型でソース電極ドレイン電極はN型となっ
ている。図1のB−B′における断面図を図3に示す。
半導体膜のチャネル部とベース電極の接続部分で、チャ
ネル部分はi型、ベース電極はP型となっている。
の真上図を図1に示す。基板はガラス基板である。第1
層は、半導体層10であり、真性半導体の多結晶である
ポリシリコン薄膜によって形成され、ソース電極11,
ドレイン電極12,ベース電極13,ゲート電極直下の
チャネル部14,ゲート電極直下とドレイン電極の間の
オフセット部15から構成される。ソース電極12及び
ドレイン電極13はN型にドーピングされ、ベース電極
は、P型にドーピングされている。第2層は、ゲート絶
縁膜20であり、酸化シリコン薄膜もしくは窒化シリコ
ン薄膜によって形成される。ゲート絶縁膜20は、半導
体膜10のチャネル部14とオフセット部15の上部に
形成される。第3層は、ゲート電極30で、金属薄膜で
形成される。ゲート電極30は、コスト低減および寸法
精度をあげるため、ゲート絶縁膜20と同じホトマスク
を用いており、ほぼ同じ形状で大ききがオフセット部分
の長さだけ均等に小さく加工される。もしくはゲート絶
縁膜の方がオフセット部分の長さだけ均等大きく加工さ
れる。なお、この加工法については、例えば特開平7−2
97407 号公報のような技術により、実現することができ
る。また、べース電極をドーピングするため、本実施例
では、ゲート絶縁膜20およびゲート電極30はベース
電極のところでくり抜いた構造となっている。第4層
は、配線電極40で、ゲート電極30とは異なる種類の
金属膜で形成され、ゲート電極30とベース電極13と
を電気的に接続する。図1のA−A′における断面図を
図2に示す。半導体膜10のゲート電極直下のチャネル
部分とゲート絶縁膜のゲート電極より一まわり大きい部
分の直下はi型でソース電極ドレイン電極はN型となっ
ている。図1のB−B′における断面図を図3に示す。
半導体膜のチャネル部とベース電極の接続部分で、チャ
ネル部分はi型、ベース電極はP型となっている。
【0019】本実施例では、オフセットゲート型を用い
ている。これにより、前述した原理により、オフのリー
ク電流が抑さえられた。それと同時に、オン電流も下が
ってしまうのだが、本実施例でベース電極を設けてゲー
ト電極と接続したことにより、前述した原理により、オ
ン電流を上げるばかりでなく、しきい値電圧を下げるこ
とができる。
ている。これにより、前述した原理により、オフのリー
ク電流が抑さえられた。それと同時に、オン電流も下が
ってしまうのだが、本実施例でベース電極を設けてゲー
ト電極と接続したことにより、前述した原理により、オ
ン電流を上げるばかりでなく、しきい値電圧を下げるこ
とができる。
【0020】(実施例2)本発明のNチャネル型TFT
を用いて構成したTFTアクティブマトリクスの単位画
素の平面図を図6に示す。アクティブマトリクスはガラ
ス基板上に形成した走査電極61とこれに交差するよう
に形成された信号電極62と、これらの電極の交差部付
近に形成されたTFTと、TFTのソース電極に接続さ
れた画素電極63から構成される。64は各電極間を電
気的に接続するためのスルーホールである。本発明の半
導体素子は、従来のTFT素子と単純に置き換えるだけ
でよく、オフ電流が抑さえられたので、リーク電流がす
くなくなり画素電圧が保持されて画質の向上になり、オ
ン電流が向上した分TFT面積を縮小することができる
ため開口率が上昇して光利用効率も向上する。
を用いて構成したTFTアクティブマトリクスの単位画
素の平面図を図6に示す。アクティブマトリクスはガラ
ス基板上に形成した走査電極61とこれに交差するよう
に形成された信号電極62と、これらの電極の交差部付
近に形成されたTFTと、TFTのソース電極に接続さ
れた画素電極63から構成される。64は各電極間を電
気的に接続するためのスルーホールである。本発明の半
導体素子は、従来のTFT素子と単純に置き換えるだけ
でよく、オフ電流が抑さえられたので、リーク電流がす
くなくなり画素電圧が保持されて画質の向上になり、オ
ン電流が向上した分TFT面積を縮小することができる
ため開口率が上昇して光利用効率も向上する。
【0021】本発明のNチャネル型TFT2とPチャネ
ル型TFT3を用いて構成した液晶表示装置に用いられ
るシフトレジスタ回路およびバッファ回路を図7に示
す。シフトレジスタ回路は、アナログスイッチ4と相補
型インバーター5より構成され、外部から2相クロック
CLK1とCLK2とそれぞれの反転クロックでタイミ
ングを取り、入力電圧Vinを反転、シフトしてバッファ
に転送する。同時にこれが次段のシフトレジスタの入力
電圧となる。バッファ回路は、相補型インバーター5よ
り構成され、シフトレジスタの出力信号を増幅し、アク
ティブマトリクスにVout を出力する。相補型インバー
ター5は、本発明のNチャネル型TFT2と本発明のP
チャネル型TFT3で構成される。前述のように本発明
の半導体素子はしきい値電圧が低いため、低い入力電圧
Vinでスイッチングが可能となり、回路の消費電力を低
減できる。さらに、オフのリーク電流も低く抑さえたた
め、ドライバTFTがオン状態の場合の負荷TFTにお
けるリーク電流が小さくなることからも消費電力を低減
できる。アナログスイッチ4もまた、本発明のNチャネ
ル型TFT2と本発明のPチャネル型TFT3で構成さ
れる。前述のように本発明のTFTはしきい値電圧が低
いため、低い電圧のクロックでスイッチングが可能とな
り、回路の消費電力を低減できる。
ル型TFT3を用いて構成した液晶表示装置に用いられ
るシフトレジスタ回路およびバッファ回路を図7に示
す。シフトレジスタ回路は、アナログスイッチ4と相補
型インバーター5より構成され、外部から2相クロック
CLK1とCLK2とそれぞれの反転クロックでタイミ
ングを取り、入力電圧Vinを反転、シフトしてバッファ
に転送する。同時にこれが次段のシフトレジスタの入力
電圧となる。バッファ回路は、相補型インバーター5よ
り構成され、シフトレジスタの出力信号を増幅し、アク
ティブマトリクスにVout を出力する。相補型インバー
ター5は、本発明のNチャネル型TFT2と本発明のP
チャネル型TFT3で構成される。前述のように本発明
の半導体素子はしきい値電圧が低いため、低い入力電圧
Vinでスイッチングが可能となり、回路の消費電力を低
減できる。さらに、オフのリーク電流も低く抑さえたた
め、ドライバTFTがオン状態の場合の負荷TFTにお
けるリーク電流が小さくなることからも消費電力を低減
できる。アナログスイッチ4もまた、本発明のNチャネ
ル型TFT2と本発明のPチャネル型TFT3で構成さ
れる。前述のように本発明のTFTはしきい値電圧が低
いため、低い電圧のクロックでスイッチングが可能とな
り、回路の消費電力を低減できる。
【0022】
【発明の効果】本発明のTFTは、TFTのオフのリー
ク電流を下げ、オン電流を増大させ、しきい値電圧を低
下することができる。画素駆動TFTのオフのリーク電
流が下がることにより、画素の保持電圧が一定に保つこ
とができ、画質が向上する。さらに、しきい値電圧が低
下することにより、画素駆動TFTおよび周辺回路TFT
の動作電圧を下げることができ、消費電力が低減する。
さらに、オン電流が増大することにより周辺回路の高速
駆動が可能になり、高精細な液晶表示装置を提供するこ
とができる。
ク電流を下げ、オン電流を増大させ、しきい値電圧を低
下することができる。画素駆動TFTのオフのリーク電
流が下がることにより、画素の保持電圧が一定に保つこ
とができ、画質が向上する。さらに、しきい値電圧が低
下することにより、画素駆動TFTおよび周辺回路TFT
の動作電圧を下げることができ、消費電力が低減する。
さらに、オン電流が増大することにより周辺回路の高速
駆動が可能になり、高精細な液晶表示装置を提供するこ
とができる。
【図1】本発明のNチャネル型TFTの平面図。
【図2】図1におけるA−A′の断面図。
【図3】図1におけるB−B′の断面図。
【図4】図1で半導体膜層だけを記し、ホールの動きの
説明図。
説明図。
【図5】図2のソース端X−X′のポテンシャルを示す
説明図。
説明図。
【図6】本発明のNチャネル型TFTを用いて構成した
液晶表示装置の単位画素の平面図。
液晶表示装置の単位画素の平面図。
【図7】本発明の半導体素子を用いて構成した液晶表示
装置のシフトレジスタ回路とバッファ回路図。
装置のシフトレジスタ回路とバッファ回路図。
2…N型半導体素子の略記号、3…P型半導体素子の略
記号、4…半導体素子で構成したアナログスイッチ回
路、5…半導体素子で構成した相補型インバーター回
路、10…半導体層、11…ソース電極、12…ドレイ
ン電極、13…ベース電極、14…チャネル部、20…
ゲート絶縁膜、30…ゲート電極、40…配線電極。
記号、4…半導体素子で構成したアナログスイッチ回
路、5…半導体素子で構成した相補型インバーター回
路、10…半導体層、11…ソース電極、12…ドレイ
ン電極、13…ベース電極、14…チャネル部、20…
ゲート絶縁膜、30…ゲート電極、40…配線電極。
Claims (2)
- 【請求項1】絶縁基板上に半導体の薄膜を形成し、前記
半導体の薄膜上にゲート絶縁膜を介してゲート電極を形
成し、前記ゲート電極の直下以外の前記薄膜にはN型も
しくはP型にドーピングされたソース電極及びドレイン
電極が形成され、電子またはホールを主たる電流担体と
する絶縁ゲート型薄膜トランジスタにおいて、前記半導
体の薄膜で前記ゲート電極の直下部分とソースもしくは
前記ドレイン電極との間に真性半導体層の部分を残して
N型もしくはP型に不純物ドーピングされる構造を有
し、 前記半導体の薄膜層にソースドレイン電極のほかにベー
ス電極を設け、前記ベース電極にはソース電極ドレイン
電極にドーピングした反対のタイプの不純物をドーピン
グし、前記ベース電極と前記ゲート電極とを金属薄膜を
介してコンタクトする構造を特徴とする薄膜トランジス
タ。 - 【請求項2】絶縁基板上に形成された複数の走査電極
と、前記走査電極と交差するように形成された複数の映
像信号電極と、前記走査電極と前記映像信号電極に接続
された能動素子と、前記能動素子に接続された画素電極
とを含むアクティブマトリクスと、前記絶縁基板上に前
記能動素子と同じ製造法で形成された能動素子よりなる
周辺駆動回路とを具備したアクティブマトリクス基板
と、前記アクティブマトリクス基板に対向する対向基板
と、前記アクティブマトリクス基板と前記対向基板との
間に液晶を挾持する液晶表示装置において、前記能動素
子が請求項1の薄膜トランジスタによって構成された液
晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3357997A JPH10229199A (ja) | 1997-02-18 | 1997-02-18 | 半導体素子およびそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3357997A JPH10229199A (ja) | 1997-02-18 | 1997-02-18 | 半導体素子およびそれを用いた液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10229199A true JPH10229199A (ja) | 1998-08-25 |
Family
ID=12390448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3357997A Pending JPH10229199A (ja) | 1997-02-18 | 1997-02-18 | 半導体素子およびそれを用いた液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10229199A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123565A (ja) * | 2003-10-16 | 2005-05-12 | Samsung Sdi Co Ltd | ゲート−ボディーコンタクト薄膜トランジスター |
KR100796592B1 (ko) | 2005-08-26 | 2008-01-21 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
-
1997
- 1997-02-18 JP JP3357997A patent/JPH10229199A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123565A (ja) * | 2003-10-16 | 2005-05-12 | Samsung Sdi Co Ltd | ゲート−ボディーコンタクト薄膜トランジスター |
US8704305B2 (en) | 2003-10-16 | 2014-04-22 | Samsung Display Co., Ltd. | Thin film transistor |
KR100796592B1 (ko) | 2005-08-26 | 2008-01-21 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
US7834397B2 (en) | 2005-08-26 | 2010-11-16 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6104040A (en) | Liquid crystal display having a transistor with doped region in an active semiconductor layer | |
KR960015528B1 (ko) | 박막 반도체 장치 및 그 제작 방법 | |
JP4282778B2 (ja) | 半導体装置 | |
JP3473460B2 (ja) | 横型半導体装置 | |
JPH11233788A (ja) | 半導体装置 | |
CN101369605B (zh) | 显示器件 | |
JP2006270027A (ja) | 半導体装置および相補形mis論理回路 | |
KR100527576B1 (ko) | N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치 | |
US6548870B1 (en) | Semiconductor device | |
JPH10270699A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置及びcmos回路 | |
JPH06123896A (ja) | 液晶表示装置 | |
JPH10268254A (ja) | 液晶表示装置 | |
JPH04344618A (ja) | アクティブマトリクス表示装置 | |
JP2846736B2 (ja) | 薄膜半導体装置 | |
US20010010384A1 (en) | Semiconductor device | |
JPH10229199A (ja) | 半導体素子およびそれを用いた液晶表示装置 | |
JPH10200123A (ja) | 半導体素子およびそれを用いた液晶表示装置 | |
JP3300023B2 (ja) | 信号入力回路およびアクティブマトリクスパネル | |
JPH06283979A (ja) | レベルシフタ回路 | |
JP2008258579A (ja) | 薄膜トランジスタおよび表示装置 | |
JP4323037B2 (ja) | 薄膜半導体装置 | |
JPH07106581A (ja) | 半導体装置 | |
US20080217619A1 (en) | Thin film transistor and display device | |
JP2001291875A (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 | |
JPS63150970A (ja) | 導電変調型絶縁ゲ−トトランジスタ |