JPH10224672A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH10224672A JPH10224672A JP9025174A JP2517497A JPH10224672A JP H10224672 A JPH10224672 A JP H10224672A JP 9025174 A JP9025174 A JP 9025174A JP 2517497 A JP2517497 A JP 2517497A JP H10224672 A JPH10224672 A JP H10224672A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- clock
- image processing
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 画素数の異なるカメラヘッドを接続した場合
に生じる同期ずれの発生を解消する。 【解決手段】 画像処理装置内に画素数データあるいは
バーストの周波数を検出する検出手段を設け、この検出
手段の出力に応じて画像処理装置内のバーストクロック
を抽出するためのフィルター等を切り換える。
に生じる同期ずれの発生を解消する。 【解決手段】 画像処理装置内に画素数データあるいは
バーストの周波数を検出する検出手段を設け、この検出
手段の出力に応じて画像処理装置内のバーストクロック
を抽出するためのフィルター等を切り換える。
Description
【０００１】
【発明の属する技術分野】本発明は、撮像部と信号処理
部がケーブル或いは無線等を介して分離したいわゆるヘ
ッド分離型カメラに関するものである。
部がケーブル或いは無線等を介して分離したいわゆるヘ
ッド分離型カメラに関するものである。
【０００２】
【従来の技術】近年ＣＣＤを用いたカメラ信号処理方式
は、電子技術の進歩とともに、小型、軽量化が進んでき
ている。とりわけ半導体の技術の進歩により高速なＡＤ
変換、ＤＡ変化、を用いてデジタル信号として信号処理
する方式が増加している。
は、電子技術の進歩とともに、小型、軽量化が進んでき
ている。とりわけ半導体の技術の進歩により高速なＡＤ
変換、ＤＡ変化、を用いてデジタル信号として信号処理
する方式が増加している。
【０００３】また、個体撮像素子（以下ＣＣＤと称す
る）を用いた撮像装置は、最近ＣＣＤ撮像部（カメラヘ
ッド部）と、ＣＣＤからの信号を処理してビデオ信号と
して出力する画像処理部を分離し、その間をケーブルな
どにより延長するいわゆるヘッド分離型カメラと呼ばれ
る撮像装置が数多く提案されている。以下に、ヘッド分
離型カメラの構成を示す。
る）を用いた撮像装置は、最近ＣＣＤ撮像部（カメラヘ
ッド部）と、ＣＣＤからの信号を処理してビデオ信号と
して出力する画像処理部を分離し、その間をケーブルな
どにより延長するいわゆるヘッド分離型カメラと呼ばれ
る撮像装置が数多く提案されている。以下に、ヘッド分
離型カメラの構成を示す。
【０００４】図４は、従来例のカメラヘッド部１を示
す。
す。
【０００５】図４において、カメラヘッド部１は、ズー
ムレンズ１０、アイリス１１、光学ローバスフィルタ及
び赤外線カットフィルター１２、ＣＣＤ１３、ＣＤＳ回
路１４、ＡＧＣ回路１５、ＣＣＤ信号と複合同期信号と
バーストクロックとを加算する加算回路１６、例えば７
５オーム同軸線２をドライブするドライブ回路１７、同
期信号発生器（ＳＳＧ）１９、カメラヘッド部１全体の
制御を行うＭＰＵマイクロ・プロセシング・ユニット２
０、連続したバーストクロックを映像信号に加算するた
めのゲートをかけるバーストゲート（ＢＧ）回路１８か
らなる。
ムレンズ１０、アイリス１１、光学ローバスフィルタ及
び赤外線カットフィルター１２、ＣＣＤ１３、ＣＤＳ回
路１４、ＡＧＣ回路１５、ＣＣＤ信号と複合同期信号と
バーストクロックとを加算する加算回路１６、例えば７
５オーム同軸線２をドライブするドライブ回路１７、同
期信号発生器（ＳＳＧ）１９、カメラヘッド部１全体の
制御を行うＭＰＵマイクロ・プロセシング・ユニット２
０、連続したバーストクロックを映像信号に加算するた
めのゲートをかけるバーストゲート（ＢＧ）回路１８か
らなる。
【０００６】ケーブル２はカメラヘッド部１と図６の画
像処理部３をつなぐためのものである。
像処理部３をつなぐためのものである。
【０００７】３０はクロックと複合同期信号が加算され
た映像信号の出力端子、３１は画像処理部３との通信用
送信信号の出力端子、３２は画像処理部３との通信用受
信信号の入力端子である。
た映像信号の出力端子、３１は画像処理部３との通信用
送信信号の出力端子、３２は画像処理部３との通信用受
信信号の入力端子である。
【０００８】次に図４〜図６を用いて動作を説明する。
ズームレンズ１０、アイリス１１、光学ローパスフィル
タ及び赤外線カットフィルター１２、ＣＣＤ１３、ＣＤ
Ｓ回路１４、ＡＧＣ回路１５を経由してＣＣＤによる撮
像信号（映像信号）が取り込まれる。同期信号発生器１
９ではＣＣＤ撮像用の種々の同期パルスと複合同期信
号、バーストゲートパルス（ＢＧＰ）、撮像の基準とな
る連続したクロックを出力する。バーストゲート（Ｂ
Ｇ）回路１８では、同期信号発生器１９からのＢＧＰに
より、入力される連続したクロックを映像信号への加算
に適したバーストクロックになるようゲートする。加算
回路１６では、ＡＧＣ制御回路１５から出力された映像
信号と、ＢＧ回路１８からのバーストクロックと、同期
信号発生器１９からの複合同期信号とを加算する。加算
された映像信号は、７５Ωドライブ回路１７でドライブ
され、出力端子３０から画像処理部３に出力される。図
５に、バーストクロックと複合同期信号が加算された映
像信号の一部を示す。Ａが複合同期信号、Ｂがバースト
クロック、Ｃが映像信号エリアである。ＭＰＵ２０は、
出力端子３１及び入力端子３２により画像処理部３のＭ
ＰＵ２０と通信し、ズームレンズやオートフォーカスレ
ンズの駆動、アイリスの制御、ＡＧＣ制御等の制御を行
う。
ズームレンズ１０、アイリス１１、光学ローパスフィル
タ及び赤外線カットフィルター１２、ＣＣＤ１３、ＣＤ
Ｓ回路１４、ＡＧＣ回路１５を経由してＣＣＤによる撮
像信号（映像信号）が取り込まれる。同期信号発生器１
９ではＣＣＤ撮像用の種々の同期パルスと複合同期信
号、バーストゲートパルス（ＢＧＰ）、撮像の基準とな
る連続したクロックを出力する。バーストゲート（Ｂ
Ｇ）回路１８では、同期信号発生器１９からのＢＧＰに
より、入力される連続したクロックを映像信号への加算
に適したバーストクロックになるようゲートする。加算
回路１６では、ＡＧＣ制御回路１５から出力された映像
信号と、ＢＧ回路１８からのバーストクロックと、同期
信号発生器１９からの複合同期信号とを加算する。加算
された映像信号は、７５Ωドライブ回路１７でドライブ
され、出力端子３０から画像処理部３に出力される。図
５に、バーストクロックと複合同期信号が加算された映
像信号の一部を示す。Ａが複合同期信号、Ｂがバースト
クロック、Ｃが映像信号エリアである。ＭＰＵ２０は、
出力端子３１及び入力端子３２により画像処理部３のＭ
ＰＵ２０と通信し、ズームレンズやオートフォーカスレ
ンズの駆動、アイリスの制御、ＡＧＣ制御等の制御を行
う。
【０００９】図６は、従来例の画像処理部３を示す。
尚、画像処理部３はコンピュータの拡張ボード形状をし
ており、コンピュータ側の拡張ボードスロットに挿入さ
れる。
尚、画像処理部３はコンピュータの拡張ボード形状をし
ており、コンピュータ側の拡張ボードスロットに挿入さ
れる。
【００１０】映像信号３０のバッファ回路３９と、クラ
ンプ回路４０と、ＡＤ変換器４１、フィルタ、色分離、
ガンマ、マトリックス、クリップなどのデジタル信号処
理をするデジタル信号処理（ＤＳＰ）回路４２と、デジ
タル信号処理された信号をデジタル−アナログ変換して
ビデオ信号（例えばＮＴＳＣ）を出力するＤＡ変換機４
３と、画像処理部３の全体の制御を行うＭＰＵ４８と、
同期分離回路４４と、同期信号発生器４５と、バンドパ
スフィルタ（ＢＰＦ）４６と、バーストゲート（ＢＧ）
回路４７と、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏ
ｏｐ）回路４９とからなる。
ンプ回路４０と、ＡＤ変換器４１、フィルタ、色分離、
ガンマ、マトリックス、クリップなどのデジタル信号処
理をするデジタル信号処理（ＤＳＰ）回路４２と、デジ
タル信号処理された信号をデジタル−アナログ変換して
ビデオ信号（例えばＮＴＳＣ）を出力するＤＡ変換機４
３と、画像処理部３の全体の制御を行うＭＰＵ４８と、
同期分離回路４４と、同期信号発生器４５と、バンドパ
スフィルタ（ＢＰＦ）４６と、バーストゲート（ＢＧ）
回路４７と、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏ
ｏｐ）回路４９とからなる。
【００１１】ケーブル２はカメラヘッド部１と画像処理
部３をつなぐためのものである。勿論有線でなく無線に
しても良い。
部３をつなぐためのものである。勿論有線でなく無線に
しても良い。
【００１２】３０はクロックと複合同期信号が加算され
た映像信号の入力端子、３１はカメラヘッド部１との通
信用受信信号の入力端子、３２はカメラヘッド部１との
通信用送信信号の出力端子である。
た映像信号の入力端子、３１はカメラヘッド部１との通
信用受信信号の入力端子、３２はカメラヘッド部１との
通信用送信信号の出力端子である。
【００１３】図６の動作を説明する。バッファ回路３
９、クランプ回路４０を経由した映像信号は、ＡＤ変換
機４１、同期分離回路４４、ＢＧ回路４７に入力され
る。同期分離回路４４では入力された映像信号からＨＤ
（水平同期），ＶＤ（垂直同期）信号、バーストゲート
パルス（ＢＧＰ）が生成される。ＨＤ、ＶＤ信号は、各
々同期信号発生器４５内の水平同期カウンター（不図
示）のリセット端子及び垂直同期カウンター（不図示）
のリセット端子に入力することで、カメラヘッド部１と
の水平同期及び垂直同期をとる。カメラヘッド部１に同
期したＨＤ，ＶＤ信号はＤＳＰ回路４２に入力される。
ＢＰＦ４６に入力された映像信号は同期信号と映像信号
のほとんどが減衰され、バーストクロック近傍の周波数
のみを通過する。ＢＧ回路４７に入力されたＢＰＦ通過
後の信号は、同期分離回路４４で生成されたＢＧＰによ
り、映像信号領域に残留しているノイズ成分を取り除
き、バーストクロックのみが抜き出され、ＰＬＬ回路４
９に入力される。ＰＬＬ回路４９では位相比較回路（Ｐ
Ｃ）５０、ＬＰＦ５１、電圧制御発振器（ＶＣＯ）５２
によりバーストクロックから位相の一致した連続したク
ロックを生成し、同期信号発生器４５、ＡＤ変換器４
１、ＤＳＰ回路４２に入力する。ＡＤ変換器４１に入力
された映像信号はデジタル信号に変換され、ＰＬＬ回路
４９からのクロック及び同期信号発生器４５からの同期
信号に同期して、ＤＳＰ回路４２にて画像処理され、Ｄ
Ａ変換器４３にてアナログビデオ信号（例えばＮＴＳＣ
信号）に変換され出力される。又、ＭＰＵ２０はバスＢ
ＵＳを介してコンピュータＰＣと電気的に接続され、Ｐ
Ｃ側からのコマンドに応じて双方向通信し、ＭＰＵ４８
は、出力端子３２及び入力端子３１によりカメラヘッド
部１のＭＰＵ２０と通信し、ズームレンズやオートフォ
ーカスレンズの駆動、アイリスの制御、ＡＧＣ制御のた
めの処理を行う。
９、クランプ回路４０を経由した映像信号は、ＡＤ変換
機４１、同期分離回路４４、ＢＧ回路４７に入力され
る。同期分離回路４４では入力された映像信号からＨＤ
（水平同期），ＶＤ（垂直同期）信号、バーストゲート
パルス（ＢＧＰ）が生成される。ＨＤ、ＶＤ信号は、各
々同期信号発生器４５内の水平同期カウンター（不図
示）のリセット端子及び垂直同期カウンター（不図示）
のリセット端子に入力することで、カメラヘッド部１と
の水平同期及び垂直同期をとる。カメラヘッド部１に同
期したＨＤ，ＶＤ信号はＤＳＰ回路４２に入力される。
ＢＰＦ４６に入力された映像信号は同期信号と映像信号
のほとんどが減衰され、バーストクロック近傍の周波数
のみを通過する。ＢＧ回路４７に入力されたＢＰＦ通過
後の信号は、同期分離回路４４で生成されたＢＧＰによ
り、映像信号領域に残留しているノイズ成分を取り除
き、バーストクロックのみが抜き出され、ＰＬＬ回路４
９に入力される。ＰＬＬ回路４９では位相比較回路（Ｐ
Ｃ）５０、ＬＰＦ５１、電圧制御発振器（ＶＣＯ）５２
によりバーストクロックから位相の一致した連続したク
ロックを生成し、同期信号発生器４５、ＡＤ変換器４
１、ＤＳＰ回路４２に入力する。ＡＤ変換器４１に入力
された映像信号はデジタル信号に変換され、ＰＬＬ回路
４９からのクロック及び同期信号発生器４５からの同期
信号に同期して、ＤＳＰ回路４２にて画像処理され、Ｄ
Ａ変換器４３にてアナログビデオ信号（例えばＮＴＳＣ
信号）に変換され出力される。又、ＭＰＵ２０はバスＢ
ＵＳを介してコンピュータＰＣと電気的に接続され、Ｐ
Ｃ側からのコマンドに応じて双方向通信し、ＭＰＵ４８
は、出力端子３２及び入力端子３１によりカメラヘッド
部１のＭＰＵ２０と通信し、ズームレンズやオートフォ
ーカスレンズの駆動、アイリスの制御、ＡＧＣ制御のた
めの処理を行う。
【００１４】以上に説明したようなヘッド分離型カメラ
は、カメラヘッド部が小型・軽量になるという特徴のほ
か、用途に応じてカメラヘッド部が交換可能という長所
がある。たとえば、画像処理部３を共通として使用し、
カメラヘッド１を単焦点カメラやＺｏｏｍカメラなど使
用用途に応じて交換することができる。
は、カメラヘッド部が小型・軽量になるという特徴のほ
か、用途に応じてカメラヘッド部が交換可能という長所
がある。たとえば、画像処理部３を共通として使用し、
カメラヘッド１を単焦点カメラやＺｏｏｍカメラなど使
用用途に応じて交換することができる。
【００１５】
【発明が解決しようとする課題】しかしながら、上記構
成では画素数が等しいＣＣＤを有するカメラヘッド同士
で交換する場合には問題ないが、画素数の異なるＣＣＤ
を有するカメラヘッドと交換する場合、画像処理部３に
おいて連続したクロックの再生が不可能となる。これ
は、クロックの周波数が異なるため、映像信号からバー
ストクロックを抽出する場合のフィルタ周波数が対応し
ないためである。つまり、従来の構成では、画素数の異
なるＣＣＤを用いたカメラとは交換不可能であるという
問題があった。
成では画素数が等しいＣＣＤを有するカメラヘッド同士
で交換する場合には問題ないが、画素数の異なるＣＣＤ
を有するカメラヘッドと交換する場合、画像処理部３に
おいて連続したクロックの再生が不可能となる。これ
は、クロックの周波数が異なるため、映像信号からバー
ストクロックを抽出する場合のフィルタ周波数が対応し
ないためである。つまり、従来の構成では、画素数の異
なるＣＣＤを用いたカメラとは交換不可能であるという
問題があった。
【００１６】本発明は、たとえ互いに画素数の異なるＣ
ＣＤを用いた複数のカメラでも交換可能な画像処理装置
を提供することを目的とする。
ＣＤを用いた複数のカメラでも交換可能な画像処理装置
を提供することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を解決するため
の本発明の画像処理装置は、バーストクロックと複合同
期信号が加算された多重映像信号を入力する入力端子
と、前記多重映像信号から同期信号を分離する同期分離
手段と、分離した同期信号を基準に前記多重映像信号か
ら前記バーストクロックを分離する複数のバースト分離
手段と、バーストクロック周波数を検出するクロック周
波数検出手段と、前記クロック周波数検出手段の結果に
応じて前記複数のバースト分離手段の中から最適なバー
スト分離手段を選択する選択手段と、を備える。
の本発明の画像処理装置は、バーストクロックと複合同
期信号が加算された多重映像信号を入力する入力端子
と、前記多重映像信号から同期信号を分離する同期分離
手段と、分離した同期信号を基準に前記多重映像信号か
ら前記バーストクロックを分離する複数のバースト分離
手段と、バーストクロック周波数を検出するクロック周
波数検出手段と、前記クロック周波数検出手段の結果に
応じて前記複数のバースト分離手段の中から最適なバー
スト分離手段を選択する選択手段と、を備える。
【００１８】前記バースト分離手段は、所定の周波数を
通過させるバンドパスフィルタと、バーストクロックの
重畳された期間の信号のみを抜き出すゲート手段とを複
数対複数有する。
通過させるバンドパスフィルタと、バーストクロックの
重畳された期間の信号のみを抜き出すゲート手段とを複
数対複数有する。
【００１９】前記クロック生成手段は、２つのクロック
の位相を比較する位相比較器と、前記位相比較器の出力
を平均化する低域通過フィルタと、前記低域通過フィル
タの出力により発振周波数を制御する複数の電圧制御発
振器と、前記複数の電圧制御発振器の１つを選択し前記
位相比較器に入力する切り換え手段とを備える。
の位相を比較する位相比較器と、前記位相比較器の出力
を平均化する低域通過フィルタと、前記低域通過フィル
タの出力により発振周波数を制御する複数の電圧制御発
振器と、前記複数の電圧制御発振器の１つを選択し前記
位相比較器に入力する切り換え手段とを備える。
【００２０】前記バンドパスフィルタの通過周波数と前
記電圧制御発振器の中心発振周波数とは一致するように
対応づけられ、前記クロック周波数検出手段の結果を基
準にして、前記第１の切り換え手段と前記第２の切り換
え手段の両方をに切換えることにより、クロック周波数
に対応するバンドパスフィルタと電圧制御発振器とを選
択する。
記電圧制御発振器の中心発振周波数とは一致するように
対応づけられ、前記クロック周波数検出手段の結果を基
準にして、前記第１の切り換え手段と前記第２の切り換
え手段の両方をに切換えることにより、クロック周波数
に対応するバンドパスフィルタと電圧制御発振器とを選
択する。
【００２１】以上のような手段を用いることにより、複
数の周波数のバーストクロックが多重された場合でも、
それに対応したバンドパスフィルタおよび電圧制御発振
器が選択されるため、バーストクロックを分離して連続
したクロックを生成できる。
数の周波数のバーストクロックが多重された場合でも、
それに対応したバンドパスフィルタおよび電圧制御発振
器が選択されるため、バーストクロックを分離して連続
したクロックを生成できる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００２３】図１は本発明の実施の一形態であるを示し
た図である。本発明の画像処理部３も拡張ボード或いは
拡張カードとしてＰＣの拡張スロットに挿入された状態
でＰＣと双方向通信を行なう。
た図である。本発明の画像処理部３も拡張ボード或いは
拡張カードとしてＰＣの拡張スロットに挿入された状態
でＰＣと双方向通信を行なう。
【００２４】映像信号３０のバッファ回路３９と、クラ
ンプ回路４０と、ＡＤ変換器４１、フィルタ、色分離、
ガンマ、マトリックス、クリップなどのデジタル信号処
理をするデジタル信号処理（ＤＳＰ）回路４２と、デジ
タル信号処理された信号をデジタル−アナログ変換して
ビデオ信号（例えばＮＴＳＣ）を出力するＤＡ変換器４
３と、画像処理部３の全体の制御を行うＭＰＵ４８と、
同期分離回路４４と、同期信号発生器４５と、バースト
クロックから位相の一致した連続クロックを生成するク
ロック生成部１００とからなる。
ンプ回路４０と、ＡＤ変換器４１、フィルタ、色分離、
ガンマ、マトリックス、クリップなどのデジタル信号処
理をするデジタル信号処理（ＤＳＰ）回路４２と、デジ
タル信号処理された信号をデジタル−アナログ変換して
ビデオ信号（例えばＮＴＳＣ）を出力するＤＡ変換器４
３と、画像処理部３の全体の制御を行うＭＰＵ４８と、
同期分離回路４４と、同期信号発生器４５と、バースト
クロックから位相の一致した連続クロックを生成するク
ロック生成部１００とからなる。
【００２５】クロック生成部１００は、切換器６５と、
２つのバンドパスフィルタ（ＢＰＦ１：６０、ＢＰＦ
２：６１）と、２つのバーストゲート回路（ＢＧ１：６
２、ＢＧ２：６３）と、バースト検出部（Ｄｅｔｅｃ
ｔ）６４と、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄ Ｌｏｏ
ｐ）回路７０、さらにＰＬＬ回路７０は位相比較器（Ｐ
Ｃ：Ｐｈａｓｅ Ｃｏｍｐａｒａｔｏｒ）７１と、低域
通過フィルタ７２と、２つのＶＣＯ（Ｖｏｌｔａｇｅ
Ｃｏｎｔｒｏｌ Ｏｓｃｒａｔｏｒ）（ＶＣＯ１：７
３、ＶＣＯ２：７４）と、切換器７５とからなる。
２つのバンドパスフィルタ（ＢＰＦ１：６０、ＢＰＦ
２：６１）と、２つのバーストゲート回路（ＢＧ１：６
２、ＢＧ２：６３）と、バースト検出部（Ｄｅｔｅｃ
ｔ）６４と、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄ Ｌｏｏ
ｐ）回路７０、さらにＰＬＬ回路７０は位相比較器（Ｐ
Ｃ：Ｐｈａｓｅ Ｃｏｍｐａｒａｔｏｒ）７１と、低域
通過フィルタ７２と、２つのＶＣＯ（Ｖｏｌｔａｇｅ
Ｃｏｎｔｒｏｌ Ｏｓｃｒａｔｏｒ）（ＶＣＯ１：７
３、ＶＣＯ２：７４）と、切換器７５とからなる。
【００２６】ケーブル２はカメラヘッド部１と画像処理
部３をつなぐためのものである。
部３をつなぐためのものである。
【００２７】３０はクロックと複合同期信号が加算され
た映像信号の入力端子、３１はカメラヘッド部１との通
信用受信信号の入力端子、３２はカメラヘッド部１との
通信用送信信号の出力端子である。ＢＵＳはＰＣとの双
方向通信を行なう為のバスである。
た映像信号の入力端子、３１はカメラヘッド部１との通
信用受信信号の入力端子、３２はカメラヘッド部１との
通信用送信信号の出力端子である。ＢＵＳはＰＣとの双
方向通信を行なう為のバスである。
【００２８】本実施例では、クロック周波数が９．５Ｍ
Ｈｚ（２７万画素ＣＣＤ相当）と１４．３ＭＨｚ（４１
万画素ＣＣＤ相当）との２種類の対応する例を挙げ、Ｂ
ＰＦ１（ｆ＝９．５ＭＨｚ）、ＢＰＦ２（ｆ＝１４．３
ＭＨｚ）、ＶＣＯ１（ｆ＝９．５ＭＨｚ ｃｅｎｔｅ
ｒ）、ＶＣＯ２（ｆ＝１４．３ＭＨｚ ｃｅｎｔｅｒ）
の例を説明する。
Ｈｚ（２７万画素ＣＣＤ相当）と１４．３ＭＨｚ（４１
万画素ＣＣＤ相当）との２種類の対応する例を挙げ、Ｂ
ＰＦ１（ｆ＝９．５ＭＨｚ）、ＢＰＦ２（ｆ＝１４．３
ＭＨｚ）、ＶＣＯ１（ｆ＝９．５ＭＨｚ ｃｅｎｔｅ
ｒ）、ＶＣＯ２（ｆ＝１４．３ＭＨｚ ｃｅｎｔｅｒ）
の例を説明する。
【００２９】次に動作を説明する。バッファ回路３９、
クランプ回路４０を経由した映像信号は、ＡＤ変換器４
１、同期分離回路４４、クロック生成部１００に入力さ
れる。同期分離回路４４では入力された映像信号からＨ
Ｄ，ＶＤ信号、バーストゲートパルス（ＢＧＰ）が生成
される。ＨＤ、ＶＤ信号は、各々同期信号発生器４５の
水平同期カウンターのリセット端子及び垂直同期カウン
ターのリセット端子に入力することで、カメラヘッド部
１との水平同期及び垂直同期を行う。カメラヘッド部１
に同期したＨＤ，ＶＤ信号はＤＳＰ回路４２に入力され
る。クロック生成部１００に入力された映像信号は、バ
ーストクロック周波数に適したバンドパスフィルタとＰ
ＬＬ回路により、位相の一致した連続のクロックが生成
される。このクロック生成部１００に関しては後述す
る。クロック生成部１００により生成された連続したク
ロックは、同期信号発生器４５、ＡＤ変換器４１、ＤＳ
Ｐ回路４２に入力される。ＡＤ変換器４１に入力された
映像信号はデジタル信号に変換され、クロック生成部１
００からのクロック及び同期信号発生部４５からの同期
信号に同期して、ＤＳＰ回路４２にて画像処理され、Ｄ
Ａ変換器４３にてアナログビデオ信号（例えばＮＴＳＣ
信号）に変換され出力される。ＭＰＵ４８はＰＣとバス
を介して双方向通信を行ない、出力端子３２及び入力端
子３１によりカメラヘッド部１のＭＰＵ２０と通信し、
ズームレンズやオートフォーカスレンズの駆動、アイリ
スの制御、ＡＧＣ制御のための処理を行う。
クランプ回路４０を経由した映像信号は、ＡＤ変換器４
１、同期分離回路４４、クロック生成部１００に入力さ
れる。同期分離回路４４では入力された映像信号からＨ
Ｄ，ＶＤ信号、バーストゲートパルス（ＢＧＰ）が生成
される。ＨＤ、ＶＤ信号は、各々同期信号発生器４５の
水平同期カウンターのリセット端子及び垂直同期カウン
ターのリセット端子に入力することで、カメラヘッド部
１との水平同期及び垂直同期を行う。カメラヘッド部１
に同期したＨＤ，ＶＤ信号はＤＳＰ回路４２に入力され
る。クロック生成部１００に入力された映像信号は、バ
ーストクロック周波数に適したバンドパスフィルタとＰ
ＬＬ回路により、位相の一致した連続のクロックが生成
される。このクロック生成部１００に関しては後述す
る。クロック生成部１００により生成された連続したク
ロックは、同期信号発生器４５、ＡＤ変換器４１、ＤＳ
Ｐ回路４２に入力される。ＡＤ変換器４１に入力された
映像信号はデジタル信号に変換され、クロック生成部１
００からのクロック及び同期信号発生部４５からの同期
信号に同期して、ＤＳＰ回路４２にて画像処理され、Ｄ
Ａ変換器４３にてアナログビデオ信号（例えばＮＴＳＣ
信号）に変換され出力される。ＭＰＵ４８はＰＣとバス
を介して双方向通信を行ない、出力端子３２及び入力端
子３１によりカメラヘッド部１のＭＰＵ２０と通信し、
ズームレンズやオートフォーカスレンズの駆動、アイリ
スの制御、ＡＧＣ制御のための処理を行う。
【００３０】図２はクロック生成部１００等の各部の波
形について説明した図である。以下図１、図２にしたが
ってクロック生成部１００の動作を説明する。２つのバ
ンドパスフィルタ、ＢＰＦ１：６０とＢＰＦ２：６１に
入力された映像信号（信号ａ）は各々同期信号と映像信
号の大部分が減衰され、通過領域の周波数成分のみを出
力する。例えば図２のようにバーストクロック周波数が
９．５ＭＨｚの時はＢＰＦ１からは同期信号と映像信号
が削除されたバーストクロック成分のみが出力されＢＰ
Ｆ２からはほとんど何も出力されない。逆にバーストク
ロック周波数が１４．３ＭＨｚの時はＢＰＦ２からは同
期信号と映像信号が削除されたバーストクロック成分の
みが出力されＢＰＦ１からはほとんど何も出力されな
い。ＢＰＦ１、ＢＰＦ２の出力（信号ｂ、信号ｃ）は各
々ＢＧ１：６２、ＢＧ２：６３に入力され、同期分離回
路４４で生成されたＢＧＰにより、映像信号領域に残留
しているノイズ成分が取り除かれ出力される（信号ｄ、
信号ｅ）。その一方でＢＰＦ１、ＢＰＦ２の出力（信号
ｂ、信号ｃ）はバースト検出部６４に入力され、バース
トパルスが存在するか否かを判別し、その結果をＭＰＵ
４８に出力する。ＭＰＵ４８はこの結果を基にＢＰＦと
ＶＣＯを切り換える為の切り換え信号ｆを出力する。
形について説明した図である。以下図１、図２にしたが
ってクロック生成部１００の動作を説明する。２つのバ
ンドパスフィルタ、ＢＰＦ１：６０とＢＰＦ２：６１に
入力された映像信号（信号ａ）は各々同期信号と映像信
号の大部分が減衰され、通過領域の周波数成分のみを出
力する。例えば図２のようにバーストクロック周波数が
９．５ＭＨｚの時はＢＰＦ１からは同期信号と映像信号
が削除されたバーストクロック成分のみが出力されＢＰ
Ｆ２からはほとんど何も出力されない。逆にバーストク
ロック周波数が１４．３ＭＨｚの時はＢＰＦ２からは同
期信号と映像信号が削除されたバーストクロック成分の
みが出力されＢＰＦ１からはほとんど何も出力されな
い。ＢＰＦ１、ＢＰＦ２の出力（信号ｂ、信号ｃ）は各
々ＢＧ１：６２、ＢＧ２：６３に入力され、同期分離回
路４４で生成されたＢＧＰにより、映像信号領域に残留
しているノイズ成分が取り除かれ出力される（信号ｄ、
信号ｅ）。その一方でＢＰＦ１、ＢＰＦ２の出力（信号
ｂ、信号ｃ）はバースト検出部６４に入力され、バース
トパルスが存在するか否かを判別し、その結果をＭＰＵ
４８に出力する。ＭＰＵ４８はこの結果を基にＢＰＦと
ＶＣＯを切り換える為の切り換え信号ｆを出力する。
【００３１】次にＰＬＬ回路７０について説明する。Ｂ
ＧＰによりゲートされた信号（信号ｄ、信号ｅ）は、切
換器６５において、ＭＰＵ４８により生成された切り換
え信号ｆを用いてバーストクロックが存在する信号の方
が選択され、位相比較器（ＰＣ）７１に入力される。Ｐ
Ｃ７１では、バーストクロックｇと連続クロックｈ（＝
ＶＣＯ出力）との位相をバーストクロックの存在するエ
リアにて比較し、その差異ｉを出力する。その出力は低
域通過フィルタ（ＬＰＦ）７２に入力される。ＬＰＦ７
２はＰＣ７１の出力ｉを平均化し信号ｊを出力する。信
号ｊは２つのＶＣＯ（ＶＣＯ１：７３、ＶＣＯ２：７
４）に入力される。ここでは、ＶＣＯ１：７３は９．５
ＭＨｚを中心周波数とするＶＣＯ、ＶＣＯ２：７４は１
４．３ＭＨｚを中心周波数とするＶＣＯである。各ＶＣ
Ｏは信号ｊのレベルに応じて発振周波数を変化させる。
各ＶＣＯの出力は、切換器７５において、切り換え信号
ｆを用いてバーストクロック周波数に対応したＶＣＯが
選択され、ＰＣ７１にフィードバックされる。このよう
にして、バーストクロックと連続クロックとの位相が一
致した時点でロックする。
ＧＰによりゲートされた信号（信号ｄ、信号ｅ）は、切
換器６５において、ＭＰＵ４８により生成された切り換
え信号ｆを用いてバーストクロックが存在する信号の方
が選択され、位相比較器（ＰＣ）７１に入力される。Ｐ
Ｃ７１では、バーストクロックｇと連続クロックｈ（＝
ＶＣＯ出力）との位相をバーストクロックの存在するエ
リアにて比較し、その差異ｉを出力する。その出力は低
域通過フィルタ（ＬＰＦ）７２に入力される。ＬＰＦ７
２はＰＣ７１の出力ｉを平均化し信号ｊを出力する。信
号ｊは２つのＶＣＯ（ＶＣＯ１：７３、ＶＣＯ２：７
４）に入力される。ここでは、ＶＣＯ１：７３は９．５
ＭＨｚを中心周波数とするＶＣＯ、ＶＣＯ２：７４は１
４．３ＭＨｚを中心周波数とするＶＣＯである。各ＶＣ
Ｏは信号ｊのレベルに応じて発振周波数を変化させる。
各ＶＣＯの出力は、切換器７５において、切り換え信号
ｆを用いてバーストクロック周波数に対応したＶＣＯが
選択され、ＰＣ７１にフィードバックされる。このよう
にして、バーストクロックと連続クロックとの位相が一
致した時点でロックする。
【００３２】図３（ａ）、（ｂ）はそれぞれバースト検
出部の構成例及びその検出方法の一例を示した図であ
る。ＢＧ１：６０、ＢＧ２：６１から出力された信号
（信号ｄ、信号ｅ）は、各々検波回路１：８１、検波回
路２：８２を通りピーク検波され（信号ｌ、信号ｍ）、
コンパレータ８３、８４に入力される。コンパレタ８
３、８４では信号ｌおよび信号ｍを２値化し（信号ｎ、
信号ｏ）、ＢＧＰから生成されたタイミング信号ｐによ
りサンプリングされる。その結果はＭＰＵ４８に送信さ
れ、ＭＰＵ４８においてバーストクロックが存在するか
否かを判別し、バーストクロックの周波数を認識する。
ＭＰＵ４８ではこれを基に、バーストクロックの周波数
に対応したＢＰＦおよびＶＣＯを選択するような切り換
え信号ｆを発生する。
出部の構成例及びその検出方法の一例を示した図であ
る。ＢＧ１：６０、ＢＧ２：６１から出力された信号
（信号ｄ、信号ｅ）は、各々検波回路１：８１、検波回
路２：８２を通りピーク検波され（信号ｌ、信号ｍ）、
コンパレータ８３、８４に入力される。コンパレタ８
３、８４では信号ｌおよび信号ｍを２値化し（信号ｎ、
信号ｏ）、ＢＧＰから生成されたタイミング信号ｐによ
りサンプリングされる。その結果はＭＰＵ４８に送信さ
れ、ＭＰＵ４８においてバーストクロックが存在するか
否かを判別し、バーストクロックの周波数を認識する。
ＭＰＵ４８ではこれを基に、バーストクロックの周波数
に対応したＢＰＦおよびＶＣＯを選択するような切り換
え信号ｆを発生する。
【００３３】図３において、バースト検出部のコンパレ
タ及びサンプリング機能はロジック回路による実現だけ
でなく、ＭＰＵのＡＤポートによる処理であってもよ
い。さらに、切り換え信号ｆの発行は、本実施例によう
にＭＰＵによるものだけでなく、バースト検出から切り
換え信号出力までを全てロジック回路によって実現する
方法であってもよい。又、本実施例ではカメラヘッドか
ら送られてくるバースト信号の周波数を自動検知する為
の検出回路を設けているが、例えばカメラヘッドに画素
数データ或いはバースト周波数データを記憶するＲＯＭ
等のメモリを設け、この画素数データ或いはバースト周
波数データを画像処理装置と接続した際に自動送信する
よう構成し、この自動送信されたデータに基づきスイッ
チ６５、７５を切換えるようにしても良い。
タ及びサンプリング機能はロジック回路による実現だけ
でなく、ＭＰＵのＡＤポートによる処理であってもよ
い。さらに、切り換え信号ｆの発行は、本実施例によう
にＭＰＵによるものだけでなく、バースト検出から切り
換え信号出力までを全てロジック回路によって実現する
方法であってもよい。又、本実施例ではカメラヘッドか
ら送られてくるバースト信号の周波数を自動検知する為
の検出回路を設けているが、例えばカメラヘッドに画素
数データ或いはバースト周波数データを記憶するＲＯＭ
等のメモリを設け、この画素数データ或いはバースト周
波数データを画像処理装置と接続した際に自動送信する
よう構成し、この自動送信されたデータに基づきスイッ
チ６５、７５を切換えるようにしても良い。
【００３４】以上のようにあらかじめ複数の周波数に対
応したバンドパスフィルタおよびＶＣＯを切り換え可能
に有することによりそのクロック周波数をメインクロッ
クとするカメラヘッドが互いに交換可能になり、格別な
調整作業を行わずに自動的な最適化が可能となるもので
ある。
応したバンドパスフィルタおよびＶＣＯを切り換え可能
に有することによりそのクロック周波数をメインクロッ
クとするカメラヘッドが互いに交換可能になり、格別な
調整作業を行わずに自動的な最適化が可能となるもので
ある。
【００３５】
【発明の効果】以上のような手段を用いることにより、
画素数の異なるＣＣＤを用いた複数のカメラヘッドが交
換可能となる。その結果、画像処理部を共通として、用
途に応じてカメラヘッドのみを交換することが可能とな
る。
画素数の異なるＣＣＤを用いた複数のカメラヘッドが交
換可能となる。その結果、画像処理部を共通として、用
途に応じてカメラヘッドのみを交換することが可能とな
る。
【図１】本発明の実施の一形態に係る画像処理装置にお
ける画像処理部を示した図である。
ける画像処理部を示した図である。
【図２】本発明の実施の一形態に係る画像処理装置にお
けるクロック生成部の動作の一例を示した図である。
けるクロック生成部の動作の一例を示した図である。
【図３】（ａ）は本発明の実施の一形態に係るバースト
検出部の構成の一例を示した図である。（ｂ）は図３
（ａ）の構成によるバーストクロック検出方法の一例を
示す図である。
検出部の構成の一例を示した図である。（ｂ）は図３
（ａ）の構成によるバーストクロック検出方法の一例を
示す図である。
【図４】従来のヘッド分離型カメラのカメラヘッド部を
示した図である。
示した図である。
【図５】バーストクロックと複合同期信号が加算された
映像信号の一部を示す図である。
映像信号の一部を示す図である。
【図６】従来のヘッド分離型カメラの画像処理部を示し
た図である。
た図である。
Claims (5)
- 【請求項１】 バーストクロックと複合同期信号が加算
された多重映像信号を入力する入力端子と、前記多重映
像信号から同期信号を分離する同期分離手段と、分離し
た同期信号を基準に前記多重映像信号から前記バースト
クロックを分離する複数のバースト分離手段と、バース
トクロック周波数を検出するクロック周波数検出手段
と、前記クロック周波数検出手段の結果に応じて前記複
数のバースト分離手段の中から最適なバースト分離手段
を選択する選択手段と、を有することを特徴とする画像
処理装置。 - 【請求項２】 前記バースト分離手段は、所定の周波数
を通過させるバンドパスフィルタと、バーストクロック
の重畳された期間の信号のみを抜き出すゲート手段とを
複数対複数有することを特徴とする請求項１記載の画像
処理装置。 - 【請求項３】 前記クロック生成手段は、２つのクロッ
クの位相を比較する位相比較器と、前記位相比較器の出
力を平均化する低域通過フィルタと、前記低域通過フィ
ルタの出力により発振周波数を制御する複数の電圧制御
発振器と、前記複数の電圧制御発振器の１つを選択し前
記位相比較器に入力する切り換え手段とを備えることを
特徴とする請求項１記載の画像処理装置。 - 【請求項４】 前記バンドパスフィルタと前記電圧制御
発振器とは、バンドパスフィルタの通過周波数と電圧制
御発振器の中心発振周波数とが一致するように対応づけ
られていることを特徴とする請求項３記載の画像処理装
置。 - 【請求項５】 前記クロック周波数検出手段はカメラヘ
ッドから入力された画素数データ又はクロック周波数デ
ータを検出することを特徴とする請求項１記載の画像処
理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9025174A JPH10224672A (ja) | 1997-02-07 | 1997-02-07 | 画像処理装置 |
| US09/018,006 US6437824B1 (en) | 1997-02-07 | 1998-02-03 | Image pickup apparatus and system |
| EP98102119A EP0858215A3 (en) | 1997-02-07 | 1998-02-06 | Image pickup apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9025174A JPH10224672A (ja) | 1997-02-07 | 1997-02-07 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10224672A true JPH10224672A (ja) | 1998-08-21 |
Family
ID=12158655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9025174A Withdrawn JPH10224672A (ja) | 1997-02-07 | 1997-02-07 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10224672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728876B2 (en) | 2008-03-31 | 2010-06-01 | Kabushiki Kaisha Toshiba | Imaging apparatus having camera control unit and separate camera head |
-
1997
- 1997-02-07 JP JP9025174A patent/JPH10224672A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728876B2 (en) | 2008-03-31 | 2010-06-01 | Kabushiki Kaisha Toshiba | Imaging apparatus having camera control unit and separate camera head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0179710B1 (ko) | 촬상장치 | |
| US6437824B1 (en) | Image pickup apparatus and system | |
| US6449007B1 (en) | Method for establishing synchronization in head-detachable image sensing system, and image sensing system adopting the method | |
| JPH10224672A (ja) | 画像処理装置 | |
| US6295084B1 (en) | System with analog interface and signal processor therefor | |
| JPH11252438A (ja) | 撮像装置 | |
| US6421496B1 (en) | Camcorder signal processor having superimposition capability and dual PLL | |
| JP2001339631A (ja) | ビデオカメラおよびビデオカメラシステム | |
| JP3717700B2 (ja) | テレビジョンカメラ装置およびその装置における同期結合信号伝送方法 | |
| JPH04175075A (ja) | ビデオカメラ装置 | |
| JP3945228B2 (ja) | 外付けａｄ変換器を用いた高速サンプリングシステム | |
| JP3515172B2 (ja) | テレビカメラ装置 | |
| JPH07312710A (ja) | ヘッド分離型ｃｃｄカメラヘッド | |
| JP2005045838A (ja) | テレビジョンカメラ装置およびその装置における同期結合信号伝送方法 | |
| KR970003995Y1 (ko) | 외부신호 혼합회로 | |
| JP3530745B2 (ja) | 撮像装置および撮像システム | |
| KR100509364B1 (ko) | 실물화상기의색동기클락신호변경장치 | |
| JPH08275022A (ja) | ビデオカメラ装置 | |
| JP3244474B2 (ja) | 撮像装置 | |
| JPH01286583A (ja) | カメラ一体型ｖｔｒ | |
| JP2577975B2 (ja) | 監視システム | |
| JP2730897B2 (ja) | 映像同期制御装置 | |
| JPH118789A (ja) | 撮像装置及び撮像システム | |
| JPH04313969A (ja) | ビデオカメラ装置 | |
| JPH06113185A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |