JPH10224672A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH10224672A JPH10224672A JP9025174A JP2517497A JPH10224672A JP H10224672 A JPH10224672 A JP H10224672A JP 9025174 A JP9025174 A JP 9025174A JP 2517497 A JP2517497 A JP 2517497A JP H10224672 A JPH10224672 A JP H10224672A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- clock
- image processing
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 画素数の異なるカメラヘッドを接続した場合
に生じる同期ずれの発生を解消する。 【解決手段】 画像処理装置内に画素数データあるいは
バーストの周波数を検出する検出手段を設け、この検出
手段の出力に応じて画像処理装置内のバーストクロック
を抽出するためのフィルター等を切り換える。
に生じる同期ずれの発生を解消する。 【解決手段】 画像処理装置内に画素数データあるいは
バーストの周波数を検出する検出手段を設け、この検出
手段の出力に応じて画像処理装置内のバーストクロック
を抽出するためのフィルター等を切り換える。
Description
【0001】
【発明の属する技術分野】本発明は、撮像部と信号処理
部がケーブル或いは無線等を介して分離したいわゆるヘ
ッド分離型カメラに関するものである。
部がケーブル或いは無線等を介して分離したいわゆるヘ
ッド分離型カメラに関するものである。
【0002】
【従来の技術】近年CCDを用いたカメラ信号処理方式
は、電子技術の進歩とともに、小型、軽量化が進んでき
ている。とりわけ半導体の技術の進歩により高速なAD
変換、DA変化、を用いてデジタル信号として信号処理
する方式が増加している。
は、電子技術の進歩とともに、小型、軽量化が進んでき
ている。とりわけ半導体の技術の進歩により高速なAD
変換、DA変化、を用いてデジタル信号として信号処理
する方式が増加している。
【0003】また、個体撮像素子(以下CCDと称す
る)を用いた撮像装置は、最近CCD撮像部(カメラヘ
ッド部)と、CCDからの信号を処理してビデオ信号と
して出力する画像処理部を分離し、その間をケーブルな
どにより延長するいわゆるヘッド分離型カメラと呼ばれ
る撮像装置が数多く提案されている。以下に、ヘッド分
離型カメラの構成を示す。
る)を用いた撮像装置は、最近CCD撮像部(カメラヘ
ッド部)と、CCDからの信号を処理してビデオ信号と
して出力する画像処理部を分離し、その間をケーブルな
どにより延長するいわゆるヘッド分離型カメラと呼ばれ
る撮像装置が数多く提案されている。以下に、ヘッド分
離型カメラの構成を示す。
【0004】図4は、従来例のカメラヘッド部1を示
す。
す。
【0005】図4において、カメラヘッド部1は、ズー
ムレンズ10、アイリス11、光学ローバスフィルタ及
び赤外線カットフィルター12、CCD13、CDS回
路14、AGC回路15、CCD信号と複合同期信号と
バーストクロックとを加算する加算回路16、例えば7
5オーム同軸線2をドライブするドライブ回路17、同
期信号発生器(SSG)19、カメラヘッド部1全体の
制御を行うMPUマイクロ・プロセシング・ユニット2
0、連続したバーストクロックを映像信号に加算するた
めのゲートをかけるバーストゲート(BG)回路18か
らなる。
ムレンズ10、アイリス11、光学ローバスフィルタ及
び赤外線カットフィルター12、CCD13、CDS回
路14、AGC回路15、CCD信号と複合同期信号と
バーストクロックとを加算する加算回路16、例えば7
5オーム同軸線2をドライブするドライブ回路17、同
期信号発生器(SSG)19、カメラヘッド部1全体の
制御を行うMPUマイクロ・プロセシング・ユニット2
0、連続したバーストクロックを映像信号に加算するた
めのゲートをかけるバーストゲート(BG)回路18か
らなる。
【0006】ケーブル2はカメラヘッド部1と図6の画
像処理部3をつなぐためのものである。
像処理部3をつなぐためのものである。
【0007】30はクロックと複合同期信号が加算され
た映像信号の出力端子、31は画像処理部3との通信用
送信信号の出力端子、32は画像処理部3との通信用受
信信号の入力端子である。
た映像信号の出力端子、31は画像処理部3との通信用
送信信号の出力端子、32は画像処理部3との通信用受
信信号の入力端子である。
【0008】次に図4〜図6を用いて動作を説明する。
ズームレンズ10、アイリス11、光学ローパスフィル
タ及び赤外線カットフィルター12、CCD13、CD
S回路14、AGC回路15を経由してCCDによる撮
像信号(映像信号)が取り込まれる。同期信号発生器1
9ではCCD撮像用の種々の同期パルスと複合同期信
号、バーストゲートパルス(BGP)、撮像の基準とな
る連続したクロックを出力する。バーストゲート(B
G)回路18では、同期信号発生器19からのBGPに
より、入力される連続したクロックを映像信号への加算
に適したバーストクロックになるようゲートする。加算
回路16では、AGC制御回路15から出力された映像
信号と、BG回路18からのバーストクロックと、同期
信号発生器19からの複合同期信号とを加算する。加算
された映像信号は、75Ωドライブ回路17でドライブ
され、出力端子30から画像処理部3に出力される。図
5に、バーストクロックと複合同期信号が加算された映
像信号の一部を示す。Aが複合同期信号、Bがバースト
クロック、Cが映像信号エリアである。MPU20は、
出力端子31及び入力端子32により画像処理部3のM
PU20と通信し、ズームレンズやオートフォーカスレ
ンズの駆動、アイリスの制御、AGC制御等の制御を行
う。
ズームレンズ10、アイリス11、光学ローパスフィル
タ及び赤外線カットフィルター12、CCD13、CD
S回路14、AGC回路15を経由してCCDによる撮
像信号(映像信号)が取り込まれる。同期信号発生器1
9ではCCD撮像用の種々の同期パルスと複合同期信
号、バーストゲートパルス(BGP)、撮像の基準とな
る連続したクロックを出力する。バーストゲート(B
G)回路18では、同期信号発生器19からのBGPに
より、入力される連続したクロックを映像信号への加算
に適したバーストクロックになるようゲートする。加算
回路16では、AGC制御回路15から出力された映像
信号と、BG回路18からのバーストクロックと、同期
信号発生器19からの複合同期信号とを加算する。加算
された映像信号は、75Ωドライブ回路17でドライブ
され、出力端子30から画像処理部3に出力される。図
5に、バーストクロックと複合同期信号が加算された映
像信号の一部を示す。Aが複合同期信号、Bがバースト
クロック、Cが映像信号エリアである。MPU20は、
出力端子31及び入力端子32により画像処理部3のM
PU20と通信し、ズームレンズやオートフォーカスレ
ンズの駆動、アイリスの制御、AGC制御等の制御を行
う。
【0009】図6は、従来例の画像処理部3を示す。
尚、画像処理部3はコンピュータの拡張ボード形状をし
ており、コンピュータ側の拡張ボードスロットに挿入さ
れる。
尚、画像処理部3はコンピュータの拡張ボード形状をし
ており、コンピュータ側の拡張ボードスロットに挿入さ
れる。
【0010】映像信号30のバッファ回路39と、クラ
ンプ回路40と、AD変換器41、フィルタ、色分離、
ガンマ、マトリックス、クリップなどのデジタル信号処
理をするデジタル信号処理(DSP)回路42と、デジ
タル信号処理された信号をデジタル−アナログ変換して
ビデオ信号(例えばNTSC)を出力するDA変換機4
3と、画像処理部3の全体の制御を行うMPU48と、
同期分離回路44と、同期信号発生器45と、バンドパ
スフィルタ(BPF)46と、バーストゲート(BG)
回路47と、PLL(Phase Locked Lo
op)回路49とからなる。
ンプ回路40と、AD変換器41、フィルタ、色分離、
ガンマ、マトリックス、クリップなどのデジタル信号処
理をするデジタル信号処理(DSP)回路42と、デジ
タル信号処理された信号をデジタル−アナログ変換して
ビデオ信号(例えばNTSC)を出力するDA変換機4
3と、画像処理部3の全体の制御を行うMPU48と、
同期分離回路44と、同期信号発生器45と、バンドパ
スフィルタ(BPF)46と、バーストゲート(BG)
回路47と、PLL(Phase Locked Lo
op)回路49とからなる。
【0011】ケーブル2はカメラヘッド部1と画像処理
部3をつなぐためのものである。勿論有線でなく無線に
しても良い。
部3をつなぐためのものである。勿論有線でなく無線に
しても良い。
【0012】30はクロックと複合同期信号が加算され
た映像信号の入力端子、31はカメラヘッド部1との通
信用受信信号の入力端子、32はカメラヘッド部1との
通信用送信信号の出力端子である。
た映像信号の入力端子、31はカメラヘッド部1との通
信用受信信号の入力端子、32はカメラヘッド部1との
通信用送信信号の出力端子である。
【0013】図6の動作を説明する。バッファ回路3
9、クランプ回路40を経由した映像信号は、AD変換
機41、同期分離回路44、BG回路47に入力され
る。同期分離回路44では入力された映像信号からHD
(水平同期),VD(垂直同期)信号、バーストゲート
パルス(BGP)が生成される。HD、VD信号は、各
々同期信号発生器45内の水平同期カウンター(不図
示)のリセット端子及び垂直同期カウンター(不図示)
のリセット端子に入力することで、カメラヘッド部1と
の水平同期及び垂直同期をとる。カメラヘッド部1に同
期したHD,VD信号はDSP回路42に入力される。
BPF46に入力された映像信号は同期信号と映像信号
のほとんどが減衰され、バーストクロック近傍の周波数
のみを通過する。BG回路47に入力されたBPF通過
後の信号は、同期分離回路44で生成されたBGPによ
り、映像信号領域に残留しているノイズ成分を取り除
き、バーストクロックのみが抜き出され、PLL回路4
9に入力される。PLL回路49では位相比較回路(P
C)50、LPF51、電圧制御発振器(VCO)52
によりバーストクロックから位相の一致した連続したク
ロックを生成し、同期信号発生器45、AD変換器4
1、DSP回路42に入力する。AD変換器41に入力
された映像信号はデジタル信号に変換され、PLL回路
49からのクロック及び同期信号発生器45からの同期
信号に同期して、DSP回路42にて画像処理され、D
A変換器43にてアナログビデオ信号(例えばNTSC
信号)に変換され出力される。又、MPU20はバスB
USを介してコンピュータPCと電気的に接続され、P
C側からのコマンドに応じて双方向通信し、MPU48
は、出力端子32及び入力端子31によりカメラヘッド
部1のMPU20と通信し、ズームレンズやオートフォ
ーカスレンズの駆動、アイリスの制御、AGC制御のた
めの処理を行う。
9、クランプ回路40を経由した映像信号は、AD変換
機41、同期分離回路44、BG回路47に入力され
る。同期分離回路44では入力された映像信号からHD
(水平同期),VD(垂直同期)信号、バーストゲート
パルス(BGP)が生成される。HD、VD信号は、各
々同期信号発生器45内の水平同期カウンター(不図
示)のリセット端子及び垂直同期カウンター(不図示)
のリセット端子に入力することで、カメラヘッド部1と
の水平同期及び垂直同期をとる。カメラヘッド部1に同
期したHD,VD信号はDSP回路42に入力される。
BPF46に入力された映像信号は同期信号と映像信号
のほとんどが減衰され、バーストクロック近傍の周波数
のみを通過する。BG回路47に入力されたBPF通過
後の信号は、同期分離回路44で生成されたBGPによ
り、映像信号領域に残留しているノイズ成分を取り除
き、バーストクロックのみが抜き出され、PLL回路4
9に入力される。PLL回路49では位相比較回路(P
C)50、LPF51、電圧制御発振器(VCO)52
によりバーストクロックから位相の一致した連続したク
ロックを生成し、同期信号発生器45、AD変換器4
1、DSP回路42に入力する。AD変換器41に入力
された映像信号はデジタル信号に変換され、PLL回路
49からのクロック及び同期信号発生器45からの同期
信号に同期して、DSP回路42にて画像処理され、D
A変換器43にてアナログビデオ信号(例えばNTSC
信号)に変換され出力される。又、MPU20はバスB
USを介してコンピュータPCと電気的に接続され、P
C側からのコマンドに応じて双方向通信し、MPU48
は、出力端子32及び入力端子31によりカメラヘッド
部1のMPU20と通信し、ズームレンズやオートフォ
ーカスレンズの駆動、アイリスの制御、AGC制御のた
めの処理を行う。
【0014】以上に説明したようなヘッド分離型カメラ
は、カメラヘッド部が小型・軽量になるという特徴のほ
か、用途に応じてカメラヘッド部が交換可能という長所
がある。たとえば、画像処理部3を共通として使用し、
カメラヘッド1を単焦点カメラやZoomカメラなど使
用用途に応じて交換することができる。
は、カメラヘッド部が小型・軽量になるという特徴のほ
か、用途に応じてカメラヘッド部が交換可能という長所
がある。たとえば、画像処理部3を共通として使用し、
カメラヘッド1を単焦点カメラやZoomカメラなど使
用用途に応じて交換することができる。
【0015】
【発明が解決しようとする課題】しかしながら、上記構
成では画素数が等しいCCDを有するカメラヘッド同士
で交換する場合には問題ないが、画素数の異なるCCD
を有するカメラヘッドと交換する場合、画像処理部3に
おいて連続したクロックの再生が不可能となる。これ
は、クロックの周波数が異なるため、映像信号からバー
ストクロックを抽出する場合のフィルタ周波数が対応し
ないためである。つまり、従来の構成では、画素数の異
なるCCDを用いたカメラとは交換不可能であるという
問題があった。
成では画素数が等しいCCDを有するカメラヘッド同士
で交換する場合には問題ないが、画素数の異なるCCD
を有するカメラヘッドと交換する場合、画像処理部3に
おいて連続したクロックの再生が不可能となる。これ
は、クロックの周波数が異なるため、映像信号からバー
ストクロックを抽出する場合のフィルタ周波数が対応し
ないためである。つまり、従来の構成では、画素数の異
なるCCDを用いたカメラとは交換不可能であるという
問題があった。
【0016】本発明は、たとえ互いに画素数の異なるC
CDを用いた複数のカメラでも交換可能な画像処理装置
を提供することを目的とする。
CDを用いた複数のカメラでも交換可能な画像処理装置
を提供することを目的とする。
【0017】
【課題を解決するための手段】上記目的を解決するため
の本発明の画像処理装置は、バーストクロックと複合同
期信号が加算された多重映像信号を入力する入力端子
と、前記多重映像信号から同期信号を分離する同期分離
手段と、分離した同期信号を基準に前記多重映像信号か
ら前記バーストクロックを分離する複数のバースト分離
手段と、バーストクロック周波数を検出するクロック周
波数検出手段と、前記クロック周波数検出手段の結果に
応じて前記複数のバースト分離手段の中から最適なバー
スト分離手段を選択する選択手段と、を備える。
の本発明の画像処理装置は、バーストクロックと複合同
期信号が加算された多重映像信号を入力する入力端子
と、前記多重映像信号から同期信号を分離する同期分離
手段と、分離した同期信号を基準に前記多重映像信号か
ら前記バーストクロックを分離する複数のバースト分離
手段と、バーストクロック周波数を検出するクロック周
波数検出手段と、前記クロック周波数検出手段の結果に
応じて前記複数のバースト分離手段の中から最適なバー
スト分離手段を選択する選択手段と、を備える。
【0018】前記バースト分離手段は、所定の周波数を
通過させるバンドパスフィルタと、バーストクロックの
重畳された期間の信号のみを抜き出すゲート手段とを複
数対複数有する。
通過させるバンドパスフィルタと、バーストクロックの
重畳された期間の信号のみを抜き出すゲート手段とを複
数対複数有する。
【0019】前記クロック生成手段は、2つのクロック
の位相を比較する位相比較器と、前記位相比較器の出力
を平均化する低域通過フィルタと、前記低域通過フィル
タの出力により発振周波数を制御する複数の電圧制御発
振器と、前記複数の電圧制御発振器の1つを選択し前記
位相比較器に入力する切り換え手段とを備える。
の位相を比較する位相比較器と、前記位相比較器の出力
を平均化する低域通過フィルタと、前記低域通過フィル
タの出力により発振周波数を制御する複数の電圧制御発
振器と、前記複数の電圧制御発振器の1つを選択し前記
位相比較器に入力する切り換え手段とを備える。
【0020】前記バンドパスフィルタの通過周波数と前
記電圧制御発振器の中心発振周波数とは一致するように
対応づけられ、前記クロック周波数検出手段の結果を基
準にして、前記第1の切り換え手段と前記第2の切り換
え手段の両方をに切換えることにより、クロック周波数
に対応するバンドパスフィルタと電圧制御発振器とを選
択する。
記電圧制御発振器の中心発振周波数とは一致するように
対応づけられ、前記クロック周波数検出手段の結果を基
準にして、前記第1の切り換え手段と前記第2の切り換
え手段の両方をに切換えることにより、クロック周波数
に対応するバンドパスフィルタと電圧制御発振器とを選
択する。
【0021】以上のような手段を用いることにより、複
数の周波数のバーストクロックが多重された場合でも、
それに対応したバンドパスフィルタおよび電圧制御発振
器が選択されるため、バーストクロックを分離して連続
したクロックを生成できる。
数の周波数のバーストクロックが多重された場合でも、
それに対応したバンドパスフィルタおよび電圧制御発振
器が選択されるため、バーストクロックを分離して連続
したクロックを生成できる。
【0022】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【0023】図1は本発明の実施の一形態であるを示し
た図である。本発明の画像処理部3も拡張ボード或いは
拡張カードとしてPCの拡張スロットに挿入された状態
でPCと双方向通信を行なう。
た図である。本発明の画像処理部3も拡張ボード或いは
拡張カードとしてPCの拡張スロットに挿入された状態
でPCと双方向通信を行なう。
【0024】映像信号30のバッファ回路39と、クラ
ンプ回路40と、AD変換器41、フィルタ、色分離、
ガンマ、マトリックス、クリップなどのデジタル信号処
理をするデジタル信号処理(DSP)回路42と、デジ
タル信号処理された信号をデジタル−アナログ変換して
ビデオ信号(例えばNTSC)を出力するDA変換器4
3と、画像処理部3の全体の制御を行うMPU48と、
同期分離回路44と、同期信号発生器45と、バースト
クロックから位相の一致した連続クロックを生成するク
ロック生成部100とからなる。
ンプ回路40と、AD変換器41、フィルタ、色分離、
ガンマ、マトリックス、クリップなどのデジタル信号処
理をするデジタル信号処理(DSP)回路42と、デジ
タル信号処理された信号をデジタル−アナログ変換して
ビデオ信号(例えばNTSC)を出力するDA変換器4
3と、画像処理部3の全体の制御を行うMPU48と、
同期分離回路44と、同期信号発生器45と、バースト
クロックから位相の一致した連続クロックを生成するク
ロック生成部100とからなる。
【0025】クロック生成部100は、切換器65と、
2つのバンドパスフィルタ(BPF1:60、BPF
2:61)と、2つのバーストゲート回路(BG1:6
2、BG2:63)と、バースト検出部(Detec
t)64と、PLL(PhaseLocked Loo
p)回路70、さらにPLL回路70は位相比較器(P
C:Phase Comparator)71と、低域
通過フィルタ72と、2つのVCO(Voltage
Control Oscrator)(VCO1:7
3、VCO2:74)と、切換器75とからなる。
2つのバンドパスフィルタ(BPF1:60、BPF
2:61)と、2つのバーストゲート回路(BG1:6
2、BG2:63)と、バースト検出部(Detec
t)64と、PLL(PhaseLocked Loo
p)回路70、さらにPLL回路70は位相比較器(P
C:Phase Comparator)71と、低域
通過フィルタ72と、2つのVCO(Voltage
Control Oscrator)(VCO1:7
3、VCO2:74)と、切換器75とからなる。
【0026】ケーブル2はカメラヘッド部1と画像処理
部3をつなぐためのものである。
部3をつなぐためのものである。
【0027】30はクロックと複合同期信号が加算され
た映像信号の入力端子、31はカメラヘッド部1との通
信用受信信号の入力端子、32はカメラヘッド部1との
通信用送信信号の出力端子である。BUSはPCとの双
方向通信を行なう為のバスである。
た映像信号の入力端子、31はカメラヘッド部1との通
信用受信信号の入力端子、32はカメラヘッド部1との
通信用送信信号の出力端子である。BUSはPCとの双
方向通信を行なう為のバスである。
【0028】本実施例では、クロック周波数が9.5M
Hz(27万画素CCD相当)と14.3MHz(41
万画素CCD相当)との2種類の対応する例を挙げ、B
PF1(f=9.5MHz)、BPF2(f=14.3
MHz)、VCO1(f=9.5MHz cente
r)、VCO2(f=14.3MHz center)
の例を説明する。
Hz(27万画素CCD相当)と14.3MHz(41
万画素CCD相当)との2種類の対応する例を挙げ、B
PF1(f=9.5MHz)、BPF2(f=14.3
MHz)、VCO1(f=9.5MHz cente
r)、VCO2(f=14.3MHz center)
の例を説明する。
【0029】次に動作を説明する。バッファ回路39、
クランプ回路40を経由した映像信号は、AD変換器4
1、同期分離回路44、クロック生成部100に入力さ
れる。同期分離回路44では入力された映像信号からH
D,VD信号、バーストゲートパルス(BGP)が生成
される。HD、VD信号は、各々同期信号発生器45の
水平同期カウンターのリセット端子及び垂直同期カウン
ターのリセット端子に入力することで、カメラヘッド部
1との水平同期及び垂直同期を行う。カメラヘッド部1
に同期したHD,VD信号はDSP回路42に入力され
る。クロック生成部100に入力された映像信号は、バ
ーストクロック周波数に適したバンドパスフィルタとP
LL回路により、位相の一致した連続のクロックが生成
される。このクロック生成部100に関しては後述す
る。クロック生成部100により生成された連続したク
ロックは、同期信号発生器45、AD変換器41、DS
P回路42に入力される。AD変換器41に入力された
映像信号はデジタル信号に変換され、クロック生成部1
00からのクロック及び同期信号発生部45からの同期
信号に同期して、DSP回路42にて画像処理され、D
A変換器43にてアナログビデオ信号(例えばNTSC
信号)に変換され出力される。MPU48はPCとバス
を介して双方向通信を行ない、出力端子32及び入力端
子31によりカメラヘッド部1のMPU20と通信し、
ズームレンズやオートフォーカスレンズの駆動、アイリ
スの制御、AGC制御のための処理を行う。
クランプ回路40を経由した映像信号は、AD変換器4
1、同期分離回路44、クロック生成部100に入力さ
れる。同期分離回路44では入力された映像信号からH
D,VD信号、バーストゲートパルス(BGP)が生成
される。HD、VD信号は、各々同期信号発生器45の
水平同期カウンターのリセット端子及び垂直同期カウン
ターのリセット端子に入力することで、カメラヘッド部
1との水平同期及び垂直同期を行う。カメラヘッド部1
に同期したHD,VD信号はDSP回路42に入力され
る。クロック生成部100に入力された映像信号は、バ
ーストクロック周波数に適したバンドパスフィルタとP
LL回路により、位相の一致した連続のクロックが生成
される。このクロック生成部100に関しては後述す
る。クロック生成部100により生成された連続したク
ロックは、同期信号発生器45、AD変換器41、DS
P回路42に入力される。AD変換器41に入力された
映像信号はデジタル信号に変換され、クロック生成部1
00からのクロック及び同期信号発生部45からの同期
信号に同期して、DSP回路42にて画像処理され、D
A変換器43にてアナログビデオ信号(例えばNTSC
信号)に変換され出力される。MPU48はPCとバス
を介して双方向通信を行ない、出力端子32及び入力端
子31によりカメラヘッド部1のMPU20と通信し、
ズームレンズやオートフォーカスレンズの駆動、アイリ
スの制御、AGC制御のための処理を行う。
【0030】図2はクロック生成部100等の各部の波
形について説明した図である。以下図1、図2にしたが
ってクロック生成部100の動作を説明する。2つのバ
ンドパスフィルタ、BPF1:60とBPF2:61に
入力された映像信号(信号a)は各々同期信号と映像信
号の大部分が減衰され、通過領域の周波数成分のみを出
力する。例えば図2のようにバーストクロック周波数が
9.5MHzの時はBPF1からは同期信号と映像信号
が削除されたバーストクロック成分のみが出力されBP
F2からはほとんど何も出力されない。逆にバーストク
ロック周波数が14.3MHzの時はBPF2からは同
期信号と映像信号が削除されたバーストクロック成分の
みが出力されBPF1からはほとんど何も出力されな
い。BPF1、BPF2の出力(信号b、信号c)は各
々BG1:62、BG2:63に入力され、同期分離回
路44で生成されたBGPにより、映像信号領域に残留
しているノイズ成分が取り除かれ出力される(信号d、
信号e)。その一方でBPF1、BPF2の出力(信号
b、信号c)はバースト検出部64に入力され、バース
トパルスが存在するか否かを判別し、その結果をMPU
48に出力する。MPU48はこの結果を基にBPFと
VCOを切り換える為の切り換え信号fを出力する。
形について説明した図である。以下図1、図2にしたが
ってクロック生成部100の動作を説明する。2つのバ
ンドパスフィルタ、BPF1:60とBPF2:61に
入力された映像信号(信号a)は各々同期信号と映像信
号の大部分が減衰され、通過領域の周波数成分のみを出
力する。例えば図2のようにバーストクロック周波数が
9.5MHzの時はBPF1からは同期信号と映像信号
が削除されたバーストクロック成分のみが出力されBP
F2からはほとんど何も出力されない。逆にバーストク
ロック周波数が14.3MHzの時はBPF2からは同
期信号と映像信号が削除されたバーストクロック成分の
みが出力されBPF1からはほとんど何も出力されな
い。BPF1、BPF2の出力(信号b、信号c)は各
々BG1:62、BG2:63に入力され、同期分離回
路44で生成されたBGPにより、映像信号領域に残留
しているノイズ成分が取り除かれ出力される(信号d、
信号e)。その一方でBPF1、BPF2の出力(信号
b、信号c)はバースト検出部64に入力され、バース
トパルスが存在するか否かを判別し、その結果をMPU
48に出力する。MPU48はこの結果を基にBPFと
VCOを切り換える為の切り換え信号fを出力する。
【0031】次にPLL回路70について説明する。B
GPによりゲートされた信号(信号d、信号e)は、切
換器65において、MPU48により生成された切り換
え信号fを用いてバーストクロックが存在する信号の方
が選択され、位相比較器(PC)71に入力される。P
C71では、バーストクロックgと連続クロックh(=
VCO出力)との位相をバーストクロックの存在するエ
リアにて比較し、その差異iを出力する。その出力は低
域通過フィルタ(LPF)72に入力される。LPF7
2はPC71の出力iを平均化し信号jを出力する。信
号jは2つのVCO(VCO1:73、VCO2:7
4)に入力される。ここでは、VCO1:73は9.5
MHzを中心周波数とするVCO、VCO2:74は1
4.3MHzを中心周波数とするVCOである。各VC
Oは信号jのレベルに応じて発振周波数を変化させる。
各VCOの出力は、切換器75において、切り換え信号
fを用いてバーストクロック周波数に対応したVCOが
選択され、PC71にフィードバックされる。このよう
にして、バーストクロックと連続クロックとの位相が一
致した時点でロックする。
GPによりゲートされた信号(信号d、信号e)は、切
換器65において、MPU48により生成された切り換
え信号fを用いてバーストクロックが存在する信号の方
が選択され、位相比較器(PC)71に入力される。P
C71では、バーストクロックgと連続クロックh(=
VCO出力)との位相をバーストクロックの存在するエ
リアにて比較し、その差異iを出力する。その出力は低
域通過フィルタ(LPF)72に入力される。LPF7
2はPC71の出力iを平均化し信号jを出力する。信
号jは2つのVCO(VCO1:73、VCO2:7
4)に入力される。ここでは、VCO1:73は9.5
MHzを中心周波数とするVCO、VCO2:74は1
4.3MHzを中心周波数とするVCOである。各VC
Oは信号jのレベルに応じて発振周波数を変化させる。
各VCOの出力は、切換器75において、切り換え信号
fを用いてバーストクロック周波数に対応したVCOが
選択され、PC71にフィードバックされる。このよう
にして、バーストクロックと連続クロックとの位相が一
致した時点でロックする。
【0032】図3(a)、(b)はそれぞれバースト検
出部の構成例及びその検出方法の一例を示した図であ
る。BG1:60、BG2:61から出力された信号
(信号d、信号e)は、各々検波回路1:81、検波回
路2:82を通りピーク検波され(信号l、信号m)、
コンパレータ83、84に入力される。コンパレタ8
3、84では信号lおよび信号mを2値化し(信号n、
信号o)、BGPから生成されたタイミング信号pによ
りサンプリングされる。その結果はMPU48に送信さ
れ、MPU48においてバーストクロックが存在するか
否かを判別し、バーストクロックの周波数を認識する。
MPU48ではこれを基に、バーストクロックの周波数
に対応したBPFおよびVCOを選択するような切り換
え信号fを発生する。
出部の構成例及びその検出方法の一例を示した図であ
る。BG1:60、BG2:61から出力された信号
(信号d、信号e)は、各々検波回路1:81、検波回
路2:82を通りピーク検波され(信号l、信号m)、
コンパレータ83、84に入力される。コンパレタ8
3、84では信号lおよび信号mを2値化し(信号n、
信号o)、BGPから生成されたタイミング信号pによ
りサンプリングされる。その結果はMPU48に送信さ
れ、MPU48においてバーストクロックが存在するか
否かを判別し、バーストクロックの周波数を認識する。
MPU48ではこれを基に、バーストクロックの周波数
に対応したBPFおよびVCOを選択するような切り換
え信号fを発生する。
【0033】図3において、バースト検出部のコンパレ
タ及びサンプリング機能はロジック回路による実現だけ
でなく、MPUのADポートによる処理であってもよ
い。さらに、切り換え信号fの発行は、本実施例によう
にMPUによるものだけでなく、バースト検出から切り
換え信号出力までを全てロジック回路によって実現する
方法であってもよい。又、本実施例ではカメラヘッドか
ら送られてくるバースト信号の周波数を自動検知する為
の検出回路を設けているが、例えばカメラヘッドに画素
数データ或いはバースト周波数データを記憶するROM
等のメモリを設け、この画素数データ或いはバースト周
波数データを画像処理装置と接続した際に自動送信する
よう構成し、この自動送信されたデータに基づきスイッ
チ65、75を切換えるようにしても良い。
タ及びサンプリング機能はロジック回路による実現だけ
でなく、MPUのADポートによる処理であってもよ
い。さらに、切り換え信号fの発行は、本実施例によう
にMPUによるものだけでなく、バースト検出から切り
換え信号出力までを全てロジック回路によって実現する
方法であってもよい。又、本実施例ではカメラヘッドか
ら送られてくるバースト信号の周波数を自動検知する為
の検出回路を設けているが、例えばカメラヘッドに画素
数データ或いはバースト周波数データを記憶するROM
等のメモリを設け、この画素数データ或いはバースト周
波数データを画像処理装置と接続した際に自動送信する
よう構成し、この自動送信されたデータに基づきスイッ
チ65、75を切換えるようにしても良い。
【0034】以上のようにあらかじめ複数の周波数に対
応したバンドパスフィルタおよびVCOを切り換え可能
に有することによりそのクロック周波数をメインクロッ
クとするカメラヘッドが互いに交換可能になり、格別な
調整作業を行わずに自動的な最適化が可能となるもので
ある。
応したバンドパスフィルタおよびVCOを切り換え可能
に有することによりそのクロック周波数をメインクロッ
クとするカメラヘッドが互いに交換可能になり、格別な
調整作業を行わずに自動的な最適化が可能となるもので
ある。
【0035】
【発明の効果】以上のような手段を用いることにより、
画素数の異なるCCDを用いた複数のカメラヘッドが交
換可能となる。その結果、画像処理部を共通として、用
途に応じてカメラヘッドのみを交換することが可能とな
る。
画素数の異なるCCDを用いた複数のカメラヘッドが交
換可能となる。その結果、画像処理部を共通として、用
途に応じてカメラヘッドのみを交換することが可能とな
る。
【図1】本発明の実施の一形態に係る画像処理装置にお
ける画像処理部を示した図である。
ける画像処理部を示した図である。
【図2】本発明の実施の一形態に係る画像処理装置にお
けるクロック生成部の動作の一例を示した図である。
けるクロック生成部の動作の一例を示した図である。
【図3】(a)は本発明の実施の一形態に係るバースト
検出部の構成の一例を示した図である。(b)は図3
(a)の構成によるバーストクロック検出方法の一例を
示す図である。
検出部の構成の一例を示した図である。(b)は図3
(a)の構成によるバーストクロック検出方法の一例を
示す図である。
【図4】従来のヘッド分離型カメラのカメラヘッド部を
示した図である。
示した図である。
【図5】バーストクロックと複合同期信号が加算された
映像信号の一部を示す図である。
映像信号の一部を示す図である。
【図6】従来のヘッド分離型カメラの画像処理部を示し
た図である。
た図である。
Claims (5)
- 【請求項1】 バーストクロックと複合同期信号が加算
された多重映像信号を入力する入力端子と、前記多重映
像信号から同期信号を分離する同期分離手段と、分離し
た同期信号を基準に前記多重映像信号から前記バースト
クロックを分離する複数のバースト分離手段と、バース
トクロック周波数を検出するクロック周波数検出手段
と、前記クロック周波数検出手段の結果に応じて前記複
数のバースト分離手段の中から最適なバースト分離手段
を選択する選択手段と、を有することを特徴とする画像
処理装置。 - 【請求項2】 前記バースト分離手段は、所定の周波数
を通過させるバンドパスフィルタと、バーストクロック
の重畳された期間の信号のみを抜き出すゲート手段とを
複数対複数有することを特徴とする請求項1記載の画像
処理装置。 - 【請求項3】 前記クロック生成手段は、2つのクロッ
クの位相を比較する位相比較器と、前記位相比較器の出
力を平均化する低域通過フィルタと、前記低域通過フィ
ルタの出力により発振周波数を制御する複数の電圧制御
発振器と、前記複数の電圧制御発振器の1つを選択し前
記位相比較器に入力する切り換え手段とを備えることを
特徴とする請求項1記載の画像処理装置。 - 【請求項4】 前記バンドパスフィルタと前記電圧制御
発振器とは、バンドパスフィルタの通過周波数と電圧制
御発振器の中心発振周波数とが一致するように対応づけ
られていることを特徴とする請求項3記載の画像処理装
置。 - 【請求項5】 前記クロック周波数検出手段はカメラヘ
ッドから入力された画素数データ又はクロック周波数デ
ータを検出することを特徴とする請求項1記載の画像処
理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9025174A JPH10224672A (ja) | 1997-02-07 | 1997-02-07 | 画像処理装置 |
US09/018,006 US6437824B1 (en) | 1997-02-07 | 1998-02-03 | Image pickup apparatus and system |
EP98102119A EP0858215A3 (en) | 1997-02-07 | 1998-02-06 | Image pickup apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9025174A JPH10224672A (ja) | 1997-02-07 | 1997-02-07 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10224672A true JPH10224672A (ja) | 1998-08-21 |
Family
ID=12158655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9025174A Withdrawn JPH10224672A (ja) | 1997-02-07 | 1997-02-07 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10224672A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7728876B2 (en) | 2008-03-31 | 2010-06-01 | Kabushiki Kaisha Toshiba | Imaging apparatus having camera control unit and separate camera head |
-
1997
- 1997-02-07 JP JP9025174A patent/JPH10224672A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7728876B2 (en) | 2008-03-31 | 2010-06-01 | Kabushiki Kaisha Toshiba | Imaging apparatus having camera control unit and separate camera head |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0179710B1 (ko) | 촬상장치 | |
US6437824B1 (en) | Image pickup apparatus and system | |
US6449007B1 (en) | Method for establishing synchronization in head-detachable image sensing system, and image sensing system adopting the method | |
JPH10224672A (ja) | 画像処理装置 | |
US6295084B1 (en) | System with analog interface and signal processor therefor | |
JPH11252438A (ja) | 撮像装置 | |
US6421496B1 (en) | Camcorder signal processor having superimposition capability and dual PLL | |
JP2001339631A (ja) | ビデオカメラおよびビデオカメラシステム | |
JP3717700B2 (ja) | テレビジョンカメラ装置およびその装置における同期結合信号伝送方法 | |
JPH04175075A (ja) | ビデオカメラ装置 | |
JP3945228B2 (ja) | 外付けad変換器を用いた高速サンプリングシステム | |
JP3515172B2 (ja) | テレビカメラ装置 | |
JPH07312710A (ja) | ヘッド分離型ccdカメラヘッド | |
JP2005045838A (ja) | テレビジョンカメラ装置およびその装置における同期結合信号伝送方法 | |
KR970003995Y1 (ko) | 외부신호 혼합회로 | |
JP3530745B2 (ja) | 撮像装置および撮像システム | |
KR100509364B1 (ko) | 실물화상기의색동기클락신호변경장치 | |
JPH08275022A (ja) | ビデオカメラ装置 | |
JP3244474B2 (ja) | 撮像装置 | |
JPH01286583A (ja) | カメラ一体型vtr | |
JP2577975B2 (ja) | 監視システム | |
JP2730897B2 (ja) | 映像同期制御装置 | |
JPH118789A (ja) | 撮像装置及び撮像システム | |
JPH04313969A (ja) | ビデオカメラ装置 | |
JPH06113185A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |