JPH10224230A - ランレングス符号器 - Google Patents
ランレングス符号器Info
- Publication number
- JPH10224230A JPH10224230A JP15508097A JP15508097A JPH10224230A JP H10224230 A JPH10224230 A JP H10224230A JP 15508097 A JP15508097 A JP 15508097A JP 15508097 A JP15508097 A JP 15508097A JP H10224230 A JPH10224230 A JP H10224230A
- Authority
- JP
- Japan
- Prior art keywords
- output
- run
- block
- outputs
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/93—Run-length coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
(57)【要約】
【課題】 離散コサイン変換係数が全て‘０’であるゼ
ロブロックを検出して所定の値を可変長符号器に伝達す
るランレングス符号器を提供する。 【解決手段】 ゼロ係数検出部２０は、離散コサイン変
換係数が‘０’であるかを検出し、ゼロブロック検出部
３０は、ゼロ係数検出部２０の出力を受けてブロックご
とに離散コサイン変換係数が全て‘０’であるゼロブロ
ックを検出する。出力選択部４０はゼロブロック検出部
３０の出力に応じてランレングス符号化部１０から出力
された（ラン、レベル）またはゼロブロックを知らせる
所定の（ラン、レベル）を選択的に可変長符号器に出力
する。
ロブロックを検出して所定の値を可変長符号器に伝達す
るランレングス符号器を提供する。 【解決手段】 ゼロ係数検出部２０は、離散コサイン変
換係数が‘０’であるかを検出し、ゼロブロック検出部
３０は、ゼロ係数検出部２０の出力を受けてブロックご
とに離散コサイン変換係数が全て‘０’であるゼロブロ
ックを検出する。出力選択部４０はゼロブロック検出部
３０の出力に応じてランレングス符号化部１０から出力
された（ラン、レベル）またはゼロブロックを知らせる
所定の（ラン、レベル）を選択的に可変長符号器に出力
する。
Description
【０００１】
【発明の属する技術分野】本発明は、映像データを圧縮
符号化するためのランレングス符号器に関し、より詳細
には、離散コサイン変換（Ｄｉｓｃｒｅｔｅ Ｃｏｓｉ
ｎｅ Ｔｒａｎｓｆｏｒｍ：ＤＣＴ）符号化過程、量子
化過程及びスキャニング過程により形成された離散コサ
イン変換係数（ＤＣＴ係数）が全て‘０’であるゼロブ
ロックを検出して所定の値を可変長符号器に伝達するラ
ンレングス符号器に関するものである。
符号化するためのランレングス符号器に関し、より詳細
には、離散コサイン変換（Ｄｉｓｃｒｅｔｅ Ｃｏｓｉ
ｎｅ Ｔｒａｎｓｆｏｒｍ：ＤＣＴ）符号化過程、量子
化過程及びスキャニング過程により形成された離散コサ
イン変換係数（ＤＣＴ係数）が全て‘０’であるゼロブ
ロックを検出して所定の値を可変長符号器に伝達するラ
ンレングス符号器に関するものである。
【０００２】
【従来の技術】一般に、現代は情報化社会となり、処理
する情報の量は増えつつあるので、従来の伝送帯域を効
率よく用いるためには、伝送しようとするデータを圧縮
しなければならない。
する情報の量は増えつつあるので、従来の伝送帯域を効
率よく用いるためには、伝送しようとするデータを圧縮
しなければならない。
【０００３】特に、ディジタル映像信号の場合には多量
の情報を有するので、情報の貯蔵、検索及び伝送などを
効率よくするためには、映像データを圧縮することが求
められる。
の情報を有するので、情報の貯蔵、検索及び伝送などを
効率よくするためには、映像データを圧縮することが求
められる。
【０００４】これにより、映像データに対する各種の圧
縮技法が開発されている。このような映像データ圧縮と
は、映像信号の有する空間的な重複性、時間的な重複性
及び統計的な重複性を取り除くことにより、映像信号の
表示に必要なデータ量を低減することである。
縮技法が開発されている。このような映像データ圧縮と
は、映像信号の有する空間的な重複性、時間的な重複性
及び統計的な重複性を取り除くことにより、映像信号の
表示に必要なデータ量を低減することである。
【０００５】その映像データ圧縮技法は、静止画像に存
在する空間的な重複性を取り除くためのイントラフレー
ム符号化と、動画像に存在する時間的な重複性を取り除
くためのインタフレーム符号化とに分けられる。
在する空間的な重複性を取り除くためのイントラフレー
ム符号化と、動画像に存在する時間的な重複性を取り除
くためのインタフレーム符号化とに分けられる。
【０００６】前記空間的な重複性を取り除くためのイン
トラフレーム符号化としては、変換符号化の一種である
離散コサイン変換符号化及び量子化が挙げられる。ま
た、前記時間的な重複性を取り除くためのインタフレー
ム符号化としては、時間的に隣接する二つの画面間の動
きを推定して補償することにより、時間的な重複性を取
り除く動き推定補償符号化が挙げられる。
トラフレーム符号化としては、変換符号化の一種である
離散コサイン変換符号化及び量子化が挙げられる。ま
た、前記時間的な重複性を取り除くためのインタフレー
ム符号化としては、時間的に隣接する二つの画面間の動
きを推定して補償することにより、時間的な重複性を取
り除く動き推定補償符号化が挙げられる。
【０００７】前記離散コサイン変換符号化及び量子化過
程を経た離散コサイン変換係数をエントロピー符号化し
て統計的な重複性を取り除く。すなわち、前記エントロ
ピー符号化は、量子化された画素の発生頻度が相違して
分布するので、統計的な特性を用いてビット発生率を最
小とするための無損失符号化アルゴリズムである。
程を経た離散コサイン変換係数をエントロピー符号化し
て統計的な重複性を取り除く。すなわち、前記エントロ
ピー符号化は、量子化された画素の発生頻度が相違して
分布するので、統計的な特性を用いてビット発生率を最
小とするための無損失符号化アルゴリズムである。
【０００８】このエントロピー符号化技法には、 ランレ
ングス符号化（Run Length Coding：ＲＬＣ）技法、ハ
フマン符号化技法を用いる可変長符号化（Variable Len
gthCoding：ＶＬＣ)技法及びビットプレーン符号化（Bi
t Plane Coding：ＢＰＣ）技法などの各種のものがある
が、ランレングス符号化及び可変長符号化技法が広く用
いられている。
ングス符号化（Run Length Coding：ＲＬＣ）技法、ハ
フマン符号化技法を用いる可変長符号化（Variable Len
gthCoding：ＶＬＣ)技法及びビットプレーン符号化（Bi
t Plane Coding：ＢＰＣ）技法などの各種のものがある
が、ランレングス符号化及び可変長符号化技法が広く用
いられている。
【０００９】ここで、ランレングス符号化は主として離
散コサイン変換符号化のような変換符号化の圧縮効率を
高めるために用いられる。一般に、映像信号が離散コサ
イン変換符号化されて生成された離散コサイン変換係数
の大部分は、エネルギーが低い周波数の係数に集中し、
高い周波数の係数はほとんど‘０’に近い値を有すると
いうことがわかる。したがって、量子化された離散コサ
イン変換係数をジグザグスキャンにより低い周波数から
高い周波数に整列すると、相対的に長い‘０’の１次元
のデータ列が作成される。ＲＬＣは、上述したデータ列
において、連続される‘０’の個数と、後に続く‘０’
ではない係数値とから構成された（ラン、レベル）の２
次元シンボルを作成することである。
散コサイン変換符号化のような変換符号化の圧縮効率を
高めるために用いられる。一般に、映像信号が離散コサ
イン変換符号化されて生成された離散コサイン変換係数
の大部分は、エネルギーが低い周波数の係数に集中し、
高い周波数の係数はほとんど‘０’に近い値を有すると
いうことがわかる。したがって、量子化された離散コサ
イン変換係数をジグザグスキャンにより低い周波数から
高い周波数に整列すると、相対的に長い‘０’の１次元
のデータ列が作成される。ＲＬＣは、上述したデータ列
において、連続される‘０’の個数と、後に続く‘０’
ではない係数値とから構成された（ラン、レベル）の２
次元シンボルを作成することである。
【００１０】さらに、可変長符号化は、符号化されるシ
ンボルの確率的分布により頻繁に発生するシンボルには
小さいビットを割り当て、発生頻度の低いシンボルに対
しては大きいビットを割り当てて全体としてビット発生
率を最小化することである。このような可変長符号化に
は各種のものがあるが、現在では実現するのが容易なハ
フマン符号化が広く用いられる。
ンボルの確率的分布により頻繁に発生するシンボルには
小さいビットを割り当て、発生頻度の低いシンボルに対
しては大きいビットを割り当てて全体としてビット発生
率を最小化することである。このような可変長符号化に
は各種のものがあるが、現在では実現するのが容易なハ
フマン符号化が広く用いられる。
【００１１】一方、図１は一般の映像符号器の構成を示
す概略ブロック図であり、Ｈ．２６１、ＭＰＥＧ−１、
ＭＰＥＧ−２などの標準符号器に用いられる。
す概略ブロック図であり、Ｈ．２６１、ＭＰＥＧ−１、
ＭＰＥＧ−２などの標準符号器に用いられる。
【００１２】図１において、離散コサイン変換符号化部
（ＤＣＴ）１では、イントラフレームピクセル間の相関
性を取り除くため、８×８ピクセルのブロック単位でピ
クセルを離散コサイン変換して離散コサイン変換係数を
出力する。量子化器２では、離散コサイン変換符号化部
１から出力される離散コサイン変換係数を所定の量子化
ステップサイズで量子化して出力する。
（ＤＣＴ）１では、イントラフレームピクセル間の相関
性を取り除くため、８×８ピクセルのブロック単位でピ
クセルを離散コサイン変換して離散コサイン変換係数を
出力する。量子化器２では、離散コサイン変換符号化部
１から出力される離散コサイン変換係数を所定の量子化
ステップサイズで量子化して出力する。
【００１３】量子化器２で量子化された離散コサイン変
換係数はジグザグスキャニング部３で１次元のデータ列
に変換されてランレングス符号器４に入力される。ラン
レングス符号器４は、ジグザグスキャニングされた離散
コサイン変換係数をランレングス符号化した後、可変長
符号器５に出力する。そして、可変長符号器５は、ラン
レングス符号器４でランレングス符号化されたデータを
ハフマンテーブルにより可変長符号化した後、バッファ
ー（図示せず）に出力する。
換係数はジグザグスキャニング部３で１次元のデータ列
に変換されてランレングス符号器４に入力される。ラン
レングス符号器４は、ジグザグスキャニングされた離散
コサイン変換係数をランレングス符号化した後、可変長
符号器５に出力する。そして、可変長符号器５は、ラン
レングス符号器４でランレングス符号化されたデータを
ハフマンテーブルにより可変長符号化した後、バッファ
ー（図示せず）に出力する。
【００１４】この際、ランレングス符号器４は、入力さ
れたデータがイントラＤＣ係数の場合にはＤＣサイズと
ＤＣ差を出力するが、その他の残りの係数は、連続する
‘０’の個数と、後に続く‘０’ではない係数値とから
構成された（ラン、レベル）の２次元シンボルとして出
力する。
れたデータがイントラＤＣ係数の場合にはＤＣサイズと
ＤＣ差を出力するが、その他の残りの係数は、連続する
‘０’の個数と、後に続く‘０’ではない係数値とから
構成された（ラン、レベル）の２次元シンボルとして出
力する。
【００１５】すなわち、前記イントラＤＣ係数の場合に
は、隣接するブロックのＤＣ係数間の差値を符号化する
ことで、ＤＣサイズとＤＣ差に分けられて符号化され
る。ここで、ＤＣサイズが‘０’であれば、ＤＣサイズ
のコードのみを伝送し、ＤＣサイズが‘０’でなけれ
ば、ＤＣサイズのビット数とＤＣ差値を伝送する。か
つ、イントラＤＣ係数を除いた残りの係数は主としてジ
グザグスキャニングにより１次元的に整列される。
は、隣接するブロックのＤＣ係数間の差値を符号化する
ことで、ＤＣサイズとＤＣ差に分けられて符号化され
る。ここで、ＤＣサイズが‘０’であれば、ＤＣサイズ
のコードのみを伝送し、ＤＣサイズが‘０’でなけれ
ば、ＤＣサイズのビット数とＤＣ差値を伝送する。か
つ、イントラＤＣ係数を除いた残りの係数は主としてジ
グザグスキャニングにより１次元的に整列される。
【００１６】ランレングス符号器４は、連続する‘０’
の個数（ｚｅｒｏ−ｒｕｎ）と、‘０’ではない係数値
（ｌｅｖｅｌ ｖａｌｕｅ）とを（ラン、レベル）の２
次元として表現する。たとえば、ジグザグスキャニング
により、３０、２、０、０、−８、０、０、０、９…の
ように整列された離散コサイン変換係数がランレングス
符号器６に入力されると、ランレングス符号器４は
（０、３０）、（０、２）、（２、−８）、（３、９）
…のように符号化する。そして、ジグザグスキャニング
された係数がある位置から連続的に‘０’が発生する場
合には、ブロックの最後を示すＥＯＢ（End of block）
符号を加える。 一方、ジグザグスキャニング部３は、
マクロブロック内の各ブロックが符号化されているか、
スキップされているかを知らせる符号化されたブロック
パターン（coded block pattern：以下、ｃｂｐとい
う）信号を生成して可変長符号器５に出力する。可変長
符号器５は、ｃｂｐ信号を受けて係数値が全て‘０’で
あるブロックを区別する。たとえば、ｃｂｐ信号が
（０、０、０、１、０、１）であれば、六つのブロック
を含むマクロブロックにおいて係数値が全て‘０’であ
るブロックは、一番目、二番目、三番目、五番目のブロ
ックであり、係数値が全て‘０’ではないブロックは、
四番目、六番目のブロックである。
の個数（ｚｅｒｏ−ｒｕｎ）と、‘０’ではない係数値
（ｌｅｖｅｌ ｖａｌｕｅ）とを（ラン、レベル）の２
次元として表現する。たとえば、ジグザグスキャニング
により、３０、２、０、０、−８、０、０、０、９…の
ように整列された離散コサイン変換係数がランレングス
符号器６に入力されると、ランレングス符号器４は
（０、３０）、（０、２）、（２、−８）、（３、９）
…のように符号化する。そして、ジグザグスキャニング
された係数がある位置から連続的に‘０’が発生する場
合には、ブロックの最後を示すＥＯＢ（End of block）
符号を加える。 一方、ジグザグスキャニング部３は、
マクロブロック内の各ブロックが符号化されているか、
スキップされているかを知らせる符号化されたブロック
パターン（coded block pattern：以下、ｃｂｐとい
う）信号を生成して可変長符号器５に出力する。可変長
符号器５は、ｃｂｐ信号を受けて係数値が全て‘０’で
あるブロックを区別する。たとえば、ｃｂｐ信号が
（０、０、０、１、０、１）であれば、六つのブロック
を含むマクロブロックにおいて係数値が全て‘０’であ
るブロックは、一番目、二番目、三番目、五番目のブロ
ックであり、係数値が全て‘０’ではないブロックは、
四番目、六番目のブロックである。
【００１７】上述したように、ジグザグスキャニング部
３は係数値が全て‘０’であるブロックを検出してｃｂ
ｐ信号を生成し、可変長符号器５は前記ｃｂｐ信号を受
けてゼロブロックを処理しなければならない。
３は係数値が全て‘０’であるブロックを検出してｃｂ
ｐ信号を生成し、可変長符号器５は前記ｃｂｐ信号を受
けてゼロブロックを処理しなければならない。
【００１８】
【発明が解決しようとする課題】しかしながら、従来は
可変長符号器５側にｃｂｐ信号と符号化されたブロック
の（ラン、レベル）値が入力されただけで、ゼロブロッ
クに対する所定の（ラン、レベル）値が入力されず、符
号化されているブロックと符号されていないブロックに
対する識別が正確にできないという問題があった。
可変長符号器５側にｃｂｐ信号と符号化されたブロック
の（ラン、レベル）値が入力されただけで、ゼロブロッ
クに対する所定の（ラン、レベル）値が入力されず、符
号化されているブロックと符号されていないブロックに
対する識別が正確にできないという問題があった。
【００１９】本発明はかかる従来の問題点を解決するた
めのものであり、本発明の目的は、離散コサイン変換符
号化過程、量子化過程及びスキャニング過程により形成
された離散コサイン変換係数が全て‘０’であるゼロブ
ロックを検出して所定の（ラン、レベル）値を出力する
ことができるランレングス符号器を提供することであ
る。
めのものであり、本発明の目的は、離散コサイン変換符
号化過程、量子化過程及びスキャニング過程により形成
された離散コサイン変換係数が全て‘０’であるゼロブ
ロックを検出して所定の（ラン、レベル）値を出力する
ことができるランレングス符号器を提供することであ
る。
【００２０】
【課題を解決するための手段】前記目的を達成するため
に、本発明のランレングス符号器は、所定のブロック単
位で離散コサイン変換符号化した後、量子化過程及びス
キャニング過程により一対ずつ入力される離散コサイン
変換係数を受けて（ラン、レベル）対で符号化し、ブロ
ック内の離散コサイン変換係数が全て‘０’であるゼロ
ブロックを検出して所定の（ラン、レベル）を出力する
ランレングス符号器において、前記離散コサイン変換係
数を受けて（ラン、レベル）を出力するランレングス符
号化部と、前記離散コサイン変換係数が‘０’であるか
を検出するゼロ係数検出部と、前記ゼロ係数検出部の出
力を受けてブロックごとに離散コサイン変換係数が全て
‘０’であるかを検出するゼロブロック検出部と、前記
ゼロブロック検出部の出力に応じて、ゼロブロックでな
ければ、前記ランレングス符号化部から出力された（ラ
ン、レベル）の２次元シンボルを選択して出力し、ゼロ
ブロックであれば、所定の（ラン、レベル）の２次元シ
ンボルを選択して出力する出力選択部とを備えることを
特徴とする。
に、本発明のランレングス符号器は、所定のブロック単
位で離散コサイン変換符号化した後、量子化過程及びス
キャニング過程により一対ずつ入力される離散コサイン
変換係数を受けて（ラン、レベル）対で符号化し、ブロ
ック内の離散コサイン変換係数が全て‘０’であるゼロ
ブロックを検出して所定の（ラン、レベル）を出力する
ランレングス符号器において、前記離散コサイン変換係
数を受けて（ラン、レベル）を出力するランレングス符
号化部と、前記離散コサイン変換係数が‘０’であるか
を検出するゼロ係数検出部と、前記ゼロ係数検出部の出
力を受けてブロックごとに離散コサイン変換係数が全て
‘０’であるかを検出するゼロブロック検出部と、前記
ゼロブロック検出部の出力に応じて、ゼロブロックでな
ければ、前記ランレングス符号化部から出力された（ラ
ン、レベル）の２次元シンボルを選択して出力し、ゼロ
ブロックであれば、所定の（ラン、レベル）の２次元シ
ンボルを選択して出力する出力選択部とを備えることを
特徴とする。
【００２１】したがって、ブロックが符号化されている
か、スキップされているかを知らせるｃｂｐ信号ととも
に、ゼロブロックが検出されると所定の（ラン、レベ
ル）を可変長符号器側に伝達することにより、映像符号
器が映像符号化動作をより正確に処理することができ
る。
か、スキップされているかを知らせるｃｂｐ信号ととも
に、ゼロブロックが検出されると所定の（ラン、レベ
ル）を可変長符号器側に伝達することにより、映像符号
器が映像符号化動作をより正確に処理することができ
る。
【００２２】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態をより詳しく説明する。
明の実施の形態をより詳しく説明する。
【００２３】図１は、本発明が適用される映像符号器の
全体ブロック図である。この映像符号器は、離散コサイ
ン変換符号化部（ＤＣＴ）１と、量子化器２と、ジグザ
グスキャニング部３と、ランレングス符号器４と、可変
長符号器５とを備えている。本発明の実施の形態におい
ては、ジグザグスキャニング部３は、量子化された離散
コサイン変換係数をジグザグスキャニングするととも
に、ブロックに対する符号化情報であるｃｂｐ信号を生
成して可変長符号器５に伝達する。ランレングス符号器
４は、一対のピクセルを順次に受けて（ラン、レベル）
対を生成した後、可変長符号器５に出力する。
全体ブロック図である。この映像符号器は、離散コサイ
ン変換符号化部（ＤＣＴ）１と、量子化器２と、ジグザ
グスキャニング部３と、ランレングス符号器４と、可変
長符号器５とを備えている。本発明の実施の形態におい
ては、ジグザグスキャニング部３は、量子化された離散
コサイン変換係数をジグザグスキャニングするととも
に、ブロックに対する符号化情報であるｃｂｐ信号を生
成して可変長符号器５に伝達する。ランレングス符号器
４は、一対のピクセルを順次に受けて（ラン、レベル）
対を生成した後、可変長符号器５に出力する。
【００２４】図２は、本発明によるランレングス符号器
の概略ブロック図である。このランレングス符号器は、
通常のランレングス符号化を行うランレングス符号化部
１０と、ゼロ係数検出部２０と、ゼロブロック検出部３
０と、出力選択部４０とを備えている。
の概略ブロック図である。このランレングス符号器は、
通常のランレングス符号化を行うランレングス符号化部
１０と、ゼロ係数検出部２０と、ゼロブロック検出部３
０と、出力選択部４０とを備えている。
【００２５】ランレングス符号化部１０は、処理速度を
高めるために一つのシステムクロック内に奇数係数と偶
数係数とを受けてランレングス符号化して第１の（ラ
ン、レベル）と第２の（ラン、レベル）とを出力する。
この際、入力される離散コサイン変換係数はブロック単
位で分けられて入力されるが、一つのブロックは６４個
の係数からなり、ブロックの開始を知らせるブロック開
始信号とともに係数が入力される。
高めるために一つのシステムクロック内に奇数係数と偶
数係数とを受けてランレングス符号化して第１の（ラ
ン、レベル）と第２の（ラン、レベル）とを出力する。
この際、入力される離散コサイン変換係数はブロック単
位で分けられて入力されるが、一つのブロックは６４個
の係数からなり、ブロックの開始を知らせるブロック開
始信号とともに係数が入力される。
【００２６】ゼロ係数検出部２０は、離散コサイン変換
符号化過程、量子化過程及びスキャニング過程を経た離
散コサイン変換係数をシステムクロックごとに二つずつ
（奇数係数、偶数係数）同時に受けて、奇数係数が
‘０’であれば‘０’の値を有し、奇数係数が‘０’で
なければ‘１’の値を有する第１検出信号ａと、偶数係
数が‘０’であれば‘０’の値を有し、偶数係数が
‘０’でなければ‘１’の値を有する第２検出信号ｂを
それぞれ出力する。
符号化過程、量子化過程及びスキャニング過程を経た離
散コサイン変換係数をシステムクロックごとに二つずつ
（奇数係数、偶数係数）同時に受けて、奇数係数が
‘０’であれば‘０’の値を有し、奇数係数が‘０’で
なければ‘１’の値を有する第１検出信号ａと、偶数係
数が‘０’であれば‘０’の値を有し、偶数係数が
‘０’でなければ‘１’の値を有する第２検出信号ｂを
それぞれ出力する。
【００２７】さらに、ゼロブロック検出部３０は、図３
に示したように、論理和ゲート３２、カウンタ３４及び
選択信号生成部３６から構成されて、ゼロ係数検出部２
０から出力された第１及び第２検出信号ａ、ｂが一つの
ブロック係数の入力時（即ち、ブロックの開始後の３２
クロックの間）に全て‘０’であれば、該当ブロックが
ゼロブロックであると検出して所定の（ラン、レベル）
を選択するための‘ハイ’の選択信号ｍｕｘ＿ｓｅｌを
出力する。
に示したように、論理和ゲート３２、カウンタ３４及び
選択信号生成部３６から構成されて、ゼロ係数検出部２
０から出力された第１及び第２検出信号ａ、ｂが一つの
ブロック係数の入力時（即ち、ブロックの開始後の３２
クロックの間）に全て‘０’であれば、該当ブロックが
ゼロブロックであると検出して所定の（ラン、レベル）
を選択するための‘ハイ’の選択信号ｍｕｘ＿ｓｅｌを
出力する。
【００２８】図３において、論理和ゲート３２はゼロ係
数検出部２０から出力された第１及び第２検出信号ａ、
ｂの論理和を出力するようになっており、カウンタ３４
はブロック開始信号によりリセットされて論理和ゲート
３２の出力のうち‘０’をカウントして出力するように
なっている。そして、選択信号生成部３６は、カウンタ
３４から出力されたカウント値が‘３２’ならば‘ハ
イ’の選択信号ｍｕｘ＿ｓｅｌを出力するようになって
いる。
数検出部２０から出力された第１及び第２検出信号ａ、
ｂの論理和を出力するようになっており、カウンタ３４
はブロック開始信号によりリセットされて論理和ゲート
３２の出力のうち‘０’をカウントして出力するように
なっている。そして、選択信号生成部３６は、カウンタ
３４から出力されたカウント値が‘３２’ならば‘ハ
イ’の選択信号ｍｕｘ＿ｓｅｌを出力するようになって
いる。
【００２９】選択信号生成部３６は、図４に示したよう
に、論理積ゲート３６−１、３６−３とインバータ３６
−２により構成される。論理積ゲート３６−１は、カウ
ンタ３４から出力された５ビットのカウント値Ｃ０〜Ｃ
４を受けてカウント値の各ビットＣ０〜Ｃ４の論理積を
出力し、論理積ゲート３６−３は、論理積ゲート３６−
１の出力とインバータ３６−２の出力との論理積を選択
信号ｍｕｘ＿ｓｅｌとして出力する。
に、論理積ゲート３６−１、３６−３とインバータ３６
−２により構成される。論理積ゲート３６−１は、カウ
ンタ３４から出力された５ビットのカウント値Ｃ０〜Ｃ
４を受けてカウント値の各ビットＣ０〜Ｃ４の論理積を
出力し、論理積ゲート３６−３は、論理積ゲート３６−
１の出力とインバータ３６−２の出力との論理積を選択
信号ｍｕｘ＿ｓｅｌとして出力する。
【００３０】次に、図２を参照すれば、出力選択部４０
は、ゼロブロック検出部３０から出力される選択信号ｍ
ｕｘ＿ｓｅｌが‘ロー’であれば、ランレングス符号化
部１０から出力された（ラン１、レベル１）及び（ラン
２、レベル２）の２次元シンボルを選択して出力し、選
択信号ｍｕｘ＿ｓｅｌが‘ハイ’であれば、（６３、
０）、（０、０）の２次元シンボルを選択して出力す
る。
は、ゼロブロック検出部３０から出力される選択信号ｍ
ｕｘ＿ｓｅｌが‘ロー’であれば、ランレングス符号化
部１０から出力された（ラン１、レベル１）及び（ラン
２、レベル２）の２次元シンボルを選択して出力し、選
択信号ｍｕｘ＿ｓｅｌが‘ハイ’であれば、（６３、
０）、（０、０）の２次元シンボルを選択して出力す
る。
【００３１】すなわち、出力選択部４０は、図２に示し
たように、四つのマルチプレクサ４２、４４、４６、４
８からなる。ここで、第１マルチプレクサ４２は、選択
信号ｍｕｘ＿ｓｅｌが‘ハイ’ならば‘６３’を出力
し、選択信号ｍｕｘ＿ｓｅｌが‘ロー’ならば第１ラン
値（ラン１）を出力し、第２マルチプレクサ４４は、選
択信号ｍｕｘ＿ｓｅｌが‘ハイ’ならば‘０’を出力
し、選択信号ｍｕｘ＿ｓｅｌが‘ロー’ならば第２ラン
値（ラン２）を出力する。そして、第３マルチプレクサ
４６は、選択信号ｍｕｘ＿ｓｅｌが‘ハイ’ならば
‘０’を出力し、選択信号ｍｕｘ＿ｓｅｌが‘ロー’な
らば第１レベル値（レベル１）を出力し、第４マルチプ
レクサ４８は、選択信号ｍｕｘ＿ｓｅｌが‘ハイ’なら
ば‘０’を出力し、選択信号ｍｕｘ＿ｓｅｌが‘ロー’
ならば第２レベル値（レベル２）を出力する。
たように、四つのマルチプレクサ４２、４４、４６、４
８からなる。ここで、第１マルチプレクサ４２は、選択
信号ｍｕｘ＿ｓｅｌが‘ハイ’ならば‘６３’を出力
し、選択信号ｍｕｘ＿ｓｅｌが‘ロー’ならば第１ラン
値（ラン１）を出力し、第２マルチプレクサ４４は、選
択信号ｍｕｘ＿ｓｅｌが‘ハイ’ならば‘０’を出力
し、選択信号ｍｕｘ＿ｓｅｌが‘ロー’ならば第２ラン
値（ラン２）を出力する。そして、第３マルチプレクサ
４６は、選択信号ｍｕｘ＿ｓｅｌが‘ハイ’ならば
‘０’を出力し、選択信号ｍｕｘ＿ｓｅｌが‘ロー’な
らば第１レベル値（レベル１）を出力し、第４マルチプ
レクサ４８は、選択信号ｍｕｘ＿ｓｅｌが‘ハイ’なら
ば‘０’を出力し、選択信号ｍｕｘ＿ｓｅｌが‘ロー’
ならば第２レベル値（レベル２）を出力する。
【００３２】また、図２のゼロブロック検出部３０とし
て、図６に示すように、第１論理和ゲート６１と、第２
論理和ゲート６２と、第１のＤフリップフロップ６３
と、インバータ６４と、論理積ゲート６５と、第２のＤ
フリップフロップ６６とから構成されるゼロブロック検
出部６０を用いることもできる。
て、図６に示すように、第１論理和ゲート６１と、第２
論理和ゲート６２と、第１のＤフリップフロップ６３
と、インバータ６４と、論理積ゲート６５と、第２のＤ
フリップフロップ６６とから構成されるゼロブロック検
出部６０を用いることもできる。
【００３３】図６において、第１論理和ゲート６１はゼ
ロ係数検出部２０から出力された第１及び第２検出信号
ａ、ｂの論理和を出力し、第２論理和ゲート６２は第１
論理和ゲート６１の出力信号とフィードバックされた信
号との論理和を出力するようになっている。第１のＤフ
リップフロップ６３は、第２論理和ゲート６２から出力
された信号をラッチして第２論理和ゲート６２にフィー
ドバックさせる一方、ブロック開始信号によりリセット
される。さらに、インバータ６４は第２論理和ゲート６
２の出力信号を反転させて出力し、論理積ゲート６５は
インバータ６４の出力信号とブロック開始信号との論理
積を出力するようになっている。また、第２のＤフリッ
プフロップ６６は論理積ゲート６５から出力された信号
をラッチして選択信号ｍｕｘ＿ｓｅｌとして出力する。
ロ係数検出部２０から出力された第１及び第２検出信号
ａ、ｂの論理和を出力し、第２論理和ゲート６２は第１
論理和ゲート６１の出力信号とフィードバックされた信
号との論理和を出力するようになっている。第１のＤフ
リップフロップ６３は、第２論理和ゲート６２から出力
された信号をラッチして第２論理和ゲート６２にフィー
ドバックさせる一方、ブロック開始信号によりリセット
される。さらに、インバータ６４は第２論理和ゲート６
２の出力信号を反転させて出力し、論理積ゲート６５は
インバータ６４の出力信号とブロック開始信号との論理
積を出力するようになっている。また、第２のＤフリッ
プフロップ６６は論理積ゲート６５から出力された信号
をラッチして選択信号ｍｕｘ＿ｓｅｌとして出力する。
【００３４】次に、上述したように構成された本発明に
よるランレングス符号器の動作及び効果を詳細に説明す
ると、次のとおりである。
よるランレングス符号器の動作及び効果を詳細に説明す
ると、次のとおりである。
【００３５】ランレングス符号器１０は、離散コサイン
変換符号化過程、量子化過程及びスキャニング過程によ
り形成された離散コサイン変換係数をシステムクロック
ごとに同時に二つずつ（奇数係数、偶数係数）受けてラ
ンレングス符号化して二つの２次元シンボル（ラン１、
レベル１）、（ラン２、レベル２）を出力選択部４０に
出力する。
変換符号化過程、量子化過程及びスキャニング過程によ
り形成された離散コサイン変換係数をシステムクロック
ごとに同時に二つずつ（奇数係数、偶数係数）受けてラ
ンレングス符号化して二つの２次元シンボル（ラン１、
レベル１）、（ラン２、レベル２）を出力選択部４０に
出力する。
【００３６】ゼロ係数検出部２０は、離散コサイン変換
係数を同時に二つずつ（奇数係数、偶数係数）受けて、
奇数係数が‘０’であれば‘０’の値を有し、奇数係数
が‘０’でなければ‘１’の値を有する第１検出信号ａ
と、偶数係数が‘０’であれば‘０’の値を有し、偶数
係数が‘０’でなければ‘１’の値を有する第２検出信
号ｂとをゼロブロック検出部３０の論理和ゲート３２に
出力する。
係数を同時に二つずつ（奇数係数、偶数係数）受けて、
奇数係数が‘０’であれば‘０’の値を有し、奇数係数
が‘０’でなければ‘１’の値を有する第１検出信号ａ
と、偶数係数が‘０’であれば‘０’の値を有し、偶数
係数が‘０’でなければ‘１’の値を有する第２検出信
号ｂとをゼロブロック検出部３０の論理和ゲート３２に
出力する。
【００３７】さらに、ゼロブロック検出部３０はブロッ
クごとにゼロ係数検出部２０から出力された第１及び第
２検出信号ａ、ｂが全て‘０’であれば‘ハイ’の選択
信号ｍｕｘ＿ｓｅｌを出力選択部４０に出力する。すな
わち、図３に示したように、ゼロブロック検出部３０の
論理和ゲート３２は、ゼロ係数検出部２０から出力され
た第１及び第２検出信号ａ、ｂの論理和をカウンタ３４
に入力し、カウンタ３４は論理和ゲート３２の出力値の
うち‘０’をカウントする。図５を参照すれば、ブロッ
ク開始信号によりカウンタ３４がリセットされた後、第
１及び第２検出信号ａ、ｂの‘０’をカウントして３２
システムクロックの間にカウント値が‘３２’であれ
ば、６４個の離散コサイン変換係数は全て‘０’である
ため、該当ブロックが‘０’であることを検出すること
ができる。
クごとにゼロ係数検出部２０から出力された第１及び第
２検出信号ａ、ｂが全て‘０’であれば‘ハイ’の選択
信号ｍｕｘ＿ｓｅｌを出力選択部４０に出力する。すな
わち、図３に示したように、ゼロブロック検出部３０の
論理和ゲート３２は、ゼロ係数検出部２０から出力され
た第１及び第２検出信号ａ、ｂの論理和をカウンタ３４
に入力し、カウンタ３４は論理和ゲート３２の出力値の
うち‘０’をカウントする。図５を参照すれば、ブロッ
ク開始信号によりカウンタ３４がリセットされた後、第
１及び第２検出信号ａ、ｂの‘０’をカウントして３２
システムクロックの間にカウント値が‘３２’であれ
ば、６４個の離散コサイン変換係数は全て‘０’である
ため、該当ブロックが‘０’であることを検出すること
ができる。
【００３８】図３において、選択信号生成部３６は、カ
ウンタ３４から出力されたカウント値が‘３２’であれ
ば‘ハイ’の選択信号ｍｕｘ＿ｓｅｌを出力選択部４０
の各マルチプレクサ４２、４４、４６、４８に出力す
る。すなわち、図４に示したように、選択信号生成部３
６は、カウンタ３４から出力された５ビットのカウント
値Ｃ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４の論理積を選択信号ｍ
ｕｘ＿ｓｅｌとして出力する。たとえば、カウント値が
‘３２’であれば前記カウンタ３４から出力される５ビ
ットのカウント値は（１、１、１、１、１）であるた
め、これらを論理積演算すると‘ハイ’の選択信号ｍｕ
ｘ＿ｓｅｌが出力される。
ウンタ３４から出力されたカウント値が‘３２’であれ
ば‘ハイ’の選択信号ｍｕｘ＿ｓｅｌを出力選択部４０
の各マルチプレクサ４２、４４、４６、４８に出力す
る。すなわち、図４に示したように、選択信号生成部３
６は、カウンタ３４から出力された５ビットのカウント
値Ｃ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４の論理積を選択信号ｍ
ｕｘ＿ｓｅｌとして出力する。たとえば、カウント値が
‘３２’であれば前記カウンタ３４から出力される５ビ
ットのカウント値は（１、１、１、１、１）であるた
め、これらを論理積演算すると‘ハイ’の選択信号ｍｕ
ｘ＿ｓｅｌが出力される。
【００３９】一方、ゼロブロック検出部の他の例である
ゼロブロック検出部６０は、図６に示したように、ブロ
ックごとにゼロ係数検出部２０から出力された第１及び
第２検出信号ａ、ｂが全て‘０’であればハイの選択信
号ｍｕｘ＿ｓｅｌを出力選択部４０に出力する。すなわ
ち、ゼロブロック検出部６０の第１論理和ゲート６１
は、ゼロ係数検出部２０から出力された第１及び第２検
出信号ａ、ｂの論理和を第２論理和ゲート６２に出力
し、第２論理和ゲート６２は、第１論理和ゲート６１の
出力信号と第１のＤフリップフロップ６３でフィードバ
ックされた信号との論理和を第１のＤフリップフロップ
６３及びインバータ６４に出力する。
ゼロブロック検出部６０は、図６に示したように、ブロ
ックごとにゼロ係数検出部２０から出力された第１及び
第２検出信号ａ、ｂが全て‘０’であればハイの選択信
号ｍｕｘ＿ｓｅｌを出力選択部４０に出力する。すなわ
ち、ゼロブロック検出部６０の第１論理和ゲート６１
は、ゼロ係数検出部２０から出力された第１及び第２検
出信号ａ、ｂの論理和を第２論理和ゲート６２に出力
し、第２論理和ゲート６２は、第１論理和ゲート６１の
出力信号と第１のＤフリップフロップ６３でフィードバ
ックされた信号との論理和を第１のＤフリップフロップ
６３及びインバータ６４に出力する。
【００４０】第１のＤフリップフロップ６３は第２論理
和ゲート６２から出力された信号をラッチして第２論理
和ゲート６２にフィードバックさせ、インバータ６４は
第２論理和ゲート６２から出力された信号を反転させて
論理積ゲート６５に出力する。この際、第１のＤフリッ
プフロップ６３はブロック開始信号によりリセットされ
るので、一つのブロックの間にゼロ係数検出部２０から
出力された第１及び第２検出信号ａ、ｂが全て‘０’で
あれば、一つのブロックの間、第２論理和ゲート６２か
らは‘０’が出力される。仮に、ゼロ係数検出部２０か
ら出力された第１または第２検出信号ａ、ｂが‘１’で
あれば、その次のブロックが開始するまで第２論理和ゲ
ート６２からは‘１’が出力される。
和ゲート６２から出力された信号をラッチして第２論理
和ゲート６２にフィードバックさせ、インバータ６４は
第２論理和ゲート６２から出力された信号を反転させて
論理積ゲート６５に出力する。この際、第１のＤフリッ
プフロップ６３はブロック開始信号によりリセットされ
るので、一つのブロックの間にゼロ係数検出部２０から
出力された第１及び第２検出信号ａ、ｂが全て‘０’で
あれば、一つのブロックの間、第２論理和ゲート６２か
らは‘０’が出力される。仮に、ゼロ係数検出部２０か
ら出力された第１または第２検出信号ａ、ｂが‘１’で
あれば、その次のブロックが開始するまで第２論理和ゲ
ート６２からは‘１’が出力される。
【００４１】インバータ６４は第２論理和ゲート６２の
出力信号を反転させて出力し、論理積ゲート６５はイン
バータ６４の出力信号とブロック開始信号との論理積を
出力する。すなわち、ブロック開始信号が‘１’のと
き、第２論理和ゲート６２から出力された信号が‘０’
であればインバータ６４は‘１’を出力するので、論理
積ゲート６５は‘１’の信号を出力する。したがって、
論理積ゲート６５は、ブロックごとにゼロ係数検出部２
０から出力された第１及び第２検出信号ａ、ｂが全て
‘０’であれば、‘ハイ’の信号を出力する。
出力信号を反転させて出力し、論理積ゲート６５はイン
バータ６４の出力信号とブロック開始信号との論理積を
出力する。すなわち、ブロック開始信号が‘１’のと
き、第２論理和ゲート６２から出力された信号が‘０’
であればインバータ６４は‘１’を出力するので、論理
積ゲート６５は‘１’の信号を出力する。したがって、
論理積ゲート６５は、ブロックごとにゼロ係数検出部２
０から出力された第１及び第２検出信号ａ、ｂが全て
‘０’であれば、‘ハイ’の信号を出力する。
【００４２】そして、第２のＤフリップフロップ６６
は、論理積ゲート６５から出力された信号をラッチして
‘ハイ’の選択信号ｍｕｘ＿ｓｅｌを出力選択部４０の
各マルチプレクサ４２、４４、４６、４８に出力する。
ここで、第２のＤフリップフロップ６６は、ブロック開
始信号の以後にブロック終了信号ＥＯＢが現れるので、
論理積ゲート６５の出力を一つのクロックだけ遅延させ
て選択信号ｍｕｘ＿ｓｅｌとブロック終了信号ＥＯＢと
の時間的な衝突を防止する。
は、論理積ゲート６５から出力された信号をラッチして
‘ハイ’の選択信号ｍｕｘ＿ｓｅｌを出力選択部４０の
各マルチプレクサ４２、４４、４６、４８に出力する。
ここで、第２のＤフリップフロップ６６は、ブロック開
始信号の以後にブロック終了信号ＥＯＢが現れるので、
論理積ゲート６５の出力を一つのクロックだけ遅延させ
て選択信号ｍｕｘ＿ｓｅｌとブロック終了信号ＥＯＢと
の時間的な衝突を防止する。
【００４３】一方、出力選択部４０の第１マルチプレク
サ４２は、選択信号ｍｕｘ＿ｓｅｌが‘ハイ’であれば
‘６３’を出力し、選択信号ｍｕｘ＿ｓｅｌがローであ
れば、第１ラン値（ラン１）を出力する。第２マルチプ
レクサ４４は、選択信号ｍｕｘ＿ｓｅｌが‘ハイ’であ
れば‘０’を出力し、選択信号ｍｕｘ＿ｓｅｌが‘ロ
ー’であれば第２ラン値（ラン２）を出力する。また、
出力選択部４０の第３マルチプレクサ４６は、選択信号
ｍｕｘ＿ｓｅｌが‘ハイ’であれば‘０’を出し、選択
信号ｍｕｘ＿ｓｅｌが‘ロー’であれば、第１レベル値
（レベル１）を出力する。第４マルチプレクサ４８は、
選択信号ｍｕｘ＿ｓｅｌが‘ハイ’であれば‘０’を出
し、選択信号ｍｕｘ＿ｓｅｌが‘ロー’であれば第２レ
ベル値（レベル２）を出力する。
サ４２は、選択信号ｍｕｘ＿ｓｅｌが‘ハイ’であれば
‘６３’を出力し、選択信号ｍｕｘ＿ｓｅｌがローであ
れば、第１ラン値（ラン１）を出力する。第２マルチプ
レクサ４４は、選択信号ｍｕｘ＿ｓｅｌが‘ハイ’であ
れば‘０’を出力し、選択信号ｍｕｘ＿ｓｅｌが‘ロ
ー’であれば第２ラン値（ラン２）を出力する。また、
出力選択部４０の第３マルチプレクサ４６は、選択信号
ｍｕｘ＿ｓｅｌが‘ハイ’であれば‘０’を出し、選択
信号ｍｕｘ＿ｓｅｌが‘ロー’であれば、第１レベル値
（レベル１）を出力する。第４マルチプレクサ４８は、
選択信号ｍｕｘ＿ｓｅｌが‘ハイ’であれば‘０’を出
し、選択信号ｍｕｘ＿ｓｅｌが‘ロー’であれば第２レ
ベル値（レベル２）を出力する。
【００４４】したがって、出力選択部４０は、ゼロブロ
ック検出部３０から選択信号ｍｕｘ＿ｓｅｌが‘ロー’
であれば、ランレングス符号化器１０から出力された
（ラン１、レベル１）及び（ラン２、レベル２）の２次
元シンボルを選択して出力し、選択信号ｍｕｘ＿ｓｅｌ
が‘ハイ’であれば、（６３、０）、（０、０）の２次
元シンボルを出力する。
ック検出部３０から選択信号ｍｕｘ＿ｓｅｌが‘ロー’
であれば、ランレングス符号化器１０から出力された
（ラン１、レベル１）及び（ラン２、レベル２）の２次
元シンボルを選択して出力し、選択信号ｍｕｘ＿ｓｅｌ
が‘ハイ’であれば、（６３、０）、（０、０）の２次
元シンボルを出力する。
【００４５】
【発明の効果】上述したように、本発明によれば、離散
コサイン変換符号化過程、量子化過程及びスキャニング
過程により形成された離散コサイン変換係数が全て
‘０’であるゼロブロックを検出すると、所定の（ラ
ン、レベル）値を付加して可変長符号器に知らせるラン
レングス符号器を実現することができるので、より正確
に映像符号化処理を行うことができる。
コサイン変換符号化過程、量子化過程及びスキャニング
過程により形成された離散コサイン変換係数が全て
‘０’であるゼロブロックを検出すると、所定の（ラ
ン、レベル）値を付加して可変長符号器に知らせるラン
レングス符号器を実現することができるので、より正確
に映像符号化処理を行うことができる。
【図１】一般の映像符号器の概略ブロック図である。
【図２】本発明によるランレングス符号器の概略ブロッ
ク図である。
ク図である。
【図３】図２に示したゼロブロック検出部の詳細ブロッ
ク図である。
ク図である。
【図４】図３に示した選択信号生成部の回路図である。
【図５】図３に示したカウンタの動作タイミング図であ
る。
る。
【図６】図２に示したゼロブロック検出部の他の例のブ
ロック図である。
ロック図である。
１０ ランレングス符号化器 ２０ ゼロ係数検出部 ３０ ゼロブロック検出部 ４０ 出力選択部 ４２、４４、４６、４８ 第一乃至第四マルチプレクサ
Claims (6)
- 【請求項１】 所定のブロック単位で離散コサイン変換
符号化した後、量子化過程及びスキャニング過程により
一対ずつ入力される離散コサイン変換係数を受けて（ラ
ン、レベル）対で符号化し、ブロック内の離散コサイン
変換係数が全て‘０’であるゼロブロックを検出して所
定の（ラン、レベル）を出力するランレングス符号器に
おいて、 前記離散コサイン変換係数を受けて（ラン、レベル）を
出力するランレングス符号化部と、 前記離散コサイン変換係数が‘０’であるかを検出する
ゼロ係数検出部と、 前記ゼロ係数検出部の出力を受けてブロックごとに離散
コサイン変換係数が全て‘０’であるかを検出するゼロ
ブロック検出部と、 前記ゼロブロック検出部の出力に応じて、ゼロブロック
でなければ、前記ランレングス符号化部から出力された
（ラン、レベル）の２次元シンボルを選択して出力し、
ゼロブロックであれば、所定の（ラン、レベル）の２次
元シンボルを選択して出力する出力選択部とを備えるこ
とを特徴とするランレングス符号器。 - 【請求項２】 前記ゼロブロック検出部は、 前記ゼロ係数検出部から出力された第１及び第２検出信
号の論理和を出力する論理和ゲートと、 ブロック開始信号によりリセットされ、前記論理和ゲー
トの出力値のうち‘０’をカウントして出力するカウン
タと、 前記カウンタから出力されたカウント値が‘３２’であ
れば、‘ハイ’の選択信号を出力する選択信号生成部と
を含むことを特徴とする請求項１に記載のランレングス
符号器。 - 【請求項３】 前記選択信号生成部は、 前記カウンタから出力された５ビットのカウント値を受
けてカウント値の各ビットの論理積を選択信号として出
力する論理積ゲートを含むことを特徴とする請求項２に
記載のランレングス符号器。 - 【請求項４】 前記ゼロブロック検出部は、 前記第１検出信号と第２検出信号との論理和を出力する
第１論理和ゲートと、 前記第１論理和ゲートの出力信号とフィードバックされ
た信号との論理和を出力する第２論理和ゲートと、 前記第２論理和ゲートから出力された信号をラッチして
前記第２論理和ゲートにフィードバックさせる一方、ブ
ロック開始信号によりリセットされる第１のＤフリップ
フロップと、 前記第２論理和ゲートの出力信号を反転させて出力する
インバータと、 前記インバータの出力信号とブロック開始信号との論理
積を出力する論理積ゲートと、 前記論理積ゲートから出力された信号をラッチして前記
出力選択部の選択信号として出力する第２のＤフリップ
フロップとを含むことを特徴とする請求項１に記載のラ
ンレングス符号器。 - 【請求項５】 前記出力選択部は、前記ゼロブロック検
出部から入力された選択信号が‘ロー’であれば、前記
ランレングス符号化部から出力された（ラン１、レベル
１）及び（ラン２、レベル２）の２次元シンボルを選択
して出力し、前記選択信号が‘ハイ’であれば、（６
３、０）、（０、０）の２次元シンボルを出力すること
を特徴とする請求項１に記載のランレングス符号器。 - 【請求項６】 前記出力選択部は、 前記ゼロブロック検出部から入力された選択信号が‘ハ
イ’ならば‘６３’を出力し、前記選択信号が‘ロー’
ならば第１ラン値を出力する第１マルチプレクサと、 前記選択信号が‘ハイ’ならば‘０’を出力し、前記選
択信号が‘ロー’ならば第２ラン値を出力する第２マル
チプレクサと、 前記選択信号が‘ハイ’ならば‘０’を出力し、前記選
択信号が‘ロー’ならば第１レベル値を出力する第３マ
ルチプレクサと、 前記選択信号が‘ハイ’ならば‘０’を出力し、前記選
択信号が‘ロー’ならば第２レベル値を出力する第４マ
ルチプレクサとを含むことを特徴とする請求項１または
５に記載のランレングス符号器。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960021449A KR980007755A (ko) | 1996-06-14 | 1996-06-14 | 줄길이 부호기(A run length encoder) |
| KR96-21450 | 1996-06-14 | ||
| KR96-21449 | 1996-06-14 | ||
| KR1019960021450A KR100210389B1 (ko) | 1996-06-14 | 1996-06-14 | 줄길이 부호기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10224230A true JPH10224230A (ja) | 1998-08-21 |
| JP3743837B2 JP3743837B2 (ja) | 2006-02-08 |
Family
ID=26631915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15508097A Expired - Fee Related JP3743837B2 (ja) | 1996-06-14 | 1997-06-12 | ランレングス符号器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6055272A (ja) |
| JP (1) | JP3743837B2 (ja) |
| CN (1) | CN1144372C (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6192073B1 (en) * | 1996-08-19 | 2001-02-20 | Samsung Electronics Co., Ltd. | Methods and apparatus for processing video data |
| WO1999044368A1 (en) * | 1998-02-27 | 1999-09-02 | Kanebo Limited | Image data processing device and processing method |
| US6243481B1 (en) * | 1999-05-11 | 2001-06-05 | Sony Corporation Of Japan | Information embedding and retrieval method and apparatus |
| US6608940B1 (en) * | 2000-06-30 | 2003-08-19 | Intel Corporation | Lossless image compression |
| JP2002112268A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 圧縮画像データ復号装置 |
| US7068716B1 (en) * | 2001-03-15 | 2006-06-27 | Bigband Networks, Inc. | Method and system for compressing groups of basic media data units |
| US6859500B2 (en) * | 2001-03-20 | 2005-02-22 | Telefonaktiebolaget Lm Ericsson | Run-length coding of non-coded macroblocks |
| US7174047B2 (en) * | 2002-03-29 | 2007-02-06 | Matsushita Electric Industrial Co., Ltd. | Single-instruction multiple-data (SIMD)-based algorithms for processing video data |
| JP4368575B2 (ja) | 2002-04-19 | 2009-11-18 | パナソニック株式会社 | 可変長復号化方法、可変長復号化装置およびプログラム |
| KR100533025B1 (ko) * | 2003-03-06 | 2005-12-02 | 엘지전자 주식회사 | 동영상 데이터의 분할장치 및 방법 |
| US7457363B2 (en) * | 2004-06-30 | 2008-11-25 | Intel Corporation | Method and apparatus for multi-threaded variable length coding |
| TWI239474B (en) * | 2004-07-28 | 2005-09-11 | Novatek Microelectronics Corp | Circuit for counting sum of absolute difference |
| CN1770863A (zh) * | 2004-11-02 | 2006-05-10 | 华为技术有限公司 | 零块预判条件的确定方法及零块预先判定方法 |
| US7366239B1 (en) | 2005-01-26 | 2008-04-29 | Big Band Networks Inc. | Method and system for compressing groups of basic media data units |
| CN100345449C (zh) * | 2005-03-18 | 2007-10-24 | 清华大学 | 图像/视频编码中变换系数的熵编码方法 |
| TWI295540B (en) * | 2005-06-15 | 2008-04-01 | Novatek Microelectronics Corp | Motion estimation circuit and operating method thereof |
| US20100035217A1 (en) * | 2008-08-11 | 2010-02-11 | David Kasper | System and method for transmission of target tracking images |
| CN101964912A (zh) * | 2010-10-15 | 2011-02-02 | 北京中科大洋科技发展股份有限公司 | 一种在mpeg2中游程编码快速计算游程长度的方法 |
| US8891888B2 (en) | 2012-09-05 | 2014-11-18 | Google Inc. | Entropy coding for recompression of images |
| EP2952003B1 (en) * | 2013-01-30 | 2019-07-17 | Intel Corporation | Content adaptive partitioning for prediction and coding for next generation video |
| CN103796033B (zh) * | 2014-01-24 | 2017-05-24 | 同济大学 | 一种高效视频编码零系数提前检测方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626829A (en) * | 1985-08-19 | 1986-12-02 | Intelligent Storage Inc. | Data compression using run length encoding and statistical encoding |
| JP3215768B2 (ja) * | 1994-03-24 | 2001-10-09 | 株式会社東芝 | 画像処理装置 |
| US5589829A (en) * | 1994-10-26 | 1996-12-31 | Intel Corporation | Decoding variable-length encoded signals |
| US5764357A (en) * | 1996-04-12 | 1998-06-09 | Vlsi Technology, Inc. | Zero-run-length encoder with shift register |
-
1997
- 1997-06-12 JP JP15508097A patent/JP3743837B2/ja not_active Expired - Fee Related
- 1997-06-13 US US08/874,628 patent/US6055272A/en not_active Expired - Lifetime
- 1997-06-16 CN CNB971123896A patent/CN1144372C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6055272A (en) | 2000-04-25 |
| JP3743837B2 (ja) | 2006-02-08 |
| CN1144372C (zh) | 2004-03-31 |
| CN1172382A (zh) | 1998-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3743837B2 (ja) | ランレングス符号器 | |
| KR100188427B1 (ko) | 디지탈 통신시스템용 가변길이 코드워드디코더 및 그 디코딩 방법 | |
| US5774594A (en) | Signal compression device | |
| KR0180169B1 (ko) | 가변길이 부호기 | |
| JPH08280032A (ja) | 適応的なスキャニング技法を用いたディジタルビデオ信号符号化装置 | |
| EP0925555B1 (en) | Dual-speed variable length decoder and decoding architecture for mpeg-2 video data | |
| JP4181887B2 (ja) | 可変長符号化装置、及びその方法 | |
| JPH05227519A (ja) | 画像デ―タの符号化装置および復号化装置 | |
| KR100195715B1 (ko) | 가변 길이 복호기 | |
| KR100195717B1 (ko) | 가변 길이 복호기 | |
| KR100210389B1 (ko) | 줄길이 부호기 | |
| KR100251312B1 (ko) | 줄길이 부호기의 런값 발생장치 | |
| JP2000165873A (ja) | 動画像情報の圧縮方法およびそのシステム | |
| KR100195720B1 (ko) | 가변 길이 복호기용 상태 제어기 | |
| KR100251309B1 (ko) | 줄길이 부호기의 종료신호 발생장치 | |
| JP3049265B2 (ja) | 画像データ符号化回路 | |
| KR100204482B1 (ko) | 줄길이 부호기의 레벨값 생성장치 | |
| KR100195722B1 (ko) | 가변 길이 복호기 | |
| KR100251311B1 (ko) | 줄길이 부호기의 레벨값 발생장치 | |
| KR100195716B1 (ko) | 가변 길이 복호기 | |
| KR100251310B1 (ko) | 줄길이 부호기의 전송신호 발생장치 | |
| KR100210388B1 (ko) | 줄길이 부호기의 블록 종료 신호 생성장치 | |
| KR100221310B1 (ko) | 줄길이 부호기의 전송신호 생성장치 | |
| KR100195726B1 (ko) | 줄길이 복호기 초기 구동회로 | |
| KR0166720B1 (ko) | 가변장 부호화기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |