JPH10223635A - Semiconductor device and manufacture thereof - Google Patents

Abstract

PROBLEM TO BE SOLVED: To raise the reliability of a semiconductor device having wirings of a Cu or Cu alloy film. SOLUTION: A semiconductor device has a wiring 5 of Cu or Cu alloy film surrounded with insulation films 2, 10 and conductive layers 4, 6, 8 made of high-m.p. metals and Cu as a main components. The conductive layers 4, 6, 8 are made of a metal film contg. at least one of high-m.p. metals T, Zr and Hf and Cu as a main components, metal film made of an intermetallic compd. of one of high-m.p. metals Ti, Zr and Hf with Cu or metal film contg. one of high-m.p. metals V, Nb, Ta, Cr, Mo and W and Cu the main components.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置に関
し、特に、銅又は銅合金からなる配線を有する半導体装
置に適用して有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a technique effective when applied to a semiconductor device having a wiring made of copper or a copper alloy.

【０００２】[0002]

【従来の技術】周知のように、半導体装置の高集積化及
び高性能化のために、トランジスタ素子、容量素子、抵
抗素子等の素子間を電気的に接続する配線の微細化が推
し進められている。このような配線の微細化とともに、
半導体装置の高速化及び低消費電力化が強く要求されて
おり、これらの要求を実現するための手段として、配線
抵抗を低くすることが最有力候補の一つと考えられてい
る。2. Description of the Related Art As is well known, in order to achieve higher integration and higher performance of semiconductor devices, miniaturization of wirings for electrically connecting elements such as transistor elements, capacitance elements, and resistance elements has been promoted. I have. With such miniaturization of wiring,
2. Description of the Related Art High speed and low power consumption of semiconductor devices are strongly demanded, and as a means for achieving these demands, reduction of wiring resistance is considered as one of the most promising candidates.

【０００３】配線抵抗を低くするために、従来、長年用
いられてきたアルミニウム膜に代わる材料として銅膜が
検討されている。銅膜はアルミニウム膜に比べてパター
ニングし難いため、配線を形成する技術として高温ドラ
イエッチング法やダマシン法が主として検討されてい
る。しかしながら、前者の高温ドライエッチング法では
周囲の絶縁膜との接着性が低く剥離を起こし易いこと、
後者のダマシン法では絶縁膜中の溝への銅の埋め込みが
困難であること等の問題がある。In order to lower the wiring resistance, a copper film has been studied as a material that can replace the aluminum film that has been used for many years. Since a copper film is harder to pattern than an aluminum film, a high-temperature dry etching method and a damascene method are mainly studied as a technique for forming a wiring. However, the former high-temperature dry etching method has low adhesiveness to the surrounding insulating film and is liable to peel off,
The latter damascene method has problems such as difficulty in embedding copper in grooves in an insulating film.

【０００４】これらの問題を解決するため、銅配線の下
地にバリア層を設けて接着性を向上させたり、リフロー
と呼ばれる高温熱処理で溝中への銅の埋込性を向上させ
たりすることが提案されている。これらの技術について
は、例えば、「１９９４年春期第４２回応用物理学関係
連合講演会 講演予稿集(１９９５年)第８１０頁 講演
番号３０ａ−Ｋ−６」〔Extended Abstracts（The 42nd
Spring Meeting, 1995);The Japan Society of Applie
d Physics and Related Societies (1995) pp.810（30a
-K-6）, M. Hasunuma, S. Ito and H. Kaneko, ”Coppe
r Reflow Process with Redox Cycle Reaction”〕及
び、「プロシーディングス第１２回インタナショナル・
ブイエスエルアイ・マルチレベル・インタコネクション
・コンファレンス(１９９５年)第２８７頁から第２９３
頁」〔Proceedings 12th International VLSI Multilev
el Interconnection Conference (1995) pp.287-293,
D. S.Gardner and D. B. Fraser, ”Low-Temperature R
eflow of Copper for Interconnections in Integrated
Circuits”〕に開示されている。In order to solve these problems, it is necessary to provide a barrier layer under the copper wiring to improve the adhesiveness, or to improve the embedding of copper into the trench by a high-temperature heat treatment called reflow. Proposed. These technologies are described in, for example, "Preprints of the 42nd Joint Lecture on Applied Physics in the Spring of 1994 (1995), page 810, Lecture No. 30a-K-6" [Extended Abstracts (The 42nd
Spring Meeting, 1995); The Japan Society of Applie
d Physics and Related Societies (1995) pp.810 (30a
-K-6), M. Hasunuma, S. Ito and H. Kaneko, ”Coppe
r Reflow Process with Redox Cycle Reaction ”] and“ Proceedings 12th International
VSL Multilevel Interconnection Conference (1995) pp. 287-293
Page ”[Proceedings 12th International VLSI Multilev
el Interconnection Conference (1995) pp.287-293,
DSGardner and DB Fraser, ”Low-Temperature R
eflow of Copper for Interconnections in Integrated
Circuits "].

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、前述の
従来技術におけるバリア層の銅膜及び銅合金膜に対する
接着性は必ずしも十分とは言えず、バリア層と銅膜又は
銅合金膜からなる配線との間で剥離が生じ易い。バリア
層と配線との間で剥離が生じた場合、半導体装置の動作
時の熱ストレスにより配線に断線等の不具合が発生する
ので、半導体装置の信頼性が著しく低下する。However, the adhesion of the barrier layer to the copper film and the copper alloy film in the above-mentioned prior art is not always sufficient, and the barrier layer and the wiring made of the copper film or the copper alloy film are not always sufficient. Separation easily occurs between them. When peeling occurs between the barrier layer and the wiring, a problem such as disconnection of the wiring occurs due to thermal stress during operation of the semiconductor device, so that the reliability of the semiconductor device is significantly reduced.

【０００６】また、前記バリア層は銅膜及び銅合金膜に
対する濡れ性が低いため、アスペクト比の大きい溝や接
続孔において埋め込み性が不足し、銅膜又は銅合金膜か
らなる配線に空洞が生じ易く、半導体装置の歩留まりが
著しく低下する。Further, since the barrier layer has low wettability with respect to a copper film and a copper alloy film, burying properties are insufficient in trenches and connection holes having a large aspect ratio, and cavities are formed in a wiring made of a copper film or a copper alloy film. And the yield of semiconductor devices is significantly reduced.

【０００７】本発明の目的は、銅膜又は銅合金膜からな
る配線を有する半導体装置の信頼性を高めることが可能
な技術を提供することにある。An object of the present invention is to provide a technique capable of improving the reliability of a semiconductor device having a wiring made of a copper film or a copper alloy film.

【０００８】本発明の他の目的は、銅膜又は銅合金膜か
らなる配線を有する半導体装置の歩留まりを高めること
が可能な技術を提供することにある。Another object of the present invention is to provide a technique capable of improving the yield of a semiconductor device having a wiring made of a copper film or a copper alloy film.

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【００１０】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【００１１】（１）周囲が絶縁膜で囲まれ、かつ銅膜又
は銅合金膜からなる配線を有する半導体装置であって、
前記配線と前記絶縁膜との間に、高融点金属と銅を主成
分とする導電層を設ける。前記導電層は、チタン、ジル
コニウム、ハフニウムのうち少なくとも一つの高融点金
属と銅を主成分とする金属膜、又は、チタン、ジルコニ
ウム、ハフニウムのうちいずれかの高融点金属と銅との
金属間化合物からなる金属膜、若しくは、バナジウム、
ニオブ、タンタル、クロム、モリブデン、タングステン
のうち少なくとも一つの高融点金属と銅を主成分とする
金属膜で形成されている。(1) A semiconductor device having a wiring surrounded by an insulating film and having a wiring made of a copper film or a copper alloy film,
A conductive layer containing a high melting point metal and copper as main components is provided between the wiring and the insulating film. The conductive layer is a metal film containing titanium, zirconium, and at least one high-melting-point metal of hafnium and copper as a main component, or an intermetallic compound of titanium, zirconium, and a high-melting-point metal of any of hafnium and copper. Consisting of a metal film or vanadium,
It is formed of a metal film mainly composed of at least one refractory metal of niobium, tantalum, chromium, molybdenum, and tungsten and copper.

【００１２】（２）絶縁膜に溝又は接続孔を形成し、こ
の溝又は接続孔内に埋め込まれた銅膜又は銅合金膜から
なる配線を有する半導体装置の製造方法であって、絶縁
膜に溝又は接続孔を形成する工程と、前記溝又は接続孔
内に、高融点金属膜と銅を主成分とする導電層を形成す
る工程と、前記導電層上に銅膜又は銅合金膜を形成する
工程と、熱処理を施して前記銅膜又は銅合金膜を流動化
させる工程を備える。前記導電層は、チタン、ジルコニ
ウム、ハフニウムのうち少なくとも一つの高融点金属と
銅を主成分とする金属膜、又は、チタン、ジルコニウ
ム、ハフニウムのうちいずれかの高融点金属と銅との金
属間化合物からなる金属膜、若しくは、バナジウム、ニ
オブ、タンタル、クロム、モリブデン、タングステンの
うち少なくとも一つの高融点金属と銅を主成分とする金
属膜で形成する。(2) A method of manufacturing a semiconductor device having a groove or a connection hole formed in an insulating film and having a wiring made of a copper film or a copper alloy film embedded in the groove or the connection hole. Forming a groove or a connection hole, forming a refractory metal film and a conductive layer mainly containing copper in the groove or the connection hole, and forming a copper film or a copper alloy film on the conductive layer And a step of performing a heat treatment to fluidize the copper film or the copper alloy film. The conductive layer is a metal film containing titanium, zirconium, and at least one refractory metal of hafnium and copper as a main component, or an intermetallic compound of titanium, zirconium, and a refractory metal of any of hafnium and copper. Or a metal film containing at least one refractory metal of vanadium, niobium, tantalum, chromium, molybdenum, and tungsten and copper as main components.

【００１３】前述した手段（１）によれば、高融点金属
と銅を主成分とする導電層は、銅膜及び銅合金膜に対す
る接着性が高く、また、酸化珪素膜、窒化珪素膜等から
なる絶縁膜に対する接着性が高い。従って、銅膜又は銅
合金膜からなる配線と導電層との間での剥離及び絶縁膜
と導電層との間での剥離を防止できるので、半導体装置
の信頼性を高めることができる。According to the above-mentioned means (1), the conductive layer containing a high melting point metal and copper as main components has a high adhesiveness to a copper film and a copper alloy film. Adhesion to the insulating film is high. Accordingly, peeling between the wiring formed of the copper film or the copper alloy film and the conductive layer and peeling between the insulating film and the conductive layer can be prevented, so that the reliability of the semiconductor device can be improved.

【００１４】前述した手段（２）によれば、高融点金属
と銅を主成分とする導電層は、銅膜及び銅合金膜に対す
る濡れ性が高い。従って、熱処理を施して銅膜又は銅合
金膜を流動化させる際、空洞を生じることなく、溝又は
接続孔内に銅膜又は銅合金膜を埋め込むことができるの
で、アスペクト比の大きい溝又は接続孔内に銅膜又は銅
合金膜からなる配線を空洞を生じることなく容易に形成
することができる。この結果、半導体装置の歩留まりを
高めることができる。According to the means (2) described above, the conductive layer containing a high melting point metal and copper as main components has high wettability to the copper film and the copper alloy film. Therefore, when the heat treatment is performed to fluidize the copper film or the copper alloy film, the copper film or the copper alloy film can be buried in the groove or the connection hole without forming a cavity. Wiring made of a copper film or a copper alloy film can be easily formed in the hole without forming a cavity. As a result, the yield of the semiconductor device can be increased.

【００１５】[0015]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.

【００１６】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【００１７】（実施形態１）図１は、本発明の一実施形
態である半導体装置の要部断面図である。(Embodiment 1) FIG. 1 is a sectional view of a principal part of a semiconductor device according to an embodiment of the present invention.

【００１８】図１に示すように、本実施形態の半導体装
置は、例えば単結晶珪素からなる半導体基板１を主体に
構成されている。この半導体基板１の素子形成面には、
図示していないが、ＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓem
iconductor Ｆield ＥffectＴransistor)、バイポーラ
トランジスタ等のトランジスタ素子が複数個形成されて
いる。As shown in FIG. 1, the semiconductor device of the present embodiment mainly includes a semiconductor substrate 1 made of, for example, single crystal silicon. On the element formation surface of the semiconductor substrate 1,
Although not shown, MOSFET (M etal O xide S em
iconductor F ield E ffect T ransistor) , the transistor element such as a bipolar transistor is formed in plural.

【００１９】前記半導体基板１の素子形成面上には、酸
化珪素(ＳiＯ₂)膜からなる絶縁膜２を介在して、銅(Ｃ
ｕ)膜からなる配線５が形成されている。配線５は、半
導体基板１の素子形成面に形成されたトランジスタ素子
間を電気的に接続している。On the element formation surface of the semiconductor substrate 1, copper (C) is interposed with an insulating film 2 made of a silicon oxide (SiO ₂ ) film.
u) A wiring 5 made of a film is formed. The wiring 5 electrically connects the transistor elements formed on the element formation surface of the semiconductor substrate 1.

【００２０】前記配線５の周囲は、絶縁膜２及びこの絶
縁膜２上に形成された酸化珪素（ＳiＯ₂）膜からなる絶
縁膜１０で囲まれている。The periphery of the wiring 5 is surrounded by an insulating film 2 and an insulating film 10 made of a silicon oxide (SiO ₂ ) film formed on the insulating film 2.

【００２１】前記配線５の下面と絶縁膜２との間には高
融点金属と銅を主成分とする導電層４が設けられ、配線
５の側面と絶縁膜２との間には高融点金属と銅を主成分
とする導電層８が設けられ、配線５の上面と絶縁膜１０
との間には高融点金属と銅を主成分とする導電層６が設
けられている。つまり、配線５の表面は、高融点金属と
銅を主成分とする導電層で覆われている。A conductive layer 4 mainly composed of a high melting point metal and copper is provided between the lower surface of the wiring 5 and the insulating film 2, and a high melting point metal is provided between the side surface of the wiring 5 and the insulating film 2. And a conductive layer 8 containing copper as a main component.
A conductive layer 6 containing a high melting point metal and copper as main components is provided between them. That is, the surface of the wiring 5 is covered with the conductive layer mainly composed of a high melting point metal and copper.

【００２２】前記高融点金属と銅を主成分とする導電層
４、導電層６、導電層８の夫々は、銅からなる配線５に
対して接着性が高く、酸化珪素(ＳiＯ₂)膜からなる絶縁
膜２及び絶縁膜１０に対して接着性が高い。本実施形態
において、導電層４、導電層６、導電層８の夫々は、チ
タン(Ｔｉ)と銅(Ｃｕ)との合金(３０％Ｔｉ−Ｃｕ)から
なる金属膜で形成されている。また、導電層４、６、８
の夫々の銅の組成比は均一化されている。また、導電層
４、６、８の夫々は、配線５の表面を連続的に覆う連続
層で形成されている。Each of the conductive layer 4, the conductive layer 6, and the conductive layer 8 containing the high melting point metal and copper as main components has high adhesiveness to the wiring 5 made of copper, and is made of a silicon oxide (SiO ₂ ) film. Has high adhesion to the insulating film 2 and the insulating film 10. In the present embodiment, each of the conductive layer 4, the conductive layer 6, and the conductive layer 8 is formed of a metal film made of an alloy (30% Ti-Cu) of titanium (Ti) and copper (Cu). In addition, the conductive layers 4, 6, 8
Are made uniform in their composition ratio. Each of the conductive layers 4, 6, and 8 is formed of a continuous layer that continuously covers the surface of the wiring 5.

【００２３】次に、前記配線５を有する半導体装置の製
造方法について、図２乃至図５（製造方法を説明するた
めの要部断面図）を用いて説明する。Next, a method of manufacturing the semiconductor device having the wiring 5 will be described with reference to FIGS. 2 to 5 (a cross-sectional view of a main part for describing the manufacturing method).

【００２４】まず、単結晶珪素からなる半導体基板１を
用意する。First, a semiconductor substrate 1 made of single crystal silicon is prepared.

【００２５】次に、前記半導体基板１の素子形成面にＭ
ＯＳＦＥＴ、バイポーラトランジスタ等のトランジスタ
素子を形成し、その後、前記半導体基板１の素子形成面
上に酸化珪素(ＳiＯ₂)膜からなる絶縁膜２を形成する。Next, M is formed on the element formation surface of the semiconductor substrate 1.
After forming a transistor element such as an OSFET or a bipolar transistor, an insulating film 2 made of a silicon oxide (SiO ₂ ) film is formed on the element forming surface of the semiconductor substrate 1.

【００２６】次に、前記絶縁膜２上に、チタン(Ｔｉ)と
銅(Ｃｕ)との合金（３０％Ｔｉ−Ｃｕ）膜からなる厚さ
５０［ｎｍ］の導電層４、厚さ４００［ｎｍ］の銅膜５
Ａ、チタン(Ｔｉ)と銅(Ｃｕ)との合金（３０％Ｔｉ−Ｃ
ｕ）膜からなる厚さ５０［ｎｍ］の導電層６の夫々を順
次形成する。導電層４、銅膜５Ａ、導電層６の夫々はス
パッタ法で形成する。ここまでの工程を図２に示す。Next, on the insulating film 2, a conductive layer 4 made of an alloy (30% Ti-Cu) of titanium (Ti) and copper (Cu) with a thickness of 50 [nm] and a thickness of 400 [nm] nm] of copper film 5
A, alloy of titanium (Ti) and copper (Cu) (30% Ti-C
u) The conductive layers 6 each having a thickness of 50 [nm] are sequentially formed. Each of the conductive layer 4, the copper film 5A, and the conductive layer 6 is formed by a sputtering method. The steps so far are shown in FIG.

【００２７】次に、前記導電層６、銅膜５Ａ、導電層４
の夫々に順次パターンニングを施し、銅膜５Ａからなる
配線５を形成する。パターンニングは、塩素ガスをエッ
チングガスとして用いた高温の反応性イオンエッチング
法で行う。この工程において、配線５の下面は導電層４
で覆われ、配線５の上面は導電層６で覆われる。ここま
での工程を図３に示す。Next, the conductive layer 6, the copper film 5A, the conductive layer 4
Are sequentially patterned to form a wiring 5 made of a copper film 5A. The patterning is performed by a high-temperature reactive ion etching method using chlorine gas as an etching gas. In this step, the lower surface of the wiring 5 is
, And the upper surface of the wiring 5 is covered with the conductive layer 6. The steps so far are shown in FIG.

【００２８】次に、前記絶縁膜２上及び導電層６上に、
チタン（Ｔｉ）と銅(Ｃｕ)との合金(３０％Ｔｉ−Ｃｕ)
膜からなる厚さ５０［ｎｍ］の導電層８をスパッタ法で
形成する。この工程において、配線５の側面上にも導電
層８が形成される。ここまでの工程を図４に示す。Next, on the insulating film 2 and the conductive layer 6,
Alloy of titanium (Ti) and copper (Cu) (30% Ti-Cu)
A conductive layer 8 made of a film and having a thickness of 50 [nm] is formed by a sputtering method. In this step, the conductive layer 8 is also formed on the side surface of the wiring 5. The steps so far are shown in FIG.

【００２９】次に、前記導電層８に異方性エッチングを
施し、絶縁膜２上の導電層８及び導電層６上の導電層８
を選択的に除去して、配線５の側面上に導電層８を残存
させる。この工程において、配線５の表面は導電層４、
６、８の夫々で覆われる。ここまでの工程を図５に示
す。Next, the conductive layer 8 is anisotropically etched to form the conductive layer 8 on the insulating film 2 and the conductive layer 8 on the conductive layer 6.
Is selectively removed to leave the conductive layer 8 on the side surface of the wiring 5. In this step, the surface of the wiring 5 is
It is covered with each of 6 and 8. The steps so far are shown in FIG.

【００３０】次に、前記導電層６上を含む絶縁膜２上に
酸化珪素(ＳiＯ₂)膜からなる絶縁膜２を形成することに
より、図１に示すように、配線５の下面と絶縁膜２との
間に導電層４が設けられ、配線５の上面と絶縁膜１０と
の間に導電層６が設けられ、配線５の側面と絶縁膜１０
との間に導電層８が設けられた構造となる。Next, the insulating film 2 made of a silicon oxide (SiO ₂ ) film is formed on the insulating film 2 including the conductive layer 6, as shown in FIG. 2, a conductive layer 6 is provided between the upper surface of the wiring 5 and the insulating film 10, and a side surface of the wiring 5 and the insulating film 10 are provided.
And a conductive layer 8 is provided between them.

【００３１】このように、配線５の下面と絶縁膜２との
間に高融点金属と銅を主成分とする導電層４を設け、配
線５の上面と絶縁膜１０との間に高融点金属と銅を主成
分とする導電層６を設け、配線５の側面と絶縁膜１０と
の間に高融点金属と銅を主成分とする導電層８を設ける
ことにより、高融点金属と銅を主成分とする導電層４、
６、８の夫々は、銅膜からなる配線５に対して接着性が
高く、また、酸化珪素膜からなる絶縁膜２及び絶縁膜１
０に対して接着性が高いので、銅膜からなる配線５と導
電層(４、６、８)との間での剥離及び絶縁膜(２、１０)
と導電層（４、６、８）との間での剥離を防止でき、半
導体装置の信頼性を高めることができる。As described above, the conductive layer 4 mainly composed of a high melting point metal and copper is provided between the lower surface of the wiring 5 and the insulating film 2, and the high melting point metal is formed between the upper surface of the wiring 5 and the insulating film 10. And a conductive layer 6 mainly containing copper, and a conductive layer 8 mainly containing copper and a high melting point metal are provided between the side surface of the wiring 5 and the insulating film 10 so that the high melting point metal and copper are mainly used. Conductive layer 4 as a component,
Each of 6 and 8 has high adhesiveness to the wiring 5 made of a copper film, and has an insulating film 2 and an insulating film 1 made of a silicon oxide film.
Since the adhesiveness is high with respect to 0, peeling between the wiring 5 made of a copper film and the conductive layer (4, 6, 8) and the insulating film (2, 10)
Separation between the semiconductor layer and the conductive layers (4, 6, 8) can be prevented, and the reliability of the semiconductor device can be improved.

【００３２】なお、本実施形態は、チタンと銅との合金
(３０％Ｔｉ−Ｃｕ)からなる金属膜で導電層４、導電層
６、導電層８の夫々を形成した場合について説明した
が、導導電層４、６、８の夫々は、チタン（Ｔｉ）、ジ
ルコニウム（Ｚｒ）、ハフニウム（Ｈｒ）のうち少なく
とも一つの高融点金属と銅を主成分とする金属膜、又
は、チタン、ジルコニウム、ハフニウムのうちいずれか
の高融点金属と銅との金属間化合物からなる金属膜、若
しくは、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル
（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）のうち少なくとも一つの高融点金属と銅
を主成分とする金属膜で形成しても同様の効果が得られ
る。In this embodiment, an alloy of titanium and copper is used.
Although the case where each of the conductive layer 4, the conductive layer 6, and the conductive layer 8 is formed of a metal film made of (30% Ti—Cu) has been described, each of the conductive layers 4, 6, and 8 is made of titanium (Ti). , Zirconium (Zr), hafnium (Hr), at least one refractory metal and a metal film containing copper as a main component, or an intermetallic compound of titanium, zirconium, hafnium and any refractory metal and copper Or a metal film of at least one of vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr), molybdenum (Mo), and tungsten (W). The same effect can be obtained by forming a metal film.

【００３３】また、本実施形態は、銅膜からなる配線５
について説明したが、銅に異種元素を添加した銅合金膜
からなる配線においても同様の効果が得られる。In this embodiment, the wiring 5 made of a copper film is used.
However, the same effect can be obtained in a wiring made of a copper alloy film obtained by adding a different element to copper.

【００３４】また、本実施形態は、導電層４、６、８の
夫々の銅の組成を均一化した場合について説明したが、
導電層４、６、８の夫々の銅の組成を配線５側から連続
的又は階層状に減少させても同様の効果が得られる。In this embodiment, the case where the copper composition of each of the conductive layers 4, 6, and 8 is made uniform has been described.
The same effect can be obtained even if the composition of copper in each of the conductive layers 4, 6, and 8 is reduced continuously or in a hierarchical manner from the wiring 5 side.

【００３５】また、本実施形態は、導電層４、６、８を
配線５の表面を連続的に覆う連続層として説明したが、
導電層４、６、８は配線５の表面を断続的に覆う島状に
しても同様の効果が得られる。In this embodiment, the conductive layers 4, 6, and 8 have been described as continuous layers that continuously cover the surface of the wiring 5.
Similar effects can be obtained by forming the conductive layers 4, 6, and 8 in an island shape that intermittently covers the surface of the wiring 5.

【００３６】また、導電層４、６、８の夫々において、
高融点金属と銅は両者とも１％以上、望ましくは１０％
以上含まれていれば顕著な改善効果が得られ、この場
合、高融点金属と銅の組成比は広い範囲内で変えること
ができる。In each of the conductive layers 4, 6, and 8,
High melting point metal and copper are both 1% or more, preferably 10%
If it is contained as described above, a remarkable improvement effect can be obtained, and in this case, the composition ratio of the high melting point metal and copper can be changed within a wide range.

【００３７】また、導電層４、６、８の夫々の膜厚は、
配線５の膜厚の１／１０以下であることが好ましい。導
電層の比抵抗は銅又は銅合金の比抵抗より大きいので、
導電層の膜厚が１／１０以上になると配線の抵抗が大き
くなり、銅配線としての利点が消失してしまう。厚さが
薄くても接着強度の向上が可能であるので、数分子層以
上の厚さがあれば実用上十分である。The thickness of each of the conductive layers 4, 6, and 8 is as follows:
The thickness is preferably 1/10 or less of the film thickness of the wiring 5. Since the specific resistance of the conductive layer is larger than the specific resistance of copper or copper alloy,
When the thickness of the conductive layer is 1/10 or more, the resistance of the wiring increases, and the advantage as the copper wiring disappears. Even if the thickness is small, the adhesive strength can be improved, so that a thickness of several molecular layers or more is sufficient for practical use.

【００３８】また、図６に示すように、導電層４と絶縁
膜２との間に銅の拡散を抑制するバリア層３を設け、導
電層６と絶縁膜１０との間に銅の拡散を抑制するバリア
層７を設け、導電層８と絶縁膜１０との間に銅の拡散を
抑制するバリア層９を設けてもよい。この場合、絶縁膜
２上に、例えば５０［ｎｍ］の膜厚の窒化チタン（Ｔｉ
Ｎ）膜からなるバリア層３、導電層４、銅膜５Ａ、導電
層６、例えば５０［ｎｍ］の膜厚の窒化チタン膜からな
るバリア層７を順次形成し、その後、これらに順次パタ
ーンニングを施して配線５を形成し、その後、図７に示
すように、導電層８、例えば５０［ｎｍ］の膜厚の窒化
チタン膜からなるバリア層９の夫々を順次形成し、その
後、バリア層９、導電層８の夫々に異方性エッチングを
施すことにり形成することができる。バリア層３、７、
９としては、窒化チタン膜の代わりに、Ｗ、Ｍｏ、Ｎ
ｂ、Ｖ、Ｔａ等の高融点金属膜やその化合物（ＷＮ、Ｎ
ｂＮ、ＶＮ、ＷＳｉＮ）膜を用いてもよい。このよう
に、導電層と絶縁膜との間にバリア層を設けることによ
り、プロセス中の熱処理によって銅が絶縁膜を通して半
導体基板１に拡散するのを抑制することができるので、
銅の拡散によるｐｎ接合のリーク電流を低減することが
できる。As shown in FIG. 6, a barrier layer 3 for suppressing the diffusion of copper is provided between the conductive layer 4 and the insulating film 2, and the diffusion of copper between the conductive layer 6 and the insulating film 10 is suppressed. A barrier layer 7 for suppressing the diffusion of copper may be provided between the conductive layer 8 and the insulating film 10. In this case, titanium nitride (Ti) having a thickness of, for example, 50 nm is formed on the insulating film 2.
N) A barrier layer 3, a conductive layer 4, a copper film 5A, and a conductive layer 6, for example, a barrier layer 7 made of, for example, a titanium nitride film having a thickness of 50 [nm] are sequentially formed, and then patterned sequentially. To form a wiring 5, and thereafter, as shown in FIG. 7, a conductive layer 8, for example, a barrier layer 9 made of a titanium nitride film having a thickness of 50 [nm] is sequentially formed, and then the barrier layer 9 is formed. 9, each of the conductive layers 8 can be formed by performing anisotropic etching. Barrier layers 3, 7,
9 is W, Mo, N instead of the titanium nitride film.
b, V, Ta and other refractory metal films and their compounds (WN, N
(bN, VN, WSiN) film may be used. As described above, by providing the barrier layer between the conductive layer and the insulating film, it is possible to suppress diffusion of copper to the semiconductor substrate 1 through the insulating film due to heat treatment during the process.
The leakage current of the pn junction due to the diffusion of copper can be reduced.

【００３９】なお、高融点金属と銅を主成分とする導電
層は、前述のバリア層に対しても接着性が高く、また、
窒化珪素膜からなる絶縁膜に対しても接着性が高い。The conductive layer containing a high melting point metal and copper as main components has high adhesiveness to the above-mentioned barrier layer.
It has high adhesion to an insulating film made of a silicon nitride film.

【００４０】（実施形態２）図８は、本発明の一実施形
態である半導体装置の要部断面図である。(Embodiment 2) FIG. 8 is a sectional view of a principal part of a semiconductor device according to an embodiment of the present invention.

【００４１】図８に示すように、本実施形態の半導体装
置は、例えば単結晶珪素からなる半導体基板１を主体に
構成されている。この半導体基板１の素子形成面には、
図示していないが、ＭＯＳＦＥＴ、バイポーラトランジ
スタ等のトランジスタ素子が複数個形成されている。As shown in FIG. 8, the semiconductor device of the present embodiment is mainly composed of a semiconductor substrate 1 made of, for example, single crystal silicon. On the element formation surface of the semiconductor substrate 1,
Although not shown, a plurality of transistor elements such as MOSFETs and bipolar transistors are formed.

【００４２】前記半導体基板１の素子形成面上には酸化
珪素(ＳiＯ₂)膜からなる絶縁膜２が形成され、この絶縁
膜２に形成された溝２Ａ内には前記トランジスタ素子間
を電気的に接続する配線５が形成されている。配線５
は、ＣＭＰ（Ｃhemical Ｍechanical Ｐolishing）法を
用いたダマシン法（溝外の金属膜を除去して、溝内のみ
に金属膜を残す方法）で形成される。An insulating film 2 made of a silicon oxide (SiO ₂ ) film is formed on the element forming surface of the semiconductor substrate 1, and a trench 2A formed in the insulating film 2 electrically connects the transistor elements. Is formed. Wiring 5
Is, CMP (C hemical M echanical P olishing) method damascene method using a formed by (by removing the groove outside of the metal film, the inner groove method to leave the metal film only).

【００４３】前記配線５の周囲は、絶縁膜２及びこの絶
縁膜２上に形成された酸化珪素（ＳiＯ₂）膜からなる絶
縁膜１０で囲まれている。The periphery of the wiring 5 is surrounded by an insulating film 2 and an insulating film 10 made of a silicon oxide (SiO ₂ ) film formed on the insulating film 2.

【００４４】前記配線５の下面及び側面と絶縁膜２との
間には高融点金属と銅を主成分とする導電層４が設けら
れ、配線５の上面と絶縁膜１０との間には硫黄又は燐
(Ｐ)を含む層状の導電層１１が設けられている。この導
電層１１は、高融点金属と銅を主成分とする導電層４と
同様に、銅からなる配線５に対して接着性が高く、酸化
珪素(ＳiＯ₂)膜からなる絶縁膜１０に対して接着性が高
い。本実施形態において、導電層４は、前述の実施形態
１と同様に、チタン(Ｔｉ)と銅(Ｃｕ)との合金（３０％
Ｔｉ−Ｃｕ）からなる金属膜で形成されている。また、
導電層４の銅の組成比は均一化されている。また、導電
層４は、配線５の表面を連続的に覆う連続層で形成され
ている。A conductive layer 4 containing a high melting point metal and copper as a main component is provided between the lower surface and side surfaces of the wiring 5 and the insulating film 2, and sulfur is provided between the upper surface of the wiring 5 and the insulating film 10. Or phosphorus
A layered conductive layer 11 containing (P) is provided. This conductive layer 11 has a high adhesiveness to the wiring 5 made of copper, as in the case of the conductive layer 4 containing a high melting point metal and copper as main components, and has a high adhesion to the insulating film 10 made of a silicon oxide (SiO ₂ ) film. And high adhesiveness. In the present embodiment, the conductive layer 4 is made of an alloy (30%) of titanium (Ti) and copper (Cu), as in the first embodiment.
It is formed of a metal film made of Ti-Cu). Also,
The composition ratio of copper in the conductive layer 4 is made uniform. Further, the conductive layer 4 is formed of a continuous layer that continuously covers the surface of the wiring 5.

【００４５】次に、前記配線５を有する半導体装置の製
造方法について、図９乃至図１３(製造方法を説明する
ための要部断面図）を用いて説明する。Next, a method of manufacturing a semiconductor device having the wiring 5 will be described with reference to FIGS. 9 to 13 (a cross-sectional view of a main part for describing the manufacturing method).

【００４６】まず、単結晶珪素からなる半導体基板１を
用意する。First, a semiconductor substrate 1 made of single crystal silicon is prepared.

【００４７】次に、前記半導体基板１の素子形成面にＭ
ＯＳＦＥＴ、バイポーラトランジスタ等のトランジスタ
素子を形成し、その後、前記半導体基板１の素子形成面
上に酸化珪素(ＳiＯ₂)膜からなる絶縁膜２を形成する。Next, on the element formation surface of the semiconductor substrate 1, M
After forming a transistor element such as an OSFET or a bipolar transistor, an insulating film 2 made of a silicon oxide (SiO ₂ ) film is formed on the element forming surface of the semiconductor substrate 1.

【００４８】次に、前記絶縁膜２の所定の領域に深さ１
［μｍ］程度の溝２Ａを形成する。この溝２Ａは、Ｃ₄
Ｆ₈ガスをエッチングガスとして用いた周知の反応性イ
オンエッチング法で形成される。ここまでの工程を図９
に示す。Next, a predetermined depth of 1
A groove 2A of about [μm] is formed. This groove 2A is C ₄
It is formed by a well-known reactive ion etching method using F ₈ gas as an etching gas. The steps so far are shown in FIG.
Shown in

【００４９】次に、前記溝２Ａ内及び絶縁膜２上に、チ
タン(Ｔｉ)と銅(Ｃｕ)との合金（３０％Ｔｉ−Ｃｕ）膜
からなる厚さ５０［ｎｍ］の導電層４、厚さ４００［ｎ
ｍ］の銅膜５Ａの夫々をスパッタ法を用いて形成する。
ここまでの工程を図１０に示す。Next, a conductive layer 4 made of an alloy of titanium (Ti) and copper (Cu) (30% Ti-Cu) and having a thickness of 50 [nm] is formed in the trench 2A and on the insulating film 2. 400 [n] thickness
m] is formed by using the sputtering method.
The steps so far are shown in FIG.

【００５０】次に、水素雰囲気中で４５０℃の熱処理を
施して銅膜５Ａを流動化させる。この工程において、高
融点金属と銅を主成分とする導電層４は銅膜５Ａに対す
る濡れ性が高いので、図１１に示すように、空洞を生じ
ることなく、溝２Ａ内に銅膜５Ａを埋め込むことができ
る。この導電層４を設けない場合、アスペクト比（溝深
さ／溝幅）が１．５までの溝(接続孔では０．５程度ま
で)にしか、空洞を生じることなく銅膜を埋め込むこと
ができないが、導電層４を設けた場合、アスペクト比が
３程度の溝（接続孔ではアスペクト比が２程度）まで、
空洞を生じることなく銅膜を埋め込むことができる。本
実施形態において、導電層４の膜厚は５０［ｎｍ］とし
たが、溝や接続孔内においての膜厚はこの数分の１であ
り、被覆率を改善出来るコリメータスパッタ法やロング
スロースパッタ法、ＣＶＤ（Ｃhemical Ｖapor Ｄeposi
tion）法等を用いれば、５［ｎｍ］程度の膜厚でも効果
が得られ、必ずしも層状でなく、島状でもよい。また、
本実施形態において、導電層４、銅膜５Ａの成膜は真空
を破ることなく連続的に行ったが、別装置を用いて非連
続的に成膜してもよい。この場合において、接着性、濡
れ性等の効果が不十分になる場合は上層を成膜する前に
スパッタエッチング等の方法を用いて表面をクリーニン
グすれば改善できる。Next, a heat treatment at 450 ° C. is performed in a hydrogen atmosphere to fluidize the copper film 5A. In this step, since the conductive layer 4 mainly containing a high melting point metal and copper has high wettability to the copper film 5A, as shown in FIG. 11, the copper film 5A is buried in the groove 2A without forming a cavity, as shown in FIG. be able to. When the conductive layer 4 is not provided, the copper film can be buried only in a groove having an aspect ratio (groove depth / groove width) of up to 1.5 (up to about 0.5 in a connection hole) without forming a cavity. Although not possible, when the conductive layer 4 is provided, up to a groove having an aspect ratio of about 3 (an aspect ratio of about 2 in a connection hole),
The copper film can be buried without generating a cavity. In the present embodiment, the film thickness of the conductive layer 4 is set to 50 [nm], but the film thickness in the groove or the connection hole is a fraction thereof, and the collimator sputtering method or the long throw sputtering method capable of improving the coverage can be used. law, CVD (C hemical V apor D eposi
If the method is used, the effect can be obtained even with a film thickness of about 5 [nm]. Also,
In the present embodiment, the conductive layer 4 and the copper film 5A are formed continuously without breaking vacuum, but may be formed discontinuously using another apparatus. In this case, if the effects such as adhesiveness and wettability become insufficient, it can be improved by cleaning the surface using a method such as sputter etching before forming the upper layer.

【００５１】次に、アルミナスラリを用いた周知のＣＭ
Ｐ法を用いて、前記溝２Ａの外部にはみ出している導電
層４及び銅膜５Ａを除去し、溝２Ａ内に導電層４及び銅
膜５Ａを残存させることにより、溝２Ａ内に銅膜からな
る配線５が形成される。ここまでの工程を図１２に示
す。Next, a well-known CM using alumina slurry
By using the P method, the conductive layer 4 and the copper film 5A protruding outside the groove 2A are removed, and the conductive layer 4 and the copper film 5A are left in the groove 2A. Wiring 5 is formed. The steps so far are shown in FIG.

【００５２】次に、前記溝２Ａから露出する配線５の表
面に、硫黄又は燐を含む層状の厚さ５〜４０［ｎｍ］の
導電層１１を形成する。この工程において、配線５の上
面は酸化珪素膜に対して接着性が高い導電層１１で覆わ
れる。ここまでの工程を図１３に示す。Next, on the surface of the wiring 5 exposed from the groove 2A, a conductive layer 11 having a layer thickness of 5 to 40 [nm] containing sulfur or phosphorus is formed. In this step, the upper surface of the wiring 5 is covered with the conductive layer 11 having high adhesion to the silicon oxide film. The steps so far are shown in FIG.

【００５３】次に、前記導電層１１上を含む絶縁膜２上
に酸化珪素(ＳiＯ₂)膜からなる絶縁膜１０を形成するこ
とにより、図８に示すように、配線５の下面及び側面と
絶縁膜２との間に導電層４が設けられ、配線５の上面と
絶縁膜１０との間に導電層１１が設けられた構造とな
る。Next, an insulating film 10 made of a silicon oxide (SiO ₂ ) film is formed on the insulating film 2 including on the conductive layer 11, as shown in FIG. The conductive layer 4 is provided between the insulating film 2 and the conductive layer 11 between the upper surface of the wiring 5 and the insulating film 10.

【００５４】このように、絶縁膜２に溝２Ａを形成し、
この溝２Ａ内に埋め込まれた銅膜５Ａからなる配線５を
有する半導体装置の製造方法であって、絶縁膜２に溝２
Ａを形成する工程と、前記溝２Ａ内に、高融点金属膜と
銅を主成分とする導電層４を形成する工程と、前記導電
層４上に銅膜５Ａを形成する工程と、熱処理を施して前
記銅膜５Ａを流動化させる工程を備える。Thus, the groove 2A is formed in the insulating film 2,
This is a method for manufacturing a semiconductor device having a wiring 5 made of a copper film 5A embedded in the trench 2A.
A, forming a refractory metal film and a conductive layer 4 mainly containing copper in the trench 2A, forming a copper film 5A on the conductive layer 4, and performing heat treatment. And fluidizing the copper film 5A.

【００５５】これにより、高融点金属と銅を主成分とす
る導電層４は、銅膜５Ａに対する濡れ性が高い。従っ
て、熱処理を施して銅膜５Ａを流動化させる際、空洞を
生じることなく、溝２Ａ内に銅膜５Ａを埋め込むことが
できるので、アスペクト比の大きい溝内に銅膜５Ａから
なる配線５を空洞を生じることなく容易に形成すること
ができる。この結果、半導体装置の歩留まりを高めるこ
とができる。As a result, the conductive layer 4 mainly composed of a high melting point metal and copper has high wettability to the copper film 5A. Therefore, when the heat treatment is performed to fluidize the copper film 5A, the copper film 5A can be buried in the groove 2A without forming a cavity, so that the wiring 5 made of the copper film 5A can be embedded in the groove having a large aspect ratio. It can be easily formed without generating a cavity. As a result, the yield of the semiconductor device can be increased.

【００５６】なお、本実施形態は、チタンと銅との合金
(３０％Ｔｉ−Ｃｕ)からなる金属膜で導電層４を形成し
た場合について説明したが、導電層４は、チタン(Ｔ
ｉ)、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｒ）のう
ち少なくとも一つの高融点金属と銅を主成分とする金属
膜、又は、チタン、ジルコニウム、ハフニウムのうちい
ずれかの高融点金属と銅との金属間化合物からなる金属
膜、若しくは、バナジウム(Ｖ)、ニオブ(Ｎｂ)、タンタ
ル(Ｔａ)、クロム(Ｃｒ)、モリブデン(Ｍｏ)、タングス
テン(Ｗ)のうち少なくとも一つの高融点金属と銅を主成
分とする金属膜で形成しても同様の効果が得られる。さ
らに、これらの金属膜を形成する際、合金ターゲットか
らのスパッタリングが最も簡単な方法であるが、極薄
（数ｎｍ〜数１０ｎｍ）の銅膜と高融点金属膜とを２層
以上積層し、熱処理することでも形成可能である。In this embodiment, an alloy of titanium and copper is used.
Although the case where the conductive layer 4 is formed of a metal film made of (30% Ti—Cu) has been described, the conductive layer 4 is made of titanium (T
i) a metal film containing at least one refractory metal of zirconium (Zr) and hafnium (Hr) and copper as a main component, or a metal of any one of titanium, zirconium and hafnium and copper. A metal film made of an intermetallic compound, or at least one high-melting point metal of vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr), molybdenum (Mo), or tungsten (W) and copper. The same effect can be obtained by forming a metal film as a component. Furthermore, when these metal films are formed, sputtering from an alloy target is the simplest method. However, two or more ultra-thin (several nm to several tens of nm) copper films and high melting point metal films are laminated, It can also be formed by heat treatment.

【００５７】また、本実施形態は、銅膜からなる配線５
について説明したが、銅に異種元素を添加した銅合金膜
からなる配線においても同様の効果が得られる。In this embodiment, the wiring 5 made of a copper film is used.
However, the same effect can be obtained in a wiring made of a copper alloy film obtained by adding a different element to copper.

【００５８】また、本実施形態は、導電層４の夫々の銅
の組成を均一化した場合について説明したが、導電層４
の銅の組成を配線５側から連続的又は階層状に減少させ
ても同様の効果が得られる。In this embodiment, the case where the copper composition of each conductive layer 4 is uniform has been described.
The same effect can be obtained by reducing the composition of copper continuously or hierarchically from the wiring 5 side.

【００５９】また、本実施形態は、導電層４を配線５の
表面を連続的に覆う連続層として説明したが、導電層４
は配線５の表面を非連続的に覆う島状にしても同様の効
果が得られる。In the present embodiment, the conductive layer 4 has been described as a continuous layer that continuously covers the surface of the wiring 5.
The same effect can be obtained by forming an island shape that discontinuously covers the surface of the wiring 5.

【００６０】また、導電層４において、高融点金属と銅
は両者とも１％以上、望ましくは１０％以上含まれてい
れば顕著な改善効果が得られ、この場合、高融点金属と
銅の組成比は広い範囲内で変えることができる。A remarkable improvement effect can be obtained if the conductive layer 4 contains both high melting point metal and copper in an amount of 1% or more, preferably 10% or more. The ratio can be varied within wide limits.

【００６１】また、導電層４の膜厚は、配線５の膜厚の
１／１０以下であることが好ましい。導電層の比抵抗は
銅又は銅合金の比抵抗より大きいので、導電層の膜厚が
１／１０以上になると配線の抵抗が大きくなり、銅配線
としての利点が消失してしまう。厚さが薄くても接着強
度の向上が可能であるので、数分子層以上の厚さがあれ
ば実用上十分である。The thickness of the conductive layer 4 is preferably 1/10 or less of the thickness of the wiring 5. Since the specific resistance of the conductive layer is larger than the specific resistance of copper or a copper alloy, when the thickness of the conductive layer is 1/10 or more, the resistance of the wiring increases, and the advantage as the copper wiring is lost. Even if the thickness is small, the adhesive strength can be improved, so that a thickness of several molecular layers or more is sufficient for practical use.

【００６２】また、図１４に示すように、導電層４と絶
縁膜２との間に銅の拡散を抑制するバリア層１２を設け
てもよい。この場合、絶縁膜２に溝２Ａを形成する工程
の後であって、銅を主成分とする導電層４を形成する工
程の前に、溝５Ａに銅の拡散を抑制するバリア１２を形
成する工程を備えることにより形成することができる。
導電膜４は例えば５０［ｎｍ］の膜厚の窒化チタン膜で
形成する。バリア層１２としては、窒化チタン膜の代わ
りに、Ｗ、Ｍｏ、Ｎｂ、Ｖ、Ｔａ等の高融点金属膜やそ
の化合物（ＷＮ、ＮｂＮ、ＶＮ、ＷＳｉＮ）膜を用いて
もよい。このように、絶縁膜２に溝２Ａを形成する工程
の後であって、銅を主成分とする導電層４を形成する工
程の前に、溝５Ａに銅の拡散を抑制するバリア１２を形
成する工程を備えることにより、導電層４と絶縁膜２と
の間に銅の拡散を抑制するバリア層１２を形成すること
ができるので、プロセス中の熱処理によって銅が絶縁膜
を通して半導体基板１に拡散するのを抑制することがで
きる。Further, as shown in FIG. 14, a barrier layer 12 for suppressing the diffusion of copper may be provided between the conductive layer 4 and the insulating film 2. In this case, the barrier 12 for suppressing the diffusion of copper is formed in the groove 5A after the step of forming the groove 2A in the insulating film 2 and before the step of forming the conductive layer 4 containing copper as a main component. It can be formed by providing a process.
The conductive film 4 is formed of, for example, a titanium nitride film having a thickness of 50 [nm]. As the barrier layer 12, instead of the titanium nitride film, a refractory metal film such as W, Mo, Nb, V, Ta, or a compound thereof (WN, NbN, VN, WSiN) may be used. Thus, after the step of forming the groove 2A in the insulating film 2 and before the step of forming the conductive layer 4 containing copper as a main component, the barrier 12 for suppressing the diffusion of copper is formed in the groove 5A. Since the barrier layer 12 that suppresses the diffusion of copper can be formed between the conductive layer 4 and the insulating film 2 by the step of performing copper, copper diffuses into the semiconductor substrate 1 through the insulating film by heat treatment during the process. Can be suppressed.

【００６３】なお、図１４に示す構造において、室温
（１時間保持）−４５０℃（１時間保持）の温度サイク
ルストレスを１０回印加して、配線５と絶縁膜との剥離
及び銅の絶縁膜中への拡散による特性劣化を調べた。界
面での剥離は認められず、配線間の絶縁膜耐圧も初期と
同等の８０［Ｖ］以上(スペースが０．５μｍの場合)が
保たれており、耐圧劣化も生じていなかった。In the structure shown in FIG. 14, a temperature cycle stress of room temperature (held for 1 hour) to 450 ° C. (held for 1 hour) is applied 10 times to separate the wiring 5 from the insulating film and to form a copper insulating film. Characteristic degradation due to diffusion into the interior was investigated. No delamination at the interface was observed, the withstand voltage of the insulating film between the wirings was maintained at 80 V or more (in the case of a space of 0.5 μm) equivalent to the initial level, and no withstand voltage deterioration occurred.

【００６４】（実施形態３）図１５は本発明の実施形態
３である半導体装置の要部断面図である。(Embodiment 3) FIG. 15 is a sectional view showing a main part of a semiconductor device according to Embodiment 3 of the present invention.

【００６５】図１５に示すように、本実施形態の半導体
装置は、２層配線構造で構成されている。第１層目の配
線５は前述の実施形態２に示した製造方法によって形成
され、第２層目の配線１６は前述の実施形態１に示した
製造方法によって形成されている。第２層目の配線１６
は酸化珪素膜からなる絶縁膜１７で覆われている。As shown in FIG. 15, the semiconductor device according to the present embodiment has a two-layer wiring structure. The first-layer wiring 5 is formed by the manufacturing method described in the second embodiment, and the second-layer wiring 16 is formed by the manufacturing method described in the first embodiment. Second layer wiring 16
Is covered with an insulating film 17 made of a silicon oxide film.

【００６６】前記第１層目の配線５、第２層目の配線１
６の夫々は、配線１５を介して電気的に接続されてい
る。この配線１５は、前述の実施形態２に示した製造方
法によって形成されている。配線１５は絶縁膜１０に形
成された接続孔１０Ａ内に埋め込まれ、第１層目の配線
５と第２層目の配線１６とを電気的に接続するプラグ配
線として形成されている。The first layer wiring 5 and the second layer wiring 1
Each of 6 is electrically connected via a wiring 15. The wiring 15 is formed by the manufacturing method described in the second embodiment. The wiring 15 is buried in a connection hole 10A formed in the insulating film 10 and is formed as a plug wiring for electrically connecting the first-layer wiring 5 and the second-layer wiring 16.

【００６７】このように、接続孔１０Ａ内に埋め込まれ
る配線(プラグ配線)１５を前述の実施形態２の製造方法
で形成することにより、前述の実施形態２と同様の効果
が得られる。As described above, by forming the wiring (plug wiring) 15 buried in the connection hole 10A by the manufacturing method of the second embodiment, the same effect as that of the second embodiment can be obtained.

【００６８】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。As described above, the invention made by the present inventor is:
Although specifically described based on the embodiment, the present invention
It is needless to say that the present invention is not limited to the above-described embodiment, but can be variously modified without departing from the scope of the invention.

【００６９】例えば、本発明は、３層配線構造及びそれ
以上の配線構造を有する半導体装置に適用することがで
きる。For example, the present invention can be applied to a semiconductor device having a three-layer wiring structure and a wiring structure of more than three layers.

【００７０】[0070]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【００７１】本発明によれば、銅膜又は銅合金膜からな
る配線を有する半導体装置の信頼性を高めることが可能
となる。According to the present invention, the reliability of a semiconductor device having a wiring made of a copper film or a copper alloy film can be improved.

【００７２】本発明によれば、銅膜又は銅合金膜からな
る配線を有する半導体装置の歩留まりを高めることが可
能となる。According to the present invention, it is possible to increase the yield of a semiconductor device having a wiring made of a copper film or a copper alloy film.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施形態１である半導体装置の要部断
面図である。FIG. 1 is a sectional view of a main part of a semiconductor device according to a first embodiment of the present invention;

【図２】前記半導体装置の製造方法を説明するための要
部断面図である。FIG. 2 is a fragmentary cross-sectional view for explaining the method for manufacturing the semiconductor device.

【図３】前記半導体装置の製造方法を説明するための要
部断面図である。FIG. 3 is a fragmentary cross-sectional view for explaining the method for manufacturing the semiconductor device.

【図４】前記半導体装置の製造方法を説明するための要
部断面図である。FIG. 4 is a fragmentary cross-sectional view for explaining the method for manufacturing the semiconductor device.

【図５】前記半導体装置の製造方法を説明するための要
部断面図である。FIG. 5 is a fragmentary cross-sectional view for describing the method for manufacturing the semiconductor device.

【図６】前記半導体装置の変形例を示す要部断面図であ
る。FIG. 6 is a sectional view of a principal part showing a modification of the semiconductor device.

【図７】前記半導体装置の変形例の製造方法を説明する
ための要部断面図である。FIG. 7 is a fragmentary cross-sectional view for explaining the method of manufacturing the semiconductor device according to the modification;

【図８】本発明の実施形態２である半導体装置の要部断
面図である。FIG. 8 is a sectional view of a main part of a semiconductor device according to a second embodiment of the present invention;

【図９】前記半導体装置の製造方法を説明するための要
部断面図である。FIG. 9 is a fragmentary cross-sectional view for explaining the method for manufacturing the semiconductor device.

【図１０】前記半導体装置の製造方法を説明するための
要部断面図である。FIG. 10 is a fragmentary cross-sectional view for explaining the method for manufacturing the semiconductor device.

【図１１】前記半導体装置の製造方法を説明するための
要部断面図である。FIG. 11 is a fragmentary cross-sectional view for explaining the method for manufacturing the semiconductor device;

【図１２】前記半導体装置の製造方法を説明するための
要部断面図である。FIG. 12 is a fragmentary cross-sectional view for explaining the method for manufacturing the semiconductor device;

【図１３】前記半導体装置の製造方法を説明するための
要部断面図である。FIG. 13 is a fragmentary cross-sectional view for explaining the method for manufacturing the semiconductor device.

【図１４】前記半導体装置の変形例を示す要部断面図で
ある。FIG. 14 is a cross-sectional view of a principal part showing a modification of the semiconductor device.

【図１５】本発明の実施形態３である半導体装置の要部
断面図である。FIG. 15 is a fragmentary cross-sectional view of a semiconductor device according to Embodiment 3 of the present invention;

【符号の説明】[Explanation of symbols]

１…半導体基板、２，１０…絶縁膜、３，７，９…バリ
ア層、４，６，８…導電層、５…配線、５Ａ…銅膜、１
１…導電層。DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2, 10 ... Insulating film, 3, 7, 9 ... Barrier layer, 4, 6, 8 ... Conductive layer, 5 ... Wiring, 5A ... Copper film, 1
1 ... conductive layer.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐久間 憲之 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 近藤 誠一 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Noriyuki Sakuma, Inventor 1-280 Higashi-Koigakubo, Kokubunji-shi, Tokyo Inside the Central Research Laboratory of Hitachi, Ltd. Central Research Laboratory

Claims (12)

【特許請求の範囲】[Claims] 【請求項１】 周囲が絶縁膜で囲まれ、かつ銅膜又は銅
合金膜からなる配線を有する半導体装置であって、前記
配線と前記絶縁膜との間に、高融点金属と銅を主成分と
する導電層が設けられていることを特徴とする半導体装
置。1. A semiconductor device having a wiring surrounded by an insulating film and having a wiring made of a copper film or a copper alloy film, wherein a high melting point metal and copper are mainly contained between the wiring and the insulating film. A semiconductor device comprising: a conductive layer; 【請求項２】 前記導電層と前記絶縁膜との間には、銅
の拡散を抑制するバリア層が設けられていることを特徴
とする請求項１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein a barrier layer for suppressing copper diffusion is provided between said conductive layer and said insulating film. 【請求項３】 前記導電層は、チタン、ジルコニウム、
ハフニウムのうち少なくとも一つの高融点金属と銅を主
成分とする金属膜、又は、チタン、ジルコニウム、ハフ
ニウムのうちいずれかの高融点金属と銅との金属間化合
物からなる金属膜で形成されていることを特徴とする請
求項１又は請求項２に記載の半導体装置。3. The conductive layer is made of titanium, zirconium,
A metal film containing at least one high-melting-point metal of hafnium and copper as a main component, or a metal film made of an intermetallic compound of any one of titanium, zirconium, and hafnium and a high-melting-point metal and copper. 3. The semiconductor device according to claim 1, wherein: 【請求項４】 前記導電層は、バナジウム、ニオブ、タ
ンタル、クロム、モリブデン、タングステンのうち少な
くとも一つの高融点金属と銅を主成分とする金属膜で形
成されていることを特徴とする請求項１又は請求項２に
記載の半導体装置。4. The semiconductor device according to claim 1, wherein the conductive layer is formed of a metal film containing at least one refractory metal selected from vanadium, niobium, tantalum, chromium, molybdenum, and tungsten and copper as main components. The semiconductor device according to claim 1. 【請求項５】 前記導電層は、銅の組成比が前記配線側
から連続的又は段階状に減少していることを特徴とする
請求項１乃至請求項４のうちいずれか１項に記載の半導
体装置。5. The conductive layer according to claim 1, wherein a composition ratio of copper in the conductive layer decreases continuously or stepwise from the wiring side. Semiconductor device. 【請求項６】 前記導電層の厚さは、前記配線の１／１
０以下、数分子層以上であり、連続層又は島状に形成さ
れていることを特徴とする請求項１乃至請求項５のうち
いずれか１項に記載の半導体装置。6. The thickness of the conductive layer is 1/1 of the wiring.
6. The semiconductor device according to claim 1, wherein the number of the layers is 0 or less, several or more molecular layers, and the semiconductor device is formed in a continuous layer or an island shape. 7. 【請求項７】 絶縁膜に溝又は接続孔を形成し、この溝
又は接続孔内に埋め込まれた銅膜又は銅合金膜からなる
配線を有する半導体装置の製造方法であって、絶縁膜に
溝又は接続孔を形成する工程と、前記溝又は接続孔内
に、高融点金属膜と銅を主成分とする導電層を形成する
工程と、前記導電層上に銅膜又は銅合金膜を形成する工
程と、熱処理を施して前記銅膜又は銅合金膜を流動化さ
せる工程を備えたことを特徴とする半導体装置の製造方
法。7. A method for manufacturing a semiconductor device having a groove or a connection hole formed in an insulating film and a wiring made of a copper film or a copper alloy film embedded in the groove or the connection hole. Or forming a connection hole, forming a high-melting metal film and a conductive layer mainly containing copper in the groove or the connection hole, and forming a copper film or a copper alloy film on the conductive layer. And a step of subjecting the copper film or the copper alloy film to a heat treatment to fluidize the copper film or the copper alloy film. 【請求項８】 前記絶縁膜に溝又は接続孔を形成する工
程の後であって、前記銅を主成分とする導電層を形成す
る工程の前に、前記溝又は接続孔に、銅の拡散を抑制す
るバリア層を形成する工程を備えたことを特徴とする請
求項７に記載の半導体装置の製造方法。8. After the step of forming a groove or a connection hole in the insulating film, and before the step of forming the conductive layer containing copper as a main component, copper is diffused into the groove or the connection hole. The method for manufacturing a semiconductor device according to claim 7, further comprising a step of forming a barrier layer that suppresses the occurrence of the barrier layer. 【請求項９】 前記導電層は、チタン、ジルコニウム、
ハフニウムのうち少なくとも一つの高融点金属と銅を主
成分とする金属膜、又は、チタン、ジルコニウム、ハフ
ニウムのうちいずれかの高融点金属と銅との金属間化合
物からなる金属膜で形成されていることを特徴とする請
求項７又は請求項８に記載の半導体装置の製造方法。9. The conductive layer includes titanium, zirconium,
A metal film containing at least one high-melting-point metal of hafnium and copper as a main component, or a metal film made of an intermetallic compound of any one of titanium, zirconium, and hafnium and a high-melting-point metal and copper. 9. The method for manufacturing a semiconductor device according to claim 7, wherein: 【請求項１０】 前記導電層は、バナジウム、ニオブ、
タンタル、クロム、モリブデン、タングステンのうち少
なくとも一つの高融点金属と銅を主成分とする金属膜で
形成されていることを特徴とする請求項７又は請求項８
に記載の半導体装置の製造方法。10. The conductive layer includes vanadium, niobium,
9. The semiconductor device according to claim 7, wherein at least one of a high melting point metal of tantalum, chromium, molybdenum, and tungsten is formed of a metal film containing copper as a main component.
13. The method for manufacturing a semiconductor device according to item 5. 【請求項１１】 前記導電層は、銅の組成比が前記配線
側から連続的又は段階状に減少していることを特徴とす
る請求項７乃至請求項１０のうちいずれか１項に記載の
半導体装置の製造方法。11. The conductive layer according to claim 7, wherein a composition ratio of copper decreases continuously or stepwise from the wiring side. A method for manufacturing a semiconductor device. 【請求項１２】 前記銅を主成分とする導電層の厚さ
は、前記配線の１／１０以下、数分子層以上であり、連
続層又は島状に形成されていることを特徴とする請求項
７乃至請求項１１のうちいずれか１項に記載の半導体装
置の製造方法。12. The method according to claim 1, wherein the thickness of the conductive layer containing copper as a main component is not more than 1/10 of the wiring, is not less than several molecular layers, and is formed in a continuous layer or an island shape. The method of manufacturing a semiconductor device according to claim 7.