JPH10223629A - 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 - Google Patents
半導体表面の酸化膜の形成方法及び半導体装置の製造方法Info
- Publication number
- JPH10223629A JPH10223629A JP2406897A JP2406897A JPH10223629A JP H10223629 A JPH10223629 A JP H10223629A JP 2406897 A JP2406897 A JP 2406897A JP 2406897 A JP2406897 A JP 2406897A JP H10223629 A JPH10223629 A JP H10223629A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor
- perchloric acid
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 高温加熱を用いることなく、半導体基板の表
面に高品質の酸化膜を制御性よく形成することのできる
半導体表面の酸化膜の形成方法及び半導体装置の製造方
法を提供する。 【解決手段】 シリコン基板１の表面を洗浄した後、濃
度０．５vol.％のＨＦ水溶液に５分間浸漬し、活性領域
４上の不純物及び自然酸化膜９を除去する。シリコン基
板１を超純水で５分間リンス（洗浄）した後、このシリ
コン基板１を、２０３℃に加熱した濃度７２．４vol.％
の過塩素酸水溶液８に３７分間浸漬し、シリコン基板１
の表面にシリコン酸化膜５を形成する。シリコン酸化膜
５の上にゲート電極７を形成する。
面に高品質の酸化膜を制御性よく形成することのできる
半導体表面の酸化膜の形成方法及び半導体装置の製造方
法を提供する。 【解決手段】 シリコン基板１の表面を洗浄した後、濃
度０．５vol.％のＨＦ水溶液に５分間浸漬し、活性領域
４上の不純物及び自然酸化膜９を除去する。シリコン基
板１を超純水で５分間リンス（洗浄）した後、このシリ
コン基板１を、２０３℃に加熱した濃度７２．４vol.％
の過塩素酸水溶液８に３７分間浸漬し、シリコン基板１
の表面にシリコン酸化膜５を形成する。シリコン酸化膜
５の上にゲート電極７を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路な
どに用いられる金属−酸化膜−半導体デバイス、すなわ
ち、ＭＯＳ(metal oxide semiconductor)デバイス、と
りわけＭＯＳトランジスタ及びＭＯＳ容量の極薄ゲート
酸化膜及び容量酸化膜などに応用することのできる半導
体表面の酸化膜の形成方法及び半導体装置の製造方法に
関する。
どに用いられる金属−酸化膜−半導体デバイス、すなわ
ち、ＭＯＳ(metal oxide semiconductor)デバイス、と
りわけＭＯＳトランジスタ及びＭＯＳ容量の極薄ゲート
酸化膜及び容量酸化膜などに応用することのできる半導
体表面の酸化膜の形成方法及び半導体装置の製造方法に
関する。
【０００２】
【従来の技術】半導体デバイス、とりわけＭＯＳトラン
ジスタ、ＭＯＳ容量のゲート酸化膜及び容量酸化膜とし
ては、シリコンデバイスの場合、通常二酸化シリコン膜
（以下「酸化膜」という。）が用いられている。これら
の酸化膜には、高い絶縁破壊耐圧、高い絶縁破壊電荷
量、低い固定電荷密度、低い可動イオン密度、低い界面
準位密度が要求される。そのため、ウェーハの洗浄は非
常に重要な工程の一つである。一方、デバイスの微細
化、高集積化に伴い、ゲート酸化膜や容量酸化膜は薄膜
化しており、例えば、０．１μｍ以下のデザインルール
では４ｎｍ以下の極薄ゲート酸化膜が要求される。従
来、ＭＯＳトランジスタのゲート酸化膜は、６００℃以
上の高温で、半導体基板を乾燥酸素や水蒸気などの酸化
性雰囲気に暴露することによって形成されていた（例え
ば、ＶＬＳＩテクノロジー（ＶＬＳＩ Ｔｅｃｈｎｏｌ
ｏｇｙ）、Ｓ．Ｍ．Ｓｚｅ編集、１９８４年、１３１〜
１６８ページ参照）。
ジスタ、ＭＯＳ容量のゲート酸化膜及び容量酸化膜とし
ては、シリコンデバイスの場合、通常二酸化シリコン膜
（以下「酸化膜」という。）が用いられている。これら
の酸化膜には、高い絶縁破壊耐圧、高い絶縁破壊電荷
量、低い固定電荷密度、低い可動イオン密度、低い界面
準位密度が要求される。そのため、ウェーハの洗浄は非
常に重要な工程の一つである。一方、デバイスの微細
化、高集積化に伴い、ゲート酸化膜や容量酸化膜は薄膜
化しており、例えば、０．１μｍ以下のデザインルール
では４ｎｍ以下の極薄ゲート酸化膜が要求される。従
来、ＭＯＳトランジスタのゲート酸化膜は、６００℃以
上の高温で、半導体基板を乾燥酸素や水蒸気などの酸化
性雰囲気に暴露することによって形成されていた（例え
ば、ＶＬＳＩテクノロジー（ＶＬＳＩ Ｔｅｃｈｎｏｌ
ｏｇｙ）、Ｓ．Ｍ．Ｓｚｅ編集、１９８４年、１３１〜
１６８ページ参照）。
【０００３】また、熱酸化以外に、モノシランやジクロ
ロシランを４００〜９００℃で熱分解させ、酸素と反応
させることにより、基板表面に酸化膜を堆積させる化学
的気相成長法（ＣＶＤ法）なども用いられていた。ま
た、低温で酸化膜を成長させる方法としては、酸化性の
強い硝酸などの薬液中に半導体基板を浸漬し、化学的な
酸化膜を形成する方法や、陽極酸化によって酸化膜を形
成する方法がある。しかし、化学的な酸化膜を形成する
方法では、成長できる膜厚範囲が限られ、一定以上の厚
い膜厚を有する酸化膜を形成することができないという
問題点があった。また、陽極酸化によって酸化膜を形成
する方法では、膜厚の成長範囲は比較的広いものの、界
面特性や絶縁破壊特性などの電気特性の十分な酸化膜を
形成することができないという問題点がある。このほか
にも、低温で酸化膜を形成する方法として、紫外線を照
射しながら熱酸化を行う方法や、プラズマ中で酸化を行
う方法がある。しかし、いずれの方法を用いた場合に
も、薄い高品質の酸化膜を制御性よく、かつ再現性よく
形成するのは困難な状況にある。
ロシランを４００〜９００℃で熱分解させ、酸素と反応
させることにより、基板表面に酸化膜を堆積させる化学
的気相成長法（ＣＶＤ法）なども用いられていた。ま
た、低温で酸化膜を成長させる方法としては、酸化性の
強い硝酸などの薬液中に半導体基板を浸漬し、化学的な
酸化膜を形成する方法や、陽極酸化によって酸化膜を形
成する方法がある。しかし、化学的な酸化膜を形成する
方法では、成長できる膜厚範囲が限られ、一定以上の厚
い膜厚を有する酸化膜を形成することができないという
問題点があった。また、陽極酸化によって酸化膜を形成
する方法では、膜厚の成長範囲は比較的広いものの、界
面特性や絶縁破壊特性などの電気特性の十分な酸化膜を
形成することができないという問題点がある。このほか
にも、低温で酸化膜を形成する方法として、紫外線を照
射しながら熱酸化を行う方法や、プラズマ中で酸化を行
う方法がある。しかし、いずれの方法を用いた場合に
も、薄い高品質の酸化膜を制御性よく、かつ再現性よく
形成するのは困難な状況にある。
【０００４】
【発明が解決しようとする課題】しかし、従来の比較的
高温の熱酸化では、４ｎｍ以下の酸化膜を形成する際の
膜厚の制御性に欠けるという問題点があった。また、膜
厚の制御性を向上させるために低温での酸化を行うと、
形成された酸化膜の膜質の点で、界面準位密度が高いこ
と、及び固定電荷密度が高いことなどの問題点があっ
た。また、化学的気相成長法によって堆積した酸化膜
も、膜厚制御性及び膜質の点で同様の問題をかかえてい
る。特に、界面準位密度の発生は、ＭＯＳトランジスタ
のホットキャリア特性を劣化させるのみならず、トラン
ジスタの閾値電圧の不安定性、キャリア移動度の低下な
ど、特に微細デバイスでは致命的な問題を引き起こす。
さらに、素子の微細化により、熱処理工程の熱処理量の
低減も要求されている。しかし、４００℃以下の低温で
熱酸化膜を形成しようとすると、上記の膜質の問題以外
にも、酸化膜の成長レートが著しく低く、ゲート酸化膜
として利用できる膜厚を実現することは困難であった。
高温の熱酸化では、４ｎｍ以下の酸化膜を形成する際の
膜厚の制御性に欠けるという問題点があった。また、膜
厚の制御性を向上させるために低温での酸化を行うと、
形成された酸化膜の膜質の点で、界面準位密度が高いこ
と、及び固定電荷密度が高いことなどの問題点があっ
た。また、化学的気相成長法によって堆積した酸化膜
も、膜厚制御性及び膜質の点で同様の問題をかかえてい
る。特に、界面準位密度の発生は、ＭＯＳトランジスタ
のホットキャリア特性を劣化させるのみならず、トラン
ジスタの閾値電圧の不安定性、キャリア移動度の低下な
ど、特に微細デバイスでは致命的な問題を引き起こす。
さらに、素子の微細化により、熱処理工程の熱処理量の
低減も要求されている。しかし、４００℃以下の低温で
熱酸化膜を形成しようとすると、上記の膜質の問題以外
にも、酸化膜の成長レートが著しく低く、ゲート酸化膜
として利用できる膜厚を実現することは困難であった。
【０００５】本発明は、従来技術における前記課題を解
決するためになされたものであり、高温加熱を用いるこ
となく、半導体基板の表面に高品質の酸化膜を制御性よ
く形成することのできる半導体表面の酸化膜の形成方法
及び半導体装置の製造方法を提供することを目的とす
る。
決するためになされたものであり、高温加熱を用いるこ
となく、半導体基板の表面に高品質の酸化膜を制御性よ
く形成することのできる半導体表面の酸化膜の形成方法
及び半導体装置の製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体表面の酸化膜の第１の形成方法
は、半導体基板を、加熱した過塩素酸を含む溶液中に浸
漬することによっり、前記半導体基板の表面に半導体酸
化膜を形成することを特徴とする。この半導体表面の酸
化膜の第１の形成方法によれば、高温加熱を用いること
なく、半導体基板の表面に膜厚１〜３０ｎｍの半導体酸
化膜を形成することができる。また、過塩素酸を用いる
ことにより、酸化膜中の金属不純物の含有量が極めて少
なくなるため、界面準位密度、固定電荷密度の低い界面
特性に優れた半導体酸化膜を形成することができる。ま
た、過塩素酸を含む溶液中への浸漬時間を調整すること
により、半導体酸化膜の膜厚の制御を簡単に行うことが
できる。
め、本発明に係る半導体表面の酸化膜の第１の形成方法
は、半導体基板を、加熱した過塩素酸を含む溶液中に浸
漬することによっり、前記半導体基板の表面に半導体酸
化膜を形成することを特徴とする。この半導体表面の酸
化膜の第１の形成方法によれば、高温加熱を用いること
なく、半導体基板の表面に膜厚１〜３０ｎｍの半導体酸
化膜を形成することができる。また、過塩素酸を用いる
ことにより、酸化膜中の金属不純物の含有量が極めて少
なくなるため、界面準位密度、固定電荷密度の低い界面
特性に優れた半導体酸化膜を形成することができる。ま
た、過塩素酸を含む溶液中への浸漬時間を調整すること
により、半導体酸化膜の膜厚の制御を簡単に行うことが
できる。
【０００７】また、前記本発明の半導体表面の酸化膜の
第１の形成方法においては、過塩素酸を含む溶液の温度
が１７０℃以上で、かつ、前記過塩素酸を含む溶液の沸
点以下であるのが好ましい。この好ましい例によれば、
過塩素酸による半導体酸化膜の成長レートを高く維持す
ることができる。
第１の形成方法においては、過塩素酸を含む溶液の温度
が１７０℃以上で、かつ、前記過塩素酸を含む溶液の沸
点以下であるのが好ましい。この好ましい例によれば、
過塩素酸による半導体酸化膜の成長レートを高く維持す
ることができる。
【０００８】また、前記本発明の半導体表面の酸化膜の
第１の形成方法においては、過塩素酸溶液中の過塩素酸
の濃度が１０vol.％以上であるのが好ましい。また、前
記本発明の半導体表面の酸化膜の第１の形成方法におい
ては、半導体基板が単結晶シリコン、多結晶シリコン、
非晶質シリコン、砒化ガリウム、燐化インジウム、シリ
コンゲルマニウムカーバイド及びシリコンゲルマニウム
からなる群から選ばれる少なくとも１つの材料からなる
のが好ましい。半導体基板として応用範囲が広いからで
ある。
第１の形成方法においては、過塩素酸溶液中の過塩素酸
の濃度が１０vol.％以上であるのが好ましい。また、前
記本発明の半導体表面の酸化膜の第１の形成方法におい
ては、半導体基板が単結晶シリコン、多結晶シリコン、
非晶質シリコン、砒化ガリウム、燐化インジウム、シリ
コンゲルマニウムカーバイド及びシリコンゲルマニウム
からなる群から選ばれる少なくとも１つの材料からなる
のが好ましい。半導体基板として応用範囲が広いからで
ある。
【０００９】また、本発明に係る半導体表面の酸化膜の
第２の形成方法は、半導体基板を加熱しながら、前記半
導体基板を過塩素酸を含む気体に暴露することにより、
前記半導体基板の表面に半導体酸化膜を形成することを
特徴とする。この半導体表面の酸化膜の第２の形成方法
によれば、高温加熱を用いることなく、半導体基板の表
面に膜厚１〜３０ｎｍの均一な品質を有する半導体酸化
膜を形成することができる。また、過塩素酸を用いるこ
とにより、酸化膜中の金属不純物の含有量が極めて少な
くなるため、界面準位密度、固定電荷密度の低い界面特
性に優れた半導体酸化膜を形成することができる。ま
た、過塩素酸を含む気体への暴露時間を調整することに
より、半導体酸化膜の膜厚の制御を簡単に行うことがで
きる。
第２の形成方法は、半導体基板を加熱しながら、前記半
導体基板を過塩素酸を含む気体に暴露することにより、
前記半導体基板の表面に半導体酸化膜を形成することを
特徴とする。この半導体表面の酸化膜の第２の形成方法
によれば、高温加熱を用いることなく、半導体基板の表
面に膜厚１〜３０ｎｍの均一な品質を有する半導体酸化
膜を形成することができる。また、過塩素酸を用いるこ
とにより、酸化膜中の金属不純物の含有量が極めて少な
くなるため、界面準位密度、固定電荷密度の低い界面特
性に優れた半導体酸化膜を形成することができる。ま
た、過塩素酸を含む気体への暴露時間を調整することに
より、半導体酸化膜の膜厚の制御を簡単に行うことがで
きる。
【００１０】また、前記本発明の半導体表面の酸化膜の
第２の形成方法においては、過塩素酸を含む気体が蒸気
であるのが好ましい。この場合には、さらにオゾンを添
加してもよい。
第２の形成方法においては、過塩素酸を含む気体が蒸気
であるのが好ましい。この場合には、さらにオゾンを添
加してもよい。
【００１１】また、前記本発明の半導体表面の酸化膜の
第２の形成方法においては、半導体基板の加熱温度が１
７０℃以上５００℃以下であるのが好ましい。また、前
記本発明の半導体表面の酸化膜の第２の形成方法におい
ては、過塩素酸を含む気体中の過塩素酸の濃度が１０vo
l.％以上であるのが好ましい。
第２の形成方法においては、半導体基板の加熱温度が１
７０℃以上５００℃以下であるのが好ましい。また、前
記本発明の半導体表面の酸化膜の第２の形成方法におい
ては、過塩素酸を含む気体中の過塩素酸の濃度が１０vo
l.％以上であるのが好ましい。
【００１２】また、前記本発明の半導体表面の酸化膜の
第２の形成方法においては、半導体基板が単結晶シリコ
ン、多結晶シリコン、非晶質シリコン、砒化ガリウム、
燐化インジウム、シリコンゲルマニウムカーバイド及び
シリコンゲルマニウムからなる群から選ばれる少なくと
も１つの材料からなるのが好ましい。
第２の形成方法においては、半導体基板が単結晶シリコ
ン、多結晶シリコン、非晶質シリコン、砒化ガリウム、
燐化インジウム、シリコンゲルマニウムカーバイド及び
シリコンゲルマニウムからなる群から選ばれる少なくと
も１つの材料からなるのが好ましい。
【００１３】また、本発明に係る半導体装置の第１の製
造方法は、半導体基板を加熱した過塩素酸溶液中に浸漬
することによって前記半導体基板の表面に半導体酸化膜
を形成し、前記半導体酸化膜上に導電層を形成すること
を特徴とする。この半導体装置の第１の製造方法によれ
ば、高温加熱を用いることなく、半導体基板の表面にＭ
ＯＳトランジスタのゲート酸化膜として有用な膜厚１〜
３０ｎｍの半導体酸化膜を制御性よく形成することがで
き、この半導体酸化膜は界面準位密度、固定電荷密度の
低い界面特性に優れたものとなるので、高性能なＭＯＳ
トランジスタ等の半導体装置を実現することができる。
造方法は、半導体基板を加熱した過塩素酸溶液中に浸漬
することによって前記半導体基板の表面に半導体酸化膜
を形成し、前記半導体酸化膜上に導電層を形成すること
を特徴とする。この半導体装置の第１の製造方法によれ
ば、高温加熱を用いることなく、半導体基板の表面にＭ
ＯＳトランジスタのゲート酸化膜として有用な膜厚１〜
３０ｎｍの半導体酸化膜を制御性よく形成することがで
き、この半導体酸化膜は界面準位密度、固定電荷密度の
低い界面特性に優れたものとなるので、高性能なＭＯＳ
トランジスタ等の半導体装置を実現することができる。
【００１４】また、前記本発明の半導体装置の第１の製
造方法においては、過塩素酸を含む溶液の温度が１７０
℃以上で、かつ、前記過塩素酸を含む溶液の沸点以下で
あるのが好ましい。
造方法においては、過塩素酸を含む溶液の温度が１７０
℃以上で、かつ、前記過塩素酸を含む溶液の沸点以下で
あるのが好ましい。
【００１５】また、前記本発明の半導体装置の第１の製
造方法においては、過塩素酸を含む溶液中の過塩素酸の
濃度が１０vol.％以上であるのが好ましい。また、前記
本発明の半導体装置の第１の製造方法においては、半導
体基板が単結晶シリコン、多結晶シリコン、非晶質シリ
コン、砒化ガリウム、燐化インジウム、シリコンゲルマ
ニウムカーバイド及びシリコンゲルマニウムからなる群
から選ばれる少なくとも１つの材料からなるのが好まし
い。
造方法においては、過塩素酸を含む溶液中の過塩素酸の
濃度が１０vol.％以上であるのが好ましい。また、前記
本発明の半導体装置の第１の製造方法においては、半導
体基板が単結晶シリコン、多結晶シリコン、非晶質シリ
コン、砒化ガリウム、燐化インジウム、シリコンゲルマ
ニウムカーバイド及びシリコンゲルマニウムからなる群
から選ばれる少なくとも１つの材料からなるのが好まし
い。
【００１６】また、本発明に係る半導体装置の第２の製
造方法は、半導体基板を加熱しながら、前記半導体基板
を過塩素酸を含む気体に暴露することによって前記半導
体基板の表面に半導体酸化膜を形成し、前記半導体酸化
膜上に導電層を形成することを特徴とする。この半導体
装置の第２の製造方法によれば、高温加熱を用いること
なく、半導体基板の表面にＭＯＳトランジスタのゲート
酸化膜として有用な膜厚１〜３０ｎｍの均一な品質を有
する半導体酸化膜を制御性よく形成することができ、こ
の半導体酸化膜は界面準位密度、固定電荷密度の低い界
面特性に優れたものとなるので、高性能なＭＯＳトラン
ジスタ等の半導体装置を実現することができる。
造方法は、半導体基板を加熱しながら、前記半導体基板
を過塩素酸を含む気体に暴露することによって前記半導
体基板の表面に半導体酸化膜を形成し、前記半導体酸化
膜上に導電層を形成することを特徴とする。この半導体
装置の第２の製造方法によれば、高温加熱を用いること
なく、半導体基板の表面にＭＯＳトランジスタのゲート
酸化膜として有用な膜厚１〜３０ｎｍの均一な品質を有
する半導体酸化膜を制御性よく形成することができ、こ
の半導体酸化膜は界面準位密度、固定電荷密度の低い界
面特性に優れたものとなるので、高性能なＭＯＳトラン
ジスタ等の半導体装置を実現することができる。
【００１７】また、前記本発明の半導体装置の第２の製
造方法においては、過塩素酸を含む気体が蒸気であるの
が好ましい。この場合には、さらにオゾンを添加しても
よい。
造方法においては、過塩素酸を含む気体が蒸気であるの
が好ましい。この場合には、さらにオゾンを添加しても
よい。
【００１８】また、前記本発明の半導体装置の第２の製
造方法においては、半導体基板の加熱温度が１７０℃以
上５００℃以下であるのが好ましい。また、前記本発明
の半導体装置の第２の製造方法においては、過塩素酸を
含む気体中の過塩素酸の濃度が１０vol.％以上であるの
が好ましい。
造方法においては、半導体基板の加熱温度が１７０℃以
上５００℃以下であるのが好ましい。また、前記本発明
の半導体装置の第２の製造方法においては、過塩素酸を
含む気体中の過塩素酸の濃度が１０vol.％以上であるの
が好ましい。
【００１９】また、前記本発明の半導体装置の第２の製
造方法においては、半導体基板が単結晶シリコン、多結
晶シリコン、非晶質シリコン、砒化ガリウム、燐化イン
ジウム、シリコンゲルマニウムカーバイド及びシリコン
ゲルマニウムからなる群から選ばれる少なくとも１つの
材料からなるのが好ましい。
造方法においては、半導体基板が単結晶シリコン、多結
晶シリコン、非晶質シリコン、砒化ガリウム、燐化イン
ジウム、シリコンゲルマニウムカーバイド及びシリコン
ゲルマニウムからなる群から選ばれる少なくとも１つの
材料からなるのが好ましい。
【００２０】
【発明の実施の形態】以下、実施の形態を用いて本発明
をさらに具体的に説明する。 〈第１の実施の形態〉まず、本発明により半導体酸化膜
を形成する第１の実施の形態を図１を用いて説明する。
本実施の形態においては、半導体基板として単結晶シリ
コン基板を用いた場合を例に挙げて、ＭＯＳ容量を形成
する場合について説明する。
をさらに具体的に説明する。 〈第１の実施の形態〉まず、本発明により半導体酸化膜
を形成する第１の実施の形態を図１を用いて説明する。
本実施の形態においては、半導体基板として単結晶シリ
コン基板を用いた場合を例に挙げて、ＭＯＳ容量を形成
する場合について説明する。
【００２１】まず、図１（ａ）に示すように、シリコン
基板１上に、素子分離領域２と、素子を形成する領域で
ある活性領域４を形成した。素子分離領域２としては、
ＬＯＣＯＳ（Local oxidation of Silicon）構造の酸化
膜を１０００℃の水蒸気酸化により５００ｎｍの膜厚で
形成した。活性領域４の表面には、自然酸化膜９として
膜厚約１．２ｎｍのＳｉＯ2 膜が存在している。シリコ
ン基板１としては、引き上げ法（ＣＺ法）によって作製
したｐ型導電性（１００）面方位、比抵抗１０〜１５Ω
ｃｍの単結晶シリコン基板を用い、素子分離領域２のチ
ャネルストッパーとしてホウ素を２×１０13ｃｍ-3（at
om）の濃度が得られるように公知のイオン注入法により
５０ｋｅＶの加速エネルギーで注入している。
基板１上に、素子分離領域２と、素子を形成する領域で
ある活性領域４を形成した。素子分離領域２としては、
ＬＯＣＯＳ（Local oxidation of Silicon）構造の酸化
膜を１０００℃の水蒸気酸化により５００ｎｍの膜厚で
形成した。活性領域４の表面には、自然酸化膜９として
膜厚約１．２ｎｍのＳｉＯ2 膜が存在している。シリコ
ン基板１としては、引き上げ法（ＣＺ法）によって作製
したｐ型導電性（１００）面方位、比抵抗１０〜１５Ω
ｃｍの単結晶シリコン基板を用い、素子分離領域２のチ
ャネルストッパーとしてホウ素を２×１０13ｃｍ-3（at
om）の濃度が得られるように公知のイオン注入法により
５０ｋｅＶの加速エネルギーで注入している。
【００２２】次に、図１（ａ）、（ｂ）に示すように、
公知のＲＣＡ洗浄法（W.Kern,D.A.Plutien:RCAレビュー
３１、１８７ページ、１９７０年）法によってシリコ
ン基板１の表面を洗浄した後、このシリコン基板１を濃
度０．５vol.％のフッ化水素酸（ＨＦ）水溶液に５分間
浸漬し、活性領域４上の不純物及び自然酸化膜９を除去
した。
公知のＲＣＡ洗浄法（W.Kern,D.A.Plutien:RCAレビュー
３１、１８７ページ、１９７０年）法によってシリコ
ン基板１の表面を洗浄した後、このシリコン基板１を濃
度０．５vol.％のフッ化水素酸（ＨＦ）水溶液に５分間
浸漬し、活性領域４上の不純物及び自然酸化膜９を除去
した。
【００２３】次に、図１（ｃ）に示すように、シリコン
基板１を超純水で５分間リンス（洗浄）した後、２０３
℃に加熱した濃度７２．４vol.％の過塩素酸（ＨＣｌＯ
4 ）水溶液８に３７分間浸漬することにより、シリコン
基板１の表面にシリコン酸化膜５を形成した。このよう
な濃度７２．４vol.％の過塩素酸水溶液８を用いて酸化
を行う場合には、過塩素酸水溶液８の温度を、この過塩
素酸水溶液８の沸点である２０３℃に近い温度、具体的
には、１９５〜２０３℃に保持するのが望ましい。１９
５℃以下では過塩素酸による半導体酸化膜の成長レート
が低くなるからである。
基板１を超純水で５分間リンス（洗浄）した後、２０３
℃に加熱した濃度７２．４vol.％の過塩素酸（ＨＣｌＯ
4 ）水溶液８に３７分間浸漬することにより、シリコン
基板１の表面にシリコン酸化膜５を形成した。このよう
な濃度７２．４vol.％の過塩素酸水溶液８を用いて酸化
を行う場合には、過塩素酸水溶液８の温度を、この過塩
素酸水溶液８の沸点である２０３℃に近い温度、具体的
には、１９５〜２０３℃に保持するのが望ましい。１９
５℃以下では過塩素酸による半導体酸化膜の成長レート
が低くなるからである。
【００２４】次に、電極を形成するために、スパッタ法
によりアルミニウム６を１μｍの膜厚で堆積し（図１
（ｄ））、公知のフォトリソグラフィー技術によりゲー
ト電極をパターンニングした後、公知のドライエッチン
グ技術によりアルミニウム６をエッチングしてゲート電
極７を形成した（図１（ｅ））。以上の工程により、Ｍ
ＯＳ容量を作製した。
によりアルミニウム６を１μｍの膜厚で堆積し（図１
（ｄ））、公知のフォトリソグラフィー技術によりゲー
ト電極をパターンニングした後、公知のドライエッチン
グ技術によりアルミニウム６をエッチングしてゲート電
極７を形成した（図１（ｅ））。以上の工程により、Ｍ
ＯＳ容量を作製した。
【００２５】図２に、洗浄を行い、自然酸化膜を除去し
たシリコン基板を、２０３℃に加熱した濃度７２．４vo
l.％の過塩素酸水溶液中に４０分間浸漬した後に観測し
たＸ線光電子スペクトルを示す。Ｘ線光電子スペクトル
はＶＧ社製ＥＳＣＡＬＡＢ２２０ｉ−ＸＬを用いて測定
した。この際、Ｘ線源としては、エネルギーが１４８７
ｅＶのＡｌのＫα線を用いた。光電子は表面垂直方向で
観測した。図２中、ピーク（１）はシリコン基板のＳｉ
の２ｐ軌道からの光電子によるものであり、ピーク
（２）はシリコン酸化膜のＳｉの２ｐ軌道からの光電子
によるものである。ピーク（２）とピーク（１）の面積
強度の比から酸化膜の膜厚を計算したところ、８．０ｎ
ｍであった。ここでは、Ｓｉの２ｐ軌道からの光電子の
シリコン酸化膜中の平均自由行程として３．５ｎｍを用
い、シリコン基板中の平均自由行程として２．６ｎｍを
用いた。また、エリプソナーターを用いても、酸化膜の
膜厚は８．０ｎｍと見積もられた。
たシリコン基板を、２０３℃に加熱した濃度７２．４vo
l.％の過塩素酸水溶液中に４０分間浸漬した後に観測し
たＸ線光電子スペクトルを示す。Ｘ線光電子スペクトル
はＶＧ社製ＥＳＣＡＬＡＢ２２０ｉ−ＸＬを用いて測定
した。この際、Ｘ線源としては、エネルギーが１４８７
ｅＶのＡｌのＫα線を用いた。光電子は表面垂直方向で
観測した。図２中、ピーク（１）はシリコン基板のＳｉ
の２ｐ軌道からの光電子によるものであり、ピーク
（２）はシリコン酸化膜のＳｉの２ｐ軌道からの光電子
によるものである。ピーク（２）とピーク（１）の面積
強度の比から酸化膜の膜厚を計算したところ、８．０ｎ
ｍであった。ここでは、Ｓｉの２ｐ軌道からの光電子の
シリコン酸化膜中の平均自由行程として３．５ｎｍを用
い、シリコン基板中の平均自由行程として２．６ｎｍを
用いた。また、エリプソナーターを用いても、酸化膜の
膜厚は８．０ｎｍと見積もられた。
【００２６】以上のように、本実施の形態によれば、過
塩素酸水溶液を用いてシリコン基板の表面を酸化するこ
とにより、２００℃程度の低温で８ｎｍ以上のシリコン
酸化膜を形成することが可能であることが確認された。
塩素酸水溶液を用いてシリコン基板の表面を酸化するこ
とにより、２００℃程度の低温で８ｎｍ以上のシリコン
酸化膜を形成することが可能であることが確認された。
【００２７】また、このように過塩素酸水溶液を用いる
ことにより、酸化膜中の金属不純物の含有量が極めて少
なくなるため、界面準位密度、固定電荷密度の低い界面
特性に優れたシリコン酸化膜を形成することができた。
ことにより、酸化膜中の金属不純物の含有量が極めて少
なくなるため、界面準位密度、固定電荷密度の低い界面
特性に優れたシリコン酸化膜を形成することができた。
【００２８】図３は、シリコン酸化膜の膜厚を、２０３
℃に加熱した濃度７２．４vol.％の過塩素酸水溶液に浸
漬する時間に対してプロットしたものである。洗浄を行
い、濃度１．０vol.％のフッ化水素酸（ＨＦ）水溶液に
よって自然酸化膜を除去したシリコン基板を、２０３℃
に加熱した濃度７２．４vol.％の過塩素酸水溶液に浸漬
し、その後に観測したＸ線光電子スペクトルからシリコ
ン酸化膜の膜厚を求めた。図３に示すように、膜厚２．
５ｎｍ以上では、シリコン酸化膜の膜厚は時間とともに
直線的に増加しており、過塩素酸水溶液中への浸漬時間
を調整することにより、シリコン酸化膜の膜厚の制御を
簡単に行うことができることが分かる。
℃に加熱した濃度７２．４vol.％の過塩素酸水溶液に浸
漬する時間に対してプロットしたものである。洗浄を行
い、濃度１．０vol.％のフッ化水素酸（ＨＦ）水溶液に
よって自然酸化膜を除去したシリコン基板を、２０３℃
に加熱した濃度７２．４vol.％の過塩素酸水溶液に浸漬
し、その後に観測したＸ線光電子スペクトルからシリコ
ン酸化膜の膜厚を求めた。図３に示すように、膜厚２．
５ｎｍ以上では、シリコン酸化膜の膜厚は時間とともに
直線的に増加しており、過塩素酸水溶液中への浸漬時間
を調整することにより、シリコン酸化膜の膜厚の制御を
簡単に行うことができることが分かる。
【００２９】尚、本実施の形態においては、濃度７２．
４vol.％の過塩素酸水溶液を用いた場合を例に挙げて説
明したが、必ずしもこの濃度の過塩素酸溶液に限定され
るものではなく、過塩素酸の濃度が１０vol.％以上であ
れば、所期の目的を達成することができる。
４vol.％の過塩素酸水溶液を用いた場合を例に挙げて説
明したが、必ずしもこの濃度の過塩素酸溶液に限定され
るものではなく、過塩素酸の濃度が１０vol.％以上であ
れば、所期の目的を達成することができる。
【００３０】また、本実施の形態においては、シリコン
酸化膜５を形成するために、過塩素酸溶液８を用いてい
るが、過塩素酸は必ずしも溶液に限定されるものではな
く、気体の過塩素酸と半導体を反応させることによって
も同様の半導体酸化膜を形成することができる。
酸化膜５を形成するために、過塩素酸溶液８を用いてい
るが、過塩素酸は必ずしも溶液に限定されるものではな
く、気体の過塩素酸と半導体を反応させることによって
も同様の半導体酸化膜を形成することができる。
【００３１】以下に、過塩素酸を含む気体と半導体を反
応させることによって半導体酸化膜を形成する場合につ
いて説明する。 〈第２の実施の形態〉図４は本発明の第２の実施の形態
における酸化膜の形成装置を示す概略図である。図４に
示すように、サファイア（Ａｌ2 Ｏ3 ）によって構成さ
れた容積１０００ｃｍ3 の横長のチャンバー１０１内に
は、半導体基板１０２が水平状態で支持されている。チ
ャンバー１０１の外側の上部及び下部にはハロゲンラン
プ１０３が設けられており、このハロゲンランプ１０３
によって半導体基板１０２を上下方向から加熱すること
ができるようにされている。この酸化膜形成装置におい
ては、チャンバー１０１の左端から、酸化膜を形成する
前に半導体基板１０２の表面の自然酸化膜を除去するた
めの無水ＨＦガス１０４、オゾンガス１０５及び過塩素
酸の蒸気１０６を導入することができるようにされてい
る。これらのガスは、チャンバー１０１内の半導体基板
１０２の表面で反応した後、チャンバー１０１の右端の
排気ポート１０７から排気される。実際の装置には、半
導体基板搬送機構や、制御部、電源部などが備わってい
るが、本実施の形態においては、実際にプロセスを行う
チャンバー付近のみを示している。
応させることによって半導体酸化膜を形成する場合につ
いて説明する。 〈第２の実施の形態〉図４は本発明の第２の実施の形態
における酸化膜の形成装置を示す概略図である。図４に
示すように、サファイア（Ａｌ2 Ｏ3 ）によって構成さ
れた容積１０００ｃｍ3 の横長のチャンバー１０１内に
は、半導体基板１０２が水平状態で支持されている。チ
ャンバー１０１の外側の上部及び下部にはハロゲンラン
プ１０３が設けられており、このハロゲンランプ１０３
によって半導体基板１０２を上下方向から加熱すること
ができるようにされている。この酸化膜形成装置におい
ては、チャンバー１０１の左端から、酸化膜を形成する
前に半導体基板１０２の表面の自然酸化膜を除去するた
めの無水ＨＦガス１０４、オゾンガス１０５及び過塩素
酸の蒸気１０６を導入することができるようにされてい
る。これらのガスは、チャンバー１０１内の半導体基板
１０２の表面で反応した後、チャンバー１０１の右端の
排気ポート１０７から排気される。実際の装置には、半
導体基板搬送機構や、制御部、電源部などが備わってい
るが、本実施の形態においては、実際にプロセスを行う
チャンバー付近のみを示している。
【００３２】次に、上記の構成を備えた酸化膜の形成装
置を用いて、酸化膜を形成する場合について説明する。
この場合、半導体基板１０２として２００ｍｍ径の単結
晶シリコン基板を用いた。また、チャンバー１０１内の
圧力は１００Ｔｏｒｒに設定されている。
置を用いて、酸化膜を形成する場合について説明する。
この場合、半導体基板１０２として２００ｍｍ径の単結
晶シリコン基板を用いた。また、チャンバー１０１内の
圧力は１００Ｔｏｒｒに設定されている。
【００３３】まず、半導体基板（単結晶シリコン基板）
１０２をチャンバー１０１内の所定の位置に配置した
後、半導体基板（単結晶シリコン基板）１０２の表面の
自然酸化膜を除去するために、チャンバー１０１内に無
水ＨＦガス１０４を約５秒間にわたって５０ｃｃ／秒の
流量で導入した。これにより、半導体基板（単結晶シリ
コン基板）１０２の表面の自然酸化膜が完全に除去さ
れ、清浄なシリコン表面が露出した。次に、過塩素酸の
蒸気１０６を２００ｃｃ／秒の流量でチャンバー１０１
内に導入しながら、ハロゲンランプ１０３によって半導
体基板（単結晶シリコン基板）１０２の表面温度が３０
０℃となるように加熱した。この状態で１８０秒間加熱
したところ、半導体基板（単結晶シリコン基板）１０２
の表面に膜厚６ｎｍのシリコン酸化膜が形成された。こ
の場合、過塩素酸の蒸気１０６に加え、オゾンガス１０
５を導入することによってもシリコン酸化膜を効率良く
形成することができる。
１０２をチャンバー１０１内の所定の位置に配置した
後、半導体基板（単結晶シリコン基板）１０２の表面の
自然酸化膜を除去するために、チャンバー１０１内に無
水ＨＦガス１０４を約５秒間にわたって５０ｃｃ／秒の
流量で導入した。これにより、半導体基板（単結晶シリ
コン基板）１０２の表面の自然酸化膜が完全に除去さ
れ、清浄なシリコン表面が露出した。次に、過塩素酸の
蒸気１０６を２００ｃｃ／秒の流量でチャンバー１０１
内に導入しながら、ハロゲンランプ１０３によって半導
体基板（単結晶シリコン基板）１０２の表面温度が３０
０℃となるように加熱した。この状態で１８０秒間加熱
したところ、半導体基板（単結晶シリコン基板）１０２
の表面に膜厚６ｎｍのシリコン酸化膜が形成された。こ
の場合、過塩素酸の蒸気１０６に加え、オゾンガス１０
５を導入することによってもシリコン酸化膜を効率良く
形成することができる。
【００３４】本実施の形態においても、チャンバー１０
１内に導入する過塩素酸の蒸気１０６の量（過塩素酸の
蒸気１０６への暴露時間）を調整することにより、シリ
コン酸化膜の膜厚の制御を簡単に行うことができる。
１内に導入する過塩素酸の蒸気１０６の量（過塩素酸の
蒸気１０６への暴露時間）を調整することにより、シリ
コン酸化膜の膜厚の制御を簡単に行うことができる。
【００３５】以上のようにして半導体基板（単結晶シリ
コン基板）１０２の表面にシリコン酸化膜を形成した後
は、上記第１の実施の形態の図１に示すＭＯＳ容量の作
製フローに従ってＭＯＳデバイスを作製することができ
る。
コン基板）１０２の表面にシリコン酸化膜を形成した後
は、上記第１の実施の形態の図１に示すＭＯＳ容量の作
製フローに従ってＭＯＳデバイスを作製することができ
る。
【００３６】尚、本実施の形態においては、過塩素酸の
蒸気を用いた場合を例に挙げて説明したが、過塩素酸の
濃度が１０vol.％以上であれば、所期の目的を達成する
ことができる。この場合、過塩素酸のほかに、オゾンガ
スが含まれていてもよい。
蒸気を用いた場合を例に挙げて説明したが、過塩素酸の
濃度が１０vol.％以上であれば、所期の目的を達成する
ことができる。この場合、過塩素酸のほかに、オゾンガ
スが含まれていてもよい。
【００３７】また、本実施の形態においては、半導体基
板の加熱温度を３００℃に設定しているが、必ずしもこ
の温度に限定されるものではなく、半導体基板の加熱温
度は１７０℃以上５００℃以下であればよい。
板の加熱温度を３００℃に設定しているが、必ずしもこ
の温度に限定されるものではなく、半導体基板の加熱温
度は１７０℃以上５００℃以下であればよい。
【００３８】また、本実施の形態においては、ガスを半
導体基板１０２の面に平行に導入しているが、必ずしも
この構成に限定されるものではなく、シャワーヘッドな
どを用いてもよい。
導体基板１０２の面に平行に導入しているが、必ずしも
この構成に限定されるものではなく、シャワーヘッドな
どを用いてもよい。
【００３９】また、本実施の形態においては、ハロゲン
ランプ１０３によって半導体基板１０２の表面を加熱し
ているが、必ずしもこの構成に限定されるものではな
く、抵抗加熱を用いることも可能である。
ランプ１０３によって半導体基板１０２の表面を加熱し
ているが、必ずしもこの構成に限定されるものではな
く、抵抗加熱を用いることも可能である。
【００４０】また、上記第１及び第２の実施の形態にお
いては、半導体基板として単結晶シリコン基板を用いた
場合を例に挙げて説明したが、必ずしも単結晶シリコン
基板に限定されるものではなく、多結晶シリコン、非晶
質シリコン、砒化ガリウム、燐化インジウム、シリコン
ゲルマニウム、シリコンゲルマニウムカーバイドなど他
の半導体からなる基板に適用することもできる。
いては、半導体基板として単結晶シリコン基板を用いた
場合を例に挙げて説明したが、必ずしも単結晶シリコン
基板に限定されるものではなく、多結晶シリコン、非晶
質シリコン、砒化ガリウム、燐化インジウム、シリコン
ゲルマニウム、シリコンゲルマニウムカーバイドなど他
の半導体からなる基板に適用することもできる。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
過塩素酸を用いることにより５００℃以下の低温で、界
面特性に優れた高品質の安価な酸化膜を半導体表面に形
成することができ、これらの酸化膜をゲート酸化膜とし
て用いることにより高性能なＭＯＳデバイスを実現する
ことができる。
過塩素酸を用いることにより５００℃以下の低温で、界
面特性に優れた高品質の安価な酸化膜を半導体表面に形
成することができ、これらの酸化膜をゲート酸化膜とし
て用いることにより高性能なＭＯＳデバイスを実現する
ことができる。
【図１】本発明の第１の実施の形態における半導体表面
の酸化膜の形成方法を用いてＭＯＳ容量を形成する場合
のプロセス図であり、（ａ）はシリコン基板上に素子分
離領域と活性領域を形成する工程、（ｂ）はシリコン表
面の自然酸化膜を除去する工程、（ｃ）はシリコン基板
を過塩素酸を含む溶液に浸漬して酸化膜を形成する工
程、（ｄ）は電極膜を形成する工程、（ｅ）はゲート電
極を形成する工程をそれぞれ示している。
の酸化膜の形成方法を用いてＭＯＳ容量を形成する場合
のプロセス図であり、（ａ）はシリコン基板上に素子分
離領域と活性領域を形成する工程、（ｂ）はシリコン表
面の自然酸化膜を除去する工程、（ｃ）はシリコン基板
を過塩素酸を含む溶液に浸漬して酸化膜を形成する工
程、（ｄ）は電極膜を形成する工程、（ｅ）はゲート電
極を形成する工程をそれぞれ示している。
【図２】本発明の第１の実施の形態において２０３℃に
加熱した濃度７２．４vol.％の過塩素酸水溶液中にシリ
コン基板を４０分間浸漬した後に測定したＸ線光電子ス
ペクトルである。
加熱した濃度７２．４vol.％の過塩素酸水溶液中にシリ
コン基板を４０分間浸漬した後に測定したＸ線光電子ス
ペクトルである。
【図３】本発明の第１の実施の形態において２０３℃及
び１９５℃に加熱した濃度７２．４vol.％の過塩素酸水
溶液中にシリコン基板を浸漬した場合の浸漬時間とシリ
コン酸化膜の膜厚との関係を示す図である。
び１９５℃に加熱した濃度７２．４vol.％の過塩素酸水
溶液中にシリコン基板を浸漬した場合の浸漬時間とシリ
コン酸化膜の膜厚との関係を示す図である。
【図４】本発明の第２の実施の形態における酸化膜の形
成装置を示す概略図である。
成装置を示す概略図である。
１ シリコン基板（半導体基板） ２ 素子分離領域 ３ 清浄なシリコン表面 ４ 活性領域 ５ シリコン酸化膜 ６ アルミニウム ７ ゲート電極 ８ 過塩素酸水溶液 ９ 自然酸化膜 １０１ チャンバー １０２ 半導体基板（単結晶シリコン基板） １０３ ハロゲンランプ １０４ 無水ＨＦガス導入ライン １０５ オゾンガス導入ライン １０６ 過塩素酸蒸気導入ライン １０７ 排気ポート
Claims (10)
- 【請求項１】 半導体基板を、加熱した過塩素酸を含む
溶液中に浸漬することにより、前記半導体基板の表面に
半導体酸化膜を形成する半導体表面の酸化膜の形成方
法。 - 【請求項２】 半導体基板を加熱しながら、前記半導体
基板を過塩素酸を含む気体に暴露することにより、前記
半導体基板の表面に半導体酸化膜を形成する半導体表面
の酸化膜の形成方法。 - 【請求項３】 半導体基板を加熱した過塩素酸を含む溶
液中に浸漬することによって前記半導体基板の表面に半
導体酸化膜を形成し、前記半導体酸化膜上に導電層を形
成する半導体装置の製造方法。 - 【請求項４】 半導体基板を加熱しながら、前記半導体
基板を過塩素酸を含む気体に暴露することによって前記
半導体基板の表面に半導体酸化膜を形成し、前記半導体
酸化膜上に導電層を形成する半導体装置の製造方法。 - 【請求項５】 過塩素酸を含む溶液の温度が１７０℃以
上で、かつ、前記過塩素酸を含む溶液の沸点以下である
請求項１に記載の半導体表面の酸化膜の形成方法又は請
求項３に記載の半導体装置の製造方法。 - 【請求項６】 過塩素酸を含む溶液中の過塩素酸の濃度
が１０vol.％以上である請求項１に記載の半導体表面の
酸化膜の形成方法又は請求項３に記載の半導体装置の製
造方法。 - 【請求項７】 過塩素酸を含む気体が蒸気である請求項
２に記載の半導体表面の酸化膜の形成方法又は請求項４
に記載の半導体装置の製造方法。 - 【請求項８】 半導体基板の加熱温度が１７０℃以上５
００℃以下である請求項２に記載の半導体表面の酸化膜
の形成方法又は請求項１１に記載の半導体装置の製造方
法。 - 【請求項９】 過塩素酸を含む気体中の過塩素酸の濃度
が１０vol.％以上である請求項２に記載の半導体表面の
酸化膜の形成方法又は請求項４に記載の半導体装置の製
造方法。 - 【請求項１０】 半導体基板が単結晶シリコン、多結晶
シリコン、非晶質シリコン、砒化ガリウム、燐化インジ
ウム、シリコンゲルマニウムカーバイド及びシリコンゲ
ルマニウムからなる群から選ばれる少なくとも１つの材
料からなる請求項１もしくは２に記載の半導体表面の酸
化膜の形成方法又は請求項３もしくは４に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02406897A JP3571160B2 (ja) | 1997-02-06 | 1997-02-06 | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02406897A JP3571160B2 (ja) | 1997-02-06 | 1997-02-06 | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004146666A Division JP4027913B2 (ja) | 2004-05-17 | 2004-05-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223629A true JPH10223629A (ja) | 1998-08-21 |
| JP3571160B2 JP3571160B2 (ja) | 2004-09-29 |
Family
ID=12128129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02406897A Expired - Lifetime JP3571160B2 (ja) | 1997-02-06 | 1997-02-06 | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3571160B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003100844A1 (fr) * | 2002-05-24 | 2003-12-04 | Japan Science And Technology Agency | Procede de formation d'un film de dioxyde de silicium sur un substrat de silicium, procede de formation d'un film d'oxyde sur un substrat semi-conducteur, et procede de production d'un dispositif a semi-conducteurs |
| US7098154B2 (en) | 2003-04-08 | 2006-08-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device and semiconductor device |
| JP2008053581A (ja) * | 2006-08-28 | 2008-03-06 | Osaka Univ | 酸化物の形成方法 |
| US7595230B2 (en) | 2004-02-16 | 2009-09-29 | Sharp Kabushiki Kaisha | Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device |
| US8373461B2 (en) | 2010-05-19 | 2013-02-12 | Advantest Corporation | PLL frequency synthesizer |
-
1997
- 1997-02-06 JP JP02406897A patent/JP3571160B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003100844A1 (fr) * | 2002-05-24 | 2003-12-04 | Japan Science And Technology Agency | Procede de formation d'un film de dioxyde de silicium sur un substrat de silicium, procede de formation d'un film d'oxyde sur un substrat semi-conducteur, et procede de production d'un dispositif a semi-conducteurs |
| US7157383B2 (en) | 2002-05-24 | 2007-01-02 | Japan Science And Technology Agency | Method for forming silicon dioxide film on silicon substrate, method for forming oxide film on semiconductor substrate, and method for producing semiconductor device |
| US7098154B2 (en) | 2003-04-08 | 2006-08-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device and semiconductor device |
| US7595230B2 (en) | 2004-02-16 | 2009-09-29 | Sharp Kabushiki Kaisha | Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device |
| US8039403B2 (en) | 2004-02-16 | 2011-10-18 | Sharp Kabushiki Kaisha | Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device |
| JP2008053581A (ja) * | 2006-08-28 | 2008-03-06 | Osaka Univ | 酸化物の形成方法 |
| US8373461B2 (en) | 2010-05-19 | 2013-02-12 | Advantest Corporation | PLL frequency synthesizer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3571160B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US6432779B1 (en) | Selective removal of a metal oxide dielectric | |
| EP0886308B1 (en) | Plasma nitridation of a silicon oxide film | |
| US6300202B1 (en) | Selective removal of a metal oxide dielectric | |
| JPH11233449A (ja) | 半導体基板の製造方法 | |
| JP2004047935A (ja) | シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法 | |
| JPH0718011B2 (ja) | ＳｉＯ２の付着方法 | |
| JP3149910B2 (ja) | 半導体装置の製造方法 | |
| JP3571160B2 (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| JP2002510437A (ja) | 半導体装置のゲート酸化膜層の窒化方法および得られる装置 | |
| JP3589801B2 (ja) | 半導体基板表面の酸化膜の形成方法 | |
| JP2002057154A (ja) | 半導体装置の製造方法 | |
| TW586227B (en) | Manufacture of bipolar transistors including silicon-germanium/silicon heterojunction | |
| JP3533377B2 (ja) | 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| JP3917282B2 (ja) | 半導体基板表面の絶縁膜の形成方法 | |
| JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
| JP4027913B2 (ja) | 半導体装置の製造方法 | |
| US6800538B2 (en) | Semiconductor device fabrication method and semiconductor fabrication control method | |
| CN114023633A (zh) | 碳化硅器件的栅氧化层的制备方法与碳化硅器件 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JPH0629235A (ja) | 半導体装置の製造方法 | |
| JPH11297689A (ja) | シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 | |
| US5877073A (en) | Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide | |
| JPH06244174A (ja) | 絶縁酸化膜の形成方法 | |
| JP2004088078A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040301 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040319 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |