JP4027913B2

JP4027913B2 - 半導体装置の製造方法

Info

Publication number: JP4027913B2
Application number: JP2004146666A
Authority: JP
Inventors: 光小林; 健司米田; 雅祥西山
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-05-17
Filing date: 2004-05-17
Publication date: 2007-12-26
Anticipated expiration: 2017-02-06
Also published as: JP2004289171A

Description

本発明は、半導体集積回路などに用いられる金属−酸化膜−半導体デバイス、すなわち、ＭＯＳ(metal oxide semiconductor)デバイス、とりわけＭＯＳトランジスタ及びＭＯＳ容量の極薄ゲート酸化膜及び容量酸化膜などに応用することのできる半導体装置の製造方法に関する。

半導体デバイス、とりわけＭＯＳトランジスタ、ＭＯＳ容量のゲート酸化膜及び容量酸化膜としては、シリコンデバイスの場合、通常二酸化シリコン膜（以下「酸化膜」という。）が用いられている。これらの酸化膜には、高い絶縁破壊耐圧、高い絶縁破壊電荷量、低い固定電荷密度、低い可動イオン密度、低い界面準位密度が要求される。そのため、ウェーハの洗浄は非常に重要な工程の一つである。一方、デバイスの微細化、高集積化に伴い、ゲート酸化膜や容量酸化膜は薄膜化しており、例えば、０．１μｍ以下のデザインルールでは４ｎｍ以下の極薄ゲート酸化膜が要求される。従来、ＭＯＳトランジスタのゲート酸化膜は、６００℃以上の高温で、半導体基板を乾燥酸素や水蒸気などの酸化性雰囲気に暴露することによって形成されていた（例えば、非特許文献１参照）。

また、熱酸化以外に、モノシランやジクロロシランを４００〜９００℃で熱分解させ、酸素と反応させることにより、基板表面に酸化膜を堆積させる化学的気相成長法（ＣＶＤ法）なども用いられていた。また、低温で酸化膜を成長させる方法としては、酸化性の強い硝酸などの薬液中に半導体基板を浸漬し、化学的な酸化膜を形成する方法や、陽極酸化によって酸化膜を形成する方法がある。しかし、化学的な酸化膜を形成する方法では、成長できる膜厚範囲が限られ、一定以上の厚い膜厚を有する酸化膜を形成することができないという問題点があった。また、陽極酸化によって酸化膜を形成する方法では、膜厚の成長範囲は比較的広いものの、界面特性や絶縁破壊特性などの電気特性の十分な酸化膜を形成することができないという問題点がある。このほかにも、低温で酸化膜を形成する方法として、紫外線を照射しながら熱酸化を行う方法や、プラズマ中で酸化を行う方法がある。しかし、いずれの方法を用いた場合にも、薄い高品質の酸化膜を制御性良く、かつ再現性良く形成するのは困難な状況にある。
ＶＬＳＩテクノロジー（ＶＬＳＩＴｅｃｈｎｏｌｏｇｙ）、Ｓ．Ｍ．Ｓｚｅ編集、１９８４年、１３１〜１６８ページ

しかし、従来の比較的高温の熱酸化では、４ｎｍ以下の酸化膜を形成する際の膜厚の制御性に欠けるという問題点があった。また、膜厚の制御性を向上させるために低温での酸化を行うと、形成された酸化膜の膜質の点で、界面準位密度が高いこと、及び固定電荷密度が高いことなどの問題点があった。また、化学的気相成長法によって堆積した酸化膜も、膜厚制御性及び膜質の点で同様の問題をかかえている。特に、界面準位密度の発生は、ＭＯＳトランジスタのホットキャリア特性を劣化させるのみならず、トランジスタの閾値電圧の不安定性、キャリア移動度の低下など、特に微細デバイスでは致命的な問題を引き起こす。さらに、素子の微細化により、熱処理工程の熱処理量の低減も要求されている。しかし、４００℃以下の低温で熱酸化膜を形成しようとすると、上記の膜質の問題以外にも、酸化膜の成長レートが著しく低く、ゲート酸化膜として利用できる膜厚を実現することは困難であった。

本発明は、従来技術における前記課題を解決するためになされたものであり、高温加熱を用いることなく、半導体基板の表面に高品質の酸化膜を制御性良く形成することのできる半導体装置の製造方法を提供することを目的とする。

前記目的を達成するため、本発明に係る半導体装置の第１の製造方法は、半導体基板を、加熱した濃度１０〜７２．４vol.％の過塩素酸を含む溶液中に浸漬することにより、前記半導体基板の半導体表面にゲート酸化膜となる半導体酸化膜を形成し、前記半導体酸化膜上にゲート電極となる導電層を形成することを特徴とする。この半導体装置の第１の製造方法によれば、高温加熱を用いることなく、半導体基板の半導体表面にＭＯＳトランジスタのゲート酸化膜として有用な膜厚１〜３０ｎｍの半導体酸化膜を制御性良く形成することができ、この半導体酸化膜は界面準位密度、固定電荷密度の低い界面特性に優れたものとなるので、高性能なＭＯＳトランジスタ等の半導体装置を実現することができる。

また、前記本発明の半導体装置の第１の製造方法においては、半導体基板が単結晶シリコン、多結晶シリコン、非晶質シリコン、砒化ガリウム、燐化インジウム、シリコンゲルマニウムカーバイド及びシリコンゲルマニウムからなる群から選ばれる少なくとも１つの材料からなるのが好ましい。半導体基板として応用範囲が広いからである。

また、本発明に係る半導体装置の第２の製造方法は、半導体基板を加熱しながら、前記半導体基板を、濃度１０vol.％以上の過塩素酸を含む蒸気に暴露することにより、前記半導体基板の半導体表面にゲート酸化膜となる半導体酸化膜を形成し、前記半導体酸化膜上にゲート電極となる導電層を形成することを特徴とする。この半導体装置の第２の製造方法によれば、高温加熱を用いることなく、半導体基板の半導体表面にＭＯＳトランジスタのゲート酸化膜として有用な膜厚１〜３０ｎｍの均一な品質を有する半導体酸化膜を制御性良く形成することができ、この半導体酸化膜は界面準位密度、固定電荷密度の低い界面特性に優れたものとなるので、高性能なＭＯＳトランジスタ等の半導体装置を実現することができる。

また、前記本発明の半導体装置の第２の製造方法においては、さらにオゾンを添加してもよい。

また、前記本発明の半導体装置の第２の製造方法においては、半導体基板の加熱温度が１７０℃以上５００℃以下であるのが好ましい。

また、前記本発明の半導体装置の第２の製造方法においては、半導体基板が単結晶シリコン、多結晶シリコン、非晶質シリコン、砒化ガリウム、燐化インジウム、シリコンゲルマニウムカーバイド及びシリコンゲルマニウムからなる群から選ばれる少なくとも１つの材料からなるのが好ましい。

本発明によれば、過塩素酸を用いることにより、５００℃以下の低温で、界面特性に優れた高品質の安価な酸化膜を半導体表面に形成することができ、これらの酸化膜をゲート酸化膜として用いることにより、高性能なＭＯＳデバイスを実現することができる。

以下、実施の形態を用いて本発明をさらに具体的に説明する。

［第１の実施の形態］
まず、本発明により半導体酸化膜を形成する第１の実施の形態を図１を用いて説明する。本実施の形態においては、半導体基板として単結晶シリコン基板を用いた場合を例に挙げて、ＭＯＳ容量を形成する場合について説明する。

まず、図１（ａ）に示すように、シリコン基板１上に、素子分離領域２と、素子を形成する領域である活性領域４を形成した。素子分離領域２としては、ＬＯＣＯＳ（Local oxidation of Silicon）構造の酸化膜を１０００℃の水蒸気酸化により５００ｎｍの膜厚で形成した。活性領域４の表面には、自然酸化膜９として膜厚約１．２ｎｍのＳｉＯ₂ 膜が存在している。シリコン基板１としては、引き上げ法（ＣＺ法）によって作製したｐ型導電性（１００）面方位、比抵抗１０〜１５Ωｃｍの単結晶シリコン基板を用い、素子分離領域２のチャネルストッパーとしてホウ素を２×１０¹³ｃｍ^-3（atom）の濃度が得られるように公知のイオン注入法により５０ｋｅＶの加速エネルギーで注入している。

次に、図１（ａ）、（ｂ）に示すように、公知のＲＣＡ洗浄法（W.Kern,D.A.Poutinen:RCAレビュー３１、１８７ページ、１９７０年）によってシリコン基板１の表面を洗浄した後、このシリコン基板１を濃度０．５vol.％のフッ化水素酸（ＨＦ）水溶液に５分間浸漬し、活性領域４上の不純物及び自然酸化膜９を除去した。

次に、図１（ｃ）に示すように、シリコン基板１を超純水で５分間リンス（洗浄）した後、２０３℃に加熱した濃度７２．４vol.％の過塩素酸（ＨＣｌＯ₄ ）水溶液８に３７分間浸漬することにより、シリコン基板１の表面にシリコン酸化膜５を形成した。このような濃度７２．４vol.％の過塩素酸水溶液８を用いて酸化を行う場合には、過塩素酸水溶液８の温度を、この過塩素酸水溶液８の沸点である２０３℃に近い温度、具体的には、１９５〜２０３℃に保持するのが望ましい。１９５℃以下では過塩素酸による半導体酸化膜の成長レートが低くなるからである。

次に、電極を形成するために、スパッタ法によりアルミニウム６を１μｍの膜厚で堆積し（図１（ｄ））、公知のフォトリソグラフィー技術によりゲート電極をパターンニングした後、公知のドライエッチング技術によりアルミニウム６をエッチングしてゲート電極７を形成した（図１（ｅ））。以上の工程により、ＭＯＳ容量を作製した。

図２に、洗浄を行い、自然酸化膜を除去したシリコン基板を、２０３℃に加熱した濃度７２．４vol.％の過塩素酸水溶液中に４０分間浸漬した後に観測したＸ線光電子スペクトルを示す。Ｘ線光電子スペクトルはＶＧ社製ＥＳＣＡＬＡＢ２２０ｉ−ＸＬを用いて測定した。この際、Ｘ線源としては、エネルギーが１４８７ｅＶのＡｌのＫα線を用いた。光電子は表面垂直方向で観測した。図２中、ピーク（１）はシリコン基板のＳｉの２ｐ軌道からの光電子によるものであり、ピーク（２）はシリコン酸化膜のＳｉの２ｐ軌道からの光電子によるものである。ピーク（２）とピーク（１）の面積強度の比から酸化膜の膜厚を計算したところ、８．０ｎｍであった。ここでは、Ｓｉの２ｐ軌道からの光電子のシリコン酸化膜中の平均自由行程として３．５ｎｍを用い、シリコン基板中の平均自由行程として２．６ｎｍを用いた。また、エリプソメーターを用いても、酸化膜の膜厚は８．０ｎｍと見積もられた。

以上のように、本実施の形態によれば、過塩素酸水溶液を用いてシリコン基板の表面を酸化することにより、２００℃程度の低温で８ｎｍ以上のシリコン酸化膜を形成することが可能であることが確認された。

また、このように過塩素酸水溶液を用いることにより、酸化膜中の金属不純物の含有量が極めて少なくなるため、界面準位密度、固定電荷密度の低い界面特性に優れたシリコン酸化膜を形成することができた。

図３は、シリコン酸化膜の膜厚を、２０３℃に加熱した濃度７２．４vol.％の過塩素酸水溶液に浸漬する時間に対してプロットしたものである。洗浄を行い、濃度１．０vol.％のフッ化水素酸（ＨＦ）水溶液によって自然酸化膜を除去したシリコン基板を、２０３℃に加熱した濃度７２．４vol.％の過塩素酸水溶液に浸漬し、その後に観測したＸ線光電子スペクトルからシリコン酸化膜の膜厚を求めた。図３に示すように、膜厚２．５ｎｍ以上では、シリコン酸化膜の膜厚は時間とともに直線的に増加しており、過塩素酸水溶液中への浸漬時間を調整することにより、シリコン酸化膜の膜厚の制御を簡単に行うことができることが分かる。

尚、本実施の形態においては、濃度７２．４vol.％の過塩素酸水溶液を用いた場合を例に挙げて説明したが、必ずしもこの濃度の過塩素酸溶液に限定されるものではなく、過塩素酸の濃度が１０vol.％以上であれば、所期の目的を達成することができる。

また、本実施の形態においては、シリコン酸化膜５を形成するために、過塩素酸溶液８を用いているが、過塩素酸は必ずしも溶液に限定されるものではなく、気体の過塩素酸と半導体を反応させることによっても同様の半導体酸化膜を形成することができる。

以下に、過塩素酸を含む気体と半導体を反応させることによって半導体酸化膜を形成する場合について説明する。

［第２の実施の形態］
図４は本発明の第２の実施の形態における酸化膜の形成装置を示す概略図である。図４に示すように、サファイア（Ａｌ₂ Ｏ₃ ）によって構成された容積１０００ｃｍ³ の横長のチャンバー１０１内には、半導体基板１０２が水平状態で支持されている。チャンバー１０１の外側の上部及び下部にはハロゲンランプ１０３が設けられており、このハロゲンランプ１０３によって半導体基板１０２を上下方向から加熱することができるようにされている。この酸化膜形成装置においては、チャンバー１０１の左端から、酸化膜を形成する前に半導体基板１０２の表面の自然酸化膜を除去するための無水ＨＦガス１０４、オゾンガス１０５及び過塩素酸の蒸気１０６を導入することができるようにされている。これらのガスは、チャンバー１０１内の半導体基板１０２の表面で反応した後、チャンバー１０１の右端の排気ポート１０７から排気される。実際の装置には、半導体基板搬送機構や、制御部、電源部などが備わっているが、本実施の形態においては、実際にプロセスを行うチャンバー付近のみを示している。

次に、上記の構成を備えた酸化膜の形成装置を用いて、酸化膜を形成する場合について説明する。この場合、半導体基板１０２として２００ｍｍ径の単結晶シリコン基板を用いた。また、チャンバー１０１内の圧力は１００Ｔｏｒｒに設定されている。

まず、半導体基板（単結晶シリコン基板）１０２をチャンバー１０１内の所定の位置に配置した後、半導体基板（単結晶シリコン基板）１０２の表面の自然酸化膜を除去するために、チャンバー１０１内に無水ＨＦガス１０４を約５秒間にわたって５０ｃｃ／秒の流量で導入した。これにより、半導体基板（単結晶シリコン基板）１０２の表面の自然酸化膜が完全に除去され、清浄なシリコン表面が露出した。次に、過塩素酸の蒸気１０６を２００ｃｃ／秒の流量でチャンバー１０１内に導入しながら、ハロゲンランプ１０３によって半導体基板（単結晶シリコン基板）１０２の表面温度が３００℃となるように加熱した。この状態で１８０秒間加熱したところ、半導体基板（単結晶シリコン基板）１０２の表面に膜厚６ｎｍのシリコン酸化膜が形成された。この場合、過塩素酸の蒸気１０６に加え、オゾンガス１０５を導入することによってもシリコン酸化膜を効率良く形成することができる。

本実施の形態においても、チャンバー１０１内に導入する過塩素酸の蒸気１０６の量（過塩素酸の蒸気１０６への暴露時間）を調整することにより、シリコン酸化膜の膜厚の制御を簡単に行うことができる。

以上のようにして半導体基板（単結晶シリコン基板）１０２の表面にシリコン酸化膜を形成した後は、上記第１の実施の形態の図１に示すＭＯＳ容量の作製フローに従ってＭＯＳデバイスを作製することができる。

尚、本実施の形態においては、過塩素酸の蒸気を用いた場合を例に挙げて説明したが、過塩素酸の濃度が１０vol.％以上であれば、所期の目的を達成することができる。この場合、過塩素酸のほかに、オゾンガスが含まれていてもよい。

また、本実施の形態においては、半導体基板の加熱温度を３００℃に設定しているが、必ずしもこの温度に限定されるものではなく、半導体基板の加熱温度は１７０℃以上５００℃以下であればよい。

また、本実施の形態においては、ガスを半導体基板１０２の面に平行に導入しているが、必ずしもこの構成に限定されるものではなく、シャワーヘッドなどを用いてもよい。

また、本実施の形態においては、ハロゲンランプ１０３によって半導体基板１０２の表面を加熱しているが、必ずしもこの構成に限定されるものではなく、抵抗加熱を用いることも可能である。

また、上記第１及び第２の実施の形態においては、半導体基板として単結晶シリコン基板を用いた場合を例に挙げて説明したが、必ずしも単結晶シリコン基板に限定されるものではなく、多結晶シリコン、非晶質シリコン、砒化ガリウム、燐化インジウム、シリコンゲルマニウム、シリコンゲルマニウムカーバイドなど他の半導体からなる基板に適用することもできる。

本発明の第１の実施の形態における半導体表面の酸化膜の形成方法を用いてＭＯＳ容量を形成する場合のプロセス図であり、（ａ）はシリコン基板上に素子分離領域と活性領域を形成する工程、（ｂ）はシリコン表面の自然酸化膜を除去する工程、（ｃ）はシリコン基板を過塩素酸を含む溶液に浸漬して酸化膜を形成する工程、（ｄ）は電極膜を形成する工程、（ｅ）はゲート電極を形成する工程をそれぞれ示している。本発明の第１の実施の形態において２０３℃に加熱した濃度７２．４vol.％の過塩素酸水溶液中にシリコン基板を４０分間浸漬した後に測定したＸ線光電子スペクトルである。本発明の第１の実施の形態において２０３℃及び１９５℃に加熱した濃度７２．４vol.％の過塩素酸水溶液中にシリコン基板を浸漬した場合の浸漬時間とシリコン酸化膜の膜厚との関係を示す図である。本発明の第２の実施の形態における酸化膜の形成装置を示す概略図である。

符号の説明

１シリコン基板（半導体基板）
２素子分離領域
３清浄なシリコン表面
４活性領域
５シリコン酸化膜
６アルミニウム
７ゲート電極
８過塩素酸水溶液
９自然酸化膜
１０１チャンバー
１０２半導体基板（単結晶シリコン基板）
１０３ハロゲンランプ
１０４無水ＨＦガス導入ライン
１０５オゾンガス導入ライン
１０６過塩素酸蒸気導入ライン
１０７排気ポート

Claims

半導体基板を、加熱した濃度１０〜７２．４vol.％の過塩素酸を含む溶液中に浸漬することにより、前記半導体基板の半導体表面にゲート酸化膜となる半導体酸化膜を形成し、前記半導体酸化膜上にゲート電極となる導電層を形成する半導体装置の製造方法。
半導体基板を加熱しながら、前記半導体基板を、濃度１０vol.％以上の過塩素酸を含む蒸気に暴露することにより、前記半導体基板の半導体表面にゲート酸化膜となる半導体酸化膜を形成し、前記半導体酸化膜上にゲート電極となる導電層を形成する半導体装置の製造方法。
半導体基板の加熱温度が１７０℃以上５００℃以下である請求項２に記載の半導体装置の製造方法。
半導体基板が単結晶シリコン、多結晶シリコン、非晶質シリコン、砒化ガリウム、燐化インジウム、シリコンゲルマニウムカーバイド及びシリコンゲルマニウムからなる群から選ばれる少なくとも１つの材料からなる請求項１又は２に記載の半導体装置の製造方法。