JPH1022164A - セラミック電子部品 - Google Patents
セラミック電子部品Info
- Publication number
- JPH1022164A JPH1022164A JP8195547A JP19554796A JPH1022164A JP H1022164 A JPH1022164 A JP H1022164A JP 8195547 A JP8195547 A JP 8195547A JP 19554796 A JP19554796 A JP 19554796A JP H1022164 A JPH1022164 A JP H1022164A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electronic component
- external electrode
- shoulder
- ceramic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 82
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- 239000003985 ceramic capacitor Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】 実装工程でツームストーン現象が発生せず、
信頼性の高い小型のセラミック電子部品を提供すること
を目的とする。 【解決手段】 セラミック素子３の長手方向両端面３ａ
から周囲面３ｃに回り込む外部電極４の肩部４ｂに曲率
半径６０μm以下の丸み（Ｒ）をつけるとともに、外部
電極４の、セラミック素子３の端面３ａに形成された部
分４ａの略中央部に、その周辺部１１との段差が５〜３
５μmの突出部１０を設ける。
信頼性の高い小型のセラミック電子部品を提供すること
を目的とする。 【解決手段】 セラミック素子３の長手方向両端面３ａ
から周囲面３ｃに回り込む外部電極４の肩部４ｂに曲率
半径６０μm以下の丸み（Ｒ）をつけるとともに、外部
電極４の、セラミック素子３の端面３ａに形成された部
分４ａの略中央部に、その周辺部１１との段差が５〜３
５μmの突出部１０を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品に関し、
詳しくは、セラミック素子の長手方向両端面を含む両端
側部分に外部電極が配設された構造を有するセラミック
電子部品に関する。
詳しくは、セラミック素子の長手方向両端面を含む両端
側部分に外部電極が配設された構造を有するセラミック
電子部品に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】表面実
装型のセラミック電子部品の一つに、例えば、図３及び
図４に示すように、セラミック層３１を介して複数の電
極（内部電極）３２が互いに対向するように積層、配設
されたセラミック素子３３の両端部に、内部電極３２と
導通するように外部電極３４が配設された構造を有する
積層セラミックコンデンサ（セラミック電子部品）３５
がある。
装型のセラミック電子部品の一つに、例えば、図３及び
図４に示すように、セラミック層３１を介して複数の電
極（内部電極）３２が互いに対向するように積層、配設
されたセラミック素子３３の両端部に、内部電極３２と
導通するように外部電極３４が配設された構造を有する
積層セラミックコンデンサ（セラミック電子部品）３５
がある。
【０００３】そして、電子機器が小型化するにつれて、
このようなセラミック電子部品３５も小型化し、セラミ
ック素子３３の長さ（Ｌ）が１．０mm以下、高さ（Ｈ）
及び幅（Ｗ）が０．５mm以下というようなきわめて小型
のセラミック電子部品が用いられるに至っている。
このようなセラミック電子部品３５も小型化し、セラミ
ック素子３３の長さ（Ｌ）が１．０mm以下、高さ（Ｈ）
及び幅（Ｗ）が０．５mm以下というようなきわめて小型
のセラミック電子部品が用いられるに至っている。
【０００４】そして、このような小型のセラミック電子
部品３５においては、例えば、セラミック素子３３の長
手方向両端面３３ａから周囲面３３ｃに回り込む部分で
ある肩部（エッジ部）３３ｂが曲率半径５０μm程度の
丸み（Ｒ）が与えられており、さらに、その上に形成さ
れた外部電極３４の肩部３４ｂは曲率半径８０μm程度
の丸み（Ｒ）が与えられている。また、外部電極３４の
セラミック素子３３の端面３３ａに形成された部分３４
ａは、約５０μm程度の厚みｔを有している。
部品３５においては、例えば、セラミック素子３３の長
手方向両端面３３ａから周囲面３３ｃに回り込む部分で
ある肩部（エッジ部）３３ｂが曲率半径５０μm程度の
丸み（Ｒ）が与えられており、さらに、その上に形成さ
れた外部電極３４の肩部３４ｂは曲率半径８０μm程度
の丸み（Ｒ）が与えられている。また、外部電極３４の
セラミック素子３３の端面３３ａに形成された部分３４
ａは、約５０μm程度の厚みｔを有している。
【０００５】ところで、上記のような小型のセラミック
電子部品３５の場合、例えば、はんだリフローによる実
装工程でセラミック電子部品３５が、図５に示すよう
に、実装基板３６のランド３７上で立ち上がってしまう
ツームストーン現象が発生するという問題点がある。
電子部品３５の場合、例えば、はんだリフローによる実
装工程でセラミック電子部品３５が、図５に示すよう
に、実装基板３６のランド３７上で立ち上がってしまう
ツームストーン現象が発生するという問題点がある。
【０００６】このツームストーン現象は、セラミック素
子３３の肩部３３ｂや外部電極３４の肩部３４ｂの丸み
（Ｒ）などの形状的な条件、はんだリフロー工程などの
実装工程の操作条件などに関連して発生するものであ
り、実装の信頼性に大きな影響を与えるものである。
子３３の肩部３３ｂや外部電極３４の肩部３４ｂの丸み
（Ｒ）などの形状的な条件、はんだリフロー工程などの
実装工程の操作条件などに関連して発生するものであ
り、実装の信頼性に大きな影響を与えるものである。
【０００７】本発明は、上記問題点を解決するものであ
り、実装工程でツームストーン現象の発生しない、実装
信頼性の高い小型のセラミック電子部品を提供すること
を目的とする。
り、実装工程でツームストーン現象の発生しない、実装
信頼性の高い小型のセラミック電子部品を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のセラミック電子部品は、長さ（Ｌ）≦１．
０mm、高さ（Ｈ）≦０．５mm、幅（Ｗ）≦０．５mmのセ
ラミック素子の長手方向両端面を含む両端側部分に外部
電極が配設された構造を有するセラミック電子部品にお
いて、前記セラミック素子の長手方向両端面から周囲面
に回り込む前記外部電極の肩部に曲率半径６０μm以下
の丸み（Ｒ）をつけるとともに、前記外部電極のセラミ
ック素子の端面に形成された部分の略中央部に、その周
辺部との間に５〜３５μmの段差が形成されるような突
出部を設けたことを特徴としている。
に、本発明のセラミック電子部品は、長さ（Ｌ）≦１．
０mm、高さ（Ｈ）≦０．５mm、幅（Ｗ）≦０．５mmのセ
ラミック素子の長手方向両端面を含む両端側部分に外部
電極が配設された構造を有するセラミック電子部品にお
いて、前記セラミック素子の長手方向両端面から周囲面
に回り込む前記外部電極の肩部に曲率半径６０μm以下
の丸み（Ｒ）をつけるとともに、前記外部電極のセラミ
ック素子の端面に形成された部分の略中央部に、その周
辺部との間に５〜３５μmの段差が形成されるような突
出部を設けたことを特徴としている。
【０００９】外部電極の肩部の丸み（Ｒ）が曲率半径６
０μm以下と小さいため、セラミック電子部品が立ち上
がりにくくなるとともに、セラミック素子の端面側の外
部電極の中央部に、周辺部との段差が５〜３５μmの突
出部が形成されており、セラミック電子部品が立ち上が
りかけた場合、この突出部とその周辺部との段差部分
が、セラミック電子部品がそれ以上立ち上がることを抑
制する機能を果す。その結果、実装工程でツームストー
ン現象が発生することを効率よく、抑制、防止すること
が可能になり、実装信頼性を向上させることができる。
０μm以下と小さいため、セラミック電子部品が立ち上
がりにくくなるとともに、セラミック素子の端面側の外
部電極の中央部に、周辺部との段差が５〜３５μmの突
出部が形成されており、セラミック電子部品が立ち上が
りかけた場合、この突出部とその周辺部との段差部分
が、セラミック電子部品がそれ以上立ち上がることを抑
制する機能を果す。その結果、実装工程でツームストー
ン現象が発生することを効率よく、抑制、防止すること
が可能になり、実装信頼性を向上させることができる。
【００１０】また、本発明のセラミック電子部品は、前
記セラミック素子の両端側肩部が曲率半径２５μm以上
の丸み（Ｒ）を有しており、かつ、前記外部電極の、前
記セラミック素子の端面に形成された部分の最大厚みが
４０μm以下であることを特徴としている。
記セラミック素子の両端側肩部が曲率半径２５μm以上
の丸み（Ｒ）を有しており、かつ、前記外部電極の、前
記セラミック素子の端面に形成された部分の最大厚みが
４０μm以下であることを特徴としている。
【００１１】このように、セラミック素子の両端側肩部
に曲率半径２５μm以上の丸み（Ｒ）をもたせるととも
に、外部電極の、セラミック素子の端面に形成された部
分の最大厚みを４０μm以下とすることにより、容易
に、外部電極の肩部に曲率半径６０μm以下の丸み
（Ｒ）をもたせることが可能になるとともに、外部電極
の、セラミック素子の端面に形成された部分に、その周
辺部との段差が５〜３５μmの突出部を形成することが
できるようになる。
に曲率半径２５μm以上の丸み（Ｒ）をもたせるととも
に、外部電極の、セラミック素子の端面に形成された部
分の最大厚みを４０μm以下とすることにより、容易
に、外部電極の肩部に曲率半径６０μm以下の丸み
（Ｒ）をもたせることが可能になるとともに、外部電極
の、セラミック素子の端面に形成された部分に、その周
辺部との段差が５〜３５μmの突出部を形成することが
できるようになる。
【００１２】
【発明の実施の形態】以下、本発明の実施形態を示して
その特徴とするところをさらに詳しく説明する。なお、
この実施形態では、表面実装型の積層セラミックコンデ
ンサを例にとって説明する。
その特徴とするところをさらに詳しく説明する。なお、
この実施形態では、表面実装型の積層セラミックコンデ
ンサを例にとって説明する。
【００１３】図１は本発明の一実施形態にかかる積層セ
ラミックコンデンサ（セラミック電子部品）の正面断面
図、図２はその平面図である。
ラミックコンデンサ（セラミック電子部品）の正面断面
図、図２はその平面図である。
【００１４】この実施形態の積層セラミックコンデンサ
５は、図１及び図２に示すように、内部にセラミック層
１を介して複数の容量形成用の電極（内部電極）２が互
いに対向するように積層、配設されたセラミック素子３
の両端側に外部電極４を配設した構造を有している。
５は、図１及び図２に示すように、内部にセラミック層
１を介して複数の容量形成用の電極（内部電極）２が互
いに対向するように積層、配設されたセラミック素子３
の両端側に外部電極４を配設した構造を有している。
【００１５】この積層セラミックコンデンサ５のセラミ
ック素子３の寸法は次の通りである。 長さ（Ｌ）＝０．６mm 高さ（Ｈ）＝０．３mm 幅（Ｗ） ＝０．３mm
ック素子３の寸法は次の通りである。 長さ（Ｌ）＝０．６mm 高さ（Ｈ）＝０．３mm 幅（Ｗ） ＝０．３mm
【００１６】また、セラミック素子３の端面３ａと周囲
面３ｃ（上下面、両側面など）との境界部である肩部
（エッジ部）３ｂには曲率半径が約３０μmの丸み
（Ｒ）がつけられている。さらに、この積層セラミック
コンデンサ５の、セラミック素子３の長手方向両端面３
ａから周囲面３ｃに回り込む部分である外部電極４の肩
部４ｂには曲率半径が約５５μmの丸み（Ｒ）がつけら
れている。また、外部電極４のセラミック素子３の端面
３ａに形成された部分４ａの最大厚みｔは約３５μmで
あり、その略中央部には突出部１０が形成されている。
そして、この突出部１０とその周辺部１１との間には約
２５μmの段差Ｇが形成されている。
面３ｃ（上下面、両側面など）との境界部である肩部
（エッジ部）３ｂには曲率半径が約３０μmの丸み
（Ｒ）がつけられている。さらに、この積層セラミック
コンデンサ５の、セラミック素子３の長手方向両端面３
ａから周囲面３ｃに回り込む部分である外部電極４の肩
部４ｂには曲率半径が約５５μmの丸み（Ｒ）がつけら
れている。また、外部電極４のセラミック素子３の端面
３ａに形成された部分４ａの最大厚みｔは約３５μmで
あり、その略中央部には突出部１０が形成されている。
そして、この突出部１０とその周辺部１１との間には約
２５μmの段差Ｇが形成されている。
【００１７】上記のように構成された積層セラミックコ
ンデンサ（セラミック電子部品）５においては、セラミ
ック素子３の長手方向両端面３ａから周囲面３ｃに回り
込む部分である外部電極４の肩部４ｂに曲率半径が約５
５μmの、従来より小さいＲがつけられているため、は
んだリフロー工程においても積層セラミックコンデンサ
５が立ち上がりにくく、また、セラミック素子３の端面
３ａに形成された外部電極部分４（４ａ）の略中央部
に、その周辺部１１との段差Ｇが約２５μmの突出部１
０が設けられているので、はんだリフロー工程において
積層セラミックコンデンサ５が立ち上がりかけても、突
出部１０とその周辺部１１との段差部分が、積層セラミ
ックコンデンサ５が立ち上がることを阻止する。その結
果、実装工程でツームストーン現象が発生することが効
率よく、抑制、防止され、実装信頼性が大幅に向上す
る。
ンデンサ（セラミック電子部品）５においては、セラミ
ック素子３の長手方向両端面３ａから周囲面３ｃに回り
込む部分である外部電極４の肩部４ｂに曲率半径が約５
５μmの、従来より小さいＲがつけられているため、は
んだリフロー工程においても積層セラミックコンデンサ
５が立ち上がりにくく、また、セラミック素子３の端面
３ａに形成された外部電極部分４（４ａ）の略中央部
に、その周辺部１１との段差Ｇが約２５μmの突出部１
０が設けられているので、はんだリフロー工程において
積層セラミックコンデンサ５が立ち上がりかけても、突
出部１０とその周辺部１１との段差部分が、積層セラミ
ックコンデンサ５が立ち上がることを阻止する。その結
果、実装工程でツームストーン現象が発生することが効
率よく、抑制、防止され、実装信頼性が大幅に向上す
る。
【００１８】また、この実施形態の積層セラミックコン
デンサ５においては、セラミック素子３の肩部３ｂ及び
外部電極４の肩部４ｂに所定の丸み（Ｒ）をもたせてい
るので、積層セラミックコンデンサ５が他の部品などと
接触した場合に外部電極４が、その肩部（エッジ部）４
ｂで削られて断線することを防止することが可能にな
り、接続信頼性を向上させることができる。
デンサ５においては、セラミック素子３の肩部３ｂ及び
外部電極４の肩部４ｂに所定の丸み（Ｒ）をもたせてい
るので、積層セラミックコンデンサ５が他の部品などと
接触した場合に外部電極４が、その肩部（エッジ部）４
ｂで削られて断線することを防止することが可能にな
り、接続信頼性を向上させることができる。
【００１９】なお、上記実施形態の積層セラミックコン
デンサ５においては、セラミック素子３の両端側肩部３
ｂに曲率半径が約３０μmの丸みをもたせ、かつ、セラ
ミック素子３の端面３ａに形成される外部電極４（４
ａ）の最大厚みｔを約３５μmとしているので、容易
に、セラミック素子３の長手方向両端面３ａから周囲面
３ｃに回り込む外部電極４の肩部４ｂに曲率半径６０μ
m以下の丸みをもたせるとともに、突出部１０とその周
辺部１１との間に所定の段差Ｇを形成することが可能に
なり、本発明をより実効あらしめることができる。
デンサ５においては、セラミック素子３の両端側肩部３
ｂに曲率半径が約３０μmの丸みをもたせ、かつ、セラ
ミック素子３の端面３ａに形成される外部電極４（４
ａ）の最大厚みｔを約３５μmとしているので、容易
に、セラミック素子３の長手方向両端面３ａから周囲面
３ｃに回り込む外部電極４の肩部４ｂに曲率半径６０μ
m以下の丸みをもたせるとともに、突出部１０とその周
辺部１１との間に所定の段差Ｇを形成することが可能に
なり、本発明をより実効あらしめることができる。
【００２０】表１に、本発明の積層セラミックコンデン
サ及び比較例の積層セラミックコンデンサについて調べ
た、外部電極の肩部の丸み（Ｒ）及び突出部とその周辺
部との段差Ｇと、ツームストーン現象の発生率の関係を
示す。
サ及び比較例の積層セラミックコンデンサについて調べ
た、外部電極の肩部の丸み（Ｒ）及び突出部とその周辺
部との段差Ｇと、ツームストーン現象の発生率の関係を
示す。
【００２１】
【表１】
【００２２】なお、表１において、試料番号に*印を付
したものは本発明の範囲外の比較例である。表１に示す
ように、外部電極の肩部のＲが６０μmを越える試料
（試料番号１，５）の場合、ツームストーン現象の発生
率が高くなっている。また、外部電極の肩部のＲが６０
μm以下の積層セラミックコンデンサ（試料番号２，
３，４，６，７，８）であっても、段差Ｇが４０μm以
上である積層セラミックコンデンサ（試料番号２，６）
の場合にはツームストーン現象の発生率が高くなってい
る。さらに、外部電極の肩部の丸み（Ｒ）が６０μm以
下であっても突出部の形成されていない試料（試料番号
３，７）の場合には、ツームストーン現象の発生率が高
くなっている。
したものは本発明の範囲外の比較例である。表１に示す
ように、外部電極の肩部のＲが６０μmを越える試料
（試料番号１，５）の場合、ツームストーン現象の発生
率が高くなっている。また、外部電極の肩部のＲが６０
μm以下の積層セラミックコンデンサ（試料番号２，
３，４，６，７，８）であっても、段差Ｇが４０μm以
上である積層セラミックコンデンサ（試料番号２，６）
の場合にはツームストーン現象の発生率が高くなってい
る。さらに、外部電極の肩部の丸み（Ｒ）が６０μm以
下であっても突出部の形成されていない試料（試料番号
３，７）の場合には、ツームストーン現象の発生率が高
くなっている。
【００２３】これに対して、外部電極の肩部の丸み
（Ｒ）が６０μm以下、端面側に形成された外部電極の
最大厚みが４０μm以下であって、周辺部との段差が３
０μmの突出部が形成された本発明の積層セラミックコ
ンデンサ（試料番号４，８）の場合、ツームストーン現
象の発生率が低くなっていることがわかる。
（Ｒ）が６０μm以下、端面側に形成された外部電極の
最大厚みが４０μm以下であって、周辺部との段差が３
０μmの突出部が形成された本発明の積層セラミックコ
ンデンサ（試料番号４，８）の場合、ツームストーン現
象の発生率が低くなっていることがわかる。
【００２４】なお、上記実施形態では、積層セラミック
コンデンサを例にとって説明したが、本発明は積層セラ
ミックコンデンサに限られるものではなく、セラミック
素子の両端側に外部電極を備えた種々のセラミック電子
部品に適用することが可能である。
コンデンサを例にとって説明したが、本発明は積層セラ
ミックコンデンサに限られるものではなく、セラミック
素子の両端側に外部電極を備えた種々のセラミック電子
部品に適用することが可能である。
【００２５】本発明はさらにその他の点においても上記
実施形態に限定されるものではなく、セラミック素子の
具体的な寸法、形状、外部電極のパターン、外部電極に
形成される突出部の具体的な配設位置などに関し、発明
の要旨の範囲内において、種々の応用、変形を加えるこ
とが可能である。
実施形態に限定されるものではなく、セラミック素子の
具体的な寸法、形状、外部電極のパターン、外部電極に
形成される突出部の具体的な配設位置などに関し、発明
の要旨の範囲内において、種々の応用、変形を加えるこ
とが可能である。
【００２６】
【発明の効果】上述のように、本発明のセラミック電子
部品は、セラミック電子部品を構成するセラミック素子
の長手方向両端面から周囲面に回り込む外部電極の肩部
に曲率半径６０μm以下の丸み（Ｒ）をつけるととも
に、外部電極の、セラミック素子の端面に形成された部
分の略中央部に、その周辺部との段差が５〜３５μmの
突出部を設けているので、例えば、実装時のはんだリフ
ロー工程においてセラミック電子部品が立ち上がりかけ
た場合にも、突出部とその周辺部との段差部分により、
セラミック電子部品が立ち上がることを抑制、防止する
ことが可能になり、実装工程でツームストーン現象が発
生することを効率よく、抑制、防止して実装信頼性を向
上させることができる。
部品は、セラミック電子部品を構成するセラミック素子
の長手方向両端面から周囲面に回り込む外部電極の肩部
に曲率半径６０μm以下の丸み（Ｒ）をつけるととも
に、外部電極の、セラミック素子の端面に形成された部
分の略中央部に、その周辺部との段差が５〜３５μmの
突出部を設けているので、例えば、実装時のはんだリフ
ロー工程においてセラミック電子部品が立ち上がりかけ
た場合にも、突出部とその周辺部との段差部分により、
セラミック電子部品が立ち上がることを抑制、防止する
ことが可能になり、実装工程でツームストーン現象が発
生することを効率よく、抑制、防止して実装信頼性を向
上させることができる。
【００２７】また、セラミック素子の両端側肩部に曲率
半径２５μm以上の丸み（Ｒ）をもたせるとともに、外
部電極の、セラミック素子の端面に形成された部分の最
大厚みを４０μm以下とした場合、容易に、外部電極の
肩部に曲率半径６０μm以下の丸み（Ｒ）をもたせるこ
とが可能になるとともに、外部電極のセラミック素子の
端面に形成された部分に、その周辺部との段差が５〜３
５μmの突出部を形成することが可能になり、本発明を
より実効あらしめることができる。
半径２５μm以上の丸み（Ｒ）をもたせるとともに、外
部電極の、セラミック素子の端面に形成された部分の最
大厚みを４０μm以下とした場合、容易に、外部電極の
肩部に曲率半径６０μm以下の丸み（Ｒ）をもたせるこ
とが可能になるとともに、外部電極のセラミック素子の
端面に形成された部分に、その周辺部との段差が５〜３
５μmの突出部を形成することが可能になり、本発明を
より実効あらしめることができる。
【００２８】また、本発明のセラミック電子部品におい
ては、セラミック素子の肩部及び外部電極の肩部に所定
の丸み（Ｒ）をもたせているので、セラミック電子部品
が他の部品などと接触した場合に、外部電極がその肩部
で断線することを防止して接続信頼性を向上させること
ができる。
ては、セラミック素子の肩部及び外部電極の肩部に所定
の丸み（Ｒ）をもたせているので、セラミック電子部品
が他の部品などと接触した場合に、外部電極がその肩部
で断線することを防止して接続信頼性を向上させること
ができる。
【図１】本発明の一実施形態にかかる積層セラミックコ
ンデンサ（セラミック電子部品）の正面断面図である。
ンデンサ（セラミック電子部品）の正面断面図である。
【図２】本発明の一実施形態にかかる積層セラミックコ
ンデンサ（セラミック電子部品）の平面図である。
ンデンサ（セラミック電子部品）の平面図である。
【図３】従来のセラミック電子部品を示す正面断面図で
ある。
ある。
【図４】従来のセラミック電子部品を示す平面図であ
る。
る。
【図５】従来のセラミック電子部品の実装工程でツーム
ストーン現象が発生した状態を示す正面図である。
ストーン現象が発生した状態を示す正面図である。
１ セラミック層 ２ 内部電極 ３ セラミック素子 ３ａ セラミック素子の端面 ３ｂ セラミック素子の肩部 ３ｃ セラミック素子の周囲面 ４ 外部電極 ４ａ 外部電極のセラミック素子の端面
側に形成された部分 ４ｂ 外部電極の肩部 ５ 積層セラミックコンデンサ（セラ
ミック電子部品） １０ 突出部 １１ 突出部の周辺部 Ｇ 段差
側に形成された部分 ４ｂ 外部電極の肩部 ５ 積層セラミックコンデンサ（セラ
ミック電子部品） １０ 突出部 １１ 突出部の周辺部 Ｇ 段差
Claims (2)
- 【請求項１】長さ（Ｌ）≦１．０mm、高さ（Ｈ）≦０．
５mm、幅（Ｗ）≦０．５mmのセラミック素子の長手方向
両端面を含む両端側部分に外部電極が配設された構造を
有するセラミック電子部品において、 前記セラミック素子の長手方向両端面から周囲面に回り
込む前記外部電極の肩部に曲率半径６０μm以下の丸み
（Ｒ）をつけるとともに、 前記外部電極のセラミック素子の端面に形成された部分
の略中央部に、その周辺部との間に５〜３５μmの段差
が形成されるような突出部を設けたことを特徴とするセ
ラミック電子部品。 - 【請求項２】前記セラミック素子の両端側肩部が曲率半
径２５μm以上の丸み（Ｒ）を有しており、かつ、前記
外部電極の、前記セラミック素子の端面に形成された部
分の最大厚みが４０μm以下であることを特徴とする請
求項１記載のセラミック電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19554796A JP3307234B2 (ja) | 1996-07-04 | 1996-07-04 | セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19554796A JP3307234B2 (ja) | 1996-07-04 | 1996-07-04 | セラミック電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022164A true JPH1022164A (ja) | 1998-01-23 |
| JP3307234B2 JP3307234B2 (ja) | 2002-07-24 |
Family
ID=16342921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19554796A Expired - Lifetime JP3307234B2 (ja) | 1996-07-04 | 1996-07-04 | セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3307234B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210545A (ja) * | 2000-01-26 | 2001-08-03 | Murata Mfg Co Ltd | チップ型電子部品及びチップ型コンデンサ |
| JP2002252124A (ja) * | 2001-02-22 | 2002-09-06 | Matsushita Electric Ind Co Ltd | チップ型電子部品及びその製造方法 |
| JP2003007566A (ja) * | 2001-06-25 | 2003-01-10 | Kyocera Corp | 積層型電子部品 |
| JP2004200602A (ja) * | 2002-12-20 | 2004-07-15 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
| US7177138B2 (en) | 2004-12-14 | 2007-02-13 | Tdk Corporation | Chip-type electronic component |
| JP2009239094A (ja) * | 2008-03-27 | 2009-10-15 | Tdk Corp | 表面実装型電子部品アレイ及びその製造方法 |
| US9362054B2 (en) | 2013-07-11 | 2016-06-07 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| US20190066925A1 (en) * | 2017-08-31 | 2019-02-28 | Tdk Corporation | Electronic component |
| JP2019102766A (ja) * | 2017-12-08 | 2019-06-24 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| JP2019212746A (ja) * | 2018-06-05 | 2019-12-12 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| WO2023248590A1 (ja) * | 2022-06-21 | 2023-12-28 | 株式会社村田製作所 | 積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造 |
| US11894196B2 (en) | 2021-12-10 | 2024-02-06 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
-
1996
- 1996-07-04 JP JP19554796A patent/JP3307234B2/ja not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210545A (ja) * | 2000-01-26 | 2001-08-03 | Murata Mfg Co Ltd | チップ型電子部品及びチップ型コンデンサ |
| JP3630056B2 (ja) * | 2000-01-26 | 2005-03-16 | 株式会社村田製作所 | チップ型電子部品及びチップ型コンデンサ |
| JP2002252124A (ja) * | 2001-02-22 | 2002-09-06 | Matsushita Electric Ind Co Ltd | チップ型電子部品及びその製造方法 |
| JP4715000B2 (ja) * | 2001-02-22 | 2011-07-06 | パナソニック株式会社 | チップ型電子部品の製造方法 |
| JP2003007566A (ja) * | 2001-06-25 | 2003-01-10 | Kyocera Corp | 積層型電子部品 |
| JP2004200602A (ja) * | 2002-12-20 | 2004-07-15 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
| US7177138B2 (en) | 2004-12-14 | 2007-02-13 | Tdk Corporation | Chip-type electronic component |
| JP2009239094A (ja) * | 2008-03-27 | 2009-10-15 | Tdk Corp | 表面実装型電子部品アレイ及びその製造方法 |
| US9362054B2 (en) | 2013-07-11 | 2016-06-07 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| US20190066925A1 (en) * | 2017-08-31 | 2019-02-28 | Tdk Corporation | Electronic component |
| JP2019046914A (ja) * | 2017-08-31 | 2019-03-22 | Tdk株式会社 | 電子部品 |
| US10811191B2 (en) * | 2017-08-31 | 2020-10-20 | Tdk Corporation | Electronic component |
| JP2019102766A (ja) * | 2017-12-08 | 2019-06-24 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| US11164701B2 (en) | 2017-12-08 | 2021-11-02 | Taiyo Yuden Co., Ltd. | Ceramic electronic device and manufacturing method of ceramic electronic device |
| JP2019212746A (ja) * | 2018-06-05 | 2019-12-12 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| US11688556B2 (en) | 2018-06-05 | 2023-06-27 | Taiyo Yuden Co., Ltd. | Ceramic electronic device with inflected external electrodes |
| US11894196B2 (en) | 2021-12-10 | 2024-02-06 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| WO2023248590A1 (ja) * | 2022-06-21 | 2023-12-28 | 株式会社村田製作所 | 積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3307234B2 (ja) | 2002-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307234B2 (ja) | セラミック電子部品 | |
| JP3340625B2 (ja) | 表面実装型セラミック電子部品 | |
| JPH05183252A (ja) | 宇宙飛行電子技術用の ｌｌｃｃｃ素子の接続部 | |
| JPH1022161A (ja) | 積層セラミック電子部品 | |
| JP2005243944A (ja) | セラミック電子部品 | |
| JP2002280254A (ja) | 表面実装型積層セラミック電子部品 | |
| JP2870021B2 (ja) | 部品搭載用回路基板 | |
| KR102142517B1 (ko) | 전자 부품 | |
| EP1100195B1 (en) | Lead terminal and electronic component including lead terminal | |
| JP2859221B2 (ja) | 電子部品の端子構造 | |
| JPH0236262Y2 (ja) | ||
| JPH07106144A (ja) | 表面実装型電子部品及びその製造方法 | |
| JP4559211B2 (ja) | 圧電振動子 | |
| JPH113696A (ja) | 電池の端子 | |
| JPH10256695A (ja) | 電気部品接続構造及びランドパターン構造 | |
| JPH01283898A (ja) | チップ型部品の塔載方法 | |
| JP4501400B2 (ja) | シールドケース付き電子部品 | |
| JPH10229029A (ja) | トリマコンデンサ | |
| JPH0926431A (ja) | Ｓｍｄ型圧電加速度センサ | |
| JPH01181596A (ja) | 混成集積回路装置及びその製造方法 | |
| JPS6015320Y2 (ja) | 板状磁器コンデンサ | |
| JPH05191025A (ja) | プリント印刷配線板への部品実装方法 | |
| JPH052448U (ja) | 容量内蔵形発振子 | |
| JPH08316591A (ja) | プリント基板 | |
| JPH11135362A (ja) | トリマコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020416 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140517 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |