JPH10215568A - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH10215568A JPH10215568A JP1561697A JP1561697A JPH10215568A JP H10215568 A JPH10215568 A JP H10215568A JP 1561697 A JP1561697 A JP 1561697A JP 1561697 A JP1561697 A JP 1561697A JP H10215568 A JPH10215568 A JP H10215568A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- converter
- switching element
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 無負荷時から軽負荷時において、スイッチン
グ素子を完全に駆動できるＤＣ−ＤＣコンバータを提供
する。 【解決手段】 ＤＣ−ＤＣコンバータ１０は、入力端子
Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ２’との間に、入力コ
ンデンサＣｉ、スイッチング素子、例えばＮ−ＭＯＳＦ
ＥＴＱ１、ダイオードＤ１、平滑回路２及び出力電圧検
出用分圧抵抗５が挿入される。また、Ｎ−ＭＯＳＦＥＴ
Ｑ１のドレインＤとソースＳとの間には、ブートストラ
ップ回路３が接続され、ブートストラップ回路３を構成
するダイオードＤＢとコンデンサＣＢとの接続点ＢとＮ
−ＭＯＳＦＥＴＱ１のゲートＧとの間には、スイッチン
グ素子ドライブ回路４が接続される。さらに、出力電圧
検出用分圧抵抗５の抵抗Ｒ１とＲ２の接続点と、スイッ
チング素子ドライブ回路４との間には、誤差増幅回路６
及びパルス幅変調回路７が接続される。また、出力端子
Ｖ２とパルス幅変調回路７との間には、発振回路１２と
リップル電圧検出回路１３とで構成される周波数可変回
路１１が接続される。
グ素子を完全に駆動できるＤＣ−ＤＣコンバータを提供
する。 【解決手段】 ＤＣ−ＤＣコンバータ１０は、入力端子
Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ２’との間に、入力コ
ンデンサＣｉ、スイッチング素子、例えばＮ−ＭＯＳＦ
ＥＴＱ１、ダイオードＤ１、平滑回路２及び出力電圧検
出用分圧抵抗５が挿入される。また、Ｎ−ＭＯＳＦＥＴ
Ｑ１のドレインＤとソースＳとの間には、ブートストラ
ップ回路３が接続され、ブートストラップ回路３を構成
するダイオードＤＢとコンデンサＣＢとの接続点ＢとＮ
−ＭＯＳＦＥＴＱ１のゲートＧとの間には、スイッチン
グ素子ドライブ回路４が接続される。さらに、出力電圧
検出用分圧抵抗５の抵抗Ｒ１とＲ２の接続点と、スイッ
チング素子ドライブ回路４との間には、誤差増幅回路６
及びパルス幅変調回路７が接続される。また、出力端子
Ｖ２とパルス幅変調回路７との間には、発振回路１２と
リップル電圧検出回路１３とで構成される周波数可変回
路１１が接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータに関し、特に、スイッチング素子と、ブートストラ
ップ回路と、制御回路と、スイッチング素子ドライブ回
路とを備えるＤＣ−ＤＣコンバータに関する。
ータに関し、特に、スイッチング素子と、ブートストラ
ップ回路と、制御回路と、スイッチング素子ドライブ回
路とを備えるＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】図５に、従来のＤＣ−ＤＣコンバータの
回路図を示す。 ＤＣ−ＤＣコンバータ１は他励降圧型
であり、入力端子Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ２’
との間に、入力コンデンサＣｉ、スイッチング素子、例
えばＮチャネルＭＯＳ−ＦＥＴ（以下、Ｎ―ＭＯＳＦＥ
Ｔ）Ｑ１、ダイオードＤ１及び平滑回路２が挿入され
る。そして、Ｎ−ＭＯＳＦＥＴＱ１のドレインＤとソー
スＳとの間には、Ｎ−ＭＯＳＦＥＴＱ１がオフしたとき
に、入力電圧Ｖｉと、Ｎ−ＭＯＳＦＥＴＱ１とダイオー
ドＤ１の接続点Ａの電圧との差をダイオードＤＢを介し
てコンデンサＣＢに充電する回路、いわゆるブートスト
ラップ回路３が接続され、ブートストラップ回路３のダ
イオードＤＢとコンデンサＣＢとの接続点Ｂと、 Ｎ−
ＭＯＳＦＥＴＱ１のゲートとの間には、スイッチング素
子ドライブ回路４が接続される。したがって、スイッチ
ング素子ドライブ回路４は、Ｎ−ＭＯＳＦＥＴＱ１をオ
ンさせるゲート電圧を、ブートストラップ回路３を構成
するダイオードＤＢとコンデンサＣＢとの接続点Ｂから
得ることとなる。
回路図を示す。 ＤＣ−ＤＣコンバータ１は他励降圧型
であり、入力端子Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ２’
との間に、入力コンデンサＣｉ、スイッチング素子、例
えばＮチャネルＭＯＳ−ＦＥＴ（以下、Ｎ―ＭＯＳＦＥ
Ｔ）Ｑ１、ダイオードＤ１及び平滑回路２が挿入され
る。そして、Ｎ−ＭＯＳＦＥＴＱ１のドレインＤとソー
スＳとの間には、Ｎ−ＭＯＳＦＥＴＱ１がオフしたとき
に、入力電圧Ｖｉと、Ｎ−ＭＯＳＦＥＴＱ１とダイオー
ドＤ１の接続点Ａの電圧との差をダイオードＤＢを介し
てコンデンサＣＢに充電する回路、いわゆるブートスト
ラップ回路３が接続され、ブートストラップ回路３のダ
イオードＤＢとコンデンサＣＢとの接続点Ｂと、 Ｎ−
ＭＯＳＦＥＴＱ１のゲートとの間には、スイッチング素
子ドライブ回路４が接続される。したがって、スイッチ
ング素子ドライブ回路４は、Ｎ−ＭＯＳＦＥＴＱ１をオ
ンさせるゲート電圧を、ブートストラップ回路３を構成
するダイオードＤＢとコンデンサＣＢとの接続点Ｂから
得ることとなる。
【０００３】また、Ｎ−ＭＯＳＦＥＴＱ１の出力側に
は、ダイオードＤ１、平滑回路２及び出力電圧検出用分
圧抵抗５が接続される。このうち、平滑回路２はコイル
Ｌ１と出力コンデンサＣｏからなり、出力電圧検出用分
圧抵抗５は抵抗Ｒ１と抵抗Ｒ２の直列回路からなる。さ
らに、出力電圧検出用分圧抵抗５の抵抗Ｒ１と抵抗Ｒ２
の接続点と、スイッチング素子ドライブ回路４との間に
は、誤差増幅回路６及びパルス幅変調回路７が接続され
る。
は、ダイオードＤ１、平滑回路２及び出力電圧検出用分
圧抵抗５が接続される。このうち、平滑回路２はコイル
Ｌ１と出力コンデンサＣｏからなり、出力電圧検出用分
圧抵抗５は抵抗Ｒ１と抵抗Ｒ２の直列回路からなる。さ
らに、出力電圧検出用分圧抵抗５の抵抗Ｒ１と抵抗Ｒ２
の接続点と、スイッチング素子ドライブ回路４との間に
は、誤差増幅回路６及びパルス幅変調回路７が接続され
る。
【０００４】以上のように構成されたＤＣ−ＤＣコンバ
ータ１では、出力電圧Ｖｏが出力電圧検出用分圧抵抗５
の抵抗Ｒ１と抵抗Ｒ２で分圧され、出力電圧Ｖｏに比例
する電圧が、誤差増幅回路６によって、基準電圧と比較
され、出力電圧Ｖｏに比例する電圧が基準電圧より低く
なるときは、パルス幅変調回路７及びスイッチング素子
ドライブ回路４を介してＮ−ＭＯＳＦＥＴＱ１のスイッ
チング時間当たりのオン時間割であるオンデューティＤ
を大きくして、出力側に伝達するエネルギーを増やし、
出力電圧Ｖｏを上昇させる。一方、出力電圧Ｖｏに比例
する電圧が基準電圧より高くなるときは、パルス幅変調
回路７及びスイッチング素子ドライブ回路４を介してＮ
−ＭＯＳＦＥＴＱ１のオンデューティＤを小さくして、
出力側に伝達するエネルギーを減らし、出力電圧Ｖｏを
低下させる。以上の動作を繰り返して、出力電圧Ｖｏを
安定化する。
ータ１では、出力電圧Ｖｏが出力電圧検出用分圧抵抗５
の抵抗Ｒ１と抵抗Ｒ２で分圧され、出力電圧Ｖｏに比例
する電圧が、誤差増幅回路６によって、基準電圧と比較
され、出力電圧Ｖｏに比例する電圧が基準電圧より低く
なるときは、パルス幅変調回路７及びスイッチング素子
ドライブ回路４を介してＮ−ＭＯＳＦＥＴＱ１のスイッ
チング時間当たりのオン時間割であるオンデューティＤ
を大きくして、出力側に伝達するエネルギーを増やし、
出力電圧Ｖｏを上昇させる。一方、出力電圧Ｖｏに比例
する電圧が基準電圧より高くなるときは、パルス幅変調
回路７及びスイッチング素子ドライブ回路４を介してＮ
−ＭＯＳＦＥＴＱ１のオンデューティＤを小さくして、
出力側に伝達するエネルギーを減らし、出力電圧Ｖｏを
低下させる。以上の動作を繰り返して、出力電圧Ｖｏを
安定化する。
【０００５】
【発明が解決しようとする課題】ところが、上記のよう
な従来のＤＣ−ＤＣコンバータでは、入力電圧が下が
り、出力電流が小さくなり、無負荷状態に近づくと、ブ
ートストラップ回路による充電電圧が低下しスイッチン
グ素子への駆動電圧が低下するため、スイッチング素子
が動作しなくなるという問題があった。
な従来のＤＣ−ＤＣコンバータでは、入力電圧が下が
り、出力電流が小さくなり、無負荷状態に近づくと、ブ
ートストラップ回路による充電電圧が低下しスイッチン
グ素子への駆動電圧が低下するため、スイッチング素子
が動作しなくなるという問題があった。
【０００６】本発明は、このような問題点を解決するた
めになされたものであり、無負荷時から軽負荷時におい
て、スイッチング素子を完全に駆動できるＤＣ−ＤＣコ
ンバータを提供することを目的とする。
めになされたものであり、無負荷時から軽負荷時におい
て、スイッチング素子を完全に駆動できるＤＣ−ＤＣコ
ンバータを提供することを目的とする。
【０００７】
【課題を解決するための手段】上述する問題点を解決す
るため本発明は、スイッチング素子と、ダイオード及び
コンデンサからなるブートストラップ回路と、スイッチ
ング素子ドライブ回路と、パルス幅変調回路と、誤差増
幅器回路とを備え、入力電圧に比べ出力電圧を降圧する
ように変換するとともに、出力電圧と基準電圧とを比較
増幅して前記パルス幅変調回路と前記スイッチング素子
ドライブ回路を介して前記スイッチング素子の開閉を制
御するＤＣ−ＤＣコンバータにおいて、前記出力電圧、
あるいは入力電圧のリップル電圧を検出し、該リップル
電圧の大きさに比例して、前記スイッチング素子のスイ
ッチング周波数を変化させる周波数可変回路を備えたこ
とを特徴とする。
るため本発明は、スイッチング素子と、ダイオード及び
コンデンサからなるブートストラップ回路と、スイッチ
ング素子ドライブ回路と、パルス幅変調回路と、誤差増
幅器回路とを備え、入力電圧に比べ出力電圧を降圧する
ように変換するとともに、出力電圧と基準電圧とを比較
増幅して前記パルス幅変調回路と前記スイッチング素子
ドライブ回路を介して前記スイッチング素子の開閉を制
御するＤＣ−ＤＣコンバータにおいて、前記出力電圧、
あるいは入力電圧のリップル電圧を検出し、該リップル
電圧の大きさに比例して、前記スイッチング素子のスイ
ッチング周波数を変化させる周波数可変回路を備えたこ
とを特徴とする。
【０００８】また、前記周波数可変回路を外部信号によ
り制御することを特徴とする。
り制御することを特徴とする。
【０００９】また、前記出力電圧、あるいは入力電圧の
リップル電圧にて、前記周波数可変回路を構成する抵抗
の抵抗値を制御することを特徴とする。
リップル電圧にて、前記周波数可変回路を構成する抵抗
の抵抗値を制御することを特徴とする。
【００１０】本発明のＤＣ−ＤＣコンバータによれば、
出力電圧、あるいは入力電圧のリップル電圧の大きさに
比例してパルス幅変調回路を制御する発振周波数を変化
させる周波数可変回路を備えているため、リップル電圧
の大きさに応じて、スイッチング素子のスイッチング周
波数を変化させることができる。
出力電圧、あるいは入力電圧のリップル電圧の大きさに
比例してパルス幅変調回路を制御する発振周波数を変化
させる周波数可変回路を備えているため、リップル電圧
の大きさに応じて、スイッチング素子のスイッチング周
波数を変化させることができる。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。なお、各実施例中において、従来例と
同一もしくは同等の部分には同一番号を付し、その詳細
な説明は省略する。
施例を説明する。なお、各実施例中において、従来例と
同一もしくは同等の部分には同一番号を付し、その詳細
な説明は省略する。
【００１２】図１に、本発明に係るＤＣ−ＤＣコンバー
タの第１の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ１０は、入力端子Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ
２’との間に、入力コンデンサＣｉ、スイッチング素
子、例えばＮ−ＭＯＳＦＥＴＱ１、ダイオードＤ１、平
滑回路２及び出力電圧検出用分圧抵抗５が挿入される。
タの第１の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ１０は、入力端子Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ
２’との間に、入力コンデンサＣｉ、スイッチング素
子、例えばＮ−ＭＯＳＦＥＴＱ１、ダイオードＤ１、平
滑回路２及び出力電圧検出用分圧抵抗５が挿入される。
【００１３】また、Ｎ−ＭＯＳＦＥＴＱ１のドレインＤ
とソースＳとの間には、ブートストラップ回路３が接続
され、ブートストラップ回路３を構成するダイオードＤ
ＢとコンデンサＣＢとの接続点ＢとＮ−ＭＯＳＦＥＴＱ
１のゲートＧとの間には、スイッチング素子ドライブ回
路４が接続される。
とソースＳとの間には、ブートストラップ回路３が接続
され、ブートストラップ回路３を構成するダイオードＤ
ＢとコンデンサＣＢとの接続点ＢとＮ−ＭＯＳＦＥＴＱ
１のゲートＧとの間には、スイッチング素子ドライブ回
路４が接続される。
【００１４】そして、平滑回路２はコイルＬ１と出力コ
ンデンサＣｏからなり、出力電圧検出用分圧抵抗５は抵
抗Ｒ１と抵抗Ｒ２の直列回路からなる。また、出力電圧
検出用分圧抵抗５の抵抗Ｒ１とＲ２の接続点と、スイッ
チング素子ドライブ回路４との間には、誤差増幅回路６
及びパルス幅変調回路７が接続される。さらに、出力端
子Ｖ２とパルス幅変調回路７との間には、周波数可変回
路１１が接続され、この周波数可変回路１１は、パルス
幅変調回路７を制御するための発振周波数を決定する発
振回路１２と、出力端子Ｖ２に発生する出力リップル電
圧Ｖｏｒｉｐを検出するためのリップル電圧検出回路１
３とで構成される。
ンデンサＣｏからなり、出力電圧検出用分圧抵抗５は抵
抗Ｒ１と抵抗Ｒ２の直列回路からなる。また、出力電圧
検出用分圧抵抗５の抵抗Ｒ１とＲ２の接続点と、スイッ
チング素子ドライブ回路４との間には、誤差増幅回路６
及びパルス幅変調回路７が接続される。さらに、出力端
子Ｖ２とパルス幅変調回路７との間には、周波数可変回
路１１が接続され、この周波数可変回路１１は、パルス
幅変調回路７を制御するための発振周波数を決定する発
振回路１２と、出力端子Ｖ２に発生する出力リップル電
圧Ｖｏｒｉｐを検出するためのリップル電圧検出回路１
３とで構成される。
【００１５】以上のように構成されたＤＣ−ＤＣコンバ
ータ１０では、リップル電圧検出回路１３で出力リップ
ル電圧Ｖｏｒｉｐを検出し、その出力リップル電圧Ｖｏ
ｒｉｐの大きさに応じて、発振回路１２の発振周波数を
決定する。そして、その発振周波数に応じて、パルス幅
変調回路７により、スイッチング素子ドライブ回路４に
送られるパルス幅が決定され、そのパルス幅に応じて、
スイッチング素子ドライブ回路４により、 Ｎ−ＭＯＳ
ＦＥＴＱ１のスイッチング周波数ｆｓｗが決定される。
ータ１０では、リップル電圧検出回路１３で出力リップ
ル電圧Ｖｏｒｉｐを検出し、その出力リップル電圧Ｖｏ
ｒｉｐの大きさに応じて、発振回路１２の発振周波数を
決定する。そして、その発振周波数に応じて、パルス幅
変調回路７により、スイッチング素子ドライブ回路４に
送られるパルス幅が決定され、そのパルス幅に応じて、
スイッチング素子ドライブ回路４により、 Ｎ−ＭＯＳ
ＦＥＴＱ１のスイッチング周波数ｆｓｗが決定される。
【００１６】図２に、本発明に係るＤＣ−ＤＣコンバー
タの第２の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ２０は、第１の実施例のＤＣ−ＤＣコンバータ１０
（図１）とほぼ同様の構成をしているが、入力端子Ｖ１
に発生する電圧、すなわち入力リップル電圧Ｖｉｒｉｐ
を検出する点で異なる。
タの第２の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ２０は、第１の実施例のＤＣ−ＤＣコンバータ１０
（図１）とほぼ同様の構成をしているが、入力端子Ｖ１
に発生する電圧、すなわち入力リップル電圧Ｖｉｒｉｐ
を検出する点で異なる。
【００１７】以上のように構成されたＤＣ−ＤＣコンバ
ータ２０では、リップル電圧検出回路１３で入力リップ
ル電圧Ｖｉｒｉｐを検出し、その入力リップル電圧Ｖｉ
ｒｉｐの大きさに応じて、発振回路１２の発振周波数を
決定する。そして、その発振周波数に応じて、パルス幅
変調回路７により、スイッチング素子ドライブ回路４に
送られるパルス幅が決定され、そのパルス幅に応じて、
スイッチング素子ドライブ回路４により、 Ｎ−ＭＯＳ
ＦＥＴＱ１のスイッチング周波数ｆｓｗが決定される。
ータ２０では、リップル電圧検出回路１３で入力リップ
ル電圧Ｖｉｒｉｐを検出し、その入力リップル電圧Ｖｉ
ｒｉｐの大きさに応じて、発振回路１２の発振周波数を
決定する。そして、その発振周波数に応じて、パルス幅
変調回路７により、スイッチング素子ドライブ回路４に
送られるパルス幅が決定され、そのパルス幅に応じて、
スイッチング素子ドライブ回路４により、 Ｎ−ＭＯＳ
ＦＥＴＱ１のスイッチング周波数ｆｓｗが決定される。
【００１８】上記のような第１及び第２の実施例のＤＣ
−ＤＣコンバータでは、出力リップル電圧、あるいは入
力リップル電圧の大きさに比例してパルス幅変調回路を
制御する発振周波数を変化させる周波数可変回路を備え
ているため、リップル電圧の大きさに応じて、 Ｎ−Ｍ
ＯＳＦＥＴのスイッチング周波数を変化させることがで
きる。したがって、入力電圧が下がり、出力電流が小さ
くなり、無負荷状態に近づいても、 Ｎ−ＭＯＳＦＥＴ
のスイッチング周波数を下げ、 Ｎ−ＭＯＳＦＥＴを完
全に駆動できるため、入力電圧の高低、出力電流の大小
に関係なく安定した出力電圧を得ることができる。
−ＤＣコンバータでは、出力リップル電圧、あるいは入
力リップル電圧の大きさに比例してパルス幅変調回路を
制御する発振周波数を変化させる周波数可変回路を備え
ているため、リップル電圧の大きさに応じて、 Ｎ−Ｍ
ＯＳＦＥＴのスイッチング周波数を変化させることがで
きる。したがって、入力電圧が下がり、出力電流が小さ
くなり、無負荷状態に近づいても、 Ｎ−ＭＯＳＦＥＴ
のスイッチング周波数を下げ、 Ｎ−ＭＯＳＦＥＴを完
全に駆動できるため、入力電圧の高低、出力電流の大小
に関係なく安定した出力電圧を得ることができる。
【００１９】また、無負荷時から軽負荷時において、Ｎ
−ＭＯＳＦＥＴのスイッチング周波数を下げることがで
きるため、スイッチング動作による損失を減少させ、そ
の結果、ＤＣ−ＤＣコンバータの効率を高くすることが
できる。
−ＭＯＳＦＥＴのスイッチング周波数を下げることがで
きるため、スイッチング動作による損失を減少させ、そ
の結果、ＤＣ−ＤＣコンバータの効率を高くすることが
できる。
【００２０】図３に、本発明に係るＤＣ−ＤＣコンバー
タの第３の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ３０は、第１の実施例のＤＣ−ＤＣコンバータ１０
（図１）と比較して、周波数可変回路３１の構成が異な
る。
タの第３の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ３０は、第１の実施例のＤＣ−ＤＣコンバータ１０
（図１）と比較して、周波数可変回路３１の構成が異な
る。
【００２１】周波数可変回路３１は、発振回路１２、リ
ップル電圧検出回路１３及びオン・オフ回路３２で構成
され、 オン・オフ回路３２に入力される外部信号Ｓに
より、周波数可変回路３１のオン、オフを制御するもの
である。
ップル電圧検出回路１３及びオン・オフ回路３２で構成
され、 オン・オフ回路３２に入力される外部信号Ｓに
より、周波数可変回路３１のオン、オフを制御するもの
である。
【００２２】上記のような第３の実施例のＤＣ−ＤＣコ
ンバータでは、外部信号により、周波数可変回路のオ
ン、オフを制御するため、ノイズなどを嫌う無線装置な
どに使用するとき、あるいはＤＣ−ＤＣコンバータの発
生ノイズが大きくなる高出力状態で使用するときには、
周波数可変回路をオフすることにより、スイッチング素
子のスイッチング周波数を一定にすることができる。し
たがって、発生のノイズの周波数帯域を一定に保つこと
ができる。
ンバータでは、外部信号により、周波数可変回路のオ
ン、オフを制御するため、ノイズなどを嫌う無線装置な
どに使用するとき、あるいはＤＣ−ＤＣコンバータの発
生ノイズが大きくなる高出力状態で使用するときには、
周波数可変回路をオフすることにより、スイッチング素
子のスイッチング周波数を一定にすることができる。し
たがって、発生のノイズの周波数帯域を一定に保つこと
ができる。
【００２３】図４に、本発明に係るＤＣ−ＤＣコンバー
タの第４の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ４０は、第１の実施例のＤＣ−ＤＣコンバータ１０
（図１）と比較して、周波数可変回路４１の構成が異な
る。
タの第４の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ４０は、第１の実施例のＤＣ−ＤＣコンバータ１０
（図１）と比較して、周波数可変回路４１の構成が異な
る。
【００２４】周波数可変回路４１は、抵抗Ｒ３、Ｒ４、
コンデンサＣ１、スイッチング素子、例えばバイポーラ
トランジスタＱ２、オシレータＯＳＣ、平滑回路４２、
交流増幅回路４３及びリップル電圧検出回路１３で構成
される。
コンデンサＣ１、スイッチング素子、例えばバイポーラ
トランジスタＱ２、オシレータＯＳＣ、平滑回路４２、
交流増幅回路４３及びリップル電圧検出回路１３で構成
される。
【００２５】そして、バイポーラトランジスタＱ２のコ
レクタはオシレータＯＳＣを介してパルス幅変調回路７
に接続され、抵抗Ｒ３を介して接地される。また、バイ
ポーラトランジスタＱ２のエミッタは抵抗Ｒ４を介して
接地され、ベースと出力端子Ｖ１との間には、平滑回路
４２、交流増幅回路４３及びリップル電圧検出回路１３
が接続される。さらに、オシレータＯＳＣとグランドと
の間には、コンデンサＣ１が接続される。
レクタはオシレータＯＳＣを介してパルス幅変調回路７
に接続され、抵抗Ｒ３を介して接地される。また、バイ
ポーラトランジスタＱ２のエミッタは抵抗Ｒ４を介して
接地され、ベースと出力端子Ｖ１との間には、平滑回路
４２、交流増幅回路４３及びリップル電圧検出回路１３
が接続される。さらに、オシレータＯＳＣとグランドと
の間には、コンデンサＣ１が接続される。
【００２６】以上の構成で、出力リップル電圧Ｖｏｒｉ
ｐを周波数可変回路４１のリップル電圧検出回路１３で
検出し、その検出された電圧を交流増幅回路４３で増幅
し、その増幅された電圧を平滑回路４２で平滑し、その
平滑された電圧でバイポーラトランジスタＱ２のコレク
タ・エミッタ間に流れる電流を制御する。
ｐを周波数可変回路４１のリップル電圧検出回路１３で
検出し、その検出された電圧を交流増幅回路４３で増幅
し、その増幅された電圧を平滑回路４２で平滑し、その
平滑された電圧でバイポーラトランジスタＱ２のコレク
タ・エミッタ間に流れる電流を制御する。
【００２７】これにより、無負荷で動作しているとき
は、出力リップル電圧Ｖｏｒｉｐが小さいため、バイポ
ーラトランジスタＱ２はほとんどオフ状態となり、抵抗
Ｒ３とコンデンサＣ１で決定されるスイッチング周波数
でＮ−ＭＯＳＦＥＴＱ１のスイッチング動作を行うこと
となる。
は、出力リップル電圧Ｖｏｒｉｐが小さいため、バイポ
ーラトランジスタＱ２はほとんどオフ状態となり、抵抗
Ｒ３とコンデンサＣ１で決定されるスイッチング周波数
でＮ−ＭＯＳＦＥＴＱ１のスイッチング動作を行うこと
となる。
【００２８】そして、出力リップル電圧Ｖｏｒｉｐが徐
々に大きくなり、それにともなって、バイポーラトラン
ジスタＱ２のベース電圧が増加すると、 抵抗Ｒ４に流
れる電流も増加するため、抵抗Ｒ４の見かけ上の抵抗値
が減少し、その結果、抵抗Ｒ３と抵抗Ｒ４との合成抵抗
と、コンデンサＣ１とで決定されるＮ−ＭＯＳＦＥＴＱ
１のスイッチング周波数は徐々に増加していく。
々に大きくなり、それにともなって、バイポーラトラン
ジスタＱ２のベース電圧が増加すると、 抵抗Ｒ４に流
れる電流も増加するため、抵抗Ｒ４の見かけ上の抵抗値
が減少し、その結果、抵抗Ｒ３と抵抗Ｒ４との合成抵抗
と、コンデンサＣ１とで決定されるＮ−ＭＯＳＦＥＴＱ
１のスイッチング周波数は徐々に増加していく。
【００２９】上記のような第４の実施例のＤＣ−ＤＣコ
ンバータでは、出力リップル電圧Ｖｏｒｉｐにて、抵抗
Ｒ４に流れる電流を変化させることにより、抵抗Ｒ４の
見かけ上の抵抗値を変化させることができるため、 Ｎ
−ＭＯＳＦＥＴＱ１のスイッチング周波数を容易に変化
させることができる。
ンバータでは、出力リップル電圧Ｖｏｒｉｐにて、抵抗
Ｒ４に流れる電流を変化させることにより、抵抗Ｒ４の
見かけ上の抵抗値を変化させることができるため、 Ｎ
−ＭＯＳＦＥＴＱ１のスイッチング周波数を容易に変化
させることができる。
【００３０】
【発明の効果】請求項１のＤＣ−ＤＣコンバータによれ
ば、出力電圧、あるいは入力電圧のリップル電圧の大き
さに比例してパルス幅変調回路を制御する発振周波数を
変化させる周波数可変回路を備えているため、リップル
電圧の大きさに応じて、スイッチング素子のスイッチン
グ周波数を変化させることができる。したがって、入力
電圧が下がり、出力電流が小さくなり、無負荷状態に近
づいても、 スイッチング素子のスイッチング周波数を
下げ、 スイッチング素子を完全に駆動できるため、入
力電圧の高低、出力電流の大小に関係なく安定した出力
電圧を得ることができる。
ば、出力電圧、あるいは入力電圧のリップル電圧の大き
さに比例してパルス幅変調回路を制御する発振周波数を
変化させる周波数可変回路を備えているため、リップル
電圧の大きさに応じて、スイッチング素子のスイッチン
グ周波数を変化させることができる。したがって、入力
電圧が下がり、出力電流が小さくなり、無負荷状態に近
づいても、 スイッチング素子のスイッチング周波数を
下げ、 スイッチング素子を完全に駆動できるため、入
力電圧の高低、出力電流の大小に関係なく安定した出力
電圧を得ることができる。
【００３１】また、無負荷時から軽負荷時において、ス
イッチング素子のスイッチング周波数を下げることがで
きるため、スイッチング動作による損失を減少させ、そ
の結果、ＤＣ−ＤＣコンバータの効率を高くすることが
できる。
イッチング素子のスイッチング周波数を下げることがで
きるため、スイッチング動作による損失を減少させ、そ
の結果、ＤＣ−ＤＣコンバータの効率を高くすることが
できる。
【００３２】請求項２のＤＣ−ＤＣコンバータによれ
ば、外部信号により、周波数可変回路のオン、オフを制
御するため、ノイズなどを嫌う無線装置などに使用する
とき、あるいはＤＣ−ＤＣコンバータの発生ノイズが大
きくなる高出力状態で使用するときには、周波数可変回
路をオフすることにより、スイッチング素子のスイッチ
ング周波数を一定にすることができる。したがって、発
生のノイズの周波数帯域を一定に保つことができる。
ば、外部信号により、周波数可変回路のオン、オフを制
御するため、ノイズなどを嫌う無線装置などに使用する
とき、あるいはＤＣ−ＤＣコンバータの発生ノイズが大
きくなる高出力状態で使用するときには、周波数可変回
路をオフすることにより、スイッチング素子のスイッチ
ング周波数を一定にすることができる。したがって、発
生のノイズの周波数帯域を一定に保つことができる。
【００３３】請求項３のＤＣ−ＤＣコンバータによれ
ば、出力電圧、あるいは入力電圧のリップル電圧にて、
周波数可変回路を構成する抵抗に流れる電流を制御する
ことにより、抵抗の見かけ上の抵抗値を制御することが
できるため、スイッチング素子のスイッチング周波数を
容易に制御することができる。
ば、出力電圧、あるいは入力電圧のリップル電圧にて、
周波数可変回路を構成する抵抗に流れる電流を制御する
ことにより、抵抗の見かけ上の抵抗値を制御することが
できるため、スイッチング素子のスイッチング周波数を
容易に制御することができる。
【図１】本発明のＤＣ−ＤＣコンバータに係る第１の実
施例の回路図である。
施例の回路図である。
【図２】本発明のＤＣ−ＤＣコンバータに係る第２の実
施例の回路図である。
施例の回路図である。
【図３】本発明のＤＣ−ＤＣコンバータに係る第３の実
施例の回路図である。
施例の回路図である。
【図４】本発明のＤＣ−ＤＣコンバータに係る第４の実
施例の回路図である。
施例の回路図である。
【図５】従来のＤＣ−ＤＣコンバータの回路図である。
３ ブートストラップ回路 ４ スイッチング素子ドライブ回路 ６ 誤差増幅回路 ７ パルス幅変調回路 １０、２０、３０、４０ ＤＣ−ＤＣコンバータ １１、３１、４１ 周波数可変回路 ＣＢ コンデンサ ＤＢ ダイオード Ｑ１ スイッチング素子 Ｒ４ 抵抗 Ｓ 外部信号 Ｖｏｒｉｐ、Ｖｉｒｉｐ リップル電圧
Claims (3)
- 【請求項１】 スイッチング素子と、ダイオード及びコ
ンデンサからなるブートストラップ回路と、スイッチン
グ素子ドライブ回路と、パルス幅変調回路と、誤差増幅
器回路とを備え、入力電圧に比べ出力電圧を降圧するよ
うに変換するとともに、出力電圧と基準電圧とを比較増
幅して前記パルス幅変調回路と前記スイッチング素子ド
ライブ回路を介して前記スイッチング素子の開閉を制御
するＤＣ−ＤＣコンバータにおいて、 前記出力電圧、あるいは入力電圧のリップル電圧を検出
し、該リップル電圧の大きさに比例して、前記スイッチ
ング素子のスイッチング周波数を変化させる周波数可変
回路を備えたことを特徴とするＤＣ−ＤＣコンバータ。 - 【請求項２】 前記周波数可変回路を外部信号により制
御することを特徴とする請求項1に記載のＤＣ−ＤＣコ
ンバータ。 - 【請求項３】 前記出力電圧、あるいは入力電圧のリッ
プル電圧にて、前記周波数可変回路を構成する抵抗の抵
抗値を制御することを特徴とする請求項1あるいは請求
項２に記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01561697A JP3444468B2 (ja) | 1997-01-29 | 1997-01-29 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01561697A JP3444468B2 (ja) | 1997-01-29 | 1997-01-29 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10215568A true JPH10215568A (ja) | 1998-08-11 |
| JP3444468B2 JP3444468B2 (ja) | 2003-09-08 |
Family
ID=11893650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01561697A Expired - Fee Related JP3444468B2 (ja) | 1997-01-29 | 1997-01-29 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3444468B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1020981A2 (en) * | 1999-01-18 | 2000-07-19 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
| US6850047B2 (en) | 2002-10-30 | 2005-02-01 | Denso Corporation | Switching regulator and power supply using the same |
| US7030680B2 (en) * | 2003-02-26 | 2006-04-18 | Integrated Discrete Devices, Llc | On chip power supply |
| JP2006352399A (ja) * | 2005-06-15 | 2006-12-28 | Sanyo Electric Co Ltd | 遅延回路 |
| JP2011229378A (ja) * | 2010-04-14 | 2011-11-10 | Jubing Sia | 知能型多段電力変換のスイッチング電源装置 |
| JP2013039024A (ja) * | 2011-06-24 | 2013-02-21 | Valeo Japan Co Ltd | コンプレッサハウジング用プリント回路基板 |
| WO2013187269A1 (ja) * | 2012-06-11 | 2013-12-19 | 株式会社村田製作所 | スイッチング電源装置 |
| JP2014018026A (ja) * | 2012-07-11 | 2014-01-30 | Denso Corp | スイッチング電源回路 |
| CN109596881A (zh) * | 2018-12-07 | 2019-04-09 | 浙江正泰仪器仪表有限责任公司 | 一种交流电压采样电路及*** |
-
1997
- 1997-01-29 JP JP01561697A patent/JP3444468B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1020981A2 (en) * | 1999-01-18 | 2000-07-19 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
| EP1020981A3 (en) * | 1999-01-18 | 2001-11-21 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
| US6850047B2 (en) | 2002-10-30 | 2005-02-01 | Denso Corporation | Switching regulator and power supply using the same |
| US7030680B2 (en) * | 2003-02-26 | 2006-04-18 | Integrated Discrete Devices, Llc | On chip power supply |
| JP2006352399A (ja) * | 2005-06-15 | 2006-12-28 | Sanyo Electric Co Ltd | 遅延回路 |
| JP2011229378A (ja) * | 2010-04-14 | 2011-11-10 | Jubing Sia | 知能型多段電力変換のスイッチング電源装置 |
| JP2013039024A (ja) * | 2011-06-24 | 2013-02-21 | Valeo Japan Co Ltd | コンプレッサハウジング用プリント回路基板 |
| WO2013187269A1 (ja) * | 2012-06-11 | 2013-12-19 | 株式会社村田製作所 | スイッチング電源装置 |
| CN104350671A (zh) * | 2012-06-11 | 2015-02-11 | 株式会社村田制作所 | 开关转换电源装置 |
| JP5825433B2 (ja) * | 2012-06-11 | 2015-12-02 | 株式会社村田製作所 | スイッチング電源装置 |
| JP2014018026A (ja) * | 2012-07-11 | 2014-01-30 | Denso Corp | スイッチング電源回路 |
| CN109596881A (zh) * | 2018-12-07 | 2019-04-09 | 浙江正泰仪器仪表有限责任公司 | 一种交流电压采样电路及*** |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3444468B2 (ja) | 2003-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489756B2 (en) | DC-DC converter with switchable control mode | |
| US5777519A (en) | High efficiency power amplifier | |
| US7564228B2 (en) | Switching regulator | |
| US7307405B2 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| CA2139027A1 (en) | Circuit arrangement | |
| JPH04372212A (ja) | 増幅回路およびオーディオ信号増幅回路 | |
| JP3691500B2 (ja) | スイッチング電源装置 | |
| JPH10215568A (ja) | Ｄｃ−ｄｃコンバータ | |
| US7176638B2 (en) | Discharge lamp lighting circuit | |
| US20070133232A1 (en) | Technique to improve dynamic response of two-stage converters | |
| JP2591466B2 (ja) | 電力増幅回路 | |
| JP3802678B2 (ja) | 降圧チョッパ形直流−直流変換装置の制御方法 | |
| JP3233035B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3237511B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH10215569A (ja) | Ｄｃ−ｄｃコンバータ | |
| US20050030779A1 (en) | Controlling circuit for a pulse width modulated DC/DC converter | |
| JP3120649B2 (ja) | Ｄｃ−ｄｃコンバータの電圧制御アンプ出力クランプ回路 | |
| JPS5820549B2 (ja) | スイツチング レギユレ−タ | |
| JPH08331849A (ja) | 整流回路 | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| JPS6041830Y2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP2514594Y2 (ja) | スイッチング電源のスイッチングｆｅｔ駆動回路 | |
| JP3560100B2 (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| JP2000350444A (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |