JPH10214252A - バス調停方式 - Google Patents
バス調停方式Info
- Publication number
- JPH10214252A JPH10214252A JP3126297A JP3126297A JPH10214252A JP H10214252 A JPH10214252 A JP H10214252A JP 3126297 A JP3126297 A JP 3126297A JP 3126297 A JP3126297 A JP 3126297A JP H10214252 A JPH10214252 A JP H10214252A
- Authority
- JP
- Japan
- Prior art keywords
- group
- bus
- elements
- permitted
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 優先順位を変えることで、特定エレメントの
最大レスポンス・タイムを、このエレメントより上位優
先順位の実行時間＋（グループ内のエレメントの最長実
行時間）にし、しかも、グループ内のエレメントからの
バス使用要求をすべて許可できるようしたバス調停方式
を提供すること。 【解決手段】 図４には優先順位を示してある。この図
４に示すように、グループ単位で見ても３種類あり、そ
れらは、図７に示す状態遷移図に示すように変化する。
パワー・オン後、ＣＡＳＥ１の状態に遷移する。そして
この状態からＧＲＯＵＰ１が許可された場合ＣＡＳＥ２
に遷移し、ＤＭＡＣ０（２０２）が許可された場合ＣＡ
ＳＥ３に遷移する。ＧＲＯＵＰ２が許可された場合と新
たな許可が発生しない場合（Ｎｏｐ）、ＣＡＳＥ１のま
まである。このようにして、図７に示すように状態を遷
移して行く。
最大レスポンス・タイムを、このエレメントより上位優
先順位の実行時間＋（グループ内のエレメントの最長実
行時間）にし、しかも、グループ内のエレメントからの
バス使用要求をすべて許可できるようしたバス調停方式
を提供すること。 【解決手段】 図４には優先順位を示してある。この図
４に示すように、グループ単位で見ても３種類あり、そ
れらは、図７に示す状態遷移図に示すように変化する。
パワー・オン後、ＣＡＳＥ１の状態に遷移する。そして
この状態からＧＲＯＵＰ１が許可された場合ＣＡＳＥ２
に遷移し、ＤＭＡＣ０（２０２）が許可された場合ＣＡ
ＳＥ３に遷移する。ＧＲＯＵＰ２が許可された場合と新
たな許可が発生しない場合（Ｎｏｐ）、ＣＡＳＥ１のま
まである。このようにして、図７に示すように状態を遷
移して行く。
Description
【０００１】
【発明の属する技術分野】本発明は、プリンタ、スキャ
ナ制御装置におけるシステム・バスの調停方法に関す
る。
ナ制御装置におけるシステム・バスの調停方法に関す
る。
【０００２】
【従来の技術】各種の情報処理システムにおいて、複数
のエレメントからのバス使用要求に対し、どのエレメン
トにバス使用許可を与えるかを決定す技術として、特開
平５−６１８１６「バス獲得制御方式」が知られてい
る。これは、バス使用要求に対するバス使用権を与える
バス獲得制御方法に関し、複数のエレメントから同時に
バスの使用要求が送出された場合と、複数のエレメント
から順次バス使用要求が送出された時の制御を変えるも
のである。順次バスの使用要求が送出された場合には、
バス使用権を与えられたエレメントの処理終了毎に一
旦、バスの使用権をプロセッサに帰す。
のエレメントからのバス使用要求に対し、どのエレメン
トにバス使用許可を与えるかを決定す技術として、特開
平５−６１８１６「バス獲得制御方式」が知られてい
る。これは、バス使用要求に対するバス使用権を与える
バス獲得制御方法に関し、複数のエレメントから同時に
バスの使用要求が送出された場合と、複数のエレメント
から順次バス使用要求が送出された時の制御を変えるも
のである。順次バスの使用要求が送出された場合には、
バス使用権を与えられたエレメントの処理終了毎に一
旦、バスの使用権をプロセッサに帰す。
【０００３】このため、プロセッサがバス使用のために
長時間待つことがなくなり、プロセッサの処理遅延を低
減することができる。複数のエレメントから同時にバス
の使用要求が送出された時、優先順位に従った順番でバ
ス使用送出エレメントに順次バス使用権を与え、その後
でプロセッサに使用権を返すことにより、エレメントが
バス使用権を獲得するために要する時間を短縮すること
ができる。この場合には、プロセッサがバス使用のため
に待つ時間が長くなるが、この様なことは確率的には少
ないため、全体的に見れば、プロセッサの処理遅延時間
を低減し、かつ同時にバス使用要求信号を送出したエレ
メントの待ち時間を短縮するようにしている。
長時間待つことがなくなり、プロセッサの処理遅延を低
減することができる。複数のエレメントから同時にバス
の使用要求が送出された時、優先順位に従った順番でバ
ス使用送出エレメントに順次バス使用権を与え、その後
でプロセッサに使用権を返すことにより、エレメントが
バス使用権を獲得するために要する時間を短縮すること
ができる。この場合には、プロセッサがバス使用のため
に待つ時間が長くなるが、この様なことは確率的には少
ないため、全体的に見れば、プロセッサの処理遅延時間
を低減し、かつ同時にバス使用要求信号を送出したエレ
メントの待ち時間を短縮するようにしている。
【０００４】
【発明が解決しようとする課題】上記の従来技術は、全
体として、プロセッサの処理遅延量を低く抑え、かつ、
各エレメントの待ち時間を短縮するものである。このた
め、短い最大レスポンス・タイム（バス使用要求信号を
送出してからバス使用権が与えられるまでの最大待ち時
間）を保証する用途には向かない。例えば、プリンタへ
の画像データ送出用ＤＭＡコントローラ（ビデオＤＭＡ
コントローラ）は、アンダーランを発生させることな
く、メモリから画像データを読み出してこなければなら
ないので、ビデオＤＭＡコントローラに対して、短い最
大レスポンス・タイムを保証する必要がある。また、一
定時間内に画像処理を行うエレメントを内在させる場合
にも、このエレメントに対する、短い最大レスポンス・
タイムを保証する必要がある。
体として、プロセッサの処理遅延量を低く抑え、かつ、
各エレメントの待ち時間を短縮するものである。このた
め、短い最大レスポンス・タイム（バス使用要求信号を
送出してからバス使用権が与えられるまでの最大待ち時
間）を保証する用途には向かない。例えば、プリンタへ
の画像データ送出用ＤＭＡコントローラ（ビデオＤＭＡ
コントローラ）は、アンダーランを発生させることな
く、メモリから画像データを読み出してこなければなら
ないので、ビデオＤＭＡコントローラに対して、短い最
大レスポンス・タイムを保証する必要がある。また、一
定時間内に画像処理を行うエレメントを内在させる場合
にも、このエレメントに対する、短い最大レスポンス・
タイムを保証する必要がある。
【０００５】そこで、本発明の第１の目的は、ある特定
のエレメントとこれ以外のエレメントにて構成されるグ
ループをとがあるとき、優先順位を変えることで、特定
エレメントの最大レスポンス・タイムを、このエレメン
トより上位優先順位の実行時間＋（グループ内のエレメ
ントの最長実行時間）にし、しかも、グループ内のエレ
メントからのバス使用要求をすべて許可できるようした
バス調停方式を提供することである。
のエレメントとこれ以外のエレメントにて構成されるグ
ループをとがあるとき、優先順位を変えることで、特定
エレメントの最大レスポンス・タイムを、このエレメン
トより上位優先順位の実行時間＋（グループ内のエレメ
ントの最長実行時間）にし、しかも、グループ内のエレ
メントからのバス使用要求をすべて許可できるようした
バス調停方式を提供することである。
【０００６】また、本発明の第２の目的は、グループ以
外であり、かつ特定のエレメント以外のエレメントから
のバス使用要求が許可された場合、特定のエレメントの
平均レスポンス・タイムを短くしたバス調停方式を提供
することである。
外であり、かつ特定のエレメント以外のエレメントから
のバス使用要求が許可された場合、特定のエレメントの
平均レスポンス・タイムを短くしたバス調停方式を提供
することである。
【０００７】さらに、本発明の第３の目的は、特定のエ
レメントではなく、かつ、グループに属さない複数のエ
レメントがあるとき、この複数のエレメントいずれかか
らのバス使用要求が許可された場合、優先順位を変更す
ることで各エレメントに対して、短い最大レスポンス・
タイムを保証するバス調停方式を提供することである。
レメントではなく、かつ、グループに属さない複数のエ
レメントがあるとき、この複数のエレメントいずれかか
らのバス使用要求が許可された場合、優先順位を変更す
ることで各エレメントに対して、短い最大レスポンス・
タイムを保証するバス調停方式を提供することである。
【０００８】
【課題を解決するための手段】請求項１記載の発明で
は、複数のエレメントからのバス使用要求に対し、１エ
レメントにのみバス使用許可を与えるバス調停方式にお
いて、ある特定のエレメントをエレメントＣとし、この
エレメントＣ以外のエレメントにて構成されるエレメン
トのグループをグループＸとした場合、エレメントＣか
らのバス使用要求が許可されたとき、エレメントＣをグ
ループＸより下位の優先順位に変更し、グループＸ内の
あるエレメントからのバス使用要求が許可されたとき、
グループＸ内の全部のエレメントをエレメントＣより下
位の優先順位にし、かつ、許可されたグループＸ内の当
該エレメントをグループＸ内で最下位の優先順位に変更
することことにより前記第１の目的を達成する。
は、複数のエレメントからのバス使用要求に対し、１エ
レメントにのみバス使用許可を与えるバス調停方式にお
いて、ある特定のエレメントをエレメントＣとし、この
エレメントＣ以外のエレメントにて構成されるエレメン
トのグループをグループＸとした場合、エレメントＣか
らのバス使用要求が許可されたとき、エレメントＣをグ
ループＸより下位の優先順位に変更し、グループＸ内の
あるエレメントからのバス使用要求が許可されたとき、
グループＸ内の全部のエレメントをエレメントＣより下
位の優先順位にし、かつ、許可されたグループＸ内の当
該エレメントをグループＸ内で最下位の優先順位に変更
することことにより前記第１の目的を達成する。
【０００９】請求項２記載の発明では、請求項１記載の
バス調停方式において、前記グループＸ以外であり、か
つエレメントＣ以外のエレメントからのバス使用要求が
許可された場合、グループＸ内の全部のエレメントをエ
レメントＣより下位の優先順位に変更することにより前
記第２の目的を達成する。
バス調停方式において、前記グループＸ以外であり、か
つエレメントＣ以外のエレメントからのバス使用要求が
許可された場合、グループＸ内の全部のエレメントをエ
レメントＣより下位の優先順位に変更することにより前
記第２の目的を達成する。
【００１０】請求項３記載の発明では、複数のエレメン
トからのバス使用要求に対し、１エレメントにのみバス
使用許可を与えるバス調停方式において、ある特定のエ
レメントをエレメントＣとし、このエレメントＣ以外の
エレメントにて構成されるエレメントのグループをグル
ープＸとし、エレメントＣではなく、かつ、グループＸ
に属さないエレメントをエレメントＡ、エレメントＢと
した場合、エレメントＡ、エレメントＢのいずれかから
のバス使用要求が許可されたときエレメントＡ、エレメ
ントＢの間においては、許可されたエレメントが下位に
なるように優先順位を変更し、かつ、次回のアービトレ
ーションにおいてのみ、一時的に、エレメントＡ、エレ
メントＢをエレメントＣより下位の優先順位とすること
により前記第３の目的を達成する。
トからのバス使用要求に対し、１エレメントにのみバス
使用許可を与えるバス調停方式において、ある特定のエ
レメントをエレメントＣとし、このエレメントＣ以外の
エレメントにて構成されるエレメントのグループをグル
ープＸとし、エレメントＣではなく、かつ、グループＸ
に属さないエレメントをエレメントＡ、エレメントＢと
した場合、エレメントＡ、エレメントＢのいずれかから
のバス使用要求が許可されたときエレメントＡ、エレメ
ントＢの間においては、許可されたエレメントが下位に
なるように優先順位を変更し、かつ、次回のアービトレ
ーションにおいてのみ、一時的に、エレメントＡ、エレ
メントＢをエレメントＣより下位の優先順位とすること
により前記第３の目的を達成する。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施の形態
を図１ないし図９を参照して詳細に説明する。図１は、
本発明の実施の形態にを説明するためのブロック図であ
る。この装置は、プロセッサ１０１、ＤＲＡＭ１０２、
ＲＯＭ１０３、コントローラ０（１０４）、コントロー
ラ１（１０５）、バス・コントローラ１０６、ローカル
・バス１０９から構成されている。プロセッサ１０１
は、外部デバイスとのインターフェースには、１０７の
ＣＰＵバスを使用する。コントローラ０、１（１０４）
（１０５）はＤＭＡ転送要求を発行する。また、コント
ローラ０（１０４）は、一定時間内で処理を実行して行
く必要がある。バス・コントローラ１０６は、プロセッ
サ１０１からのバス・アクセス要求、コントローラ０、
１（１０４）（１０５）からのＤＭＡ転送要求、バス・
コントローラ１０６内部で発生するリフレッシュ要求、
ビデオＤＭＡ要求を受け、それらに対し適切に許可を与
える。
を図１ないし図９を参照して詳細に説明する。図１は、
本発明の実施の形態にを説明するためのブロック図であ
る。この装置は、プロセッサ１０１、ＤＲＡＭ１０２、
ＲＯＭ１０３、コントローラ０（１０４）、コントロー
ラ１（１０５）、バス・コントローラ１０６、ローカル
・バス１０９から構成されている。プロセッサ１０１
は、外部デバイスとのインターフェースには、１０７の
ＣＰＵバスを使用する。コントローラ０、１（１０４）
（１０５）はＤＭＡ転送要求を発行する。また、コント
ローラ０（１０４）は、一定時間内で処理を実行して行
く必要がある。バス・コントローラ１０６は、プロセッ
サ１０１からのバス・アクセス要求、コントローラ０、
１（１０４）（１０５）からのＤＭＡ転送要求、バス・
コントローラ１０６内部で発生するリフレッシュ要求、
ビデオＤＭＡ要求を受け、それらに対し適切に許可を与
える。
【００１２】１０８は、ローカル・バス、１０９、１１
０はＤＭＡ転送要求、許可を伝えるための制御線を表し
ている。また、１１１はプリンタ・エンジンとの間でデ
ータ・アクセスを行うための信号線である。
０はＤＭＡ転送要求、許可を伝えるための制御線を表し
ている。また、１１１はプリンタ・エンジンとの間でデ
ータ・アクセスを行うための信号線である。
【００１３】次に、図２にバス・コントローラ１０６の
内部構成を示してある。この図２において、バス・コン
トローラ１０６、ＣＰＵインターフェース２０１、ＤＭ
Ａコントローラ０（２０２）、ＤＭＡコントローラ１
（２０３）、リフレッシュ・リクエスタ２０４、ローカ
ル・バス・インターフェース２０５、ビデオ・コントロ
ーラ２０６およびアービタ２０７から構成されている。
ＣＰＵインタフェース２０１は、ＣＰＵバス２０８を経
由してプロセッサ１０１と接続している。ＤＭＡコント
ローラ０（２０２）は、制御線２０９を経由してコント
ローラ０（１０４）からのＤＭＡ転送要求を受け、これ
を処理する。
内部構成を示してある。この図２において、バス・コン
トローラ１０６、ＣＰＵインターフェース２０１、ＤＭ
Ａコントローラ０（２０２）、ＤＭＡコントローラ１
（２０３）、リフレッシュ・リクエスタ２０４、ローカ
ル・バス・インターフェース２０５、ビデオ・コントロ
ーラ２０６およびアービタ２０７から構成されている。
ＣＰＵインタフェース２０１は、ＣＰＵバス２０８を経
由してプロセッサ１０１と接続している。ＤＭＡコント
ローラ０（２０２）は、制御線２０９を経由してコント
ローラ０（１０４）からのＤＭＡ転送要求を受け、これ
を処理する。
【００１４】ＤＭＡコントローラ１（２０３）は、制御
線２１０を経由してコントローラ１（１０５）からのＤ
ＭＡ転送要求を受け、これを処理する。リフレッシュ・
リクエスタ２０４は、ＤＲＡＭ１０２に対するリフレッ
シュ要求を一定周期で発行する。ローカル・バス・イン
ターフェース２０５は、ローカル・バス２１１上に存在
する各デバイスに対し、アクセスを実行する部分であ
る。ビデオ・コントローラ２０６は、信号線２１２を介
して接続されているプリンタ・エンジンに対し、プリン
ト・データを送出す処理を行う。アービタ２０７は、Ｃ
ＰＵインタフェース２０１、ＤＭＡコントローラ０（２
０２）、ＤＭＡコントローラ１（２０３）、リフレッシ
ュ・リクエスタ２０４、ビデオ・コントローラ２０６か
らのローカル・バス使用要求を調停する部分である。
線２１０を経由してコントローラ１（１０５）からのＤ
ＭＡ転送要求を受け、これを処理する。リフレッシュ・
リクエスタ２０４は、ＤＲＡＭ１０２に対するリフレッ
シュ要求を一定周期で発行する。ローカル・バス・イン
ターフェース２０５は、ローカル・バス２１１上に存在
する各デバイスに対し、アクセスを実行する部分であ
る。ビデオ・コントローラ２０６は、信号線２１２を介
して接続されているプリンタ・エンジンに対し、プリン
ト・データを送出す処理を行う。アービタ２０７は、Ｃ
ＰＵインタフェース２０１、ＤＭＡコントローラ０（２
０２）、ＤＭＡコントローラ１（２０３）、リフレッシ
ュ・リクエスタ２０４、ビデオ・コントローラ２０６か
らのローカル・バス使用要求を調停する部分である。
【００１５】以下、本実施の形態を、図３に示す対応表
を参照して説明する。この対応表は、例えば、エレメン
トＡはＧＲＯＵＰ１に属し、図１または図２におけるリ
フレッシュ・リクエスタ２０４であり、アービタ２０７
に対するバス使用要求信号名がＲｅｆＲｅｑで、アービ
タ２０７からのバス使用許可信号名がＲｅｆＧｎｔ、も
しくはＧ１Ｇｎｔであることを示している。
を参照して説明する。この対応表は、例えば、エレメン
トＡはＧＲＯＵＰ１に属し、図１または図２におけるリ
フレッシュ・リクエスタ２０４であり、アービタ２０７
に対するバス使用要求信号名がＲｅｆＲｅｑで、アービ
タ２０７からのバス使用許可信号名がＲｅｆＧｎｔ、も
しくはＧ１Ｇｎｔであることを示している。
【００１６】図４には優先順位を示してある。この図４
に示すように、グループ単位で見ても３種類あり、それ
らは、図７に示す状態遷移図に示すように変化する。パ
ワー・オン後、ＣＡＳＥ１の状態に遷移する。そしてこ
の状態からＧＲＯＵＰ１が許可された場合ＣＡＳＥ２に
遷移し、ＤＭＡＣ０（２０２）が許可された場合ＣＡＳ
Ｅ３に遷移する。ＧＲＯＵＰ２が許可された場合と新た
な許可が発生しない場合（Ｎｏｐ）、ＣＡＳＥ１のまま
である。このようにして、図７に示すように状態を遷移
して行く。
に示すように、グループ単位で見ても３種類あり、それ
らは、図７に示す状態遷移図に示すように変化する。パ
ワー・オン後、ＣＡＳＥ１の状態に遷移する。そしてこ
の状態からＧＲＯＵＰ１が許可された場合ＣＡＳＥ２に
遷移し、ＤＭＡＣ０（２０２）が許可された場合ＣＡＳ
Ｅ３に遷移する。ＧＲＯＵＰ２が許可された場合と新た
な許可が発生しない場合（Ｎｏｐ）、ＣＡＳＥ１のまま
である。このようにして、図７に示すように状態を遷移
して行く。
【００１７】すなわち、図７に示す状態遷移図は、エレ
メントＣからのバス使用要求が許可された場合、エレメ
ントＣをグループ２より下位の優先順位に変更し、グル
ープ２内のエレメントからのバス使用要求が許可された
場合、グループ２内の全部のエレメントをエレメントＣ
より下位の優先順位にし、グループ２以外のエレメント
からのバス使用要求が許可された場合、グループ２内の
全部のエレメントを、エレメントＣより下位の優先順位
に変更し、エレメントＡ、Ｂのいずれかからのバス使用
要求が許可された場合、エレメントＡ、Ｂの間において
は、許可されたエレメントが下位になる様に優先順位を
変更し、かつ、次回のアービトレーションにおいての
み、一時的に、エレメントＡ、ＢをエレメントＣより下
位の優先順位とするものである。
メントＣからのバス使用要求が許可された場合、エレメ
ントＣをグループ２より下位の優先順位に変更し、グル
ープ２内のエレメントからのバス使用要求が許可された
場合、グループ２内の全部のエレメントをエレメントＣ
より下位の優先順位にし、グループ２以外のエレメント
からのバス使用要求が許可された場合、グループ２内の
全部のエレメントを、エレメントＣより下位の優先順位
に変更し、エレメントＡ、Ｂのいずれかからのバス使用
要求が許可された場合、エレメントＡ、Ｂの間において
は、許可されたエレメントが下位になる様に優先順位を
変更し、かつ、次回のアービトレーションにおいての
み、一時的に、エレメントＡ、ＢをエレメントＣより下
位の優先順位とするものである。
【００１８】図５は、ＧＲＯＵＰ１内での優先順位を示
したものである。これに対応する状態遷移図を図８に示
してある。まず、パワー・オン後ＣＡＳＥ１１に遷移
し、この状態でＶｉｄｅｏＣが許可されると、ＣＡＳＥ
１２に遷移する。そしてこの状態でリフレッシュ・リク
エスタが２０４許可されるとＣＡＳＥ１１に遷移する。
図６は、ＧＲＯＵＰ２内での優先順位を示したものであ
る。これに対応する状態遷移図を図９に示してある。パ
ワー・オン後ＣＡＳＥ２１に遷移し、この状態でＤＭＡ
Ｃ１（２０３）が許可されると、ＣＡＳＥ２２に遷移す
る。そして、この状態でＣＰＵインターフェース２０１
が許可されるとＣＡＳＥ２１に遷移する。
したものである。これに対応する状態遷移図を図８に示
してある。まず、パワー・オン後ＣＡＳＥ１１に遷移
し、この状態でＶｉｄｅｏＣが許可されると、ＣＡＳＥ
１２に遷移する。そしてこの状態でリフレッシュ・リク
エスタが２０４許可されるとＣＡＳＥ１１に遷移する。
図６は、ＧＲＯＵＰ２内での優先順位を示したものであ
る。これに対応する状態遷移図を図９に示してある。パ
ワー・オン後ＣＡＳＥ２１に遷移し、この状態でＤＭＡ
Ｃ１（２０３）が許可されると、ＣＡＳＥ２２に遷移す
る。そして、この状態でＣＰＵインターフェース２０１
が許可されるとＣＡＳＥ２１に遷移する。
【００１９】以上のように処理することで、本実施の形
態における、リフレッシュ・リクエスタ２０４、ビデオ
・コントローラ２０６、ＤＭＡコントローラ０（２０
２）の最大レスポンス・タイムは、以下のようになる。
まず、リフレッシュ・リクエスタ２０４は、ビデオＤＭ
Ａコントローラの実行時間＋２×（ＤＭＡ０またはグル
ープ２の最大実行時間）である。ビデオＤＭＡコントロ
ーラは、リフレッシュの実行時間＋２×（ＤＭＡ０また
はグループ２の最大実行時間）である。ＤＭＡ０は、
（グループ２の最大実行時間）＋（リフレッシュ・リク
エスタまたはビデオＤＭＡコントローラの最大実行時
間）である。
態における、リフレッシュ・リクエスタ２０４、ビデオ
・コントローラ２０６、ＤＭＡコントローラ０（２０
２）の最大レスポンス・タイムは、以下のようになる。
まず、リフレッシュ・リクエスタ２０４は、ビデオＤＭ
Ａコントローラの実行時間＋２×（ＤＭＡ０またはグル
ープ２の最大実行時間）である。ビデオＤＭＡコントロ
ーラは、リフレッシュの実行時間＋２×（ＤＭＡ０また
はグループ２の最大実行時間）である。ＤＭＡ０は、
（グループ２の最大実行時間）＋（リフレッシュ・リク
エスタまたはビデオＤＭＡコントローラの最大実行時
間）である。
【００２０】本実施の形態において、エレメントＡ、エ
レメントＢ、エレメントＣ、グループ２がバス使用要求
を発行するとすると、それらの最大レスポンス・タイム
は、次の様に保証できる。まず、エレメントＡは、エレ
メントＢの実行時間＋２×（エレメントＣまたはグルー
プ２の最大実行時間） エレメントＢは、エレメントＡの実行時間＋２×（エレ
メントＣまたはグループ２の最大実行時間） エレメントＣは、（グループ２の最大実行時間）＋（エ
レメントＡまたはエレメントＢの最大実行時間）とな
る。
レメントＢ、エレメントＣ、グループ２がバス使用要求
を発行するとすると、それらの最大レスポンス・タイム
は、次の様に保証できる。まず、エレメントＡは、エレ
メントＢの実行時間＋２×（エレメントＣまたはグルー
プ２の最大実行時間） エレメントＢは、エレメントＡの実行時間＋２×（エレ
メントＣまたはグループ２の最大実行時間） エレメントＣは、（グループ２の最大実行時間）＋（エ
レメントＡまたはエレメントＢの最大実行時間）とな
る。
【００２１】
【発明の効果】請求項１記載の発明では、エレメントＣ
の最大レスポンス・タイムを、エレメントＣより上位優
先順位の実行時間＋（グループ２内のエレメントの最長
実行時間）にし、かつ、グループＸ内のエレメントから
のバス使用要求をすべて許可することができる。請求項
２記載の発明では、請求項１のバス調停方式において、
エレメントＣの平均レスポンス・タイムを短くすること
ができる。請求項３記載の発明では、エレメントＡ、エ
レメントＢおよびエレメントＣに対して、短い最大レス
ポンス・タイムを保証できる。
の最大レスポンス・タイムを、エレメントＣより上位優
先順位の実行時間＋（グループ２内のエレメントの最長
実行時間）にし、かつ、グループＸ内のエレメントから
のバス使用要求をすべて許可することができる。請求項
２記載の発明では、請求項１のバス調停方式において、
エレメントＣの平均レスポンス・タイムを短くすること
ができる。請求項３記載の発明では、エレメントＡ、エ
レメントＢおよびエレメントＣに対して、短い最大レス
ポンス・タイムを保証できる。
【図１】本発明の実施の形態にを説明するためのブロッ
ク図である。
ク図である。
【図２】バス・コントローラの内部構成を示したブロッ
ク図ある。
ク図ある。
【図３】対応表を示した図である。
【図４】優先順位を示した図である。
【図５】グループ１内の優先順位を示した図である。
【図６】グループ２内の優先順位を示した図である。
【図７】図４に対応する状態遷移を示した図である。
【図８】図５に対応する状態遷移を示した図である。
【図９】図６に対応する状態遷移を示した図である。
１０１ プロセッサ １０２ ＤＲＡＭ １０３ ＲＯＭ １０４ コントローラ０ １０５ コントローラ１ １０６ バス・コントローラ １０８ 制御線 １０９ ローカル・バス １１１ 信号線 ２０１ ＣＰＵインターフェース ２０２ ＤＭＡコントローラ０ ２０３ ＤＭＡコントローラ１ ２０４ リフレッシュ・リクエスタ ２０５ ローカル・バス・インターフェース ２０６ ビデオ・コントローラ ２０７ アービタ
Claims (3)
- 【請求項１】 複数のエレメントからのバス使用要求に
対し、１エレメントにのみバス使用許可を与えるバス調
停方式において、 ある特定のエレメントをエレメントＣとし、このエレメ
ントＣ以外のエレメントにて構成されるエレメントのグ
ループをグループＸとした場合、 エレメントＣからのバス使用要求が許可されたとき、エ
レメントＣをグループＸより下位の優先順位に変更し、 グループＸ内のあるエレメントからのバス使用要求が許
可されたとき、グループＸ内の全部のエレメントをエレ
メントＣより下位の優先順位にし、かつ、許可されたグ
ループＸ内の当該エレメントをグループＸ内で最下位の
優先順位に変更することを特徴とするバス調停方式。 - 【請求項２】 前記グループＸ以外であり、かつエレメ
ントＣ以外のエレメントからのバス使用要求が許可され
た場合、グループＸ内の全部のエレメントをエレメント
Ｃより下位の優先順位に変更することを特徴とする請求
項１記載のバス調停方式。 - 【請求項３】 複数のエレメントからのバス使用要求に
対し、１エレメントにのみバス使用許可を与えるバス調
停方式において、 ある特定のエレメントをエレメントＣとし、このエレメ
ントＣ以外のエレメントにて構成されるエレメントのグ
ループをグループＸとし、エレメントＣではなく、か
つ、グループＸに属さないエレメントをエレメントＡ、
エレメントＢとした場合、 エレメントＡ、エレメントＢのいずれかからのバス使用
要求が許可されたとき、エレメントＡ、エレメントＢの
間においては、許可されたエレメントが下位になるよう
に優先順位を変更し、かつ、次回のアービトレーション
においてのみ、一時的に、エレメントＡ、エレメントＢ
をエレメントＣより下位の優先順位とすることを特徴と
するバス調停方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126297A JPH10214252A (ja) | 1997-01-29 | 1997-01-29 | バス調停方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126297A JPH10214252A (ja) | 1997-01-29 | 1997-01-29 | バス調停方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10214252A true JPH10214252A (ja) | 1998-08-11 |
Family
ID=12326441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3126297A Pending JPH10214252A (ja) | 1997-01-29 | 1997-01-29 | バス調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10214252A (ja) |
-
1997
- 1997-01-29 JP JP3126297A patent/JPH10214252A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7096292B2 (en) | On-chip inter-subsystem communication | |
| US8838862B2 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
| JP2010282405A (ja) | データ処理システム | |
| GB2228349A (en) | Data transfer bus with virtual memory | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| KR100480605B1 (ko) | 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기 | |
| JPH06161952A (ja) | アクセス要求仲裁装置 | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| JPH0556548B2 (ja) | ||
| EP1811394B1 (en) | An arbitrator and its arbitration method | |
| JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
| JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
| JPH10214252A (ja) | バス調停方式 | |
| JPH1125036A (ja) | 調停システム、およびアクセスを調停する方法 | |
| JP2000132505A (ja) | バスアクセス方法および装置とその利用装置およびシステム | |
| JP2002269032A (ja) | バスアービタ | |
| US20100153610A1 (en) | Bus arbiter and bus system | |
| JP3240863B2 (ja) | 調停回路 | |
| US5799160A (en) | Circuit and method for controlling bus arbitration | |
| JPS63175964A (ja) | 共有メモリ | |
| KR100605867B1 (ko) | 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법 | |
| JP2006277363A (ja) | 情報転送方式，画像形成装置 | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JPH06266657A (ja) | 情報処理装置 | |
| JPH0844661A (ja) | 情報処理装置 |