JPH10214252A - バス調停方式 - Google Patents
バス調停方式Info
- Publication number
- JPH10214252A JPH10214252A JP3126297A JP3126297A JPH10214252A JP H10214252 A JPH10214252 A JP H10214252A JP 3126297 A JP3126297 A JP 3126297A JP 3126297 A JP3126297 A JP 3126297A JP H10214252 A JPH10214252 A JP H10214252A
- Authority
- JP
- Japan
- Prior art keywords
- group
- bus
- elements
- permitted
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 優先順位を変えることで、特定エレメントの
最大レスポンス・タイムを、このエレメントより上位優
先順位の実行時間+(グループ内のエレメントの最長実
行時間)にし、しかも、グループ内のエレメントからの
バス使用要求をすべて許可できるようしたバス調停方式
を提供すること。 【解決手段】 図4には優先順位を示してある。この図
4に示すように、グループ単位で見ても3種類あり、そ
れらは、図7に示す状態遷移図に示すように変化する。
パワー・オン後、CASE1の状態に遷移する。そして
この状態からGROUP1が許可された場合CASE2
に遷移し、DMAC0(202)が許可された場合CA
SE3に遷移する。GROUP2が許可された場合と新
たな許可が発生しない場合(Nop)、CASE1のま
まである。このようにして、図7に示すように状態を遷
移して行く。
最大レスポンス・タイムを、このエレメントより上位優
先順位の実行時間+(グループ内のエレメントの最長実
行時間)にし、しかも、グループ内のエレメントからの
バス使用要求をすべて許可できるようしたバス調停方式
を提供すること。 【解決手段】 図4には優先順位を示してある。この図
4に示すように、グループ単位で見ても3種類あり、そ
れらは、図7に示す状態遷移図に示すように変化する。
パワー・オン後、CASE1の状態に遷移する。そして
この状態からGROUP1が許可された場合CASE2
に遷移し、DMAC0(202)が許可された場合CA
SE3に遷移する。GROUP2が許可された場合と新
たな許可が発生しない場合(Nop)、CASE1のま
まである。このようにして、図7に示すように状態を遷
移して行く。
Description
【0001】
【発明の属する技術分野】本発明は、プリンタ、スキャ
ナ制御装置におけるシステム・バスの調停方法に関す
る。
ナ制御装置におけるシステム・バスの調停方法に関す
る。
【0002】
【従来の技術】各種の情報処理システムにおいて、複数
のエレメントからのバス使用要求に対し、どのエレメン
トにバス使用許可を与えるかを決定す技術として、特開
平5−61816「バス獲得制御方式」が知られてい
る。これは、バス使用要求に対するバス使用権を与える
バス獲得制御方法に関し、複数のエレメントから同時に
バスの使用要求が送出された場合と、複数のエレメント
から順次バス使用要求が送出された時の制御を変えるも
のである。順次バスの使用要求が送出された場合には、
バス使用権を与えられたエレメントの処理終了毎に一
旦、バスの使用権をプロセッサに帰す。
のエレメントからのバス使用要求に対し、どのエレメン
トにバス使用許可を与えるかを決定す技術として、特開
平5−61816「バス獲得制御方式」が知られてい
る。これは、バス使用要求に対するバス使用権を与える
バス獲得制御方法に関し、複数のエレメントから同時に
バスの使用要求が送出された場合と、複数のエレメント
から順次バス使用要求が送出された時の制御を変えるも
のである。順次バスの使用要求が送出された場合には、
バス使用権を与えられたエレメントの処理終了毎に一
旦、バスの使用権をプロセッサに帰す。
【0003】このため、プロセッサがバス使用のために
長時間待つことがなくなり、プロセッサの処理遅延を低
減することができる。複数のエレメントから同時にバス
の使用要求が送出された時、優先順位に従った順番でバ
ス使用送出エレメントに順次バス使用権を与え、その後
でプロセッサに使用権を返すことにより、エレメントが
バス使用権を獲得するために要する時間を短縮すること
ができる。この場合には、プロセッサがバス使用のため
に待つ時間が長くなるが、この様なことは確率的には少
ないため、全体的に見れば、プロセッサの処理遅延時間
を低減し、かつ同時にバス使用要求信号を送出したエレ
メントの待ち時間を短縮するようにしている。
長時間待つことがなくなり、プロセッサの処理遅延を低
減することができる。複数のエレメントから同時にバス
の使用要求が送出された時、優先順位に従った順番でバ
ス使用送出エレメントに順次バス使用権を与え、その後
でプロセッサに使用権を返すことにより、エレメントが
バス使用権を獲得するために要する時間を短縮すること
ができる。この場合には、プロセッサがバス使用のため
に待つ時間が長くなるが、この様なことは確率的には少
ないため、全体的に見れば、プロセッサの処理遅延時間
を低減し、かつ同時にバス使用要求信号を送出したエレ
メントの待ち時間を短縮するようにしている。
【0004】
【発明が解決しようとする課題】上記の従来技術は、全
体として、プロセッサの処理遅延量を低く抑え、かつ、
各エレメントの待ち時間を短縮するものである。このた
め、短い最大レスポンス・タイム(バス使用要求信号を
送出してからバス使用権が与えられるまでの最大待ち時
間)を保証する用途には向かない。例えば、プリンタへ
の画像データ送出用DMAコントローラ(ビデオDMA
コントローラ)は、アンダーランを発生させることな
く、メモリから画像データを読み出してこなければなら
ないので、ビデオDMAコントローラに対して、短い最
大レスポンス・タイムを保証する必要がある。また、一
定時間内に画像処理を行うエレメントを内在させる場合
にも、このエレメントに対する、短い最大レスポンス・
タイムを保証する必要がある。
体として、プロセッサの処理遅延量を低く抑え、かつ、
各エレメントの待ち時間を短縮するものである。このた
め、短い最大レスポンス・タイム(バス使用要求信号を
送出してからバス使用権が与えられるまでの最大待ち時
間)を保証する用途には向かない。例えば、プリンタへ
の画像データ送出用DMAコントローラ(ビデオDMA
コントローラ)は、アンダーランを発生させることな
く、メモリから画像データを読み出してこなければなら
ないので、ビデオDMAコントローラに対して、短い最
大レスポンス・タイムを保証する必要がある。また、一
定時間内に画像処理を行うエレメントを内在させる場合
にも、このエレメントに対する、短い最大レスポンス・
タイムを保証する必要がある。
【0005】そこで、本発明の第1の目的は、ある特定
のエレメントとこれ以外のエレメントにて構成されるグ
ループをとがあるとき、優先順位を変えることで、特定
エレメントの最大レスポンス・タイムを、このエレメン
トより上位優先順位の実行時間+(グループ内のエレメ
ントの最長実行時間)にし、しかも、グループ内のエレ
メントからのバス使用要求をすべて許可できるようした
バス調停方式を提供することである。
のエレメントとこれ以外のエレメントにて構成されるグ
ループをとがあるとき、優先順位を変えることで、特定
エレメントの最大レスポンス・タイムを、このエレメン
トより上位優先順位の実行時間+(グループ内のエレメ
ントの最長実行時間)にし、しかも、グループ内のエレ
メントからのバス使用要求をすべて許可できるようした
バス調停方式を提供することである。
【0006】また、本発明の第2の目的は、グループ以
外であり、かつ特定のエレメント以外のエレメントから
のバス使用要求が許可された場合、特定のエレメントの
平均レスポンス・タイムを短くしたバス調停方式を提供
することである。
外であり、かつ特定のエレメント以外のエレメントから
のバス使用要求が許可された場合、特定のエレメントの
平均レスポンス・タイムを短くしたバス調停方式を提供
することである。
【0007】さらに、本発明の第3の目的は、特定のエ
レメントではなく、かつ、グループに属さない複数のエ
レメントがあるとき、この複数のエレメントいずれかか
らのバス使用要求が許可された場合、優先順位を変更す
ることで各エレメントに対して、短い最大レスポンス・
タイムを保証するバス調停方式を提供することである。
レメントではなく、かつ、グループに属さない複数のエ
レメントがあるとき、この複数のエレメントいずれかか
らのバス使用要求が許可された場合、優先順位を変更す
ることで各エレメントに対して、短い最大レスポンス・
タイムを保証するバス調停方式を提供することである。
【0008】
【課題を解決するための手段】請求項1記載の発明で
は、複数のエレメントからのバス使用要求に対し、1エ
レメントにのみバス使用許可を与えるバス調停方式にお
いて、ある特定のエレメントをエレメントCとし、この
エレメントC以外のエレメントにて構成されるエレメン
トのグループをグループXとした場合、エレメントCか
らのバス使用要求が許可されたとき、エレメントCをグ
ループXより下位の優先順位に変更し、グループX内の
あるエレメントからのバス使用要求が許可されたとき、
グループX内の全部のエレメントをエレメントCより下
位の優先順位にし、かつ、許可されたグループX内の当
該エレメントをグループX内で最下位の優先順位に変更
することことにより前記第1の目的を達成する。
は、複数のエレメントからのバス使用要求に対し、1エ
レメントにのみバス使用許可を与えるバス調停方式にお
いて、ある特定のエレメントをエレメントCとし、この
エレメントC以外のエレメントにて構成されるエレメン
トのグループをグループXとした場合、エレメントCか
らのバス使用要求が許可されたとき、エレメントCをグ
ループXより下位の優先順位に変更し、グループX内の
あるエレメントからのバス使用要求が許可されたとき、
グループX内の全部のエレメントをエレメントCより下
位の優先順位にし、かつ、許可されたグループX内の当
該エレメントをグループX内で最下位の優先順位に変更
することことにより前記第1の目的を達成する。
【0009】請求項2記載の発明では、請求項1記載の
バス調停方式において、前記グループX以外であり、か
つエレメントC以外のエレメントからのバス使用要求が
許可された場合、グループX内の全部のエレメントをエ
レメントCより下位の優先順位に変更することにより前
記第2の目的を達成する。
バス調停方式において、前記グループX以外であり、か
つエレメントC以外のエレメントからのバス使用要求が
許可された場合、グループX内の全部のエレメントをエ
レメントCより下位の優先順位に変更することにより前
記第2の目的を達成する。
【0010】請求項3記載の発明では、複数のエレメン
トからのバス使用要求に対し、1エレメントにのみバス
使用許可を与えるバス調停方式において、ある特定のエ
レメントをエレメントCとし、このエレメントC以外の
エレメントにて構成されるエレメントのグループをグル
ープXとし、エレメントCではなく、かつ、グループX
に属さないエレメントをエレメントA、エレメントBと
した場合、エレメントA、エレメントBのいずれかから
のバス使用要求が許可されたときエレメントA、エレメ
ントBの間においては、許可されたエレメントが下位に
なるように優先順位を変更し、かつ、次回のアービトレ
ーションにおいてのみ、一時的に、エレメントA、エレ
メントBをエレメントCより下位の優先順位とすること
により前記第3の目的を達成する。
トからのバス使用要求に対し、1エレメントにのみバス
使用許可を与えるバス調停方式において、ある特定のエ
レメントをエレメントCとし、このエレメントC以外の
エレメントにて構成されるエレメントのグループをグル
ープXとし、エレメントCではなく、かつ、グループX
に属さないエレメントをエレメントA、エレメントBと
した場合、エレメントA、エレメントBのいずれかから
のバス使用要求が許可されたときエレメントA、エレメ
ントBの間においては、許可されたエレメントが下位に
なるように優先順位を変更し、かつ、次回のアービトレ
ーションにおいてのみ、一時的に、エレメントA、エレ
メントBをエレメントCより下位の優先順位とすること
により前記第3の目的を達成する。
【0011】
【発明の実施の形態】以下、本発明の好適な実施の形態
を図1ないし図9を参照して詳細に説明する。図1は、
本発明の実施の形態にを説明するためのブロック図であ
る。この装置は、プロセッサ101、DRAM102、
ROM103、コントローラ0(104)、コントロー
ラ1(105)、バス・コントローラ106、ローカル
・バス109から構成されている。プロセッサ101
は、外部デバイスとのインターフェースには、107の
CPUバスを使用する。コントローラ0、1(104)
(105)はDMA転送要求を発行する。また、コント
ローラ0(104)は、一定時間内で処理を実行して行
く必要がある。バス・コントローラ106は、プロセッ
サ101からのバス・アクセス要求、コントローラ0、
1(104)(105)からのDMA転送要求、バス・
コントローラ106内部で発生するリフレッシュ要求、
ビデオDMA要求を受け、それらに対し適切に許可を与
える。
を図1ないし図9を参照して詳細に説明する。図1は、
本発明の実施の形態にを説明するためのブロック図であ
る。この装置は、プロセッサ101、DRAM102、
ROM103、コントローラ0(104)、コントロー
ラ1(105)、バス・コントローラ106、ローカル
・バス109から構成されている。プロセッサ101
は、外部デバイスとのインターフェースには、107の
CPUバスを使用する。コントローラ0、1(104)
(105)はDMA転送要求を発行する。また、コント
ローラ0(104)は、一定時間内で処理を実行して行
く必要がある。バス・コントローラ106は、プロセッ
サ101からのバス・アクセス要求、コントローラ0、
1(104)(105)からのDMA転送要求、バス・
コントローラ106内部で発生するリフレッシュ要求、
ビデオDMA要求を受け、それらに対し適切に許可を与
える。
【0012】108は、ローカル・バス、109、11
0はDMA転送要求、許可を伝えるための制御線を表し
ている。また、111はプリンタ・エンジンとの間でデ
ータ・アクセスを行うための信号線である。
0はDMA転送要求、許可を伝えるための制御線を表し
ている。また、111はプリンタ・エンジンとの間でデ
ータ・アクセスを行うための信号線である。
【0013】次に、図2にバス・コントローラ106の
内部構成を示してある。この図2において、バス・コン
トローラ106、CPUインターフェース201、DM
Aコントローラ0(202)、DMAコントローラ1
(203)、リフレッシュ・リクエスタ204、ローカ
ル・バス・インターフェース205、ビデオ・コントロ
ーラ206およびアービタ207から構成されている。
CPUインタフェース201は、CPUバス208を経
由してプロセッサ101と接続している。DMAコント
ローラ0(202)は、制御線209を経由してコント
ローラ0(104)からのDMA転送要求を受け、これ
を処理する。
内部構成を示してある。この図2において、バス・コン
トローラ106、CPUインターフェース201、DM
Aコントローラ0(202)、DMAコントローラ1
(203)、リフレッシュ・リクエスタ204、ローカ
ル・バス・インターフェース205、ビデオ・コントロ
ーラ206およびアービタ207から構成されている。
CPUインタフェース201は、CPUバス208を経
由してプロセッサ101と接続している。DMAコント
ローラ0(202)は、制御線209を経由してコント
ローラ0(104)からのDMA転送要求を受け、これ
を処理する。
【0014】DMAコントローラ1(203)は、制御
線210を経由してコントローラ1(105)からのD
MA転送要求を受け、これを処理する。リフレッシュ・
リクエスタ204は、DRAM102に対するリフレッ
シュ要求を一定周期で発行する。ローカル・バス・イン
ターフェース205は、ローカル・バス211上に存在
する各デバイスに対し、アクセスを実行する部分であ
る。ビデオ・コントローラ206は、信号線212を介
して接続されているプリンタ・エンジンに対し、プリン
ト・データを送出す処理を行う。アービタ207は、C
PUインタフェース201、DMAコントローラ0(2
02)、DMAコントローラ1(203)、リフレッシ
ュ・リクエスタ204、ビデオ・コントローラ206か
らのローカル・バス使用要求を調停する部分である。
線210を経由してコントローラ1(105)からのD
MA転送要求を受け、これを処理する。リフレッシュ・
リクエスタ204は、DRAM102に対するリフレッ
シュ要求を一定周期で発行する。ローカル・バス・イン
ターフェース205は、ローカル・バス211上に存在
する各デバイスに対し、アクセスを実行する部分であ
る。ビデオ・コントローラ206は、信号線212を介
して接続されているプリンタ・エンジンに対し、プリン
ト・データを送出す処理を行う。アービタ207は、C
PUインタフェース201、DMAコントローラ0(2
02)、DMAコントローラ1(203)、リフレッシ
ュ・リクエスタ204、ビデオ・コントローラ206か
らのローカル・バス使用要求を調停する部分である。
【0015】以下、本実施の形態を、図3に示す対応表
を参照して説明する。この対応表は、例えば、エレメン
トAはGROUP1に属し、図1または図2におけるリ
フレッシュ・リクエスタ204であり、アービタ207
に対するバス使用要求信号名がRefReqで、アービ
タ207からのバス使用許可信号名がRefGnt、も
しくはG1Gntであることを示している。
を参照して説明する。この対応表は、例えば、エレメン
トAはGROUP1に属し、図1または図2におけるリ
フレッシュ・リクエスタ204であり、アービタ207
に対するバス使用要求信号名がRefReqで、アービ
タ207からのバス使用許可信号名がRefGnt、も
しくはG1Gntであることを示している。
【0016】図4には優先順位を示してある。この図4
に示すように、グループ単位で見ても3種類あり、それ
らは、図7に示す状態遷移図に示すように変化する。パ
ワー・オン後、CASE1の状態に遷移する。そしてこ
の状態からGROUP1が許可された場合CASE2に
遷移し、DMAC0(202)が許可された場合CAS
E3に遷移する。GROUP2が許可された場合と新た
な許可が発生しない場合(Nop)、CASE1のまま
である。このようにして、図7に示すように状態を遷移
して行く。
に示すように、グループ単位で見ても3種類あり、それ
らは、図7に示す状態遷移図に示すように変化する。パ
ワー・オン後、CASE1の状態に遷移する。そしてこ
の状態からGROUP1が許可された場合CASE2に
遷移し、DMAC0(202)が許可された場合CAS
E3に遷移する。GROUP2が許可された場合と新た
な許可が発生しない場合(Nop)、CASE1のまま
である。このようにして、図7に示すように状態を遷移
して行く。
【0017】すなわち、図7に示す状態遷移図は、エレ
メントCからのバス使用要求が許可された場合、エレメ
ントCをグループ2より下位の優先順位に変更し、グル
ープ2内のエレメントからのバス使用要求が許可された
場合、グループ2内の全部のエレメントをエレメントC
より下位の優先順位にし、グループ2以外のエレメント
からのバス使用要求が許可された場合、グループ2内の
全部のエレメントを、エレメントCより下位の優先順位
に変更し、エレメントA、Bのいずれかからのバス使用
要求が許可された場合、エレメントA、Bの間において
は、許可されたエレメントが下位になる様に優先順位を
変更し、かつ、次回のアービトレーションにおいての
み、一時的に、エレメントA、BをエレメントCより下
位の優先順位とするものである。
メントCからのバス使用要求が許可された場合、エレメ
ントCをグループ2より下位の優先順位に変更し、グル
ープ2内のエレメントからのバス使用要求が許可された
場合、グループ2内の全部のエレメントをエレメントC
より下位の優先順位にし、グループ2以外のエレメント
からのバス使用要求が許可された場合、グループ2内の
全部のエレメントを、エレメントCより下位の優先順位
に変更し、エレメントA、Bのいずれかからのバス使用
要求が許可された場合、エレメントA、Bの間において
は、許可されたエレメントが下位になる様に優先順位を
変更し、かつ、次回のアービトレーションにおいての
み、一時的に、エレメントA、BをエレメントCより下
位の優先順位とするものである。
【0018】図5は、GROUP1内での優先順位を示
したものである。これに対応する状態遷移図を図8に示
してある。まず、パワー・オン後CASE11に遷移
し、この状態でVideoCが許可されると、CASE
12に遷移する。そしてこの状態でリフレッシュ・リク
エスタが204許可されるとCASE11に遷移する。
図6は、GROUP2内での優先順位を示したものであ
る。これに対応する状態遷移図を図9に示してある。パ
ワー・オン後CASE21に遷移し、この状態でDMA
C1(203)が許可されると、CASE22に遷移す
る。そして、この状態でCPUインターフェース201
が許可されるとCASE21に遷移する。
したものである。これに対応する状態遷移図を図8に示
してある。まず、パワー・オン後CASE11に遷移
し、この状態でVideoCが許可されると、CASE
12に遷移する。そしてこの状態でリフレッシュ・リク
エスタが204許可されるとCASE11に遷移する。
図6は、GROUP2内での優先順位を示したものであ
る。これに対応する状態遷移図を図9に示してある。パ
ワー・オン後CASE21に遷移し、この状態でDMA
C1(203)が許可されると、CASE22に遷移す
る。そして、この状態でCPUインターフェース201
が許可されるとCASE21に遷移する。
【0019】以上のように処理することで、本実施の形
態における、リフレッシュ・リクエスタ204、ビデオ
・コントローラ206、DMAコントローラ0(20
2)の最大レスポンス・タイムは、以下のようになる。
まず、リフレッシュ・リクエスタ204は、ビデオDM
Aコントローラの実行時間+2×(DMA0またはグル
ープ2の最大実行時間)である。ビデオDMAコントロ
ーラは、リフレッシュの実行時間+2×(DMA0また
はグループ2の最大実行時間)である。DMA0は、
(グループ2の最大実行時間)+(リフレッシュ・リク
エスタまたはビデオDMAコントローラの最大実行時
間)である。
態における、リフレッシュ・リクエスタ204、ビデオ
・コントローラ206、DMAコントローラ0(20
2)の最大レスポンス・タイムは、以下のようになる。
まず、リフレッシュ・リクエスタ204は、ビデオDM
Aコントローラの実行時間+2×(DMA0またはグル
ープ2の最大実行時間)である。ビデオDMAコントロ
ーラは、リフレッシュの実行時間+2×(DMA0また
はグループ2の最大実行時間)である。DMA0は、
(グループ2の最大実行時間)+(リフレッシュ・リク
エスタまたはビデオDMAコントローラの最大実行時
間)である。
【0020】本実施の形態において、エレメントA、エ
レメントB、エレメントC、グループ2がバス使用要求
を発行するとすると、それらの最大レスポンス・タイム
は、次の様に保証できる。まず、エレメントAは、エレ
メントBの実行時間+2×(エレメントCまたはグルー
プ2の最大実行時間) エレメントBは、エレメントAの実行時間+2×(エレ
メントCまたはグループ2の最大実行時間) エレメントCは、(グループ2の最大実行時間)+(エ
レメントAまたはエレメントBの最大実行時間)とな
る。
レメントB、エレメントC、グループ2がバス使用要求
を発行するとすると、それらの最大レスポンス・タイム
は、次の様に保証できる。まず、エレメントAは、エレ
メントBの実行時間+2×(エレメントCまたはグルー
プ2の最大実行時間) エレメントBは、エレメントAの実行時間+2×(エレ
メントCまたはグループ2の最大実行時間) エレメントCは、(グループ2の最大実行時間)+(エ
レメントAまたはエレメントBの最大実行時間)とな
る。
【0021】
【発明の効果】請求項1記載の発明では、エレメントC
の最大レスポンス・タイムを、エレメントCより上位優
先順位の実行時間+(グループ2内のエレメントの最長
実行時間)にし、かつ、グループX内のエレメントから
のバス使用要求をすべて許可することができる。請求項
2記載の発明では、請求項1のバス調停方式において、
エレメントCの平均レスポンス・タイムを短くすること
ができる。請求項3記載の発明では、エレメントA、エ
レメントBおよびエレメントCに対して、短い最大レス
ポンス・タイムを保証できる。
の最大レスポンス・タイムを、エレメントCより上位優
先順位の実行時間+(グループ2内のエレメントの最長
実行時間)にし、かつ、グループX内のエレメントから
のバス使用要求をすべて許可することができる。請求項
2記載の発明では、請求項1のバス調停方式において、
エレメントCの平均レスポンス・タイムを短くすること
ができる。請求項3記載の発明では、エレメントA、エ
レメントBおよびエレメントCに対して、短い最大レス
ポンス・タイムを保証できる。
【図1】本発明の実施の形態にを説明するためのブロッ
ク図である。
ク図である。
【図2】バス・コントローラの内部構成を示したブロッ
ク図ある。
ク図ある。
【図3】対応表を示した図である。
【図4】優先順位を示した図である。
【図5】グループ1内の優先順位を示した図である。
【図6】グループ2内の優先順位を示した図である。
【図7】図4に対応する状態遷移を示した図である。
【図8】図5に対応する状態遷移を示した図である。
【図9】図6に対応する状態遷移を示した図である。
101 プロセッサ 102 DRAM 103 ROM 104 コントローラ0 105 コントローラ1 106 バス・コントローラ 108 制御線 109 ローカル・バス 111 信号線 201 CPUインターフェース 202 DMAコントローラ0 203 DMAコントローラ1 204 リフレッシュ・リクエスタ 205 ローカル・バス・インターフェース 206 ビデオ・コントローラ 207 アービタ
Claims (3)
- 【請求項1】 複数のエレメントからのバス使用要求に
対し、1エレメントにのみバス使用許可を与えるバス調
停方式において、 ある特定のエレメントをエレメントCとし、このエレメ
ントC以外のエレメントにて構成されるエレメントのグ
ループをグループXとした場合、 エレメントCからのバス使用要求が許可されたとき、エ
レメントCをグループXより下位の優先順位に変更し、 グループX内のあるエレメントからのバス使用要求が許
可されたとき、グループX内の全部のエレメントをエレ
メントCより下位の優先順位にし、かつ、許可されたグ
ループX内の当該エレメントをグループX内で最下位の
優先順位に変更することを特徴とするバス調停方式。 - 【請求項2】 前記グループX以外であり、かつエレメ
ントC以外のエレメントからのバス使用要求が許可され
た場合、グループX内の全部のエレメントをエレメント
Cより下位の優先順位に変更することを特徴とする請求
項1記載のバス調停方式。 - 【請求項3】 複数のエレメントからのバス使用要求に
対し、1エレメントにのみバス使用許可を与えるバス調
停方式において、 ある特定のエレメントをエレメントCとし、このエレメ
ントC以外のエレメントにて構成されるエレメントのグ
ループをグループXとし、エレメントCではなく、か
つ、グループXに属さないエレメントをエレメントA、
エレメントBとした場合、 エレメントA、エレメントBのいずれかからのバス使用
要求が許可されたとき、エレメントA、エレメントBの
間においては、許可されたエレメントが下位になるよう
に優先順位を変更し、かつ、次回のアービトレーション
においてのみ、一時的に、エレメントA、エレメントB
をエレメントCより下位の優先順位とすることを特徴と
するバス調停方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3126297A JPH10214252A (ja) | 1997-01-29 | 1997-01-29 | バス調停方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3126297A JPH10214252A (ja) | 1997-01-29 | 1997-01-29 | バス調停方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10214252A true JPH10214252A (ja) | 1998-08-11 |
Family
ID=12326441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3126297A Pending JPH10214252A (ja) | 1997-01-29 | 1997-01-29 | バス調停方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10214252A (ja) |
-
1997
- 1997-01-29 JP JP3126297A patent/JPH10214252A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7096292B2 (en) | On-chip inter-subsystem communication | |
US8838862B2 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
JP2010282405A (ja) | データ処理システム | |
GB2228349A (en) | Data transfer bus with virtual memory | |
KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
KR100480605B1 (ko) | 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기 | |
JPH06161952A (ja) | アクセス要求仲裁装置 | |
US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
JPH0556548B2 (ja) | ||
EP1811394B1 (en) | An arbitrator and its arbitration method | |
JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
JPH10214252A (ja) | バス調停方式 | |
JPH1125036A (ja) | 調停システム、およびアクセスを調停する方法 | |
JP2000132505A (ja) | バスアクセス方法および装置とその利用装置およびシステム | |
JP2002269032A (ja) | バスアービタ | |
US20100153610A1 (en) | Bus arbiter and bus system | |
JP3240863B2 (ja) | 調停回路 | |
US5799160A (en) | Circuit and method for controlling bus arbitration | |
JPS63175964A (ja) | 共有メモリ | |
KR100605867B1 (ko) | 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법 | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 | |
KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
JPH06266657A (ja) | 情報処理装置 | |
JPH0844661A (ja) | 情報処理装置 |