JPH10214252A - Bus arbitrating system - Google Patents

Abstract

PROBLEM TO BE SOLVED: To guarantee short maximum response time by setting the maximum response time of certain element to the execution time of high-order priority rather than this element + (the longest execution time of element in a group). SOLUTION: A bus controller 106 connected to a processor 101 receives a bus access request from the processor 101, DMA transfer requests from controllers 104 and 105, refresh request and video DMA request generated inside the bus controller 106 and suitably applies permission to these requests. When there are a certain specified element and a group composed of the other elements, by changing the priority, the maximum response time of specified element is set to the execution time of high-order priority rather than this element + (the longest execution time of element in the group). Further, all the bus use requests from the elements in the group can be permitted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、プリンタ、スキャ
ナ制御装置におけるシステム・バスの調停方法に関す
る。The present invention relates to a method for arbitrating a system bus in a printer or scanner control device.

【０００２】[0002]

【従来の技術】各種の情報処理システムにおいて、複数
のエレメントからのバス使用要求に対し、どのエレメン
トにバス使用許可を与えるかを決定す技術として、特開
平５−６１８１６「バス獲得制御方式」が知られてい
る。これは、バス使用要求に対するバス使用権を与える
バス獲得制御方法に関し、複数のエレメントから同時に
バスの使用要求が送出された場合と、複数のエレメント
から順次バス使用要求が送出された時の制御を変えるも
のである。順次バスの使用要求が送出された場合には、
バス使用権を与えられたエレメントの処理終了毎に一
旦、バスの使用権をプロセッサに帰す。2. Description of the Related Art In various information processing systems, Japanese Unexamined Patent Application Publication No. 5-61816 "Bus acquisition control method" discloses a technique for determining which element is to be granted bus use in response to a bus use request from a plurality of elements. Are known. This relates to a bus acquisition control method for granting a bus use right to a bus use request, which controls when a bus use request is transmitted from a plurality of elements simultaneously and when a bus use request is sequentially transmitted from a plurality of elements. It changes. When a request to use the sequential bus is sent,
The bus use right is once returned to the processor each time the processing of the element to which the bus use right is given is completed.

【０００３】このため、プロセッサがバス使用のために
長時間待つことがなくなり、プロセッサの処理遅延を低
減することができる。複数のエレメントから同時にバス
の使用要求が送出された時、優先順位に従った順番でバ
ス使用送出エレメントに順次バス使用権を与え、その後
でプロセッサに使用権を返すことにより、エレメントが
バス使用権を獲得するために要する時間を短縮すること
ができる。この場合には、プロセッサがバス使用のため
に待つ時間が長くなるが、この様なことは確率的には少
ないため、全体的に見れば、プロセッサの処理遅延時間
を低減し、かつ同時にバス使用要求信号を送出したエレ
メントの待ち時間を短縮するようにしている。For this reason, the processor does not have to wait for a long time to use the bus, and the processing delay of the processor can be reduced. When a bus use request is sent from a plurality of elements at the same time, the bus use right is sequentially given to the bus use sending element in the order according to the priority, and then the use right is returned to the processor. Can be shortened. In this case, the time that the processor waits for using the bus becomes longer. However, since such a probability is small, the processing delay time of the processor is reduced as a whole, and at the same time, the bus is used. The waiting time of the element that has sent the request signal is reduced.

【０００４】[0004]

【発明が解決しようとする課題】上記の従来技術は、全
体として、プロセッサの処理遅延量を低く抑え、かつ、
各エレメントの待ち時間を短縮するものである。このた
め、短い最大レスポンス・タイム（バス使用要求信号を
送出してからバス使用権が与えられるまでの最大待ち時
間）を保証する用途には向かない。例えば、プリンタへ
の画像データ送出用ＤＭＡコントローラ（ビデオＤＭＡ
コントローラ）は、アンダーランを発生させることな
く、メモリから画像データを読み出してこなければなら
ないので、ビデオＤＭＡコントローラに対して、短い最
大レスポンス・タイムを保証する必要がある。また、一
定時間内に画像処理を行うエレメントを内在させる場合
にも、このエレメントに対する、短い最大レスポンス・
タイムを保証する必要がある。The above prior art as a whole suppresses the processing delay of the processor to a low level, and
This is to reduce the waiting time of each element. Therefore, it is not suitable for applications that guarantee a short maximum response time (maximum waiting time from when a bus use request signal is transmitted to when a bus use right is granted). For example, a DMA controller for sending image data to a printer (video DMA)
The controller) must read the image data from the memory without causing an underrun, so that it is necessary to guarantee a short maximum response time to the video DMA controller. Also, when an element for performing image processing within a certain time is included, a short maximum response to this element is required.
Time must be guaranteed.

【０００５】そこで、本発明の第１の目的は、ある特定
のエレメントとこれ以外のエレメントにて構成されるグ
ループをとがあるとき、優先順位を変えることで、特定
エレメントの最大レスポンス・タイムを、このエレメン
トより上位優先順位の実行時間＋（グループ内のエレメ
ントの最長実行時間）にし、しかも、グループ内のエレ
メントからのバス使用要求をすべて許可できるようした
バス調停方式を提供することである。Therefore, a first object of the present invention is to change the priority when a certain element and a group composed of other elements are present, thereby reducing the maximum response time of the specific element. An object of the present invention is to provide a bus arbitration system in which the execution time of a higher priority than this element is set to + (the longest execution time of the elements in the group), and all bus use requests from the elements in the group are permitted.

【０００６】また、本発明の第２の目的は、グループ以
外であり、かつ特定のエレメント以外のエレメントから
のバス使用要求が許可された場合、特定のエレメントの
平均レスポンス・タイムを短くしたバス調停方式を提供
することである。A second object of the present invention is to provide a bus arbitration device that shortens the average response time of a specific element when a bus use request from an element other than the group and other than the specific element is permitted. Is to provide a scheme.

【０００７】さらに、本発明の第３の目的は、特定のエ
レメントではなく、かつ、グループに属さない複数のエ
レメントがあるとき、この複数のエレメントいずれかか
らのバス使用要求が許可された場合、優先順位を変更す
ることで各エレメントに対して、短い最大レスポンス・
タイムを保証するバス調停方式を提供することである。[0007] A third object of the present invention is to provide a method in which, when there are a plurality of elements which are not specific elements and do not belong to a group, when a bus use request from any of the plurality of elements is permitted, By changing the priority, a short maximum response
The purpose is to provide a bus arbitration method that guarantees time.

【０００８】[0008]

【課題を解決するための手段】請求項１記載の発明で
は、複数のエレメントからのバス使用要求に対し、１エ
レメントにのみバス使用許可を与えるバス調停方式にお
いて、ある特定のエレメントをエレメントＣとし、この
エレメントＣ以外のエレメントにて構成されるエレメン
トのグループをグループＸとした場合、エレメントＣか
らのバス使用要求が許可されたとき、エレメントＣをグ
ループＸより下位の優先順位に変更し、グループＸ内の
あるエレメントからのバス使用要求が許可されたとき、
グループＸ内の全部のエレメントをエレメントＣより下
位の優先順位にし、かつ、許可されたグループＸ内の当
該エレメントをグループＸ内で最下位の優先順位に変更
することことにより前記第１の目的を達成する。According to the first aspect of the present invention, in a bus arbitration system in which only one element is permitted to use a bus in response to a bus use request from a plurality of elements, a specific element is designated as an element C. When a group of elements constituted by elements other than the element C is group X, when a bus use request from the element C is permitted, the element C is changed to a lower priority than the group X, and When a bus use request from an element in X is granted,
The first object is achieved by making all elements in group X a lower priority than element C, and changing the permitted elements in group X to the lowest priority in group X. To achieve.

【０００９】請求項２記載の発明では、請求項１記載の
バス調停方式において、前記グループＸ以外であり、か
つエレメントＣ以外のエレメントからのバス使用要求が
許可された場合、グループＸ内の全部のエレメントをエ
レメントＣより下位の優先順位に変更することにより前
記第２の目的を達成する。According to a second aspect of the present invention, in the bus arbitration system according to the first aspect, when a bus use request from an element other than the group X and from an element other than the element C is permitted, all of the groups in the group X are allowed. The above-mentioned second object is achieved by changing the priority of the element C to a lower priority than the element C.

【００１０】請求項３記載の発明では、複数のエレメン
トからのバス使用要求に対し、１エレメントにのみバス
使用許可を与えるバス調停方式において、ある特定のエ
レメントをエレメントＣとし、このエレメントＣ以外の
エレメントにて構成されるエレメントのグループをグル
ープＸとし、エレメントＣではなく、かつ、グループＸ
に属さないエレメントをエレメントＡ、エレメントＢと
した場合、エレメントＡ、エレメントＢのいずれかから
のバス使用要求が許可されたときエレメントＡ、エレメ
ントＢの間においては、許可されたエレメントが下位に
なるように優先順位を変更し、かつ、次回のアービトレ
ーションにおいてのみ、一時的に、エレメントＡ、エレ
メントＢをエレメントＣより下位の優先順位とすること
により前記第３の目的を達成する。According to the third aspect of the present invention, in a bus arbitration system in which only one element is permitted to use a bus in response to a bus use request from a plurality of elements, a specific element is defined as an element C, and a specific element other than the element C is used. A group of elements composed of elements is referred to as a group X, and not an element C but a group X
If the elements that do not belong to the element A and the element B are element A and element B, when the bus use request from any of the elements A and B is permitted, the permitted element is lower in the element A and the element B. The third object is achieved by changing the priority order as described above and temporarily setting the element A and the element B to be lower in priority than the element C only in the next arbitration.

【００１１】[0011]

【発明の実施の形態】以下、本発明の好適な実施の形態
を図１ないし図９を参照して詳細に説明する。図１は、
本発明の実施の形態にを説明するためのブロック図であ
る。この装置は、プロセッサ１０１、ＤＲＡＭ１０２、
ＲＯＭ１０３、コントローラ０（１０４）、コントロー
ラ１（１０５）、バス・コントローラ１０６、ローカル
・バス１０９から構成されている。プロセッサ１０１
は、外部デバイスとのインターフェースには、１０７の
ＣＰＵバスを使用する。コントローラ０、１（１０４）
（１０５）はＤＭＡ転送要求を発行する。また、コント
ローラ０（１０４）は、一定時間内で処理を実行して行
く必要がある。バス・コントローラ１０６は、プロセッ
サ１０１からのバス・アクセス要求、コントローラ０、
１（１０４）（１０５）からのＤＭＡ転送要求、バス・
コントローラ１０６内部で発生するリフレッシュ要求、
ビデオＤＭＡ要求を受け、それらに対し適切に許可を与
える。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to FIGS. FIG.
FIG. 2 is a block diagram for explaining an embodiment of the present invention. This device comprises a processor 101, a DRAM 102,
It comprises a ROM 103, a controller 0 (104), a controller 1 (105), a bus controller 106, and a local bus 109. Processor 101
Uses the CPU bus 107 for interface with external devices. Controller 0, 1 (104)
(105) issues a DMA transfer request. Further, the controller 0 (104) needs to execute the processing within a certain time. The bus controller 106 receives a bus access request from the processor 101, a controller 0,
1 (104) DMA transfer request from (105), bus
A refresh request generated inside the controller 106,
Receives video DMA requests and grants them appropriately.

【００１２】１０８は、ローカル・バス、１０９、１１
０はＤＭＡ転送要求、許可を伝えるための制御線を表し
ている。また、１１１はプリンタ・エンジンとの間でデ
ータ・アクセスを行うための信号線である。108 is a local bus, 109 and 11
0 indicates a control line for transmitting a DMA transfer request and permission. Reference numeral 111 denotes a signal line for performing data access with the printer engine.

【００１３】次に、図２にバス・コントローラ１０６の
内部構成を示してある。この図２において、バス・コン
トローラ１０６、ＣＰＵインターフェース２０１、ＤＭ
Ａコントローラ０（２０２）、ＤＭＡコントローラ１
（２０３）、リフレッシュ・リクエスタ２０４、ローカ
ル・バス・インターフェース２０５、ビデオ・コントロ
ーラ２０６およびアービタ２０７から構成されている。
ＣＰＵインタフェース２０１は、ＣＰＵバス２０８を経
由してプロセッサ１０１と接続している。ＤＭＡコント
ローラ０（２０２）は、制御線２０９を経由してコント
ローラ０（１０４）からのＤＭＡ転送要求を受け、これ
を処理する。Next, FIG. 2 shows the internal configuration of the bus controller 106. In FIG. 2, a bus controller 106, a CPU interface 201, a DM
A controller 0 (202), DMA controller 1
(203), a refresh requester 204, a local bus interface 205, a video controller 206, and an arbiter 207.
The CPU interface 201 is connected to the processor 101 via the CPU bus 208. The DMA controller 0 (202) receives a DMA transfer request from the controller 0 (104) via the control line 209, and processes the request.

【００１４】ＤＭＡコントローラ１（２０３）は、制御
線２１０を経由してコントローラ１（１０５）からのＤ
ＭＡ転送要求を受け、これを処理する。リフレッシュ・
リクエスタ２０４は、ＤＲＡＭ１０２に対するリフレッ
シュ要求を一定周期で発行する。ローカル・バス・イン
ターフェース２０５は、ローカル・バス２１１上に存在
する各デバイスに対し、アクセスを実行する部分であ
る。ビデオ・コントローラ２０６は、信号線２１２を介
して接続されているプリンタ・エンジンに対し、プリン
ト・データを送出す処理を行う。アービタ２０７は、Ｃ
ＰＵインタフェース２０１、ＤＭＡコントローラ０（２
０２）、ＤＭＡコントローラ１（２０３）、リフレッシ
ュ・リクエスタ２０４、ビデオ・コントローラ２０６か
らのローカル・バス使用要求を調停する部分である。The DMA controller 1 (203) receives a D signal from the controller 1 (105) via a control line 210.
It receives the MA transfer request and processes it. refresh·
The requester 204 issues a refresh request to the DRAM 102 at regular intervals. The local bus interface 205 is a part that accesses each device existing on the local bus 211. The video controller 206 performs a process of transmitting print data to a printer engine connected via the signal line 212. Arbiter 207 is C
PU interface 201, DMA controller 0 (2
02), arbitrating local bus use requests from the DMA controller 1 (203), the refresh requester 204, and the video controller 206.

【００１５】以下、本実施の形態を、図３に示す対応表
を参照して説明する。この対応表は、例えば、エレメン
トＡはＧＲＯＵＰ１に属し、図１または図２におけるリ
フレッシュ・リクエスタ２０４であり、アービタ２０７
に対するバス使用要求信号名がＲｅｆＲｅｑで、アービ
タ２０７からのバス使用許可信号名がＲｅｆＧｎｔ、も
しくはＧ１Ｇｎｔであることを示している。Hereinafter, the present embodiment will be described with reference to a correspondence table shown in FIG. In this correspondence table, for example, element A belongs to GROUP1, the refresh requester 204 in FIG. 1 or FIG.
Indicates that the bus use request signal name is RefReq and the bus use permission signal name from the arbiter 207 is RefGnt or G1Gnt.

【００１６】図４には優先順位を示してある。この図４
に示すように、グループ単位で見ても３種類あり、それ
らは、図７に示す状態遷移図に示すように変化する。パ
ワー・オン後、ＣＡＳＥ１の状態に遷移する。そしてこ
の状態からＧＲＯＵＰ１が許可された場合ＣＡＳＥ２に
遷移し、ＤＭＡＣ０（２０２）が許可された場合ＣＡＳ
Ｅ３に遷移する。ＧＲＯＵＰ２が許可された場合と新た
な許可が発生しない場合（Ｎｏｐ）、ＣＡＳＥ１のまま
である。このようにして、図７に示すように状態を遷移
して行く。FIG. 4 shows the priorities. This figure 4
As shown in FIG. 7, there are three types even in a group unit, and they change as shown in the state transition diagram shown in FIG. After power-on, the state transits to the state of CASE1. When GROUP1 is permitted from this state, the state transits to CASE2, and when DMAC0 (202) is permitted, CAS2.
Transition to E3. When GROUP2 is permitted and when no new permission occurs (Nop), CASE1 remains. In this way, the state transitions as shown in FIG.

【００１７】すなわち、図７に示す状態遷移図は、エレ
メントＣからのバス使用要求が許可された場合、エレメ
ントＣをグループ２より下位の優先順位に変更し、グル
ープ２内のエレメントからのバス使用要求が許可された
場合、グループ２内の全部のエレメントをエレメントＣ
より下位の優先順位にし、グループ２以外のエレメント
からのバス使用要求が許可された場合、グループ２内の
全部のエレメントを、エレメントＣより下位の優先順位
に変更し、エレメントＡ、Ｂのいずれかからのバス使用
要求が許可された場合、エレメントＡ、Ｂの間において
は、許可されたエレメントが下位になる様に優先順位を
変更し、かつ、次回のアービトレーションにおいての
み、一時的に、エレメントＡ、ＢをエレメントＣより下
位の優先順位とするものである。That is, in the state transition diagram shown in FIG. 7, when the bus use request from the element C is permitted, the priority of the element C is changed to a priority lower than that of the group 2, and the bus use from the elements in the group 2 is changed. If the request is granted, replace all elements in group 2 with element C
When a lower priority is given and a bus use request from an element other than the group 2 is permitted, all the elements in the group 2 are changed to a lower priority than the element C, and any one of the elements A and B is changed. , The priority is changed between the elements A and B so that the permitted element becomes lower, and the element A is temporarily stopped only in the next arbitration. , B are given lower priority than the element C.

【００１８】図５は、ＧＲＯＵＰ１内での優先順位を示
したものである。これに対応する状態遷移図を図８に示
してある。まず、パワー・オン後ＣＡＳＥ１１に遷移
し、この状態でＶｉｄｅｏＣが許可されると、ＣＡＳＥ
１２に遷移する。そしてこの状態でリフレッシュ・リク
エスタが２０４許可されるとＣＡＳＥ１１に遷移する。
図６は、ＧＲＯＵＰ２内での優先順位を示したものであ
る。これに対応する状態遷移図を図９に示してある。パ
ワー・オン後ＣＡＳＥ２１に遷移し、この状態でＤＭＡ
Ｃ１（２０３）が許可されると、ＣＡＳＥ２２に遷移す
る。そして、この状態でＣＰＵインターフェース２０１
が許可されるとＣＡＳＥ２１に遷移する。FIG. 5 shows the priorities in GROUP1. The corresponding state transition diagram is shown in FIG. First, after power-on, the state transits to CASE11. In this state, if VideoC is permitted,
Transition is made to 12. When the refresh requester 204 is permitted in this state, the state transits to CASE11.
FIG. 6 shows the priorities in GROUP2. The corresponding state transition diagram is shown in FIG. After power-on, the state transits to CASE21.
When C1 (203) is permitted, a transition is made to CASE22. Then, in this state, the CPU interface 201
Is permitted, a transition is made to CASE21.

【００１９】以上のように処理することで、本実施の形
態における、リフレッシュ・リクエスタ２０４、ビデオ
・コントローラ２０６、ＤＭＡコントローラ０（２０
２）の最大レスポンス・タイムは、以下のようになる。
まず、リフレッシュ・リクエスタ２０４は、ビデオＤＭ
Ａコントローラの実行時間＋２×（ＤＭＡ０またはグル
ープ２の最大実行時間）である。ビデオＤＭＡコントロ
ーラは、リフレッシュの実行時間＋２×（ＤＭＡ０また
はグループ２の最大実行時間）である。ＤＭＡ０は、
（グループ２の最大実行時間）＋（リフレッシュ・リク
エスタまたはビデオＤＭＡコントローラの最大実行時
間）である。By performing the above processing, the refresh requester 204, the video controller 206, and the DMA controller 0 (20
The maximum response time of 2) is as follows.
First, the refresh requester 204 performs the video DM
Execution time of A controller + 2 × (maximum execution time of DMA0 or group 2). The video DMA controller has a refresh execution time + 2 × (maximum execution time of DMA 0 or group 2). DMA0 is
(Maximum execution time of group 2) + (Maximum execution time of refresh requester or video DMA controller).

【００２０】本実施の形態において、エレメントＡ、エ
レメントＢ、エレメントＣ、グループ２がバス使用要求
を発行するとすると、それらの最大レスポンス・タイム
は、次の様に保証できる。まず、エレメントＡは、エレ
メントＢの実行時間＋２×（エレメントＣまたはグルー
プ２の最大実行時間） エレメントＢは、エレメントＡの実行時間＋２×（エレ
メントＣまたはグループ２の最大実行時間） エレメントＣは、（グループ２の最大実行時間）＋（エ
レメントＡまたはエレメントＢの最大実行時間）とな
る。In this embodiment, if the element A, element B, element C, and group 2 issue a bus use request, their maximum response time can be guaranteed as follows. First, element A is the execution time of element B + 2 × (maximum execution time of element C or group 2) Element B is the execution time of element A + 2 × (maximum execution time of element C or group 2) Element C is (Maximum execution time of group 2) + (Maximum execution time of element A or element B).

【００２１】[0021]

【発明の効果】請求項１記載の発明では、エレメントＣ
の最大レスポンス・タイムを、エレメントＣより上位優
先順位の実行時間＋（グループ２内のエレメントの最長
実行時間）にし、かつ、グループＸ内のエレメントから
のバス使用要求をすべて許可することができる。請求項
２記載の発明では、請求項１のバス調停方式において、
エレメントＣの平均レスポンス・タイムを短くすること
ができる。請求項３記載の発明では、エレメントＡ、エ
レメントＢおよびエレメントＣに対して、短い最大レス
ポンス・タイムを保証できる。According to the first aspect of the present invention, the element C
Can be set to the execution time of a higher priority than the element C + (the longest execution time of the elements in the group 2), and all bus use requests from the elements in the group X can be permitted. According to the second aspect of the present invention, in the bus arbitration method of the first aspect,
The average response time of the element C can be shortened. According to the third aspect of the invention, a short maximum response time can be guaranteed for the element A, the element B, and the element C.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施の形態にを説明するためのブロッ
ク図である。FIG. 1 is a block diagram for explaining an embodiment of the present invention.

【図２】バス・コントローラの内部構成を示したブロッ
ク図ある。FIG. 2 is a block diagram showing an internal configuration of a bus controller.

【図３】対応表を示した図である。FIG. 3 is a diagram showing a correspondence table.

【図４】優先順位を示した図である。FIG. 4 is a diagram showing a priority order;

【図５】グループ１内の優先順位を示した図である。FIG. 5 is a diagram showing priorities in a group 1;

【図６】グループ２内の優先順位を示した図である。FIG. 6 is a diagram showing priorities in a group 2;

【図７】図４に対応する状態遷移を示した図である。FIG. 7 is a diagram showing a state transition corresponding to FIG. 4;

【図８】図５に対応する状態遷移を示した図である。FIG. 8 is a diagram showing a state transition corresponding to FIG. 5;

【図９】図６に対応する状態遷移を示した図である。FIG. 9 is a diagram showing a state transition corresponding to FIG. 6;

【符号の説明】[Explanation of symbols]

１０１ プロセッサ １０２ ＤＲＡＭ １０３ ＲＯＭ １０４ コントローラ０ １０５ コントローラ１ １０６ バス・コントローラ １０８ 制御線 １０９ ローカル・バス １１１ 信号線 ２０１ ＣＰＵインターフェース ２０２ ＤＭＡコントローラ０ ２０３ ＤＭＡコントローラ１ ２０４ リフレッシュ・リクエスタ ２０５ ローカル・バス・インターフェース ２０６ ビデオ・コントローラ ２０７ アービタ 101 Processor 102 DRAM 103 ROM 104 Controller 0 105 Controller 1 106 Bus Controller 108 Control Line 109 Local Bus 111 Signal Line 201 CPU Interface 202 DMA Controller 0 203 DMA Controller 1 204 Refresh Requester 205 Local Bus Interface 206 Video Controller 207 Arbiter

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 複数のエレメントからのバス使用要求に
対し、１エレメントにのみバス使用許可を与えるバス調
停方式において、 ある特定のエレメントをエレメントＣとし、このエレメ
ントＣ以外のエレメントにて構成されるエレメントのグ
ループをグループＸとした場合、 エレメントＣからのバス使用要求が許可されたとき、エ
レメントＣをグループＸより下位の優先順位に変更し、 グループＸ内のあるエレメントからのバス使用要求が許
可されたとき、グループＸ内の全部のエレメントをエレ
メントＣより下位の優先順位にし、かつ、許可されたグ
ループＸ内の当該エレメントをグループＸ内で最下位の
優先順位に変更することを特徴とするバス調停方式。1. In a bus arbitration system in which a bus use permission is given to only one element in response to a bus use request from a plurality of elements, a specific element is defined as an element C, and is constituted by elements other than the element C. When the group of elements is group X, when a bus use request from element C is permitted, element C is changed to a lower priority than group X, and a bus use request from an element in group X is permitted. Then, all the elements in the group X have a lower priority than the element C, and the elements in the permitted group X are changed to the lowest priority in the group X. Bus arbitration method. 【請求項２】 前記グループＸ以外であり、かつエレメ
ントＣ以外のエレメントからのバス使用要求が許可され
た場合、グループＸ内の全部のエレメントをエレメント
Ｃより下位の優先順位に変更することを特徴とする請求
項１記載のバス調停方式。2. When a bus use request other than the group X and an element other than the element C is permitted, all the elements in the group X are changed to a lower priority than the element C. The bus arbitration system according to claim 1, wherein 【請求項３】 複数のエレメントからのバス使用要求に
対し、１エレメントにのみバス使用許可を与えるバス調
停方式において、 ある特定のエレメントをエレメントＣとし、このエレメ
ントＣ以外のエレメントにて構成されるエレメントのグ
ループをグループＸとし、エレメントＣではなく、か
つ、グループＸに属さないエレメントをエレメントＡ、
エレメントＢとした場合、 エレメントＡ、エレメントＢのいずれかからのバス使用
要求が許可されたとき、エレメントＡ、エレメントＢの
間においては、許可されたエレメントが下位になるよう
に優先順位を変更し、かつ、次回のアービトレーション
においてのみ、一時的に、エレメントＡ、エレメントＢ
をエレメントＣより下位の優先順位とすることを特徴と
するバス調停方式。3. In a bus arbitration system in which only one element is permitted to use a bus in response to a bus use request from a plurality of elements, a specific element is defined as an element C, and is configured by elements other than the element C. An element group is referred to as a group X, and an element that is not the element C and does not belong to the group X is an element A,
In the case of element B, when a bus use request from either element A or element B is permitted, priority is changed between element A and element B so that the permitted element is lower. , And only in the next arbitration, element A, element B
Is a lower priority than the element C.