JPH10210734A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】出力電流の平均値を最大許容電流値に近接すべ
く向上させたＤＣ−ＤＣコンバータを提供する。 【解決手段】コンパレータ１８は、検出された出力電流
としてのコイル電流ＩLに対応した検出信号ＳＧの値と
コイル電流ＩL の最大許容電流値Ｉmax に対応した基準
電圧ＶImaxとを入力し比較する。コンパレータ１８から
の比較結果に基づいて、ＦＦ２２は、コイル電流ＩL が
最大許容電流値Ｉmax 未満のときには、パルス信号ＰS
に基づいてトランジスタ１１をオンさせ、かつコイル電
流ＩL が最大許容電流値Ｉmax 以上のときにはトランジ
スタ１１をオフさせる。そして、前記基準電圧ＶImaxを
パルス信号ＰS と同期して立ち上げ、次のパルス信号Ｐ
S の入力まで所定の減少量で徐々に減少するように制御
する三角波生成回路部１が備えられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＤＣ−ＤＣコンバー
タに関するものである。

【０００２】

【従来の技術】図６は、従来のパルス幅変調（ＰＷＭ）
方式を用いたＤＣ−ＤＣコンバータの電気回路を示す。
出力トランジスタとしてのＰチャンネルＭＯＳトランジ
スタ（以下、ＰＭＯＳトランジスタという）１１のソー
スには入力電圧Ｖinが印加され、ドレインは降圧用コイ
ルとしてのコイル１２を介して出力端子１３に接続され
ている。この出力端子１３には負荷（図示しない）が接
続され、該端子１３からは出力信号Ｖout が出力され
る。ＰＭＯＳトランジスタ１１のドレインとコイル１２
のノードＮ１にはダイオード１４のカソードが接続さ
れ、該ダイオード１４のアノードは接地されている。こ
のダイオード１４は、フライホイールダイオードであっ
て、該コイル１２の逆起電力によるＰＭＯＳトランジス
タ１１の破損を防止している。コイル１２と出力端子１
３のノードＮ２は、平滑用コンデンサとしてのコンデン
サ１５を介して接地されている。

【０００３】前記コイル１２の近傍には、該コイル１２
を流れる出力電流としてのコイル電流ＩL を検出するた
めの検出手段としての電流センサ１６が設けられてい
る。この電流センサ１６で検出した検出信号ＳＧは、コ
イル電流ＩL に比例した値をとる信号であってコイル電
流制限回路（以下、単に制限回路という）１７に入力さ
れる。制限回路１７は、比較手段としてのコンパレータ
１８及び基準電圧電源１９とからなる。前記検出信号Ｓ
Ｇは、コンパレータ１８の非反転入力端子に入力され
る。コンパレータ１８の反転入力端子には、基準電圧電
源１９によって予め定めた上限値としての基準電圧ＶIm
axが入力される。ちなみに、この基準電圧ＶImaxは、前
記予め定めたコイル電流ＩL の最大許容電流値Ｉmax が
コイル１２に流れた時に前記電流センサ１６の検出信号
ＳＧが示す値である。コンパレータ１８は、検出信号Ｓ
Ｇの値が基準電圧ＶImax未満のとき、その出力端子から
Ｌレベルの信号をオア回路２０に出力する。一方、該コ
ンパレータ１８は、検出信号ＳＧの値が基準電圧ＶImax
以上のとき、その出力端子からＨレベルの信号を出力す
る。

【０００４】判定手段としての制御回路２１は、出力端
子１３とノードＮ２との間に設けられたノードＮ３から
出力電圧Ｖout を入力する。制御回路２１は、該出力電
圧Ｖout を一定に保つための制御信号をオア回路２０に
出力する。

【０００５】前記オア回路２０は、制限回路１７及び制
御回路２１からともにＬレベルの信号が入力されると、
その出力端子からＬレベルの信号を駆動手段としてのＲ
Ｓフリップフロップ（以下、ＦＦという）２２のリセッ
ト端子Ｒに出力する。又、オア回路２０は、制限回路１
７及び制御回路２１の少なくとも一方からＨレベルの信
号が入力されると、その出力端子からＨレベルの信号を
リセット端子Ｒに出力する。

【０００６】前記ＦＦ２２のセット端子Ｓには、発振器
２３から一定周期のＨレベルのパルス信号ＰS が入力さ
れる。ＦＦ２２は、セット端子Ｓに入力されるパルス信
号ＰS がＨレベルに立ち上がると、リセット端子ＲにＨ
レベルの信号が入力されるまで、その出力端子バーＱか
らＬレベルの信号を前記ＰＭＯＳトランジスタ１１のゲ
ートに出力し続ける。又、ＦＦ２２は、リセット端子Ｒ
にＨレベルの信号が入力されると該信号がＬレベルとな
ってもセット端子ＳにＨレベルのパルス信号ＰS が入力
されるまで、その出力端子バーＱからＨレベルの信号を
ＰＭＯＳトランジスタ１１のゲートに出力し続ける。そ
して、ＰＭＯＳトランジスタ１１は、該ＦＦ２２の出力
端子バーＱから出力されるＬレベルの信号に基づいてオ
ンされ、出力端子バーＱから出力されるＨレベルの信号
に基づいてオフされる。

【０００７】つまり、出力電圧Ｖout が予め定められた
電圧となるように、制御回路２１、オア回路２０及びＦ
Ｆ２２を介して前記ＰＭＯＳトランジスタ１１はオフさ
れ、又、電流センサ１６で検出したコイル電流ＩL が基
準電圧ＶImaxに到達すると、制限回路１７、オア回路２
０及びＦＦ２２を介して該トランジスタ１１はオフされ
る。

【０００８】初期状態として、ＦＦ２２は、発振器２３
からのパルス信号ＰS に基づいて出力端子バーＱからＬ
レベルの信号を出力している。このＬレベルの信号に基
づいてＰＭＯＳトランジスタ１１はオンしている。コイ
ル電流ＩL に比例した値をとる検出信号ＳＧの値は基準
電圧ＶImax以下であり、コンパレータ１８からはＬレベ
ルの信号が出力されている。又、制御回路２１からはＬ
レベルの信号が出力されている。つまり、オア回路２０
は、Ｌレベルの信号をＦＦ２２のリセット端子Ｒに出力
している。

【０００９】この状態において、コンデンサ１５は、オ
ンされたＰＭＯＳトランジスタ１１及びコイル１２を介
して印加される入力電圧Ｖinに基づいて充電され、出力
電圧Ｖout はその充電とともに上昇する。制御回路２１
は、出力電圧Ｖout が上昇していくと、やがてその出力
端子からＨレベルの信号をオア回路２０に出力する。つ
まり、ＦＦ２２は、リセット端子ＲにＨレベルの信号が
入力され、その出力端子バーＱからＨレベルの信号を出
力しＰＭＯＳトランジスタ１１をオフさせる。そして、
ＰＭＯＳトランジスタ１１がオフすることによって、出
力電圧Ｖout は減少する。

【００１０】前記出力電圧Ｖout が減少していくと、制
御回路２１は、その出力端子からＬレベルの信号をオア
回路２０に出力する。ところが、ＦＦ２２は、オア回路
２０からのＬレベルの信号に反応せず、引き続いて出力
端子バーＱからＨレベルの信号を出力する。即ち、ＰＭ
ＯＳトランジスタ１１はオフしたままである。そして、
ＦＦ２２は、発振器２３からのパルス信号ＰS がＨレベ
ルに立ち上がると出力端子バーＱからＬレベルの信号を
出力する。即ち、ＰＭＯＳトランジスタ１１はオンされ
る。すると、上記したように出力電圧Ｖout は再度上昇
する。このようにして出力電圧Ｖout は増減を繰り返
し、定電圧として出力される。

【００１１】一方、図７に示すように、ＰＭＯＳトラン
ジスタ１１がオンされると前記コイル電流ＩL も同様に
増加し、やがて検出信号ＳＧの値が基準電圧ＶImaxまで
達すると、コンパレータ１８は、Ｈレベルの信号をオア
回路２０に出力する。オア回路２０は、該コンパレータ
１８からのＨレベルの信号に基づいてＨレベルの信号を
ＦＦ２２のリセット端子Ｒに出力する。ＦＦ２２は、リ
セット端子ＲにＨレベルの信号が入力されることによっ
て出力端子バーＱからＨレベルの信号を出力する。即
ち、ＰＭＯＳトランジスタ１１はオフされる。

【００１２】すると、オフされたＰＭＯＳトランジスタ
１１によってコイル１２への入力電圧Ｖinの供給が遮断
され、コイル電流ＩL は、図７に示すように徐々に減少
していく。このコイル電流ＩL の減少に基づいて検出信
号ＳＧが基準電圧ＶImax未満となることで、コンパレー
タ１８はＬレベルの信号を出力する。オア回路２０は、
該コンパレータ１８からのＬレベルの信号に基づいてＬ
レベルの信号をＦＦ２２のリセット端子Ｒに出力する。
ところが、ＦＦ２２は、オア回路２０からのＬレベルの
信号に反応せず、引き続いて出力端子バーＱからＨレベ
ルの信号を出力する。即ち、ＰＭＯＳトランジスタ１１
はオフしたままである。

【００１３】そして、ＦＦ２２は、発振器２３からのパ
ルス信号ＰS がＨレベルに立ち上がると出力端子バーＱ
からＬレベルの信号を出力する。即ち、ＰＭＯＳトラン
ジスタ１１はオンされる。すると、上記したように入力
電圧Ｖinはコイル１２に供給され、コイル電流ＩL は徐
々に増加していく。このように、コイル電流ＩL は、図
７に示すようにその検出信号ＳＧが基準電圧ＶImaxに到
達するまで増加し、基準電圧ＶImaxに到達すると減少
し、さらに発振器２３からのパルス信号ＰS がＨレベル
に立ち上がると再び増加するといったように増減を繰り
返す。その結果、出力端子１３に接続される負荷の負荷
電流の変動によるコイル電流ＩL の変動が抑制され、該
コイル電流ＩL は最大許容電流値Ｉmax 以上に増加しな
いように制御される。これにより、負荷短絡時等に出力
端子１３に過電流が流れることを抑制している。

【００１４】

【発明が解決しようとする課題】ところが、図７に示す
ように、パルス信号ＰS がＨレベルからＬレベルに立ち
下がった直後にコイル電流ＩL に対応した検出信号ＳＧ
が基準電圧ＶImaxに到達すると、次のパルス信号ＰS の
Ｈレベルに立ち上がるまでコイル電流ＩL は減少し続け
る。従って、コイル電流ＩL の減少幅が大きく、該コイ
ル電流ＩL の平均値ＩAVE は最大許容電流値Ｉmax と大
きく離間して小さくなってしまう。このようにコイル電
流ＩL の平均値ＩAVE が小さいと負荷に供給される電流
の最大値が小さくなるという問題がある。そこで、発振
器２３からのパルス信号ＰS の高周波数化を図り、コイ
ル電流ＩL の減少幅を小さくすることが考えられるが回
路構成上難しい。

【００１５】本発明の目的は、出力電流の平均値を最大
許容電流値に近接すべく向上させたＤＣ−ＤＣコンバー
タを提供することにある。

【００１６】

【課題を解決するための手段】上記問題点を解決するた
めに、請求項１に記載の発明は、一端に入力電圧が印加
された出力トランジスタ、コイル、コンデンサ等から構
成され、該出力トランジスタのオン・オフ動作に基づい
て前記コンデンサの端子間に発生する電圧を出力電圧と
して出力する出力回路と、前記コイルを介して流れる出
力電流を検出し、該出力電流に対応した検出信号を出力
する検出手段と、前記検出手段からの検出信号の値と前
記出力電流の最大許容電流値に対応した上限値とをそれ
ぞれ入力し比較する比較手段と、前記比較手段からの比
較結果に基づいて、前記出力電流が最大許容電流値未満
のときには、外部から供給されるパルス信号に基づいて
前記出力トランジスタをオンさせて前記コイルに電流を
供給し、かつ前記出力電流が最大許容電流値以上のとき
には前記出力トランジスタをオフさせてコイルに流れる
電流を還流させる駆動手段とを備えたＤＣ−ＤＣコンバ
ータであって、前記比較手段に入力される上限値を前記
パルス信号と同期して立ち上げ、次のパルス信号の入力
まで所定の減少量で徐々に減少するように制御する上限
値制御手段を備えた。

【００１７】請求項２に記載の発明は、請求項１に記載
のＤＣ−ＤＣコンバータにおいて、前記出力電圧が予め
定められた電圧を超えると、前記駆動手段を介して出力
トランジスタをオフさせる判定手段を備えた。

【００１８】請求項３に記載の発明は、請求項１又は２
に記載のＤＣ−ＤＣコンバータにおいて、前記上限値制
御手段は、三角波生成回路部であって、前記比較手段に
その充放電電圧を前記上限値として入力する充放電回路
と、前記充放電回路に電荷を供給する電源と、前記電源
と前記充放電回路との間に設けられ、前記パルス信号に
同期してオンされ、前記充放電回路の充放電動作を行わ
せるスイッチ回路とからなる。

【００１９】請求項４に記載の発明は、請求項１〜３の
いずれかに記載のＤＣ−ＤＣコンバータにおいて、前記
出力回路には、前記出力トランジスタのオフ時における
前記コイルに流れる電流を還流するためのダイオードを
備えた。

【００２０】請求項５に記載の発明は、請求項１〜３の
いずれかに記載のＤＣ−ＤＣコンバータにおいて、前記
出力回路には、前記出力トランジスタのオフ時における
前記コイルに流れる電流を還流すべく前記出力トランジ
スタに同期してスイッチング動作するトランジスタを備
えた。

【００２１】従って、請求項１に記載の発明によれば、
上限値制御手段は、比較手段に入力される上限値をパル
ス信号と同期して立ち上げ、次のパルス信号の入力まで
所定の減少量で徐々に減少するように制御する。

【００２２】又、請求項２に記載の発明によれば、判定
手段は、出力電圧が予め定められた電圧を超えると、駆
動手段を介して出力トランジスタをオフさせる。する
と、出力電圧は、入力電圧がオフされた出力トランジス
タによって遮断されるため下降する。

【００２３】又、請求項３に記載の発明によれば、パル
ス信号に同期してスイッチ回路がオンされると、充放電
回路は、電源によって電荷が充電されるとともに、スイ
ッチ回路がオフされると充放電回路に充電された電荷が
所定の放出量にて徐々に放出される。すると、比較手段
に入力される上限値としての充放電電圧は、パルス信号
と同期して立ち上がり、次のパルス信号の入力まで所定
の減少量で徐々に減少する。

【００２４】請求項４に記載の発明は、ダイオードは、
出力トランジスタのオフ時において出力回路のコイルに
流れる電流を還流する。請求項５に記載の発明は、トラ
ンジスタは、出力トランジスタに同期してスイッチング
動作を行い、出力トランジスタのオフ時において出力回
路のコイルに流れる電流を還流する。

【００２５】

【発明の実施の形態】以下、本発明を具体化した実施の
一形態を図１〜図３に従って説明する。尚、本実施の形
態では、前記した図６に示したＤＣ−ＤＣコンバータの
制限回路１７に特徴がある。従って、説明の便宜上、図
６に示したＤＣ−ＤＣコンバータと同一の部材について
は同一の符号を付して詳細な説明を省略し、特徴のある
制限回路１７部分を中心に説明する。

【００２６】図１は、本実施の形態のパルス幅変調（Ｐ
ＷＭ）方式を用いたＤＣ−ＤＣコンバータを示す。制限
回路１７には、新たに上限値制御手段としての三角波生
成回路部１が備えられ、コンパレータ１８の反転入力端
子に接続される。三角波生成回路部１は、スイッチ回路
としてのスイッチイング素子２、電源としての基準電圧
電源３、コンデンサ４、及び、定電流源５とからなる。
つまり、コンパレータ１８の反転入力端子は、スイッチ
ング素子２を介して基準電圧電源３に接続される。又、
コンパレータ１８の反転入力端子には、一端が接地され
たコンデンサ４及び同じく一端が接地された定電流源５
が並列接続される。ちなみに、定電流源５の電流放出能
力は、基準電圧電源３の電流供給能力と比較して小さ
い。

【００２７】又、前記スイッチング素子２は、前記発振
器２３から出力されるパルス信号ＰS に基づいてオンオ
フ制御される。つまり、パルス信号ＰS がＨレベルとな
っている間、スイッチング素子２はオンするようになっ
ている。従って、パルス信号ＰS のＨレベルの立ち上が
りに基づいてスイッチング素子２がオンされると、基準
電圧電源３からコンデンサ４に電源が供給され基準電圧
ＶImaxが上昇する。

【００２８】そして、パルス信号ＰS がＬレベルに立ち
下がるとスイッチング素子２はオンし、コンデンサ４に
て充電された電荷が定電流源５を介して所定の放出量で
徐々に放電される。つまり、基準電圧ＶImaxは次第に減
少する。やがて、パルス信号ＰS が再度Ｈレベルの立ち
上がると、スイッチング素子２が再びオンされ、基準電
圧電源３からの電源供給に基づき基準電圧ＶImaxが上昇
する。このようにして、三角波生成回路部１では、図２
に示すように、パルス信号ＰS の立ち上がりとともに立
ち上がり、その後、所定の減少量で徐々に減少するとい
った略三角波よりなる基準電圧ＶImaxが生成され、コン
パレータ１８の反転入力端子に供給される。ちなみに、
三角波生成回路部１にて生成された基準電圧ＶImaxの平
均値は、図７に示す基準電圧電源１９にて生成される基
準電圧ＶImaxと略同値である。従って、三角波生成回路
部１にて生成された基準電圧ＶImaxは、立ち上がり初期
において、図７に示す基準電圧電源１９にて生成される
基準電圧ＶImaxよりも大きくなる。

【００２９】このように構成されたＤＣ−ＤＣコンバー
タの動作を図３の波形図に従って説明する。図３に示す
ように、基準電圧ＶImaxは、パルス信号ＰS の立ち上が
りとともに立ち上がり、その後、徐々に減少するため、
増加しているコイル電流ＩL に対応した検出信号ＳＧの
値は、発振器２３からのパルス信号ＰS がＨレベルに立
ち上がる直前に基準電圧ＶImaxに到達するようになる。
言い換えると、パルス信号ＰS がＨレベルに立ち上がる
直後に検出信号ＳＧの値が基準電圧ＶImaxに到達するこ
とが防止される。

【００３０】即ち、増加するコイル電流ＩL は、その検
出信号ＳＧがパルス信号ＰS のＨレベルに立ち上がる直
前に基準電圧ＶImaxに到達して減少に転ずる。減少する
コイル電流ＩL は、直後のパルス信号ＰS のＨレベルの
立ち上がりによって再び増加に転ずる。このようにし
て、コイル電流ＩL の減少時間は短縮される。そして、
コイル電流ＩL は増減を繰り返し、出力端子１３に接続
される負荷の負荷電流の変動による該コイル電流ＩL の
変動を抑制し、該電流ＩL が最大許容電流値Ｉmax を超
えないように制御される。つまり、本実施の形態のＤＣ
−ＤＣコンバータにて生成されるコイル電流ＩL は、そ
の減少時間、即ち減少幅が低減されるため、図７に示す
従来のＤＣ−ＤＣコンバータにて生成されるコイル電流
ＩL と比較して平均値ＩAVE が最大許容電流値Ｉmax に
近接すべく向上される。

【００３１】上記したように、本実施の形態によれば、
以下の特徴を有する。 （１）基準電圧ＶImaxは、パルス信号ＰS の立ち上がり
とともに立ち上がりその後次第に減少する波形とした。
このことによって、パルス信号ＰS がＨレベルに立ち上
がる直後にコイル電流ＩL に対応した検出信号ＳＧが基
準電圧ＶImaxに到達することが防止される。即ち、コイ
ル電流ＩL は、パルス信号ＰS がＨレベルに立ち上がる
直前にその検出信号ＳＧが基準電圧ＶImaxに到達して減
少に転じ、直後のパルス信号ＰS のＨレベルの立ち上が
りによって再び増加に転ずるため、コイル電流ＩL の減
少時間が短縮される。従って、本実施の形態の三角波生
成回路部１にて生成された基準電圧ＶImaxの平均値が、
図７に示す基準電圧電源１９にて生成される従来の基準
電圧ＶImaxと略同値であっても、コイル電流ＩL の平均
値ＩAVE を最大許容電流値Ｉmax に近接すべく向上する
ことができる。

【００３２】尚、実施形態は上記に限定されることはな
く、次のように変更してもよい。 （１）上記実施の形態では、ＰＭＯＳトランジスタ１１
を用い、ゲートをＦＦ２２の出力端子バーＱに接続した
が、図４に示すようにＮＭＯＳトランジスタ６を用い、
ＦＦ２２の出力端子Ｑに接続して実施してもよい。この
とき、コイル１２に対して流れる電流を還流させるため
のダイオード１４に替えて、ノードＮ１に対してソース
が接地されたＮＭＯＳトランジスタ７のドレインを接続
し、該トランジスタ７のベースをＦＦ２２の出力端子バ
ーＱに接続してもよい。このＮＭＯＳトランジスタ７
は、前記ＮＭＯＳトランジスタ６と同期して相補スイッ
チング動作を行い、前記ＮＭＯＳトランジスタ６がオフ
したときにオンしてノードＮ１を接地する。このように
構成すれば、オンしたＮＭＯＳトランジスタ７のソース
・ドレイン間の電圧降下は、ダイオード１４の順方向電
圧降下と比較して小さいために、その電圧の損失を小さ
くすることができる。尚、図５に示すように、単にダイ
オード１４のみをＮＭＯＳトランジスタ７に替えても同
様に、ＮＭＯＳトランジスタ７は、前記ＰＭＯＳトラン
ジスタ１１と同期して相補スイッチング動作を行い、前
記ＰＭＯＳトランジスタ１１がオフしたときにオンして
ノードＮ１を接地する。

【００３３】又、ＭＯＳトランジスタに限らず、ＮＰＮ
型トランジスタ、ＰＮＰ型トランジスタ、ＩＧＢＴ（Ｉ
ｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａ
ｎｓｉｓｔｅｒ）等であってもよい。又、前記トランジ
スタと同様に動作するスイッチ回路であってもよい。

【００３４】（２）上記実施の形態では、コンパレータ
１８の非反転入力端子には電流センサ１６が接続され、
反転入力端子には三角波生成回路部１が接続されている
が、各入力端子を逆に接続してもよく、このときコンパ
レータ１８は、その出力信号を反転して出力する構成と
する。

【００３５】（３）上記実施の形態では、出力電圧Ｖou
t を監視する制御回路２１を設けたが、特に設けず実施
してもよい。尚、このとき、オア回路２０は省略でき、
前記コンパレータ１８の出力端子はＦＦ２２のリセット
端子Ｒに直接接続される。

【００３６】以上、本発明の実施の各形態について説明
したが、上記各形態から把握できる請求項以外の技術思
想について、以下にそれらの効果とともに記載する。 （イ）請求項３に記載のＤＣ−ＤＣコンバータにおい
て、前記充放電回路は、前記電源の供給能力よりもその
放出能力が小さいＤＣ−ＤＣコンバータ。このように構
成することにより、パルス信号の立ち上がりと同期して
立ち上がった上限値としての充放電電圧を、確実に次の
パルス信号の立ち上がりまで次第に減少するように制御
することができる。

【００３７】

【発明の効果】以上詳述したように、本発明によれば、
出力電流の平均値を最大許容電流値に近接すべく向上さ
せたＤＣ−ＤＣコンバータを提供することができる。

【図面の簡単な説明】

【図１】 本実施の形態のＤＣ−ＤＣコンバータの回路
図。

【図２】 三角波生成回路部の動作を示す波形図。

【図３】 ＤＣ−ＤＣコンバータの動作を示す波形図。

【図４】 別例のＤＣ−ＤＣコンバータの回路図。

【図５】 別例のＤＣ−ＤＣコンバータの回路図。

【図６】 従来のＤＣ−ＤＣコンバータの回路図。

【図７】 ＤＣ−ＤＣコンバータの動作を示す波形図。

【符号の説明】

１…上限値制御手段としての三角波生成回路部、２…ス
イッチ回路としてのスイッチング素子、３…電源として
の基準電圧電源、４…コンデンサ、５…定電流源、６…
出力トランジスタとしてのＮＭＯＳトランジスタ、７…
トランジスタとしてのＮＭＯＳトランジスタ、１１…出
力トランジスタとしてのＰＭＯＳトランジスタ、１２…
コイル、１４…ダイオード、１５…コンデンサ、１６…
検出手段としての電流センサ、１８…比較手段としての
コンパレータ、２１…判定手段としての制御回路、２２
…駆動手段としてのＲＳフリップフロップ、ＩL …出力
電流としてのコイル電流、Ｉmax …最大許容電流値、Ｐ
S …パルス信号、ＳＧ…検出信号、ＶImax…上限値とし
ての基準電圧、Ｖin…入力電圧、Ｖout …出力電圧。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 一端に入力電圧が印加された出力トラン
   ジスタ、コイル、コンデンサ等から構成され、該出力ト
   ランジスタのオン・オフ動作に基づいて前記コンデンサ
   の端子間に発生する電圧を出力電圧として出力する出力
   回路と、 前記コイルを介して流れる出力電流を検出し、該出力電
   流に対応した検出信号を出力する検出手段と、 前記検出手段からの検出信号の値と前記出力電流の最大
   許容電流値に対応した上限値とをそれぞれ入力し比較す
   る比較手段と、 前記比較手段からの比較結果に基づいて、前記出力電流
   が最大許容電流値未満のときには、外部から供給される
   パルス信号に基づいて前記出力トランジスタをオンさせ
   て前記コイルに電流を供給し、かつ前記出力電流が最大
   許容電流値以上のときには前記出力トランジスタをオフ
   させてコイルに流れる電流を還流させる駆動手段とを備
   えたＤＣ−ＤＣコンバータであって、 前記比較手段に入力される上限値を前記パルス信号と同
   期して立ち上げ、次のパルス信号の入力まで所定の減少
   量で徐々に減少するように制御する上限値制御手段を備
   えたＤＣ−ＤＣコンバータ。
2. 【請求項２】 請求項１に記載のＤＣ−ＤＣコンバータ
   において、 前記出力電圧が予め定められた電圧を超えると、前記駆
   動手段を介して出力トランジスタをオフさせる判定手段
   を備えたＤＣ−ＤＣコンバータ。
3. 【請求項３】 請求項１又は２に記載のＤＣ−ＤＣコン
   バータにおいて、 前記上限値制御手段は、三角波生成回路部であって、 前記比較手段にその充放電電圧を前記上限値として入力
   する充放電回路と、 前記充放電回路に電荷を供給する電源と、 前記電源と前記充放電回路との間に設けられ、前記パル
   ス信号に同期してオンされ、前記充放電回路の充放電動
   作を行わせるスイッチ回路とからなるＤＣ−ＤＣコンバ
   ータ。
4. 【請求項４】 請求項１〜３のいずれかに記載のＤＣ−
   ＤＣコンバータにおいて、 前記出力回路には、前記出力トランジスタのオフ時にお
   ける前記コイルに流れる電流を還流するためのダイオー
   ドを備えたことを特徴とするＤＣ−ＤＣコンバータ。
5. 【請求項５】 請求項１〜３のいずれかに記載のＤＣ−
   ＤＣコンバータにおいて、 前記出力回路には、前記出力トランジスタのオフ時にお
   ける前記コイルに流れる電流を還流すべく前記出力トラ
   ンジスタに同期してスイッチング動作するトランジスタ
   を備えたことを特徴とするＤＣ−ＤＣコンバータ。