JPH10210734A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータInfo
- Publication number
- JPH10210734A JPH10210734A JP878897A JP878897A JPH10210734A JP H10210734 A JPH10210734 A JP H10210734A JP 878897 A JP878897 A JP 878897A JP 878897 A JP878897 A JP 878897A JP H10210734 A JPH10210734 A JP H10210734A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- coil
- converter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】出力電流の平均値を最大許容電流値に近接すべ
く向上させたDC−DCコンバータを提供する。 【解決手段】コンパレータ18は、検出された出力電流
としてのコイル電流ILに対応した検出信号SGの値と
コイル電流IL の最大許容電流値Imax に対応した基準
電圧VImaxとを入力し比較する。コンパレータ18から
の比較結果に基づいて、FF22は、コイル電流IL が
最大許容電流値Imax 未満のときには、パルス信号PS
に基づいてトランジスタ11をオンさせ、かつコイル電
流IL が最大許容電流値Imax 以上のときにはトランジ
スタ11をオフさせる。そして、前記基準電圧VImaxを
パルス信号PS と同期して立ち上げ、次のパルス信号P
S の入力まで所定の減少量で徐々に減少するように制御
する三角波生成回路部1が備えられる。
く向上させたDC−DCコンバータを提供する。 【解決手段】コンパレータ18は、検出された出力電流
としてのコイル電流ILに対応した検出信号SGの値と
コイル電流IL の最大許容電流値Imax に対応した基準
電圧VImaxとを入力し比較する。コンパレータ18から
の比較結果に基づいて、FF22は、コイル電流IL が
最大許容電流値Imax 未満のときには、パルス信号PS
に基づいてトランジスタ11をオンさせ、かつコイル電
流IL が最大許容電流値Imax 以上のときにはトランジ
スタ11をオフさせる。そして、前記基準電圧VImaxを
パルス信号PS と同期して立ち上げ、次のパルス信号P
S の入力まで所定の減少量で徐々に減少するように制御
する三角波生成回路部1が備えられる。
Description
【0001】
【発明の属する技術分野】本発明はDC−DCコンバー
タに関するものである。
タに関するものである。
【0002】
【従来の技術】図6は、従来のパルス幅変調(PWM)
方式を用いたDC−DCコンバータの電気回路を示す。
出力トランジスタとしてのPチャンネルMOSトランジ
スタ(以下、PMOSトランジスタという)11のソー
スには入力電圧Vinが印加され、ドレインは降圧用コイ
ルとしてのコイル12を介して出力端子13に接続され
ている。この出力端子13には負荷(図示しない)が接
続され、該端子13からは出力信号Vout が出力され
る。PMOSトランジスタ11のドレインとコイル12
のノードN1にはダイオード14のカソードが接続さ
れ、該ダイオード14のアノードは接地されている。こ
のダイオード14は、フライホイールダイオードであっ
て、該コイル12の逆起電力によるPMOSトランジス
タ11の破損を防止している。コイル12と出力端子1
3のノードN2は、平滑用コンデンサとしてのコンデン
サ15を介して接地されている。
方式を用いたDC−DCコンバータの電気回路を示す。
出力トランジスタとしてのPチャンネルMOSトランジ
スタ(以下、PMOSトランジスタという)11のソー
スには入力電圧Vinが印加され、ドレインは降圧用コイ
ルとしてのコイル12を介して出力端子13に接続され
ている。この出力端子13には負荷(図示しない)が接
続され、該端子13からは出力信号Vout が出力され
る。PMOSトランジスタ11のドレインとコイル12
のノードN1にはダイオード14のカソードが接続さ
れ、該ダイオード14のアノードは接地されている。こ
のダイオード14は、フライホイールダイオードであっ
て、該コイル12の逆起電力によるPMOSトランジス
タ11の破損を防止している。コイル12と出力端子1
3のノードN2は、平滑用コンデンサとしてのコンデン
サ15を介して接地されている。
【0003】前記コイル12の近傍には、該コイル12
を流れる出力電流としてのコイル電流IL を検出するた
めの検出手段としての電流センサ16が設けられてい
る。この電流センサ16で検出した検出信号SGは、コ
イル電流IL に比例した値をとる信号であってコイル電
流制限回路(以下、単に制限回路という)17に入力さ
れる。制限回路17は、比較手段としてのコンパレータ
18及び基準電圧電源19とからなる。前記検出信号S
Gは、コンパレータ18の非反転入力端子に入力され
る。コンパレータ18の反転入力端子には、基準電圧電
源19によって予め定めた上限値としての基準電圧VIm
axが入力される。ちなみに、この基準電圧VImaxは、前
記予め定めたコイル電流IL の最大許容電流値Imax が
コイル12に流れた時に前記電流センサ16の検出信号
SGが示す値である。コンパレータ18は、検出信号S
Gの値が基準電圧VImax未満のとき、その出力端子から
Lレベルの信号をオア回路20に出力する。一方、該コ
ンパレータ18は、検出信号SGの値が基準電圧VImax
以上のとき、その出力端子からHレベルの信号を出力す
る。
を流れる出力電流としてのコイル電流IL を検出するた
めの検出手段としての電流センサ16が設けられてい
る。この電流センサ16で検出した検出信号SGは、コ
イル電流IL に比例した値をとる信号であってコイル電
流制限回路(以下、単に制限回路という)17に入力さ
れる。制限回路17は、比較手段としてのコンパレータ
18及び基準電圧電源19とからなる。前記検出信号S
Gは、コンパレータ18の非反転入力端子に入力され
る。コンパレータ18の反転入力端子には、基準電圧電
源19によって予め定めた上限値としての基準電圧VIm
axが入力される。ちなみに、この基準電圧VImaxは、前
記予め定めたコイル電流IL の最大許容電流値Imax が
コイル12に流れた時に前記電流センサ16の検出信号
SGが示す値である。コンパレータ18は、検出信号S
Gの値が基準電圧VImax未満のとき、その出力端子から
Lレベルの信号をオア回路20に出力する。一方、該コ
ンパレータ18は、検出信号SGの値が基準電圧VImax
以上のとき、その出力端子からHレベルの信号を出力す
る。
【0004】判定手段としての制御回路21は、出力端
子13とノードN2との間に設けられたノードN3から
出力電圧Vout を入力する。制御回路21は、該出力電
圧Vout を一定に保つための制御信号をオア回路20に
出力する。
子13とノードN2との間に設けられたノードN3から
出力電圧Vout を入力する。制御回路21は、該出力電
圧Vout を一定に保つための制御信号をオア回路20に
出力する。
【0005】前記オア回路20は、制限回路17及び制
御回路21からともにLレベルの信号が入力されると、
その出力端子からLレベルの信号を駆動手段としてのR
Sフリップフロップ(以下、FFという)22のリセッ
ト端子Rに出力する。又、オア回路20は、制限回路1
7及び制御回路21の少なくとも一方からHレベルの信
号が入力されると、その出力端子からHレベルの信号を
リセット端子Rに出力する。
御回路21からともにLレベルの信号が入力されると、
その出力端子からLレベルの信号を駆動手段としてのR
Sフリップフロップ(以下、FFという)22のリセッ
ト端子Rに出力する。又、オア回路20は、制限回路1
7及び制御回路21の少なくとも一方からHレベルの信
号が入力されると、その出力端子からHレベルの信号を
リセット端子Rに出力する。
【0006】前記FF22のセット端子Sには、発振器
23から一定周期のHレベルのパルス信号PS が入力さ
れる。FF22は、セット端子Sに入力されるパルス信
号PS がHレベルに立ち上がると、リセット端子RにH
レベルの信号が入力されるまで、その出力端子バーQか
らLレベルの信号を前記PMOSトランジスタ11のゲ
ートに出力し続ける。又、FF22は、リセット端子R
にHレベルの信号が入力されると該信号がLレベルとな
ってもセット端子SにHレベルのパルス信号PS が入力
されるまで、その出力端子バーQからHレベルの信号を
PMOSトランジスタ11のゲートに出力し続ける。そ
して、PMOSトランジスタ11は、該FF22の出力
端子バーQから出力されるLレベルの信号に基づいてオ
ンされ、出力端子バーQから出力されるHレベルの信号
に基づいてオフされる。
23から一定周期のHレベルのパルス信号PS が入力さ
れる。FF22は、セット端子Sに入力されるパルス信
号PS がHレベルに立ち上がると、リセット端子RにH
レベルの信号が入力されるまで、その出力端子バーQか
らLレベルの信号を前記PMOSトランジスタ11のゲ
ートに出力し続ける。又、FF22は、リセット端子R
にHレベルの信号が入力されると該信号がLレベルとな
ってもセット端子SにHレベルのパルス信号PS が入力
されるまで、その出力端子バーQからHレベルの信号を
PMOSトランジスタ11のゲートに出力し続ける。そ
して、PMOSトランジスタ11は、該FF22の出力
端子バーQから出力されるLレベルの信号に基づいてオ
ンされ、出力端子バーQから出力されるHレベルの信号
に基づいてオフされる。
【0007】つまり、出力電圧Vout が予め定められた
電圧となるように、制御回路21、オア回路20及びF
F22を介して前記PMOSトランジスタ11はオフさ
れ、又、電流センサ16で検出したコイル電流IL が基
準電圧VImaxに到達すると、制限回路17、オア回路2
0及びFF22を介して該トランジスタ11はオフされ
る。
電圧となるように、制御回路21、オア回路20及びF
F22を介して前記PMOSトランジスタ11はオフさ
れ、又、電流センサ16で検出したコイル電流IL が基
準電圧VImaxに到達すると、制限回路17、オア回路2
0及びFF22を介して該トランジスタ11はオフされ
る。
【0008】初期状態として、FF22は、発振器23
からのパルス信号PS に基づいて出力端子バーQからL
レベルの信号を出力している。このLレベルの信号に基
づいてPMOSトランジスタ11はオンしている。コイ
ル電流IL に比例した値をとる検出信号SGの値は基準
電圧VImax以下であり、コンパレータ18からはLレベ
ルの信号が出力されている。又、制御回路21からはL
レベルの信号が出力されている。つまり、オア回路20
は、Lレベルの信号をFF22のリセット端子Rに出力
している。
からのパルス信号PS に基づいて出力端子バーQからL
レベルの信号を出力している。このLレベルの信号に基
づいてPMOSトランジスタ11はオンしている。コイ
ル電流IL に比例した値をとる検出信号SGの値は基準
電圧VImax以下であり、コンパレータ18からはLレベ
ルの信号が出力されている。又、制御回路21からはL
レベルの信号が出力されている。つまり、オア回路20
は、Lレベルの信号をFF22のリセット端子Rに出力
している。
【0009】この状態において、コンデンサ15は、オ
ンされたPMOSトランジスタ11及びコイル12を介
して印加される入力電圧Vinに基づいて充電され、出力
電圧Vout はその充電とともに上昇する。制御回路21
は、出力電圧Vout が上昇していくと、やがてその出力
端子からHレベルの信号をオア回路20に出力する。つ
まり、FF22は、リセット端子RにHレベルの信号が
入力され、その出力端子バーQからHレベルの信号を出
力しPMOSトランジスタ11をオフさせる。そして、
PMOSトランジスタ11がオフすることによって、出
力電圧Vout は減少する。
ンされたPMOSトランジスタ11及びコイル12を介
して印加される入力電圧Vinに基づいて充電され、出力
電圧Vout はその充電とともに上昇する。制御回路21
は、出力電圧Vout が上昇していくと、やがてその出力
端子からHレベルの信号をオア回路20に出力する。つ
まり、FF22は、リセット端子RにHレベルの信号が
入力され、その出力端子バーQからHレベルの信号を出
力しPMOSトランジスタ11をオフさせる。そして、
PMOSトランジスタ11がオフすることによって、出
力電圧Vout は減少する。
【0010】前記出力電圧Vout が減少していくと、制
御回路21は、その出力端子からLレベルの信号をオア
回路20に出力する。ところが、FF22は、オア回路
20からのLレベルの信号に反応せず、引き続いて出力
端子バーQからHレベルの信号を出力する。即ち、PM
OSトランジスタ11はオフしたままである。そして、
FF22は、発振器23からのパルス信号PS がHレベ
ルに立ち上がると出力端子バーQからLレベルの信号を
出力する。即ち、PMOSトランジスタ11はオンされ
る。すると、上記したように出力電圧Vout は再度上昇
する。このようにして出力電圧Vout は増減を繰り返
し、定電圧として出力される。
御回路21は、その出力端子からLレベルの信号をオア
回路20に出力する。ところが、FF22は、オア回路
20からのLレベルの信号に反応せず、引き続いて出力
端子バーQからHレベルの信号を出力する。即ち、PM
OSトランジスタ11はオフしたままである。そして、
FF22は、発振器23からのパルス信号PS がHレベ
ルに立ち上がると出力端子バーQからLレベルの信号を
出力する。即ち、PMOSトランジスタ11はオンされ
る。すると、上記したように出力電圧Vout は再度上昇
する。このようにして出力電圧Vout は増減を繰り返
し、定電圧として出力される。
【0011】一方、図7に示すように、PMOSトラン
ジスタ11がオンされると前記コイル電流IL も同様に
増加し、やがて検出信号SGの値が基準電圧VImaxまで
達すると、コンパレータ18は、Hレベルの信号をオア
回路20に出力する。オア回路20は、該コンパレータ
18からのHレベルの信号に基づいてHレベルの信号を
FF22のリセット端子Rに出力する。FF22は、リ
セット端子RにHレベルの信号が入力されることによっ
て出力端子バーQからHレベルの信号を出力する。即
ち、PMOSトランジスタ11はオフされる。
ジスタ11がオンされると前記コイル電流IL も同様に
増加し、やがて検出信号SGの値が基準電圧VImaxまで
達すると、コンパレータ18は、Hレベルの信号をオア
回路20に出力する。オア回路20は、該コンパレータ
18からのHレベルの信号に基づいてHレベルの信号を
FF22のリセット端子Rに出力する。FF22は、リ
セット端子RにHレベルの信号が入力されることによっ
て出力端子バーQからHレベルの信号を出力する。即
ち、PMOSトランジスタ11はオフされる。
【0012】すると、オフされたPMOSトランジスタ
11によってコイル12への入力電圧Vinの供給が遮断
され、コイル電流IL は、図7に示すように徐々に減少
していく。このコイル電流IL の減少に基づいて検出信
号SGが基準電圧VImax未満となることで、コンパレー
タ18はLレベルの信号を出力する。オア回路20は、
該コンパレータ18からのLレベルの信号に基づいてL
レベルの信号をFF22のリセット端子Rに出力する。
ところが、FF22は、オア回路20からのLレベルの
信号に反応せず、引き続いて出力端子バーQからHレベ
ルの信号を出力する。即ち、PMOSトランジスタ11
はオフしたままである。
11によってコイル12への入力電圧Vinの供給が遮断
され、コイル電流IL は、図7に示すように徐々に減少
していく。このコイル電流IL の減少に基づいて検出信
号SGが基準電圧VImax未満となることで、コンパレー
タ18はLレベルの信号を出力する。オア回路20は、
該コンパレータ18からのLレベルの信号に基づいてL
レベルの信号をFF22のリセット端子Rに出力する。
ところが、FF22は、オア回路20からのLレベルの
信号に反応せず、引き続いて出力端子バーQからHレベ
ルの信号を出力する。即ち、PMOSトランジスタ11
はオフしたままである。
【0013】そして、FF22は、発振器23からのパ
ルス信号PS がHレベルに立ち上がると出力端子バーQ
からLレベルの信号を出力する。即ち、PMOSトラン
ジスタ11はオンされる。すると、上記したように入力
電圧Vinはコイル12に供給され、コイル電流IL は徐
々に増加していく。このように、コイル電流IL は、図
7に示すようにその検出信号SGが基準電圧VImaxに到
達するまで増加し、基準電圧VImaxに到達すると減少
し、さらに発振器23からのパルス信号PS がHレベル
に立ち上がると再び増加するといったように増減を繰り
返す。その結果、出力端子13に接続される負荷の負荷
電流の変動によるコイル電流IL の変動が抑制され、該
コイル電流IL は最大許容電流値Imax 以上に増加しな
いように制御される。これにより、負荷短絡時等に出力
端子13に過電流が流れることを抑制している。
ルス信号PS がHレベルに立ち上がると出力端子バーQ
からLレベルの信号を出力する。即ち、PMOSトラン
ジスタ11はオンされる。すると、上記したように入力
電圧Vinはコイル12に供給され、コイル電流IL は徐
々に増加していく。このように、コイル電流IL は、図
7に示すようにその検出信号SGが基準電圧VImaxに到
達するまで増加し、基準電圧VImaxに到達すると減少
し、さらに発振器23からのパルス信号PS がHレベル
に立ち上がると再び増加するといったように増減を繰り
返す。その結果、出力端子13に接続される負荷の負荷
電流の変動によるコイル電流IL の変動が抑制され、該
コイル電流IL は最大許容電流値Imax 以上に増加しな
いように制御される。これにより、負荷短絡時等に出力
端子13に過電流が流れることを抑制している。
【0014】
【発明が解決しようとする課題】ところが、図7に示す
ように、パルス信号PS がHレベルからLレベルに立ち
下がった直後にコイル電流IL に対応した検出信号SG
が基準電圧VImaxに到達すると、次のパルス信号PS の
Hレベルに立ち上がるまでコイル電流IL は減少し続け
る。従って、コイル電流IL の減少幅が大きく、該コイ
ル電流IL の平均値IAVE は最大許容電流値Imax と大
きく離間して小さくなってしまう。このようにコイル電
流IL の平均値IAVE が小さいと負荷に供給される電流
の最大値が小さくなるという問題がある。そこで、発振
器23からのパルス信号PS の高周波数化を図り、コイ
ル電流IL の減少幅を小さくすることが考えられるが回
路構成上難しい。
ように、パルス信号PS がHレベルからLレベルに立ち
下がった直後にコイル電流IL に対応した検出信号SG
が基準電圧VImaxに到達すると、次のパルス信号PS の
Hレベルに立ち上がるまでコイル電流IL は減少し続け
る。従って、コイル電流IL の減少幅が大きく、該コイ
ル電流IL の平均値IAVE は最大許容電流値Imax と大
きく離間して小さくなってしまう。このようにコイル電
流IL の平均値IAVE が小さいと負荷に供給される電流
の最大値が小さくなるという問題がある。そこで、発振
器23からのパルス信号PS の高周波数化を図り、コイ
ル電流IL の減少幅を小さくすることが考えられるが回
路構成上難しい。
【0015】本発明の目的は、出力電流の平均値を最大
許容電流値に近接すべく向上させたDC−DCコンバー
タを提供することにある。
許容電流値に近接すべく向上させたDC−DCコンバー
タを提供することにある。
【0016】
【課題を解決するための手段】上記問題点を解決するた
めに、請求項1に記載の発明は、一端に入力電圧が印加
された出力トランジスタ、コイル、コンデンサ等から構
成され、該出力トランジスタのオン・オフ動作に基づい
て前記コンデンサの端子間に発生する電圧を出力電圧と
して出力する出力回路と、前記コイルを介して流れる出
力電流を検出し、該出力電流に対応した検出信号を出力
する検出手段と、前記検出手段からの検出信号の値と前
記出力電流の最大許容電流値に対応した上限値とをそれ
ぞれ入力し比較する比較手段と、前記比較手段からの比
較結果に基づいて、前記出力電流が最大許容電流値未満
のときには、外部から供給されるパルス信号に基づいて
前記出力トランジスタをオンさせて前記コイルに電流を
供給し、かつ前記出力電流が最大許容電流値以上のとき
には前記出力トランジスタをオフさせてコイルに流れる
電流を還流させる駆動手段とを備えたDC−DCコンバ
ータであって、前記比較手段に入力される上限値を前記
パルス信号と同期して立ち上げ、次のパルス信号の入力
まで所定の減少量で徐々に減少するように制御する上限
値制御手段を備えた。
めに、請求項1に記載の発明は、一端に入力電圧が印加
された出力トランジスタ、コイル、コンデンサ等から構
成され、該出力トランジスタのオン・オフ動作に基づい
て前記コンデンサの端子間に発生する電圧を出力電圧と
して出力する出力回路と、前記コイルを介して流れる出
力電流を検出し、該出力電流に対応した検出信号を出力
する検出手段と、前記検出手段からの検出信号の値と前
記出力電流の最大許容電流値に対応した上限値とをそれ
ぞれ入力し比較する比較手段と、前記比較手段からの比
較結果に基づいて、前記出力電流が最大許容電流値未満
のときには、外部から供給されるパルス信号に基づいて
前記出力トランジスタをオンさせて前記コイルに電流を
供給し、かつ前記出力電流が最大許容電流値以上のとき
には前記出力トランジスタをオフさせてコイルに流れる
電流を還流させる駆動手段とを備えたDC−DCコンバ
ータであって、前記比較手段に入力される上限値を前記
パルス信号と同期して立ち上げ、次のパルス信号の入力
まで所定の減少量で徐々に減少するように制御する上限
値制御手段を備えた。
【0017】請求項2に記載の発明は、請求項1に記載
のDC−DCコンバータにおいて、前記出力電圧が予め
定められた電圧を超えると、前記駆動手段を介して出力
トランジスタをオフさせる判定手段を備えた。
のDC−DCコンバータにおいて、前記出力電圧が予め
定められた電圧を超えると、前記駆動手段を介して出力
トランジスタをオフさせる判定手段を備えた。
【0018】請求項3に記載の発明は、請求項1又は2
に記載のDC−DCコンバータにおいて、前記上限値制
御手段は、三角波生成回路部であって、前記比較手段に
その充放電電圧を前記上限値として入力する充放電回路
と、前記充放電回路に電荷を供給する電源と、前記電源
と前記充放電回路との間に設けられ、前記パルス信号に
同期してオンされ、前記充放電回路の充放電動作を行わ
せるスイッチ回路とからなる。
に記載のDC−DCコンバータにおいて、前記上限値制
御手段は、三角波生成回路部であって、前記比較手段に
その充放電電圧を前記上限値として入力する充放電回路
と、前記充放電回路に電荷を供給する電源と、前記電源
と前記充放電回路との間に設けられ、前記パルス信号に
同期してオンされ、前記充放電回路の充放電動作を行わ
せるスイッチ回路とからなる。
【0019】請求項4に記載の発明は、請求項1〜3の
いずれかに記載のDC−DCコンバータにおいて、前記
出力回路には、前記出力トランジスタのオフ時における
前記コイルに流れる電流を還流するためのダイオードを
備えた。
いずれかに記載のDC−DCコンバータにおいて、前記
出力回路には、前記出力トランジスタのオフ時における
前記コイルに流れる電流を還流するためのダイオードを
備えた。
【0020】請求項5に記載の発明は、請求項1〜3の
いずれかに記載のDC−DCコンバータにおいて、前記
出力回路には、前記出力トランジスタのオフ時における
前記コイルに流れる電流を還流すべく前記出力トランジ
スタに同期してスイッチング動作するトランジスタを備
えた。
いずれかに記載のDC−DCコンバータにおいて、前記
出力回路には、前記出力トランジスタのオフ時における
前記コイルに流れる電流を還流すべく前記出力トランジ
スタに同期してスイッチング動作するトランジスタを備
えた。
【0021】従って、請求項1に記載の発明によれば、
上限値制御手段は、比較手段に入力される上限値をパル
ス信号と同期して立ち上げ、次のパルス信号の入力まで
所定の減少量で徐々に減少するように制御する。
上限値制御手段は、比較手段に入力される上限値をパル
ス信号と同期して立ち上げ、次のパルス信号の入力まで
所定の減少量で徐々に減少するように制御する。
【0022】又、請求項2に記載の発明によれば、判定
手段は、出力電圧が予め定められた電圧を超えると、駆
動手段を介して出力トランジスタをオフさせる。する
と、出力電圧は、入力電圧がオフされた出力トランジス
タによって遮断されるため下降する。
手段は、出力電圧が予め定められた電圧を超えると、駆
動手段を介して出力トランジスタをオフさせる。する
と、出力電圧は、入力電圧がオフされた出力トランジス
タによって遮断されるため下降する。
【0023】又、請求項3に記載の発明によれば、パル
ス信号に同期してスイッチ回路がオンされると、充放電
回路は、電源によって電荷が充電されるとともに、スイ
ッチ回路がオフされると充放電回路に充電された電荷が
所定の放出量にて徐々に放出される。すると、比較手段
に入力される上限値としての充放電電圧は、パルス信号
と同期して立ち上がり、次のパルス信号の入力まで所定
の減少量で徐々に減少する。
ス信号に同期してスイッチ回路がオンされると、充放電
回路は、電源によって電荷が充電されるとともに、スイ
ッチ回路がオフされると充放電回路に充電された電荷が
所定の放出量にて徐々に放出される。すると、比較手段
に入力される上限値としての充放電電圧は、パルス信号
と同期して立ち上がり、次のパルス信号の入力まで所定
の減少量で徐々に減少する。
【0024】請求項4に記載の発明は、ダイオードは、
出力トランジスタのオフ時において出力回路のコイルに
流れる電流を還流する。請求項5に記載の発明は、トラ
ンジスタは、出力トランジスタに同期してスイッチング
動作を行い、出力トランジスタのオフ時において出力回
路のコイルに流れる電流を還流する。
出力トランジスタのオフ時において出力回路のコイルに
流れる電流を還流する。請求項5に記載の発明は、トラ
ンジスタは、出力トランジスタに同期してスイッチング
動作を行い、出力トランジスタのオフ時において出力回
路のコイルに流れる電流を還流する。
【0025】
【発明の実施の形態】以下、本発明を具体化した実施の
一形態を図1〜図3に従って説明する。尚、本実施の形
態では、前記した図6に示したDC−DCコンバータの
制限回路17に特徴がある。従って、説明の便宜上、図
6に示したDC−DCコンバータと同一の部材について
は同一の符号を付して詳細な説明を省略し、特徴のある
制限回路17部分を中心に説明する。
一形態を図1〜図3に従って説明する。尚、本実施の形
態では、前記した図6に示したDC−DCコンバータの
制限回路17に特徴がある。従って、説明の便宜上、図
6に示したDC−DCコンバータと同一の部材について
は同一の符号を付して詳細な説明を省略し、特徴のある
制限回路17部分を中心に説明する。
【0026】図1は、本実施の形態のパルス幅変調(P
WM)方式を用いたDC−DCコンバータを示す。制限
回路17には、新たに上限値制御手段としての三角波生
成回路部1が備えられ、コンパレータ18の反転入力端
子に接続される。三角波生成回路部1は、スイッチ回路
としてのスイッチイング素子2、電源としての基準電圧
電源3、コンデンサ4、及び、定電流源5とからなる。
つまり、コンパレータ18の反転入力端子は、スイッチ
ング素子2を介して基準電圧電源3に接続される。又、
コンパレータ18の反転入力端子には、一端が接地され
たコンデンサ4及び同じく一端が接地された定電流源5
が並列接続される。ちなみに、定電流源5の電流放出能
力は、基準電圧電源3の電流供給能力と比較して小さ
い。
WM)方式を用いたDC−DCコンバータを示す。制限
回路17には、新たに上限値制御手段としての三角波生
成回路部1が備えられ、コンパレータ18の反転入力端
子に接続される。三角波生成回路部1は、スイッチ回路
としてのスイッチイング素子2、電源としての基準電圧
電源3、コンデンサ4、及び、定電流源5とからなる。
つまり、コンパレータ18の反転入力端子は、スイッチ
ング素子2を介して基準電圧電源3に接続される。又、
コンパレータ18の反転入力端子には、一端が接地され
たコンデンサ4及び同じく一端が接地された定電流源5
が並列接続される。ちなみに、定電流源5の電流放出能
力は、基準電圧電源3の電流供給能力と比較して小さ
い。
【0027】又、前記スイッチング素子2は、前記発振
器23から出力されるパルス信号PS に基づいてオンオ
フ制御される。つまり、パルス信号PS がHレベルとな
っている間、スイッチング素子2はオンするようになっ
ている。従って、パルス信号PS のHレベルの立ち上が
りに基づいてスイッチング素子2がオンされると、基準
電圧電源3からコンデンサ4に電源が供給され基準電圧
VImaxが上昇する。
器23から出力されるパルス信号PS に基づいてオンオ
フ制御される。つまり、パルス信号PS がHレベルとな
っている間、スイッチング素子2はオンするようになっ
ている。従って、パルス信号PS のHレベルの立ち上が
りに基づいてスイッチング素子2がオンされると、基準
電圧電源3からコンデンサ4に電源が供給され基準電圧
VImaxが上昇する。
【0028】そして、パルス信号PS がLレベルに立ち
下がるとスイッチング素子2はオンし、コンデンサ4に
て充電された電荷が定電流源5を介して所定の放出量で
徐々に放電される。つまり、基準電圧VImaxは次第に減
少する。やがて、パルス信号PS が再度Hレベルの立ち
上がると、スイッチング素子2が再びオンされ、基準電
圧電源3からの電源供給に基づき基準電圧VImaxが上昇
する。このようにして、三角波生成回路部1では、図2
に示すように、パルス信号PS の立ち上がりとともに立
ち上がり、その後、所定の減少量で徐々に減少するとい
った略三角波よりなる基準電圧VImaxが生成され、コン
パレータ18の反転入力端子に供給される。ちなみに、
三角波生成回路部1にて生成された基準電圧VImaxの平
均値は、図7に示す基準電圧電源19にて生成される基
準電圧VImaxと略同値である。従って、三角波生成回路
部1にて生成された基準電圧VImaxは、立ち上がり初期
において、図7に示す基準電圧電源19にて生成される
基準電圧VImaxよりも大きくなる。
下がるとスイッチング素子2はオンし、コンデンサ4に
て充電された電荷が定電流源5を介して所定の放出量で
徐々に放電される。つまり、基準電圧VImaxは次第に減
少する。やがて、パルス信号PS が再度Hレベルの立ち
上がると、スイッチング素子2が再びオンされ、基準電
圧電源3からの電源供給に基づき基準電圧VImaxが上昇
する。このようにして、三角波生成回路部1では、図2
に示すように、パルス信号PS の立ち上がりとともに立
ち上がり、その後、所定の減少量で徐々に減少するとい
った略三角波よりなる基準電圧VImaxが生成され、コン
パレータ18の反転入力端子に供給される。ちなみに、
三角波生成回路部1にて生成された基準電圧VImaxの平
均値は、図7に示す基準電圧電源19にて生成される基
準電圧VImaxと略同値である。従って、三角波生成回路
部1にて生成された基準電圧VImaxは、立ち上がり初期
において、図7に示す基準電圧電源19にて生成される
基準電圧VImaxよりも大きくなる。
【0029】このように構成されたDC−DCコンバー
タの動作を図3の波形図に従って説明する。図3に示す
ように、基準電圧VImaxは、パルス信号PS の立ち上が
りとともに立ち上がり、その後、徐々に減少するため、
増加しているコイル電流IL に対応した検出信号SGの
値は、発振器23からのパルス信号PS がHレベルに立
ち上がる直前に基準電圧VImaxに到達するようになる。
言い換えると、パルス信号PS がHレベルに立ち上がる
直後に検出信号SGの値が基準電圧VImaxに到達するこ
とが防止される。
タの動作を図3の波形図に従って説明する。図3に示す
ように、基準電圧VImaxは、パルス信号PS の立ち上が
りとともに立ち上がり、その後、徐々に減少するため、
増加しているコイル電流IL に対応した検出信号SGの
値は、発振器23からのパルス信号PS がHレベルに立
ち上がる直前に基準電圧VImaxに到達するようになる。
言い換えると、パルス信号PS がHレベルに立ち上がる
直後に検出信号SGの値が基準電圧VImaxに到達するこ
とが防止される。
【0030】即ち、増加するコイル電流IL は、その検
出信号SGがパルス信号PS のHレベルに立ち上がる直
前に基準電圧VImaxに到達して減少に転ずる。減少する
コイル電流IL は、直後のパルス信号PS のHレベルの
立ち上がりによって再び増加に転ずる。このようにし
て、コイル電流IL の減少時間は短縮される。そして、
コイル電流IL は増減を繰り返し、出力端子13に接続
される負荷の負荷電流の変動による該コイル電流IL の
変動を抑制し、該電流IL が最大許容電流値Imax を超
えないように制御される。つまり、本実施の形態のDC
−DCコンバータにて生成されるコイル電流IL は、そ
の減少時間、即ち減少幅が低減されるため、図7に示す
従来のDC−DCコンバータにて生成されるコイル電流
IL と比較して平均値IAVE が最大許容電流値Imax に
近接すべく向上される。
出信号SGがパルス信号PS のHレベルに立ち上がる直
前に基準電圧VImaxに到達して減少に転ずる。減少する
コイル電流IL は、直後のパルス信号PS のHレベルの
立ち上がりによって再び増加に転ずる。このようにし
て、コイル電流IL の減少時間は短縮される。そして、
コイル電流IL は増減を繰り返し、出力端子13に接続
される負荷の負荷電流の変動による該コイル電流IL の
変動を抑制し、該電流IL が最大許容電流値Imax を超
えないように制御される。つまり、本実施の形態のDC
−DCコンバータにて生成されるコイル電流IL は、そ
の減少時間、即ち減少幅が低減されるため、図7に示す
従来のDC−DCコンバータにて生成されるコイル電流
IL と比較して平均値IAVE が最大許容電流値Imax に
近接すべく向上される。
【0031】上記したように、本実施の形態によれば、
以下の特徴を有する。 (1)基準電圧VImaxは、パルス信号PS の立ち上がり
とともに立ち上がりその後次第に減少する波形とした。
このことによって、パルス信号PS がHレベルに立ち上
がる直後にコイル電流IL に対応した検出信号SGが基
準電圧VImaxに到達することが防止される。即ち、コイ
ル電流IL は、パルス信号PS がHレベルに立ち上がる
直前にその検出信号SGが基準電圧VImaxに到達して減
少に転じ、直後のパルス信号PS のHレベルの立ち上が
りによって再び増加に転ずるため、コイル電流IL の減
少時間が短縮される。従って、本実施の形態の三角波生
成回路部1にて生成された基準電圧VImaxの平均値が、
図7に示す基準電圧電源19にて生成される従来の基準
電圧VImaxと略同値であっても、コイル電流IL の平均
値IAVE を最大許容電流値Imax に近接すべく向上する
ことができる。
以下の特徴を有する。 (1)基準電圧VImaxは、パルス信号PS の立ち上がり
とともに立ち上がりその後次第に減少する波形とした。
このことによって、パルス信号PS がHレベルに立ち上
がる直後にコイル電流IL に対応した検出信号SGが基
準電圧VImaxに到達することが防止される。即ち、コイ
ル電流IL は、パルス信号PS がHレベルに立ち上がる
直前にその検出信号SGが基準電圧VImaxに到達して減
少に転じ、直後のパルス信号PS のHレベルの立ち上が
りによって再び増加に転ずるため、コイル電流IL の減
少時間が短縮される。従って、本実施の形態の三角波生
成回路部1にて生成された基準電圧VImaxの平均値が、
図7に示す基準電圧電源19にて生成される従来の基準
電圧VImaxと略同値であっても、コイル電流IL の平均
値IAVE を最大許容電流値Imax に近接すべく向上する
ことができる。
【0032】尚、実施形態は上記に限定されることはな
く、次のように変更してもよい。 (1)上記実施の形態では、PMOSトランジスタ11
を用い、ゲートをFF22の出力端子バーQに接続した
が、図4に示すようにNMOSトランジスタ6を用い、
FF22の出力端子Qに接続して実施してもよい。この
とき、コイル12に対して流れる電流を還流させるため
のダイオード14に替えて、ノードN1に対してソース
が接地されたNMOSトランジスタ7のドレインを接続
し、該トランジスタ7のベースをFF22の出力端子バ
ーQに接続してもよい。このNMOSトランジスタ7
は、前記NMOSトランジスタ6と同期して相補スイッ
チング動作を行い、前記NMOSトランジスタ6がオフ
したときにオンしてノードN1を接地する。このように
構成すれば、オンしたNMOSトランジスタ7のソース
・ドレイン間の電圧降下は、ダイオード14の順方向電
圧降下と比較して小さいために、その電圧の損失を小さ
くすることができる。尚、図5に示すように、単にダイ
オード14のみをNMOSトランジスタ7に替えても同
様に、NMOSトランジスタ7は、前記PMOSトラン
ジスタ11と同期して相補スイッチング動作を行い、前
記PMOSトランジスタ11がオフしたときにオンして
ノードN1を接地する。
く、次のように変更してもよい。 (1)上記実施の形態では、PMOSトランジスタ11
を用い、ゲートをFF22の出力端子バーQに接続した
が、図4に示すようにNMOSトランジスタ6を用い、
FF22の出力端子Qに接続して実施してもよい。この
とき、コイル12に対して流れる電流を還流させるため
のダイオード14に替えて、ノードN1に対してソース
が接地されたNMOSトランジスタ7のドレインを接続
し、該トランジスタ7のベースをFF22の出力端子バ
ーQに接続してもよい。このNMOSトランジスタ7
は、前記NMOSトランジスタ6と同期して相補スイッ
チング動作を行い、前記NMOSトランジスタ6がオフ
したときにオンしてノードN1を接地する。このように
構成すれば、オンしたNMOSトランジスタ7のソース
・ドレイン間の電圧降下は、ダイオード14の順方向電
圧降下と比較して小さいために、その電圧の損失を小さ
くすることができる。尚、図5に示すように、単にダイ
オード14のみをNMOSトランジスタ7に替えても同
様に、NMOSトランジスタ7は、前記PMOSトラン
ジスタ11と同期して相補スイッチング動作を行い、前
記PMOSトランジスタ11がオフしたときにオンして
ノードN1を接地する。
【0033】又、MOSトランジスタに限らず、NPN
型トランジスタ、PNP型トランジスタ、IGBT(I
nsulated Gate Bipolar Tra
nsister)等であってもよい。又、前記トランジ
スタと同様に動作するスイッチ回路であってもよい。
型トランジスタ、PNP型トランジスタ、IGBT(I
nsulated Gate Bipolar Tra
nsister)等であってもよい。又、前記トランジ
スタと同様に動作するスイッチ回路であってもよい。
【0034】(2)上記実施の形態では、コンパレータ
18の非反転入力端子には電流センサ16が接続され、
反転入力端子には三角波生成回路部1が接続されている
が、各入力端子を逆に接続してもよく、このときコンパ
レータ18は、その出力信号を反転して出力する構成と
する。
18の非反転入力端子には電流センサ16が接続され、
反転入力端子には三角波生成回路部1が接続されている
が、各入力端子を逆に接続してもよく、このときコンパ
レータ18は、その出力信号を反転して出力する構成と
する。
【0035】(3)上記実施の形態では、出力電圧Vou
t を監視する制御回路21を設けたが、特に設けず実施
してもよい。尚、このとき、オア回路20は省略でき、
前記コンパレータ18の出力端子はFF22のリセット
端子Rに直接接続される。
t を監視する制御回路21を設けたが、特に設けず実施
してもよい。尚、このとき、オア回路20は省略でき、
前記コンパレータ18の出力端子はFF22のリセット
端子Rに直接接続される。
【0036】以上、本発明の実施の各形態について説明
したが、上記各形態から把握できる請求項以外の技術思
想について、以下にそれらの効果とともに記載する。 (イ)請求項3に記載のDC−DCコンバータにおい
て、前記充放電回路は、前記電源の供給能力よりもその
放出能力が小さいDC−DCコンバータ。このように構
成することにより、パルス信号の立ち上がりと同期して
立ち上がった上限値としての充放電電圧を、確実に次の
パルス信号の立ち上がりまで次第に減少するように制御
することができる。
したが、上記各形態から把握できる請求項以外の技術思
想について、以下にそれらの効果とともに記載する。 (イ)請求項3に記載のDC−DCコンバータにおい
て、前記充放電回路は、前記電源の供給能力よりもその
放出能力が小さいDC−DCコンバータ。このように構
成することにより、パルス信号の立ち上がりと同期して
立ち上がった上限値としての充放電電圧を、確実に次の
パルス信号の立ち上がりまで次第に減少するように制御
することができる。
【0037】
【発明の効果】以上詳述したように、本発明によれば、
出力電流の平均値を最大許容電流値に近接すべく向上さ
せたDC−DCコンバータを提供することができる。
出力電流の平均値を最大許容電流値に近接すべく向上さ
せたDC−DCコンバータを提供することができる。
【図面の簡単な説明】
【図1】 本実施の形態のDC−DCコンバータの回路
図。
図。
【図2】 三角波生成回路部の動作を示す波形図。
【図3】 DC−DCコンバータの動作を示す波形図。
【図4】 別例のDC−DCコンバータの回路図。
【図5】 別例のDC−DCコンバータの回路図。
【図6】 従来のDC−DCコンバータの回路図。
【図7】 DC−DCコンバータの動作を示す波形図。
1…上限値制御手段としての三角波生成回路部、2…ス
イッチ回路としてのスイッチング素子、3…電源として
の基準電圧電源、4…コンデンサ、5…定電流源、6…
出力トランジスタとしてのNMOSトランジスタ、7…
トランジスタとしてのNMOSトランジスタ、11…出
力トランジスタとしてのPMOSトランジスタ、12…
コイル、14…ダイオード、15…コンデンサ、16…
検出手段としての電流センサ、18…比較手段としての
コンパレータ、21…判定手段としての制御回路、22
…駆動手段としてのRSフリップフロップ、IL …出力
電流としてのコイル電流、Imax …最大許容電流値、P
S …パルス信号、SG…検出信号、VImax…上限値とし
ての基準電圧、Vin…入力電圧、Vout …出力電圧。
イッチ回路としてのスイッチング素子、3…電源として
の基準電圧電源、4…コンデンサ、5…定電流源、6…
出力トランジスタとしてのNMOSトランジスタ、7…
トランジスタとしてのNMOSトランジスタ、11…出
力トランジスタとしてのPMOSトランジスタ、12…
コイル、14…ダイオード、15…コンデンサ、16…
検出手段としての電流センサ、18…比較手段としての
コンパレータ、21…判定手段としての制御回路、22
…駆動手段としてのRSフリップフロップ、IL …出力
電流としてのコイル電流、Imax …最大許容電流値、P
S …パルス信号、SG…検出信号、VImax…上限値とし
ての基準電圧、Vin…入力電圧、Vout …出力電圧。
Claims (5)
- 【請求項1】 一端に入力電圧が印加された出力トラン
ジスタ、コイル、コンデンサ等から構成され、該出力ト
ランジスタのオン・オフ動作に基づいて前記コンデンサ
の端子間に発生する電圧を出力電圧として出力する出力
回路と、 前記コイルを介して流れる出力電流を検出し、該出力電
流に対応した検出信号を出力する検出手段と、 前記検出手段からの検出信号の値と前記出力電流の最大
許容電流値に対応した上限値とをそれぞれ入力し比較す
る比較手段と、 前記比較手段からの比較結果に基づいて、前記出力電流
が最大許容電流値未満のときには、外部から供給される
パルス信号に基づいて前記出力トランジスタをオンさせ
て前記コイルに電流を供給し、かつ前記出力電流が最大
許容電流値以上のときには前記出力トランジスタをオフ
させてコイルに流れる電流を還流させる駆動手段とを備
えたDC−DCコンバータであって、 前記比較手段に入力される上限値を前記パルス信号と同
期して立ち上げ、次のパルス信号の入力まで所定の減少
量で徐々に減少するように制御する上限値制御手段を備
えたDC−DCコンバータ。 - 【請求項2】 請求項1に記載のDC−DCコンバータ
において、 前記出力電圧が予め定められた電圧を超えると、前記駆
動手段を介して出力トランジスタをオフさせる判定手段
を備えたDC−DCコンバータ。 - 【請求項3】 請求項1又は2に記載のDC−DCコン
バータにおいて、 前記上限値制御手段は、三角波生成回路部であって、 前記比較手段にその充放電電圧を前記上限値として入力
する充放電回路と、 前記充放電回路に電荷を供給する電源と、 前記電源と前記充放電回路との間に設けられ、前記パル
ス信号に同期してオンされ、前記充放電回路の充放電動
作を行わせるスイッチ回路とからなるDC−DCコンバ
ータ。 - 【請求項4】 請求項1〜3のいずれかに記載のDC−
DCコンバータにおいて、 前記出力回路には、前記出力トランジスタのオフ時にお
ける前記コイルに流れる電流を還流するためのダイオー
ドを備えたことを特徴とするDC−DCコンバータ。 - 【請求項5】 請求項1〜3のいずれかに記載のDC−
DCコンバータにおいて、 前記出力回路には、前記出力トランジスタのオフ時にお
ける前記コイルに流れる電流を還流すべく前記出力トラ
ンジスタに同期してスイッチング動作するトランジスタ
を備えたことを特徴とするDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP878897A JPH10210734A (ja) | 1997-01-21 | 1997-01-21 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP878897A JPH10210734A (ja) | 1997-01-21 | 1997-01-21 | Dc−dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10210734A true JPH10210734A (ja) | 1998-08-07 |
Family
ID=11702616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP878897A Pending JPH10210734A (ja) | 1997-01-21 | 1997-01-21 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10210734A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001136737A (ja) * | 1999-11-02 | 2001-05-18 | Fairchild Semiconductor Corp | 低い衝撃係数および高いクロック周波数で動作するバック変換器内の無損失電流検出 |
WO2002052705A1 (de) * | 2000-12-27 | 2002-07-04 | Siemens Aktiengesellschaft | Tiefsetzsteller |
US6421215B1 (en) * | 1999-10-08 | 2002-07-16 | Sun Microsystems, Inc. | Power overload protection for a system unit |
JP2012213248A (ja) * | 2011-03-30 | 2012-11-01 | Asahi Kasei Electronics Co Ltd | スイッチング電源装置 |
-
1997
- 1997-01-21 JP JP878897A patent/JPH10210734A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6421215B1 (en) * | 1999-10-08 | 2002-07-16 | Sun Microsystems, Inc. | Power overload protection for a system unit |
JP2001136737A (ja) * | 1999-11-02 | 2001-05-18 | Fairchild Semiconductor Corp | 低い衝撃係数および高いクロック周波数で動作するバック変換器内の無損失電流検出 |
WO2002052705A1 (de) * | 2000-12-27 | 2002-07-04 | Siemens Aktiengesellschaft | Tiefsetzsteller |
US6784645B2 (en) | 2000-12-27 | 2004-08-31 | Siemens Aktiengesellschaft | Step-down converter |
JP2012213248A (ja) * | 2011-03-30 | 2012-11-01 | Asahi Kasei Electronics Co Ltd | スイッチング電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9912236B2 (en) | Soft start switching power supply system | |
US5627460A (en) | DC/DC converter having a bootstrapped high side driver | |
US7298124B2 (en) | PWM regulator with discontinuous mode and method therefor | |
US7446517B2 (en) | Power supply controller and method therefor | |
KR100913571B1 (ko) | 스위칭 레귤레이터, 스위칭 레귤레이터의 제어 회로, 및스위칭 레귤레이터의 제어 동작 방법 | |
KR100971581B1 (ko) | Dc-dc 컨버터 | |
US7965070B2 (en) | Switching power supply with slope compensation circuit and added slope circuit | |
US9391516B2 (en) | Switching charger, the control circuit and the control method thereof | |
US20080024099A1 (en) | Power Supply Apparatus | |
US5966003A (en) | DC-DC converter control circuit | |
US20110101946A1 (en) | Voltage converters | |
JP6837344B2 (ja) | Dc/dcコンバータおよびその制御回路、制御方法、車載電装機器 | |
JPH07177731A (ja) | 不連続モードで動作するdc−dcコンバータ | |
JP2007259599A (ja) | スイッチングレギュレータ | |
JPH11220874A (ja) | Dc−dcコンバータ制御回路 | |
US20220302842A1 (en) | Buck dc/dc converter, controller thereof and controlling method thereof, and electronic device | |
JP2016019455A (ja) | Dc−dcコンバータ | |
JPWO2020026653A1 (ja) | スイッチング電源装置の制御装置 | |
JP6875873B2 (ja) | Dc/dcコンバータおよびその制御回路、車載電装機器 | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP2006204021A (ja) | 充電器 | |
JP2003125576A (ja) | Dc−dcコンバータ | |
US10931198B2 (en) | Buck-boost power converter controller | |
JPH10210734A (ja) | Dc−dcコンバータ | |
TWI327408B (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040727 |