JPH10210451A - Image compositing circuit and method for monitoring camera - Google Patents
Image compositing circuit and method for monitoring cameraInfo
- Publication number
- JPH10210451A JPH10210451A JP9013500A JP1350097A JPH10210451A JP H10210451 A JPH10210451 A JP H10210451A JP 9013500 A JP9013500 A JP 9013500A JP 1350097 A JP1350097 A JP 1350097A JP H10210451 A JPH10210451 A JP H10210451A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- frame memory
- data
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Closed-Circuit Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、固体撮像素子（以
下単にＣＣＤという）などを用いた小型監視カメラによ
る監視システムに関するものであって、尚詳しくは、複
数台の監視カメラで撮影した映像の合成を行う回路及び
この画像合成回路を備えたシステムに関するものです。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surveillance system using a small surveillance camera using a solid-state image pickup device (hereinafter simply referred to as a CCD). It relates to a circuit that performs synthesis and a system that includes this image synthesis circuit.
【０００２】[0002]
【従来の技術】今日、防犯用などに小型ＣＣＤカメラを
監視用カメラに用いた監視システムが多用されている。
この監視システムにおいても、近年、１台のモニタテレ
ビをもって複数台の監視カメラ、即ち複数箇所の監視を
行うようにするシステムが増加している。2. Description of the Related Art Today, surveillance systems using a small CCD camera as a surveillance camera have been frequently used for crime prevention.
In this surveillance system, in recent years, a system for monitoring a plurality of surveillance cameras, that is, a plurality of places by one monitor television has been increasing.
【０００３】この１台のモニタテレビで複数台の監視カ
メラの映像を表示する監視システムは、スイッチャーに
より監視カメラとモニタテレビとの接続を切り換えて順
次異なる監視カメラの映像をモニタテレビに表示するシ
ステムのみでなく、例えば４台の監視カメラの映像を合
成し、モニタテレビの画面を４分割して同時に各監視カ
メラの映像を表示することができるようにしたシステム
が増加している。A surveillance system that displays images of a plurality of surveillance cameras on one monitor television is a system that switches the connection between the surveillance cameras and the monitor television by a switcher and sequentially displays the images of different surveillance cameras on the monitor television. Not only that, there is an increasing number of systems that combine images of, for example, four surveillance cameras and divide the screen of a monitor television into four parts so that the images of the respective surveillance cameras can be displayed simultaneously.
【０００４】このように、映像を合成して表示する監視
システムには、例えば図５に示すように、４台の監視カ
メラ11〜14に対応した４個のフレームメモリ31〜34と１
つの制御部25とを主とする画像合成回路20を備えるもの
がある。この画像合成回路20では、第１監視カメラ11乃
至第４監視カメラ14とした各監視カメラからのビデオ信
号をアナログデジタル変換回路21によりデジタル信号と
して各々第１フレームメモリ31乃至第４フレームメモリ
34に記録するものです。As described above, a surveillance system for synthesizing and displaying an image includes, for example, four frame memories 31 to 34 and 1 corresponding to four surveillance cameras 11 to 14, as shown in FIG.
Some include an image synthesis circuit 20 mainly including two control units 25. In the image synthesizing circuit 20, video signals from the surveillance cameras as the first to fourth surveillance cameras 11 to 14 are converted into digital signals by an analog-to-digital conversion circuit 21 as first to fourth frame memories 31 to 31, respectively.
Recorded in 34.
【０００５】尚、図５に示したように、映像信号処理回
路15を各監視カメラ11〜14の本体と分離し、第１監視カ
メラ11乃至第４監視カメラ14からはＣＣＤ出力信号を出
力させるようにしてカメラヘッド部を小型化し、この小
型化したカメラヘッド部を各監視カメラ11〜14とするも
のや、カメラヘッド部の内部に映像信号処理回路15を組
み込み、第１監視カメラ11乃至第４監視カメラ14とする
カメラヘッド部から直接にビデオ信号を出力するように
したものがある。As shown in FIG. 5, the video signal processing circuit 15 is separated from the main body of each of the monitoring cameras 11 to 14, and the first to fourth monitoring cameras 11 to 14 output CCD output signals. In this way, the camera head section is reduced in size, and the reduced camera head section is used as each of the monitoring cameras 11 to 14, or the video signal processing circuit 15 is incorporated in the camera head section, and the first monitoring camera 11 to There is a camera in which a video signal is directly output from a camera head unit as the four-monitoring camera 14.
【０００６】そして、第１フレームメモリ31乃至第４フ
レームメモリ34は、制御部25からの書き込み制御信号Ｌ
Aにより、デジタル化されたビデオ信号の書き込みタイ
ミングが制御され、各監視カメラからのビデオ信号の
内、映像信号成分のデジタル信号が映像データとして第
１フレームメモリ31乃至第４フレームメモリ34に記録さ
れる。[0006] The first to fourth frame memories 31 to 34 store the write control signal L from the control unit 25.
By A, the writing timing of the digitized video signal is controlled, and among the video signals from the surveillance cameras, the digital signal of the video signal component is recorded in the first to fourth frame memories 31 to 34 as video data. You.
【０００７】尚、第１監視カメラ11乃至第４監視カメラ
14及び制御部25は、基準同期信号発生部19からの基準同
期信号を用い、垂直同期及び水平同期のタイミングを一
致させることが多い。又、制御部25からは、第１フレー
ムメモリ31乃至第４フレームメモリ34に対して読み出し
制御信号ＲA1，ＲA2も出力される。The first to fourth monitoring cameras 11 to 4
The control unit 14 and the control unit 25 often use the reference synchronization signal from the reference synchronization signal generation unit 19 to match the timings of the vertical synchronization and the horizontal synchronization. The control unit 25 also outputs read control signals RA1 and RA2 to the first to fourth frame memories 31 to 34.
【０００８】この読み出し制御信号ＲA1，ＲA2は、書き
込み制御信号ＬAのタイミングと合わせ、各フレームメ
モリ31〜34に記録されてる１フレーム前の映像データを
読み出し可能とするものです。そして、ノンイタレース
のシステムでは、図６に示したように、第１フレームメ
モリ31及び第２フレームメモリ32に対して出力する第１
読み出し制御信号ＲA1と、第３フレームメモリ33及び第
４フレームメモリ34に対して出力する第２読み出し制御
信号ＲA2とのタイミングを２分の１フレームタイム（１
／２ＦＴ）だけずらせて２分の１フレームタイムの時間
だけ出力し、第１読み出し制御信号ＲA1と第２読み出し
制御信号ＲA2とを２分の１フレームタイム毎に交互に出
力するものです。The read control signals RA1 and RA2 enable the video data of one frame before recorded in each of the frame memories 31 to 34 to be read in accordance with the timing of the write control signal LA. Then, in the non-interlace system, as shown in FIG. 6, the first output to the first frame memory 31 and the second frame memory 32 is performed.
The timing between the read control signal RA1 and the second read control signal RA2 output to the third frame memory 33 and the fourth frame memory 34 is set to a half frame time (1
/ 2FT) and output for a half frame time, and the first read control signal RA1 and the second read control signal RA2 are output alternately every half frame time.
【０００９】又、この第１フレームメモリ31乃至第４フ
レームメモリ34は、書き込みアドレスの番地は１づつ増
加させて１番地毎に１画素分の映像データを記憶するも
のです。そして、読み出しアドレスは、２づつ増加させ
ることにより２分の１フレームタイムで１フレーム分の
映像データを出力し、１画素毎に１画素分の映像データ
を間引いて出力するものとしている。In the first to fourth frame memories 31 to 34, the address of the write address is incremented by one, and one pixel of video data is stored for each address. By increasing the read address by two, video data for one frame is output at a half frame time, and video data for one pixel is thinned out for each pixel and output.
【００１０】そして、この各フレームメモリ31〜34から
出力される映像データは、各々スリーステートバスバッ
ファなどのスイッチ素子36〜39を介して同期合成回路27
に入力するものであり、このスイッチ素子は、制御部25
からの出力タイミング信号ＯA1，ＯA2，ＯA3，ＯA4によ
り、映像データの導通遮断を制御している。この出力タ
イミング信号ＯA1〜ＯA4の内、第１フレームメモリ31の
出力である映像データが入力される第１スイッチ素子36
及び第２フレームメモリ32の出力である映像データが入
力される第２スイッチ素子37への出力タイミング信号で
ある第１出力タイミング信号ＯA1及び第２出力タイミン
グ信号ＯA2は、最初の２分の１フレームタイムにだけ出
力される。又、第３フレームメモリ33の出力である映像
データが入力される第３スイッチ素子38及び第４フレー
ムメモリ34の出力である映像データが入力される第４ス
イッチ素子39への出力タイミング信号である第３出力タ
イミング信号ＯA3及び第４出力タイミング信号ＯA4は、
後半の２分の１フレームタイムにだけ出力される。The video data output from each of the frame memories 31 to 34 is supplied to a synchronous synthesizing circuit 27 via switch elements 36 to 39 such as three-state bus buffers.
This switch element is connected to the control unit 25.
The output timing signals OA1, OA2, OA3, and OA4 from the CPU control the interruption of video data conduction. Of the output timing signals OA1 to OA4, the first switch element 36 to which the video data output from the first frame memory 31 is input.
The first output timing signal OA1 and the second output timing signal OA2, which are output timing signals to the second switch element 37 to which the video data output from the second frame memory 32 are input, correspond to the first half frame. Output only on time. An output timing signal to the third switch element 38 to which the video data output from the third frame memory 33 is input and the fourth switch element 39 to which the video data output from the fourth frame memory 34 is input. The third output timing signal OA3 and the fourth output timing signal OA4 are
It is output only in the second half frame time.
【００１１】更に、第１スイッチ素子36への第１出力タ
イミング信号ＯA1は、一水平走査時間内の前半だけ第１
スイッチ素子36を導通させ、第２スイッチ素子37への第
２出力タイミング信号ＯA2は、一水平走査時間内の後半
だけ第２スイッチ素子37を導通させるものとしている。
そして、第１フレームメモリ31に記録された映像データ
が１画素分毎に間引かれて出力されているため、第１監
視カメラ11の一水平走査線におけるデータ量が２分の１
とされて各画素の映像データが２分の１水平走査時間内
に出力される。従って、第１スイッチ素子36は、例えば
第１監視カメラ11における奇数番目走査線の各一水平走
査線分の映像データであって、データ量が２分の１に間
引かれた映像データを同期合成回路27に送ることにな
る。そして、第１スイッチ素子36が第１監視カメラ11に
おける奇数番目走査線の映像データを同期合成回路27に
送るとき、第２フレームメモリ32も第２監視カメラ12に
おける奇数番目走査線の映像データを出力し、この映像
データは第２スイッチ素子37で遮断される。Further, the first output timing signal OA1 to the first switch element 36 is the first output timing signal OA1 in the first half within one horizontal scanning time.
The switch element 36 is turned on, and the second output timing signal OA2 to the second switch element 37 turns on the second switch element 37 only during the latter half of one horizontal scanning time.
Since the video data recorded in the first frame memory 31 is decimated and output for each pixel, the data amount in one horizontal scanning line of the first monitoring camera 11 is reduced by half.
Thus, the video data of each pixel is output within one-half horizontal scanning time. Therefore, the first switch element 36 synchronizes, for example, the video data of one horizontal scanning line of the odd-numbered scanning lines in the first monitoring camera 11 and the video data whose data amount is decimated by half. This is sent to the combining circuit 27. Then, when the first switch element 36 sends the video data of the odd-numbered scanning line in the first monitoring camera 11 to the synthesizing circuit 27, the second frame memory 32 also stores the video data of the odd-numbered scanning line in the second monitoring camera 12. The video data is output and cut off by the second switch element 37.
【００１２】又、第１フレームメモリ31及び第２フレー
ムメモリ32が奇数番目走査線の映像データを２分の１水
平走査時間内に出力し、後半の２分の１水平走査時間内
で偶数番目走査線の映像データを１画素分づつ間引いて
出力するとき、第１スイッチ素子36が第１出力タイミン
グ信号ＯA1により遮断状態とされ、第２スイッチ素子37
が第２出力タイミング信号ＯA2により導通状態とされ
る。従って、第２スイッチ素子37は、第２監視カメラ12
における偶数番目走査線の各一水平走査線分の映像デー
タであってデータ量が２分の１に間引かれた映像データ
を同期合成回路27に送る。The first frame memory 31 and the second frame memory 32 output the video data of the odd-numbered scanning lines within a half horizontal scanning time, and output the even-numbered scanning lines within the latter half horizontal scanning time. When the image data of the scanning line is thinned out one pixel at a time and output, the first switch element 36 is cut off by the first output timing signal OA1 and the second switch element 37 is turned off.
Are turned on by the second output timing signal OA2. Therefore, the second switch element 37 is connected to the second monitoring camera 12.
The video data corresponding to one horizontal scanning line of the even-numbered scanning lines in FIG.
【００１３】このように、第１フレームメモリ31及び第
２フレームメモリ32に記憶した映像データにつき、１画
素毎に間引いた映像データを第１フレームメモリ31及び
第２フレームメモリ32から出力することにより、一水平
走査時間内に第１フレームメモリ31が出力する奇数番目
走査線の映像データの後に第２フレームメモリ32が出力
する偶数番目走査線の映像データを連続させて同期合成
回路27に出力することができる。As described above, the video data stored in the first frame memory 31 and the second frame memory 32 is output from the first frame memory 31 and the second frame memory 32 by outputting the video data thinned out for each pixel. The video data of the odd-numbered scanning lines output by the first frame memory 31 within one horizontal scanning time is followed by the video data of the even-numbered scanning lines output by the second frame memory 32 and output to the synthesizing circuit 27. be able to.
【００１４】又、この第１フレームメモリ31及び第２フ
レームメモリ32は、読み出しアドレスを２づつ増加させ
て映像データを間引くことにより、２分の１フレームタ
イムで１フレーム分の映像データの出力を完了すること
ができる。そして、続く２分の１フレームタイムでは、
第２読み出し制御信号ＲA2により第３フレームメモリ33
及び第４フレームメモリ34から映像データを出力させ、
この映像データの出力に際し、第１フレームメモリ31や
第２フレームメモリ32と同様に、２画素分の映像データ
の内の１画素分の映像データを間引くようにして第３フ
レームメモリ33及び第４フレームメモリ34から映像デー
タを出力させる。従って、第３フレームメモリ33及び第
４フレームメモリ34も、１画素づつ間引いた映像データ
を出力することにより、２分の１水平走査時間に一水平
走査線分の映像データを出力し、且つ、２分の１フレー
ムタイムで１フレーム分の映像データを出力することが
できる。The first frame memory 31 and the second frame memory 32 output video data for one frame in half frame time by increasing the read address by two and thinning out the video data. Can be completed. And in the following half frame time,
The third frame memory 33 is controlled by the second read control signal RA2.
And output the video data from the fourth frame memory 34,
When outputting the video data, similarly to the first frame memory 31 and the second frame memory 32, the third frame memory 33 and the fourth The video data is output from the frame memory 34. Accordingly, the third frame memory 33 and the fourth frame memory 34 also output video data of one horizontal scanning line in half horizontal scanning time by outputting video data thinned out pixel by pixel, and Video data for one frame can be output in half the frame time.
【００１５】更にこのとき、第３スイッチ素子38及び第
４スイッチ素子39は、第３出力タイミング信号ＯA3及び
第４出力タイミング信号ＯA4により２分の１水平走査時
間毎に交互に導通状態とされるものです。従って、後半
の２分の１フレームタイム（１／２ＦＴ）では、一水平
走査時間内に第３フレームメモリ33が出力する奇数番目
走査線の映像データの後に第４フレームメモリ34が出力
する偶数番目走査線の映像データを連続させて同期合成
回路27に入力し、２分の１フレームタイムで第３フレー
ムメモリ33及び第４フレームメモリ34に記録した１フレ
ーム分の映像データを、データ量を２分の１に間引いて
同期合成回路27に入力することができる。Further, at this time, the third switching element 38 and the fourth switching element 39 are alternately turned on every half horizontal scanning time by the third output timing signal OA3 and the fourth output timing signal OA4. Thing. Therefore, in the latter half frame time (1 / 2FT), the even-numbered scan line output from the fourth frame memory 34 is output after the odd-numbered scan line video data output from the third frame memory 33 within one horizontal scan time. The video data of the scanning lines are successively input to the synthesizing circuit 27, and the video data of one frame recorded in the third frame memory 33 and the fourth frame memory 34 at a half frame time is reduced by two. The data can be input to the synchronous synthesizing circuit 27 by thinning it out by a factor of one.
【００１６】そして、同期合成回路27は、第１フレーム
メモリ31及び第２フレームメモリ32又は第３フレームメ
モリ33及び第４フレームメモリ34から入力された映像デ
ータに、制御部25からの同期形成制御信号ＤAに基づい
て水平走査時間毎に水平同期信号を合成し、且つ、１フ
レームタイム毎に垂直同期信号を合成してデジタルビデ
オ信号とするものです。The synchronization synthesizing circuit 27 controls the synchronization formation control from the control unit 25 to the video data input from the first frame memory 31 and the second frame memory 32 or the third frame memory 33 and the fourth frame memory 34. A horizontal synchronizing signal is synthesized every horizontal scanning time based on the signal DA, and a vertical synchronizing signal is synthesized every frame time to produce a digital video signal.
【００１７】従って、この同期信号を合成したデジタル
ビデオ信号をデジタルアナログ変換回路29でアナログビ
デオ信号とすれば、モニタテレビ17の画面には、左上の
４分の１画面に第１監視カメラ11で撮影した映像が表示
され、右上にの４分の１画面に第２監視カメラ12で撮影
した映像が表示され、左下にの４分の１画面に第３監視
カメラ13で撮影した映像が表示され、右下にの４分の１
画面に第４監視カメラ14で撮影した映像を表示するビデ
オ信号として画像合成回路20から出力することができ
る。Therefore, if the digital video signal obtained by synthesizing the synchronizing signal is converted into an analog video signal by the digital-to-analog conversion circuit 29, the first surveillance camera 11 displays the upper left quarter screen on the monitor TV 17 screen. The captured video is displayed, the video captured by the second monitoring camera 12 is displayed on the upper right quarter screen, and the video captured by the third monitoring camera 13 is displayed on the lower left quarter screen. The lower right quarter
The image can be output from the image synthesizing circuit 20 as a video signal for displaying an image captured by the fourth monitoring camera 14 on the screen.
【００１８】尚、図６を用いて説明した上記従来技術
は、ノンインタレース形式の監視カメラ及びモニタテレ
ビ17を用いたシステムであるも、ＮＴＳＣ規格などのイ
ンタレース形式の監視カメラを使用している場合は、第
１フレームメモリ31及び第２フレームメモリ32や第３フ
レームメモリ33及び第４フレームメモリ34から映像デー
タを出力させる際に、２分の１フィールドタイム毎に第
１フレームメモリ31及び第２フレームメモリ32からの出
力と第３フレームメモリ33及び第４フレームメモリ34か
らの出力とを切り換えるものです。The prior art described with reference to FIG. 6 is a system using a non-interlaced surveillance camera and a monitor television 17, but uses an interlaced surveillance camera such as the NTSC standard. When the video data is output from the first frame memory 31 and the second frame memory 32 and the third frame memory 33 and the fourth frame memory 34, the first frame memory 31 and the The output from the second frame memory 32 and the output from the third frame memory 33 and the fourth frame memory 34 are switched.
【００１９】又、各監視カメラ11〜14がインタレース形
式であっても、順次走査変換回路を用い、飛び越し走査
のビデオ信号をノンインタレース形式の順次走査型ビデ
オ信号とするものとし、画像合成回路20の前に又は画像
合成回路20後に、この順次走査変換回路を挿入してノン
インタレース形式のモニタテレビ17と接続することもあ
る。Even if each of the surveillance cameras 11 to 14 is of an interlaced type, a video signal of interlaced scanning is converted into a non-interlaced type of progressively scanned video signal by using a progressive scan conversion circuit, and image synthesis is performed. Before the circuit 20 or after the image synthesizing circuit 20, the progressive scan conversion circuit may be inserted and connected to the non-interlaced monitor television 17.
【００２０】そして、監視カメラの同期を合わせない非
同期式カメラを第１監視カメラ11乃至第４監視カメラ14
として用いた監視システムであっても、フレームメモリ
31〜34に２フレーム分の映像データが書き込み可能なフ
レームメモリを用い、各監視カメラ11〜14からのビデオ
信号に含まれる同期信号に基づいて各フレームメモリ31
〜34への書き込みを行い、書き換えを行っていないフレ
ームの映像データを読み出すようにして合成処理を行う
ことにより、４台の監視カメラ11〜14の映像信号を合成
したビデオ信号を形成することができる。Then, the asynchronous cameras which do not synchronize the monitoring cameras are replaced with the first to fourth monitoring cameras 11 to 14.
Even the monitoring system used as a frame memory
A frame memory in which video data for two frames can be written to 31 to 34 is used, and each frame memory 31 is based on a synchronization signal included in a video signal from each of the monitoring cameras 11 to 14.
To 34, and by performing a synthesizing process by reading out video data of a frame that has not been rewritten, it is possible to form a video signal obtained by synthesizing the video signals of the four monitoring cameras 11 to 14. it can.
【００２１】又、４台の監視カメラ11〜14の映像信号を
合成するに際し、図７に示すように、セレクタなどの切
換手段を用いる画像合成回路20もある。この画像合成回
路20では、同期の合わされた４台の監視カメラからのビ
デオ信号に基づいて映像データをフレームメモリに記録
するに際し、セレクタなどの切換手段を用いて画像合成
回路20に入力されるビデオ信号の切り換えを行い、２台
の監視カメラの映像データを１つのフレームメモリに記
録するものです。When synthesizing the video signals of the four monitoring cameras 11 to 14, there is also an image synthesizing circuit 20 using switching means such as a selector, as shown in FIG. In the image synthesizing circuit 20, when video data is recorded in the frame memory based on the synchronized video signals from the four surveillance cameras, the video input to the image synthesizing circuit 20 by using switching means such as a selector. It switches signals and records video data from two surveillance cameras in one frame memory.
【００２２】即ち、一水平走査時間毎に切換手段とした
第１セレクタ41を切り換えることにより、第１監視カメ
ラ11の奇数番目走査線の映像信号と第２監視カメラ12の
偶数番目走査線の映像信号とを順次切り換えて第１フレ
ームメモリ31に送るようにし、同様に、一水平走査時間
毎に切換手段とした第２セレクタ42を切り換えることに
より、第３監視カメラ13の奇数番目走査線の映像信号と
第４監視カメラ14の偶数番目走査線の映像信号とを順次
切り換えて第２フレームメモリ32に送るものです。That is, by switching the first selector 41 serving as the switching means every one horizontal scanning time, the video signal of the odd-numbered scanning line of the first monitoring camera 11 and the video signal of the even-numbered scanning line of the second monitoring camera 12 are changed. The signals are sequentially switched to be sent to the first frame memory 31. Similarly, by switching the second selector 42 serving as the switching means every horizontal scanning time, the video of the odd-numbered scanning line of the third monitoring camera 13 is changed. The signal and the video signal of the even-numbered scanning line of the fourth monitoring camera 14 are sequentially switched and sent to the second frame memory 32.
【００２３】又、第１フレームメモリ31及び第２フレー
ムメモリ32への書き込みに際しては、アドレスの１番地
毎に１画素分の映像データを記憶し、この第１フレーム
メモリ31及び第２フレームメモリ32からの読み出しに際
しては、アドレス番地を２づつ増加させ、２画素毎に１
画素分の映像データを間引くようにして出力するもので
す。At the time of writing to the first frame memory 31 and the second frame memory 32, one pixel of video data is stored for each address, and the first frame memory 31 and the second frame memory 32 are stored. At the time of reading from the address, the address address is incremented by two, and one for every two pixels.
This is to output the image data for pixels by thinning it out.
【００２４】従って、第１フレームメモリ31には、一水
平走査期間毎に第１監視カメラ11からの映像データと第
２監視カメラ12からの映像データとが交互に記録され、
第２フレームメモリ32には、一水平走査期間毎に第３監
視カメラ13からの映像データと第４監視カメラ14からの
映像データとが交互に記録される。そして、２分の１フ
レームタイム又は２分の１フィールドタイムで第１フレ
ームメモリ31から１フレーム又は１フィールド分の映像
データを出力させた後、続けて第２フレームメモリ32か
ら２分の１フレームタイム又は２分の１フィールドタイ
ムで１フレーム又は１フィールド分の映像データを出力
させ、同期合成回路27によりこのノンイタレース又はイ
ンタレース形式の映像データに同期信号の合成を施し、
デジタルアナログ変換回路29でアナログ変換を施すもの
です。Accordingly, the video data from the first monitoring camera 11 and the video data from the second monitoring camera 12 are alternately recorded in the first frame memory 31 every one horizontal scanning period.
In the second frame memory 32, video data from the third monitoring camera 13 and video data from the fourth monitoring camera 14 are alternately recorded every one horizontal scanning period. Then, after outputting one frame or one field of video data from the first frame memory 31 at a half frame time or a half field time, the half frame time or the half field time is successively output from the second frame memory 32. The video data of one frame or one field is output at the time or one half field time, and the synchronizing signal is synthesized by the synthesizing circuit 27 with the non-interlace or interlaced video data.
The digital-to-analog conversion circuit 29 performs analog conversion.
【００２５】尚、各監視カメラ11〜14から、又は、映像
信号処理回路15からデジタルビデオ信号が出力されるシ
ステムでは、図５や図７に示した画像合成回路20のアナ
ログデジタル変換回路21は省略されるものです。更に、
切換手段とするセレクタに３台の監視カメラを接続し、
各監視カメラからのビデオ信号を一水平走査線分ずつ順
次選択し、セレクタ及びフレームメモリを各々３個用い
ることにより９台の監視カメラを１台のモニタテレビ17
に接続するシステムとするものもある。In a system in which a digital video signal is output from each of the surveillance cameras 11 to 14 or the video signal processing circuit 15, the analog-to-digital conversion circuit 21 of the image synthesizing circuit 20 shown in FIGS. Is omitted. Furthermore,
Connect three surveillance cameras to the selector as switching means,
Nine surveillance cameras can be connected to one monitor television 17 by sequentially selecting video signals from each surveillance camera for one horizontal scanning line and using three selectors and three frame memories.
Some systems are connected to the system.
【００２６】この場合は、セレクタによりフレームメモ
リに映像データを記録するに際して監視カメラが出力す
るビデオ信号の水平走査線の数を３分の１に間引いてフ
レームメモリに記録するものです。更に、各フレームメ
モリから映像データを読み出すに際してアドレス番地を
３づつ増加させて３画素毎の映像データを読み出すこと
により、各フレームメモリに記憶したデータ量を更に３
分の１に間引くものです。従って、１画面に９台の監視
カメラで撮影した映像を表示するビデオ信号に合成し、
横に３台の監視カメラの映像を列べた映像を３段として
表示することができるものです。In this case, when video data is recorded in the frame memory by the selector, the number of horizontal scanning lines of the video signal output by the surveillance camera is reduced to one third and recorded in the frame memory. Furthermore, when reading video data from each frame memory, the address amount is incremented by 3 and video data for every three pixels is read, thereby further reducing the data amount stored in each frame memory by three.
It is a thing to thin out to one part. Therefore, the images captured by the nine surveillance cameras are combined into a video signal to be displayed on one screen,
It can display images of three surveillance cameras arranged side by side as three rows.
【００２７】[0027]
【発明が解決しようとする課題】前述のように、各監視
カメラの水平走査線毎に間引きを行うと共に、各水平走
査線の映像データにおいて画素毎にも間引きを行う画像
合成回路は、監視カメラの台数分の１とするデータ量に
１画面（１フィールド又は１フレーム分）の映像データ
を容易に減少させることができるものです。従って、複
数台の監視カメラによる映像を１台のモニタテレビに表
示するビデオ信号に合成することが容易にできることに
なるものです。As described above, an image synthesizing circuit for thinning out each horizontal scanning line of each surveillance camera and for thinning out each pixel in video data of each horizontal scanning line is a surveillance camera. It can easily reduce the video data of one screen (one field or one frame) to the data amount of one unit. Therefore, images from multiple surveillance cameras can be easily combined with video signals to be displayed on one monitor TV.
【００２８】しかし、今日、モニタテレビの画像解像度
が高くなり、監視システムにおいても、高画質の画像表
示が可能となってきた。このため、監視カメラから出力
する映像信号のデータを４分の１や９分の１程度しか利
用しない画像合成回路では、モニタテレビに表示する画
像の画質の低下が目立つことがあり、モニタテレビの解
像度を十分に発揮させることができない欠点が生じてき
た。However, today, the image resolution of the monitor television has been increased, and it has become possible to display high-quality images even in a surveillance system. For this reason, in an image synthesizing circuit that uses only about one-fourth or one-ninth of the data of the video signal output from the surveillance camera, the image quality of the image displayed on the monitor television may be conspicuously reduced. A drawback has arisen that the resolution cannot be fully exhibited.
【００２９】本発明は、このような欠点を排除し、比較
的簡単な回路構成であっても、画質の低下を少なくする
合成ビデオ信号を形成することができる画像合成回路や
合成方法を提供するものです。The present invention provides an image synthesizing circuit and a synthesizing method which can eliminate such drawbacks and can form a synthesized video signal with a reduced image quality even with a relatively simple circuit configuration. Thing.
【００３０】[0030]
【課題を解決するための手段】本発明は、複数台の監視
カメラから入力されるビデオ信号を一水平走査時間毎に
順次切り換える切換手段の複数個と、各切換手段に各々
接続されるフレームデータ記憶手段としてのフレームメ
モリと、切換手段の切り換えタイミング及びフレームメ
モリの書き込みタイミングと読み出しタイミングとを制
御する制御部と、フレームメモリに書き込みクロックを
出力すると共に一つのフレームメモリに切換手段を介し
て接続した監視カメラの台数に応じて書き込みクロック
の周波数の整数倍とした周波数の読み出しクロックもフ
レームメモリに出力するクロック発生手段と、フレーム
メモリから出力されるデータによりアナログ映像信号を
形成するデジタルアナログ変換手段とを備えた画像合成
回路とする。According to the present invention, there are provided a plurality of switching means for sequentially switching video signals input from a plurality of surveillance cameras every one horizontal scanning time, and frame data respectively connected to each switching means. A frame memory as storage means, a control unit for controlling switching timing of the switching means and writing timing and reading timing of the frame memory, and outputting a writing clock to the frame memory and connecting to one frame memory via the switching means Clock generating means for outputting a read clock having a frequency which is an integral multiple of the write clock frequency to the frame memory according to the number of surveillance cameras, and digital / analog converting means for forming an analog video signal from data output from the frame memory And an image synthesizing circuit having the following.
【００３１】このように、一水平走査時間毎に入力され
るビデオ信号を順次切り換える切換手段を有しているか
ら、水平走査線の間引きを行って複数台の監視カメラの
映像信号を合成することにより、複数台の各監視カメラ
における各１フレーム分の映像信号から１フレーム分の
データ量とした映像データを形成して各フレームメモリ
に記録することができる。As described above, since the switching means for sequentially switching the video signal inputted every one horizontal scanning time is provided, thinning out the horizontal scanning lines and synthesizing the video signals of a plurality of surveillance cameras. Accordingly, it is possible to form video data having a data amount of one frame from video signals of one frame in each of a plurality of monitoring cameras and record the video data in each frame memory.
【００３２】そして、読み出しクロックをカメラの台数
に合わせて書き込みクロックの周波数の整数倍の周波数
としてフレームメモリに出力するクロック発生手段を有
するから、フレームメモリに記録した１フレーム分の全
ての映像データを１フレームタイムの数分の１の時間で
出力させることができる。従って、複数のフレームメモ
リに記録された映像データを順次読み出すに際して、複
数のフレームメモリに記録された全ての画素に関する映
像データを１フレームタイムで順次読み出し、この映像
データをアナログデジタル変換手段に入力してアナログ
映像信号を形成することができる。Since there is provided a clock generating means for outputting the read clock to the frame memory as an integral multiple of the frequency of the write clock in accordance with the number of cameras, all the video data for one frame recorded in the frame memory is output. It can be output in a fraction of the time of one frame time. Therefore, when sequentially reading the video data recorded in the plurality of frame memories, the video data relating to all the pixels recorded in the plurality of frame memories is sequentially read in one frame time, and this video data is input to the analog-to-digital converter. Thus, an analog video signal can be formed.
【００３３】このように、フレームメモリに記録した映
像データの全てを読み出し、各一水平走査線を構成する
画素の映像データを間引くことなく全てのデータに基づ
いてアナログ映像信号を形成すれば、監視カメラで形成
した映像信号の時間軸のみを圧縮した正確な波形を再現
し、一水平走査時間内に複数走査線の映像データに基づ
いた映像信号を形成し、水平走査線の方向に複数の監視
カメラの映像を列べる映像信号とすることができる。As described above, if all of the video data recorded in the frame memory is read out and an analog video signal is formed based on all the data without thinning out the video data of the pixels constituting each horizontal scanning line, monitoring can be performed. Reproduces an accurate waveform that compresses only the time axis of the video signal formed by the camera, forms a video signal based on video data of multiple scanning lines within one horizontal scanning time, and monitors multiple video signals in the horizontal scanning line direction. A video signal from a camera can be used as a video signal.
【００３４】尚、本発明としては、監視カメラを４台と
し、切換手段とするセレクタ及びフレームデータ記憶手
段を２組使用し、１つのフレームデータ記憶手段に各々
切換手段を介して２台の監視カメラを接続することと
し、読み出しクロックを書き込みクロックの２倍とする
ことが好ましい。このように、監視カメラを４台とし、
切換手段やフレームデータ記憶手段を２つとすれば、回
路構成を単純として１台のモニタテレビに４個の画面を
構成する映像信号を形成することができる。According to the present invention, four surveillance cameras are used, two sets of selectors and frame data storage means are used as switching means, and two monitoring cameras are connected to one frame data storage means via the switching means. It is preferable to connect a camera and set the read clock to twice the write clock. In this way, there are four surveillance cameras,
If there are two switching means and two frame data storage means, it is possible to form video signals constituting four screens on one monitor television with a simple circuit configuration.
【００３５】従って、各監視カメラで撮影した映像をモ
ニタが面上で極力小さくすることなく、一つのモニタ画
面に複数の映像を同時に表示することができ、各映像の
解像度が低下することを少なくして表示することができ
る。又、本発明は、監視カメラで形成するＲ信号、Ｇ信
号、Ｂ信号などの色信号に基づいて輝度信号と色差信号
とを形成し、複数台の監視カメラからの映像信号を一水
平走査線毎に切り換えて輝度信号の信号データを輝度信
号用フレームメモリに、又、色差信号の信号データを色
差信号用フレームメモリに記録し、この複数台の監視カ
メラの信号データを記録する輝度信号用フレームメモリ
と色差信号用フレームメモリとを組み合わせて１組とす
るフレームデータ記憶手段の複数組を用いることとし、
各フレームデータ記憶手段に接続する監視カメラの台数
とフレームデータ記憶手段の組数とを一致させ、１つの
フレームデータ記憶手段からの読み出しを終了したとき
に次のフレームデータ記憶手段から映像データを読み出
すように各フレームデータ記憶手段から信号データを順
次読み出すこととし、各フレームデータ記憶手段からの
信号データの読み出し速度を各フレームデータ記憶手段
への信号データの書き込み速度よりも早くして全てのフ
レームデータ記憶手段から全ての信号データを１フレー
ムタイムで読み出し、この信号データに基づいてアナロ
グビデオ信号を形成することとする。Therefore, a plurality of images can be displayed simultaneously on one monitor screen without minimizing the image taken by each surveillance camera on the surface of the monitor as much as possible, so that the resolution of each image is less likely to be reduced. Can be displayed. Also, the present invention forms a luminance signal and a color difference signal based on color signals such as an R signal, a G signal, and a B signal formed by a surveillance camera, and converts video signals from a plurality of surveillance cameras into one horizontal scanning line. The luminance signal signal data is recorded in the luminance signal frame memory, the color difference signal signal data is recorded in the color difference signal frame memory, and the luminance signal frame data for recording the signal data of the plurality of surveillance cameras is switched. A plurality of sets of frame data storage means are used by combining a memory and a frame memory for color difference signals into one set,
The number of surveillance cameras connected to each frame data storage unit is matched with the number of sets of frame data storage units, and when reading from one frame data storage unit is completed, video data is read from the next frame data storage unit. As described above, the signal data is sequentially read from each frame data storage means, and the reading speed of the signal data from each frame data storage means is made faster than the writing speed of the signal data to each frame data storage means so that all the frame data are read. All the signal data is read from the storage means in one frame time, and an analog video signal is formed based on the signal data.
【００３６】このように、Ｒ信号、Ｇ信号、Ｂ信号など
の色信号に基づいた輝度信号と色差信号とを形成して輝
度信号と色差信号とを個別に合成処理するものであるか
ら、輝度信号や色差信号の分解能（ダイナミックレン
ジ）を低下させることなく画像合成を行うことができ
る。又、フレームデータ記憶手段の組数と各フレームデ
ータ記憶手段に接続する監視カメラの台数とを一致さ
せ、フレームデータ記憶手段からの信号データの読み出
し速度を早くして全ての信号データを１フレームタイム
で読み出すから、各フレームデータ記憶手段からの信号
データを読み出すに際し、フレームデータ記憶手段に記
憶された信号データの内、監視カメラの台数に相当する
水平走査線の数の分の信号データを一水平走査時間で読
み出すことができる。As described above, since the luminance signal and the color difference signal are formed based on the color signals such as the R signal, the G signal, and the B signal, and the luminance signal and the color difference signal are individually synthesized, the luminance signal is processed. Image synthesis can be performed without lowering the resolution (dynamic range) of the signals and color difference signals. Also, the number of sets of frame data storage means and the number of surveillance cameras connected to each frame data storage means are matched, and the speed of reading out the signal data from the frame data storage means is increased so that all the signal data can be stored in one frame time. Therefore, when reading out the signal data from each frame data storage means, the signal data for the number of horizontal scanning lines corresponding to the number of monitoring cameras out of the signal data stored in the frame data storage means is read out by one horizontal line. It can be read out in the scanning time.
【００３７】そして、各フレームデータ記憶手段には、
信号データの書き込みに際し、一水平走査時間毎に順次
監視カメラを切り換えて信号データを書き込んでいるか
ら、この各フレームデータ記憶手段から読み出した信号
データは、フレームデータ記憶手段に接続された各監視
カメラの各一水平走査線の信号データが順次一水平走査
線内に出力されることになる。Each frame data storage means includes:
When writing the signal data, the monitoring cameras are sequentially switched at every one horizontal scanning time to write the signal data. Therefore, the signal data read from each frame data storage means is transmitted to each monitoring camera connected to the frame data storage means. , The signal data of each horizontal scanning line is sequentially output within one horizontal scanning line.
【００３８】従って、この信号データによるアナログビ
デオ信号は、各監視カメラで撮影した映像を横に列べて
表示する映像をフレームデータ記憶手段の組数分の１の
高さ幅としてモニタ画面に表示するビデオ信号となる。
そして、１つのフレームデータ記憶手段から信号データ
の読み出しを終了すると次のフレームデータ記憶手段か
らの信号データを読み出すようにして全てのフレームデ
ータ記憶手段から順次信号データを１フレームタイムで
読み出すから、各フレームデータ記憶手段に記憶した信
号データに基づく映像をモニタ画面の縦に並べる映像を
表示するビデオ信号とすることができる。Therefore, the analog video signal based on the signal data is displayed on a monitor screen as a video image displayed by arranging the video images captured by the respective monitoring cameras in a row and having a height equal to the number of sets of the frame data storage means. Video signal.
When the reading of the signal data from one frame data storage means is completed, the signal data is read from the next frame data storage means and the signal data is sequentially read from all the frame data storage means at one frame time. The video based on the signal data stored in the frame data storage means can be used as a video signal for displaying a video arranged vertically on a monitor screen.
【００３９】[0039]
【発明の実施の形態】本発明に係る画像合成回路の実施
の形態は、図１に示すように、フレームデータ記憶手段
としたフレームメモリ65，66や、各監視カメラ11〜14の
接続を切り換える切換手段としてのセレクタ81，82を有
し、又、フレームメモリ65，66の書き込みや読み出しタ
イミングを制御する制御部55と、周波数の異なるクロッ
ク信号を出力するクロック発生手段61とを備えるもので
す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In an embodiment of an image synthesizing circuit according to the present invention, as shown in FIG. 1, the connections between frame memories 65 and 66 as frame data storage means and each of the monitoring cameras 11 to 14 are switched. It has selectors 81 and 82 as switching means, and has a control unit 55 for controlling the timing of writing and reading of the frame memories 65 and 66, and a clock generating means 61 for outputting clock signals having different frequencies.
【００４０】この実施の形態では、４台の監視カメラの
映像を１画面に合成するものとし、第１監視カメラ11及
び第２監視カメラ12の信号線を第１セレクタ81の各ビデ
オ信号入力端子に接続し、第３監視カメラ13及び第４監
視カメラ14の信号線を第２セレクタ82の各ビデオ信号入
力端子に接続するものです。尚、このシステムにおける
４台の監視カメラは外部同期式とし、図示していない基
準同期信号発生部からの基準同期信号により、垂直及び
水平同期のタイミングを一致させたビデオ信号又は映像
信号を、セレクタ又はマルチプレクサなどの切換手段に
入力するものとしている。In this embodiment, it is assumed that the images of the four surveillance cameras are synthesized on one screen, and the signal lines of the first and second surveillance cameras 11 and 12 are connected to the respective video signal input terminals of the first selector 81. And the signal lines of the third monitoring camera 13 and the fourth monitoring camera 14 are connected to the respective video signal input terminals of the second selector 82. The four surveillance cameras in this system are of an external synchronization type, and a video signal or a video signal whose vertical and horizontal synchronization timings are matched by a reference synchronization signal from a reference synchronization signal generator (not shown) is selected by a selector. Alternatively, it is input to switching means such as a multiplexer.
【００４１】そして、制御部55は、各監視カメラ11〜14
の内の一台の監視カメラからのビデオ信号から同期信号
を抜き出してこの同期信号に基づき、又は各監視カメラ
11〜14を同期させる基準同期信号に基づいて、一水平走
査時間毎に各選択手段とした第１セレクタ81及び第２セ
レクタ82のビデオ信号入力端子を切り換えるセレクト信
号Ｓを各セレクタ81，82に出力するものとしている。The control unit 55 controls each of the monitoring cameras 11 to 14
The synchronization signal is extracted from the video signal from one of the surveillance cameras, and based on this synchronization signal, or
Based on a reference synchronizing signal for synchronizing 11 to 14, a select signal S for switching the video signal input terminals of the first selector 81 and the second selector 82, which are each selecting means, for each horizontal scanning time is supplied to each of the selectors 81 and 82. It shall be output.
【００４２】この第１セレクタ81及び第２セレクタ82の
出力端子は、各々フレームデータ記憶手段とする第１フ
レームメモリ65及び第２フレームメモリ66に接続するも
のであり、第１セレクタ81の出力端子は第１フレームメ
モリ65のデータ入力端子に、第２セレクタ82の出力端子
は第２フレームメモリ66のデータ入力端子に接続してい
る。The output terminals of the first selector 81 and the second selector 82 are respectively connected to a first frame memory 65 and a second frame memory 66 as frame data storage means. Is connected to the data input terminal of the first frame memory 65, and the output terminal of the second selector 82 is connected to the data input terminal of the second frame memory 66.
【００４３】尚、各監視カメラ11〜14から出力されるビ
デオ信号がアナログ信号の場合は、図１に示したよう
に、各々アナログデジタル変換回路51を介して第１フレ
ームメモリ65及び第２フレームメモリ66を接続するもの
です。又、この第１フレームメモリ65及び第２フレーム
メモリ66には、書き込みを可能とする書き込み制御信号
Ｌ0と共にデータを書き込む際のタイミングスピードを
定める書き込みクロック信号を入力してデータを記憶さ
せ、且つ、データの読み出しを可能とする読み出し制御
信号Ｒ1，Ｒ2と共にデータを読み出す際のタイミングス
ピードを定める読み出しクロック信号を入力している。
即ち、書き込み速度と異なる速度で読み出しを可能とす
る２クロック入力型のフレームメモリにして、書き込み
時や読み出し時にはアドレスを順番に繰り上げて最終番
地から先頭番地に戻るＦＩＦＯ（ファーストインファー
ストアウト）型のメモリをフレームデータ記憶手段とし
て使用している。When the video signals output from the surveillance cameras 11 to 14 are analog signals, as shown in FIG. 1, the first frame memory 65 and the second frame It connects memory 66. The first frame memory 65 and the second frame memory 66 receive a write control signal L0 enabling writing and a write clock signal which determines a timing speed for writing data, and store the data. A read clock signal that determines the timing speed when reading data is input together with the read control signals R1 and R2 that enable data reading.
In other words, a FIFO (first-in first-out) type frame memory which is a two-clock input type frame memory capable of reading at a speed different from the writing speed, and in which the address is sequentially advanced at the time of writing or reading and returns from the last address to the first address. The memory is used as frame data storage means.
【００４４】そして、フレームデータ記憶手段とした第
１フレームメモリ65及び第２フレームメモリ66に入力す
る書き込み制御信号Ｌ0や読み出し制御信号Ｒ1，Ｒ2
は、制御部55で形成して制御部55から出力させるもので
す。この書き込み制御信号Ｌ0は、図２に示すように、
垂直同期信号Ｖ0を含む垂直帰線期間、及び水平同期信
号Ｈ0の期間を外し、有効な映像信号のタイミングに合
わせて第１フレームメモリ65及び第２フレームメモリ66
に出力し、第１フレームメモリ65及び第２フレームメモ
リ66に映像データを記憶させるものです。Then, the write control signal L0 and the read control signals R1, R2 input to the first frame memory 65 and the second frame memory 66 as the frame data storage means.
Is formed by the control unit 55 and output from the control unit 55. This write control signal L0 is, as shown in FIG.
The vertical blanking period including the vertical synchronizing signal V0 and the period of the horizontal synchronizing signal H0 are removed, and the first frame memory 65 and the second frame memory 66 are synchronized with the effective video signal timing.
And the video data is stored in the first frame memory 65 and the second frame memory 66.
【００４５】従って、第１セレクタ81及び第２セレクタ
82によりフレームデータ記憶手段に接続する監視カメラ
を切り換えているため、フレームデータ記憶手段とした
第１フレームメモリ65には第１監視カメラ11の例えば第
１番目水平走査線の映像信号の映像データに続き、第２
監視カメラ12の例えば第２番目水平走査線の映像信号の
映像データが記憶される。次に第１監視カメラ11の第３
番目水平走査線の映像信号の映像データに続き、第２監
視カメラ12の第４番目水平走査線の映像信号の映像デー
タが記憶される。更に、第１監視カメラ11の第５番目水
平走査線の映像信号の映像データに続き、第２監視カメ
ラ12の第６番目水平走査線の映像信号の映像データが記
憶されるようにして、順次第１監視カメラ11の奇数番目
水平走査線の映像信号の映像データと第２監視カメラ12
の偶数番目水平走査線の映像信号の映像データとが交互
に記録される。Therefore, the first selector 81 and the second selector
Since the monitoring camera connected to the frame data storage means is switched by 82, the first frame memory 65 serving as the frame data storage means stores the video data of the video signal of the first monitoring camera 11, for example, the first horizontal scanning line. Continued, second
For example, video data of a video signal of the second horizontal scanning line of the monitoring camera 12 is stored. Next, the third surveillance camera 11
Subsequent to the video data of the video signal of the fourth horizontal scanning line, the video data of the video signal of the fourth horizontal scanning line of the second monitoring camera 12 is stored. Further, the video data of the video signal of the sixth horizontal scanning line of the second monitoring camera 12 is stored after the video data of the video signal of the fifth horizontal scanning line of the first monitoring camera 11, so that the video data is sequentially stored. The video data of the video signal of the odd-numbered horizontal scanning line of the first surveillance camera 11 and the second surveillance camera 12
And the video data of the video signal of the even-numbered horizontal scanning line are alternately recorded.
【００４６】このようにして、第１フレームメモリ65に
は、第１監視カメラ11及び第２監視カメラ12からの映像
信号に基づく映像データが一水平走査線毎に間引かれて
交互に記録され、第１監視カメラ11の映像信号に基づく
１フレーム分の映像データと第２監視カメラ12の映像信
号に基づく１フレーム分の映像データとを合成した１フ
レーム分の映像データを記憶することができる。As described above, in the first frame memory 65, video data based on the video signals from the first monitoring camera 11 and the second monitoring camera 12 is thinned out for each horizontal scanning line and recorded alternately. It is possible to store one frame of video data obtained by combining one frame of video data based on the video signal of the first monitoring camera 11 and one frame of video data based on the video signal of the second monitoring camera 12. .
【００４７】又、第２フレームメモリ66に対しても、同
様に、第２セレクタ82により一水平走査時間毎に入力さ
れる映像信号を切り換えることにより、第３監視カメラ
13及び第４監視カメラ14からの映像信号に基づく映像デ
ータを一水平走査線毎に間引いて交互に記録し、第３監
視カメラ13の映像信号に基づく１フレーム分の映像デー
タと第４監視カメラ14の映像信号に基づく１フレーム分
の映像データとを合成した１フレーム分の映像データを
記憶することができる。Similarly, by switching the video signal input to the second frame memory 66 every horizontal scanning time by the second selector 82, the third monitoring camera
The video data based on the video signal from the third and fourth monitoring cameras 14 is thinned out and recorded alternately for each horizontal scanning line, and one frame of video data based on the video signal from the third monitoring camera 13 and the fourth monitoring camera are recorded. One frame of video data obtained by combining one frame of video data based on 14 video signals can be stored.
【００４８】尚、ＮＴＳＣ規格のビデオ信号を出力する
監視カメラ及びＮＴＳＣ規格のモニタテレビ17を使用す
るシステムでは、１フィールド中の有効走査線数とし
て、例えば２４０本の水平走査線の映像データを交互に
記憶させるようにして奇数フィールドにおける映像デー
タと偶数フィールドにおける映像データとを記憶させる
ようにする。In a system using a surveillance camera that outputs a video signal of the NTSC standard and a monitor television 17 of the NTSC standard, as an effective scanning line number in one field, for example, image data of 240 horizontal scanning lines is alternately used. The video data in the odd field and the video data in the even field are stored.
【００４９】そして、この画像合成回路50には、例えば
２０メガヘルツの信号を出力する発振回路62と、この信
号を２分の１分周する分周回路63とにより構成したクロ
ック発生手段61を設けるものであり、分周回路63の出力
端子を第１フレームメモリ65及び第２フレームメモリ66
の書き込みクロック端子に接続する。従って、１０メガ
ヘルツの信号を書き込みクロックとして第１フレームメ
モリ65及び第２フレームメモリ66に入力することができ
る。又、発振回路62の出力端子を第１フレームメモリ65
及び第２フレームメモリ66の読み出しクロック端子に接
続して２０メガヘルツの信号を読み出しクロックとして
第１フレームメモリ65及び第２フレームメモリ66に入力
する。The image synthesizing circuit 50 is provided with a clock generating means 61 constituted by an oscillating circuit 62 for outputting a signal of, for example, 20 MHz, and a frequency dividing circuit 63 for dividing this signal by half. An output terminal of the frequency dividing circuit 63 is connected to a first frame memory 65 and a second frame memory 66.
To the write clock terminal. Therefore, a signal of 10 MHz can be input to the first frame memory 65 and the second frame memory 66 as a write clock. The output terminal of the oscillation circuit 62 is connected to the first frame memory 65.
And a 20 MHz signal is input to the first frame memory 65 and the second frame memory 66 as a read clock by connecting to the read clock terminal of the second frame memory 66.
【００５０】又、この第１フレームメモリ65及び第２フ
レームメモリ66の読み出し制御端子を制御部55に接続
し、第１フレームメモリ65には第１読み出し制御信号Ｒ
1を、第２フレームメモリ66には第２読み出し制御信号
Ｒ2を入力する。この第１読み出し制御信号Ｒ1は、図２
に示したように、書き込み制御信号Ｌ0に合わせ、垂直
同期信号Ｖ0及び垂直帰線期間や水平同期信号Ｈ0の期間
を外して第１フレームメモリ65から映像データの読み出
しを可能とするように第１フレームメモリ65に出力され
るものです。そして、監視カメラがＮＴＳＣ規格などの
ようにインタレース形式の場合、１フィールドタイムの
前半に相当する２分の１フィールドタイムの期間中にお
いて有効水平走査線の数に合わせて出力するようにして
いる。The read control terminals of the first frame memory 65 and the second frame memory 66 are connected to the control unit 55, and the first frame memory 65 has a first read control signal R
1 and the second read control signal R2 is input to the second frame memory 66. This first read control signal R1 is
As shown in (1), the first frame memory 65 can be read out of the first frame memory 65 in accordance with the write control signal L0, excluding the vertical synchronization signal V0 and the vertical blanking period and the period of the horizontal synchronization signal H0. This is output to the frame memory 65. When the surveillance camera is in an interlaced format such as the NTSC standard, the number of effective horizontal scanning lines is output during a half field time corresponding to the first half of one field time. .
【００５１】又、第２読み出し制御信号Ｒ2は、第１読
み出し制御信号Ｒ1と同様に、書き込み制御信号Ｌ0に合
わせ、垂直同期信号Ｖ0や水平同期信号Ｈ0の期間を外し
て第２フレームメモリ66から映像データの読み出しを可
能とするものです。そして、この第２読み出し制御信号
Ｒ2は、１フィールドタイムの後半に相当する２分の１
フィールドタイムの期間中において、有効水平走査線の
数に合わせて第２フレームメモリ66に出力するようにし
ている。Similarly to the first read control signal R1, the second read control signal R2 is synchronized with the write control signal L0 from the second frame memory 66 except for the period of the vertical synchronizing signal V0 and the horizontal synchronizing signal H0. It enables reading of video data. Then, the second read control signal R2 is set to a half corresponding to the latter half of one field time.
During the field time, the data is output to the second frame memory 66 in accordance with the number of effective horizontal scanning lines.
【００５２】尚、第１監視カメラ11乃至第４監視カメラ
14がノンインタレース形式とされている場合、第１読み
出し制御信号Ｒ1及び第２読み出し制御信号Ｒ2は、各々
２分の１フレームタイムの期間として先ず第１読み出し
制御信号Ｒ1を出力し、次に第２読み出し制御信号Ｒ2を
制御部55から出力させるものです。そして、第１フレー
ムメモリ65や第２フレームメモリ66にファーストインフ
ァーストアウトのメモリを用いているから、第１フレー
ムメモリ65や第２フレームメモリ66は、記憶した有効水
平走査線の映像データを記憶した順番に従って出力する
ことになる。又、フレームデータ記憶手段とした第１フ
レームメモリ65や第２フレームメモリ66の読み出しクロ
ックを２０メガヘルツとして書き込みクロックの２倍の
周波数としているから、一水平走査時間内に２本の水平
走査線分の映像データを出力することができる。更に、
第１フレームメモリ65は、２分の１フィールドタイム又
は２分の１フレームタイムで全ての映像データを出力
し、続けて第２フレームメモリ66が２分の１フィールド
タイム又は２分の１フレームタイムで全ての映像データ
を出力することになる。The first to fourth monitoring cameras 11 to 4
When the non-interlaced 14 is used, the first read control signal R1 and the second read control signal R2 output the first read control signal R1 as a period of a half frame time, respectively, The second read control signal R2 is output from the control unit 55. Since a first-in first-out memory is used for the first frame memory 65 and the second frame memory 66, the first frame memory 65 and the second frame memory 66 store the stored effective horizontal scanning line video data. Will be output in the order in which they were performed. Further, since the read clock of the first frame memory 65 and the second frame memory 66 as the frame data storage means is set to 20 megahertz and the frequency is twice the frequency of the write clock, two horizontal scan lines are required within one horizontal scan time. Video data can be output. Furthermore,
The first frame memory 65 outputs all video data at a half field time or a half frame time, and then the second frame memory 66 outputs a half field time or a half frame time. Output all video data.
【００５３】この第１フレームメモリ65及び第２フレー
ムメモリ66のデータ出力端子は、デジタルアナログ変換
手段とするデジタルアナログ変換回路59の入力端子に接
続するものです。従って、デジタルアナログ変換回路59
により、第１フレームメモリ65及び第２フレームメモリ
66が出力する映像データに基づいて、アナログ映像信号
を形成することができる。The data output terminals of the first frame memory 65 and the second frame memory 66 are connected to an input terminal of a digital-to-analog conversion circuit 59 serving as digital-to-analog conversion means. Therefore, the digital-to-analog conversion circuit 59
The first frame memory 65 and the second frame memory
An analog video signal can be formed based on the video data output by 66.
【００５４】このため、各画素のデジタルデータにより
形成されるアナログ映像信号は、図３に示すように、監
視カメラが出力する映像信号（図３Ａ）に対し、時間軸
を２分の１に圧縮しつつ変化を正確に再現した映像信号
（図３Ｃ）とすることができ、従来の１画素づつの映像
データを間引きしたデータから形成するアナログ映像信
号（図３Ｂ）に比較し、各水平走査線内の映像の変化を
正しく再現したアナログ映像信号として形成することが
できる。For this reason, as shown in FIG. 3, the analog video signal formed by the digital data of each pixel is obtained by compressing the time axis of the video signal output from the surveillance camera (FIG. 3A) by half. The video signal (FIG. 3C) that accurately reproduces the change while performing the scanning is compared with the conventional analog video signal (FIG. 3B) formed from the thinned data of the video data for each pixel. It can be formed as an analog video signal in which the change of the video in the inside is correctly reproduced.
【００５５】従って、このアナログ映像信号を適宜増幅
回路58で増幅し、同期形成制御信号Ｄに基づいて同期合
成回路57により垂直同期信号及び水平同期信号を加え、
インタレース又はノンインタレース形式のビデオ信号と
してモニタテレビ17に入力すれば、モニタテレビ17の解
像度に合わせた高精細な画像であって、画面を４分割し
て第１監視カメラ11乃至第４監視カメラ14で撮影した映
像を同時にモニタ画面に表示することができる。Therefore, the analog video signal is appropriately amplified by the amplifier circuit 58, and the vertical synchronizing signal and the horizontal synchronizing signal are added by the synthesizing circuit 57 based on the synchronizing control signal D.
When input to the monitor television 17 as an interlaced or non-interlaced video signal, the image is a high-definition image corresponding to the resolution of the monitor television 17, and the screen is divided into four parts, and the first to fourth monitoring cameras 11 to 4 The images captured by the camera 14 can be simultaneously displayed on the monitor screen.
【００５６】又、図１に示した監視システムは、４台の
監視カメラの映像を１台のモニタテレビ17に表示するも
のであるも、９台の監視カメラの映像を１台のモニタテ
レビ17に表示する場合、選択手段としてのセレクタ及び
フレームデータ記憶手段としてのフレームメモリを各々
３個用いた画像合成回路とし、各セレクタに３台の監視
カメラを接続するものです。The surveillance system shown in FIG. 1 displays images of four surveillance cameras on one monitor television 17, but images of nine surveillance cameras are displayed on one monitor television 17. In this case, an image combining circuit using three selectors as selection means and three frame memories as frame data storage means is used, and three monitoring cameras are connected to each selector.
【００５７】そして、制御部からのセレクト信号により
一水平走査時間毎に監視カメラを切り換えて３台の監視
カメラからの映像信号を合成し、各監視カメラからの１
フレームの水平走査線数を３分の１とした映像データに
より、３台の監視カメラの映像データ全体で１フレーム
分の映像データとして各フレームメモリに記録する。更
に、クロック発生手段61から各フレームメモリに入力す
る読み出しクロックの周波数を書き込みクロックの周波
数の３倍である３０メガヘルツとすることにより、モニ
タ画面の横方向に３台の監視カメラによる映像を列べた
画像を縦方向に３段に配置して９台の監視カメラによる
映像を１つのモニタ画面に表示する映像信号を形成する
ものです。Then, the monitoring cameras are switched every one horizontal scanning time by the selection signal from the control unit, and the video signals from the three monitoring cameras are synthesized.
With video data in which the number of horizontal scanning lines of a frame is reduced to one third, the entire video data of the three monitoring cameras is recorded in each frame memory as video data for one frame. Further, by setting the frequency of the read clock input to each frame memory from the clock generator 61 to 30 MHz, which is three times the frequency of the write clock, images from three monitoring cameras can be displayed in the horizontal direction of the monitor screen. Images are arranged vertically in three levels to form video signals for displaying images from nine surveillance cameras on one monitor screen.
【００５８】尚、クロック発生手段61の発振回路62で形
成する信号は、２０メガヘルツや３０メガヘルツに限る
ものでなく、監視カメラに用いているＣＣＤの画素数や
アナログデジタル変換回路51で形成する１フレームの映
像データの数に合わせるものであって、上記実施の形態
は、一般的に使用されている輝度信号，色信号として各
々約１０万画素のデータを形成する場合において、書き
込みクロックを１０メガヘルツとし、読み出しクロック
の周波数を１つの選択手段を介して接続する監視カメラ
の台数に等しい２倍又は３倍としたクロック信号を出力
するように設定したものです。The signal generated by the oscillation circuit 62 of the clock generation means 61 is not limited to 20 MHz or 30 MHz, but is not limited to the number of pixels of the CCD used in the surveillance camera and the signal generated by the analog-to-digital conversion circuit 51. The above embodiment is adapted to the number of video data of a frame. In the above embodiment, the write clock is set to 10 megahertz when data of about 100,000 pixels is formed as a generally used luminance signal and color signal. It is set to output a clock signal whose read clock frequency is doubled or tripled, which is equal to the number of surveillance cameras connected via one selection means.
【００５９】又、図１に示した画像合成回路50は、デジ
タルビデオ信号の映像信号成分をフレームデータ記憶手
段とした各フレームメモリ65，66に記憶するものである
も、ビデオ信号を輝度信号と色差信号とに分けてフレー
ムメモリに記憶することもある。この場合は、図４に示
すように、各監視カメラ11〜14が出力するＲ信号，Ｇ信
号，Ｂ信号などの色信号をデジタルシグナルプロセッサ
53などを用いて例えば８ビットの輝度信号（Ｙ信号）と
８ビットの色差信号（Ｃ信号）とを形成し、選択手段と
するスリーステートバスバッファなどのスイッチ素子を
用いたセレクタ81，82により、一水平走査線時間毎に、
第１監視カメラ11からの輝度信号及び色差信号と第２監
視カメラ12からの輝度信号及び色差信号とを交互に第１
フレームデータ記憶手段71に送り、第３監視カメラ13及
び第４監視カメラ14からの各輝度信号及び色差信号とを
交互に第２フレームデータ記憶手段75に送るようにする
ものです。The image synthesizing circuit 50 shown in FIG. 1 stores the video signal component of the digital video signal in each of the frame memories 65 and 66 serving as frame data storage means. The data may be stored in the frame memory separately from the color difference signals. In this case, as shown in FIG. 4, color signals such as R signal, G signal, and B signal output from each of the monitoring cameras 11 to 14 are converted into a digital signal processor.
For example, an 8-bit luminance signal (Y signal) and an 8-bit color difference signal (C signal) are formed using 53 or the like, and are selected by selectors 81 and 82 using a switching element such as a three-state bus buffer as selection means. , Every horizontal scan line time,
The luminance signal and the color difference signal from the first surveillance camera 11 and the luminance signal and the color difference signal from the second
This is sent to the frame data storage means 71, and the respective luminance signals and color difference signals from the third monitoring camera 13 and the fourth monitoring camera 14 are alternately sent to the second frame data storage means 75.
【００６０】この第１フレームデータ記憶手段71は、２
個のフレームメモリを使用し、一方を第１輝度信号用フ
レームメモリ72とし、他方を第１色差信号用フレームメ
モリ73とするものです。そして、選択手段としての第１
セレクタ81により一水平走査線時間毎に入力信号を切り
換え、第１輝度信号用フレームメモリ72には、第１監視
カメラ11及び第２監視カメラ12からの輝度信号を一水平
走査線毎に間引いて一水平走査線毎に交互に記録し、第
１色差信号用フレームメモリ73には、第１監視カメラ11
及び第２監視カメラ12からの色差信号を一水平走査線毎
に間引いて一水平走査線毎に交互に記録するものです。The first frame data storage means 71 stores
One frame memory is used as the first luminance signal frame memory 72, and the other is used as the first color difference signal frame memory 73. And the first as a selecting means
The selector 81 switches the input signal every horizontal scanning line time, and the first luminance signal frame memory 72 thins out the luminance signals from the first monitoring camera 11 and the second monitoring camera 12 for each horizontal scanning line. The recording is performed alternately for each horizontal scanning line, and the first color difference signal frame memory 73 stores the first monitoring camera 11.
In addition, color difference signals from the second monitoring camera 12 are thinned out for each horizontal scanning line and recorded alternately for each horizontal scanning line.
【００６１】同様に、第２フレームデータ記憶手段75も
輝度信号用フレームメモリと色差信号用フレームメモリ
との２個のフレームメモリで構成し、選択手段としての
第２セレクタ82により一水平走査線時間毎に入力信号を
切り換え、第２輝度信号用フレームメモリ76には、第３
監視カメラ13及び第４監視カメラ14からの輝度信号を一
水平走査線毎に間引いて一水平走査線毎に交互に記録
し、第２色差信号用フレームメモリ77には第３監視カメ
ラ13及び第４監視カメラ14からの色差信号を一水平走査
線毎に間引いて一水平走査線毎に交互に記録するもので
す。Similarly, the second frame data storage means 75 is also composed of two frame memories of a luminance signal frame memory and a chrominance signal frame memory. The input signal is switched every time, and the third luminance signal frame memory 76 stores the third signal.
The luminance signals from the monitoring camera 13 and the fourth monitoring camera 14 are thinned out for each horizontal scanning line and recorded alternately for each horizontal scanning line, and the third monitoring camera 13 and the third monitoring camera are stored in the second color difference signal frame memory 77. 4 The color difference signal from the monitoring camera 14 is thinned out for each horizontal scanning line and recorded alternately for each horizontal scanning line.
【００６２】尚、制御部55から第１フレームデータ記憶
手段71及び第２フレームデータ記憶手段75に入力する書
き込み制御信号Ｌ0及び読み出し制御信号Ｒ1，Ｒ2は、
図１に示した画像合成回路50と同様としている。又、Ｒ
信号，Ｇ信号，Ｂ信号などの色信号に基づいて輝度信号
や色差信号を形成するに際しては、第１監視カメラ11乃
至第４監視カメラ14としたカメラヘッド部で形成するＲ
信号，Ｇ信号，Ｂ信号から直接に輝度信号及び色差信号
を形成する場合のみでなく、カメラヘッド部で形成した
アナログビデオ信号から輝度信号と色差信号とを分離
し、このアナログ信号である輝度信号及び色差信号をデ
ジタル化して輝度信号用フレームメモリ及び色差信号用
フレームメモリに記憶させることもある。The write control signal L0 and the read control signals R1, R2 input from the control unit 55 to the first frame data storage means 71 and the second frame data storage means 75 are:
This is the same as the image synthesis circuit 50 shown in FIG. Also, R
When forming a luminance signal or a color difference signal based on a color signal such as a signal, a G signal, and a B signal, the first monitoring camera 11 to the fourth monitoring camera 14 form an R signal.
Not only when a luminance signal and a chrominance signal are directly formed from a signal, a G signal, and a B signal, but also a luminance signal and a chrominance signal are separated from an analog video signal formed by a camera head unit, and the luminance signal as the analog signal is separated. Also, the color difference signal may be digitized and stored in the luminance signal frame memory and the color difference signal frame memory.
【００６３】更に、第１輝度信号用フレームメモリ72及
び第１色差信号用フレームメモリ73や第２輝度信号用フ
レームメモリ76及び第２色差信号用フレームメモリ77
も、図１に示した画像合成回路50に使用したフレームメ
モリと同様に、２クロック入力型にしてファーストイン
ファーストアウト型のフレームメモリとし、１０万画素
のデジタル画像データであれば書き込みクロックを１０
メガヘルツに、読み出しクロックは４画面分割の画像合
成の場合は２０メガヘルツとして各フレームメモリに出
力するものです。Further, the first luminance signal frame memory 72 and the first color difference signal frame memory 73, the second luminance signal frame memory 76 and the second color difference signal frame memory 77 are provided.
Similarly to the frame memory used in the image synthesizing circuit 50 shown in FIG. 1, a two-clock input type and a first-in first-out type frame memory are used.
The read clock is output to each frame memory as 20 MHz in the case of image synthesis with 4 screen division in megahertz.
【００６４】そして、第１フレームデータ記憶手段71か
ら出力される輝度信号の信号データ及び色差信号の信号
データや、第２フレームデータ記憶手段75から出力され
る輝度信号の信号データ及び色差信号の信号データをデ
ジタルアナログ変換手段としてのデジタルエンコーダ56
に入力し、輝度信号（Ｙ信号）に色差信号（Ｃ信号）を
重畳したアナログ映像信号を形成する。The signal data of the luminance signal and the signal data of the color difference signal output from the first frame data storage means 71 and the signal data of the luminance signal and signal of the color difference signal output from the second frame data storage means 75 Digital encoder 56 as data-to-analog conversion means
To form an analog video signal in which a color difference signal (C signal) is superimposed on a luminance signal (Y signal).
【００６５】更に、増幅回路58により適宜の増幅を施し
て同期合成回路57により垂直同期信号や水平同期信号を
合成し、モニタテレビ17に出力するようにしている。
尚、各監視カメラから各切換手段に入力されるＲ信号，
Ｇ信号，Ｂ信号などの色信号又は映像信号の同期が正し
く一致する場合、第１セレクタ81により第１監視カメラ
11からのＲ信号，Ｇ信号，Ｂ信号などの色信号又は映像
信号と第２監視カメラ12からのＲ信号，Ｇ信号，Ｂ信号
などの色信号又は映像信号とを一水平走査線毎に合成し
た後、この色信号や映像信号に基づいてデジタル化した
輝度信号と色差信号とを形成し、第２セレクタ82により
第３監視カメラ13からのＲ信号，Ｇ信号，Ｂ信号などの
色信号又は映像信号と第４監視カメラ14からのＲ信号，
Ｇ信号，Ｂ信号などの色信号又は映像信号とを一水平走
査線毎に合成した後、この色信号や映像信号に基づいて
デジタル化した輝度信号と色差信号とを形成することも
ある。Further, an appropriate amplification is performed by the amplifier circuit 58, a vertical synchronizing signal and a horizontal synchronizing signal are synthesized by the synthesizing circuit 57, and the synthesized signal is output to the monitor television 17.
The R signal input from each monitoring camera to each switching means,
When the synchronization of the color signals such as the G signal and the B signal or the video signal is correctly matched, the first selector 81 selects the first monitoring camera.
A color signal or a video signal such as an R signal, a G signal, or a B signal from the second monitoring camera 12 and a color signal or a video signal such as an R signal, a G signal, or a B signal from the second monitoring camera 12 are synthesized for each horizontal scanning line. After that, a luminance signal and a color difference signal, which are digitized based on the color signal and the video signal, are formed, and a color signal such as an R signal, a G signal, and a B signal from the third monitoring camera 13 The video signal and the R signal from the fourth monitoring camera 14,
After synthesizing a color signal such as a G signal or a B signal or a video signal for each horizontal scanning line, a luminance signal and a color difference signal digitized based on the color signal or the video signal may be formed.
【００６６】このように、Ｒ信号，Ｇ信号，Ｂ信号など
の色信号に基づいて輝度信号や色差信号を形成し、又は
アナログビデオ信号から分離することにより色信号に基
づいて輝度信号や色差信号を形成し、これらの輝度信号
及び色差信号を各々デジタル化してフレームデータ記憶
手段71，75としたフレームメモリに記憶させるようにす
れば、輝度信号や色差信号のデジタル化に際し、輝度信
号や色差信号の変化量を細分化するようにデジタル化す
ることができ、輝度信号や色差信号のダイナミックレン
ジを大きくして正確な信号データとすることができる。
そして、読み出しクロックの周波数を高くして読み出し
速度を早くしていることと合わせ、輝度及び色を高精度
に再現した合成アナログ映像信号を形成することができ
る。As described above, a luminance signal and a color difference signal are formed based on color signals such as an R signal, a G signal, and a B signal, or separated from an analog video signal to thereby generate a luminance signal and a color difference signal based on a color signal. If the luminance signal and the chrominance signal are digitized and stored in the frame memories as the frame data storage means 71 and 75, the luminance signal and the chrominance signal are digitized when the luminance signal and the chrominance signal are digitized. Can be digitized so as to subdivide the amount of change, and the dynamic range of the luminance signal and the color difference signal can be increased to obtain accurate signal data.
In addition to the fact that the reading speed is increased by increasing the frequency of the reading clock, it is possible to form a composite analog video signal in which luminance and color are reproduced with high accuracy.
【００６７】又、第１フレームデータ記憶手段71及び第
２フレームデータ記憶手段75から出力された信号データ
によりアナログ映像信号を形成するに際し、輝度信号に
色差信号を重畳したアナログビデオ信号を形成する場合
のみでなく、輝度信号の信号データに基づいてアナログ
輝度信号を形成し、色差信号の信号データに基づいてア
ナログ色差信号を形成し、モニタテレビ17にこのアナロ
グ輝度信号とアナログ色差信号とを入力することもあ
る。When an analog video signal is formed from the signal data output from the first frame data storage means 71 and the second frame data storage means 75, an analog video signal in which a chrominance signal is superimposed on a luminance signal is formed. In addition, an analog luminance signal is formed based on the signal data of the luminance signal, an analog color difference signal is formed based on the signal data of the color difference signal, and the analog luminance signal and the analog color difference signal are input to the monitor TV 17. Sometimes.
【００６８】[0068]
【発明の効果】請求項１に記載した本願発明は、切換手
段を有する画像合成回路であるから、各監視カメラから
の映像信号を切換手段によって選択することにより、水
平走査線を間引くように複数台の監視カメラの映像信号
を合成して１フレームの映像データとし、この映像デー
タをフレームメモリに記録することができる。According to the first aspect of the present invention, since the image synthesizing circuit having the switching means, the video signal from each surveillance camera is selected by the switching means so that a plurality of horizontal scanning lines are thinned out. The video signals of the surveillance cameras can be combined into one frame of video data, and this video data can be recorded in the frame memory.
【００６９】そして、フレームメモリの読み出しクロッ
クを書き込みクロックの整数倍の早さとするクロック発
生手段を有しているから、一水平走査時間内に複数走査
線分の映像データを読み出し、又、複数のフレームメモ
リの全ての映像データを１フレームタイムで読み出すこ
とができる。従って、各水平走査線の全ての映像データ
により、複数台の監視カメラで撮影した映像を合成する
アナログ映像信号を形成することが可能となり、各監視
カメラで撮影した映像を正しく再現する映像信号として
画像合成回路から出力することができる。このため、モ
ニタテレビの解像度に応じて高精細な映像を表示するこ
とができることになる。Since there is clock generation means for setting the read clock of the frame memory to be an integral multiple of the write clock, video data for a plurality of scanning lines is read within one horizontal scanning time. All video data in the frame memory can be read in one frame time. Therefore, it is possible to form an analog video signal for synthesizing video captured by a plurality of surveillance cameras with all video data of each horizontal scanning line, and as a video signal for correctly reproducing the video captured by each surveillance camera. It can be output from the image synthesis circuit. For this reason, a high-definition video can be displayed according to the resolution of the monitor television.
【００７０】又、請求項２に記載した本願発明は、フレ
ームデータ記憶手段を２個有し、各フレームデータ記憶
手段に切換え手段を介して各々２台の監視カメラを接続
する画像合成回路とするから、４台の監視カメラの映像
を合成することができ、解像度の低下を少なくして複数
台の監視カメラの映像を同時に表示する映像信号を形成
することができる。Further, the present invention according to claim 2 is an image synthesizing circuit having two frame data storage means and connecting two monitoring cameras to each frame data storage means via switching means. Thus, the images of the four surveillance cameras can be synthesized, and a video signal that simultaneously displays the images of the plurality of surveillance cameras can be formed with less reduction in resolution.
【００７１】そして、請求項３に記載した本願発明は、
Ｒ信号，Ｇ信号，Ｂ信号などの色信号に基づいて輝度信
号や色差信号を形成し、この輝度信号及び色差信号を各
々デジタル化した信号データを輝度信号用フレームメモ
リと色差信号用フレームメモリとに記録する方法である
から、輝度信号及び色差信号の変化を正確にデジタル化
して各フレームメモリに記録することができる。The present invention described in claim 3 is:
A luminance signal and a color difference signal are formed based on color signals such as an R signal, a G signal, and a B signal, and signal data obtained by digitizing the luminance signal and the color difference signal are respectively stored in a luminance signal frame memory and a color difference signal frame memory. Therefore, changes in the luminance signal and the color difference signal can be accurately digitized and recorded in each frame memory.
【００７２】そして、複数の輝度信号用フレームメモリ
及び複数の色差信号用フレームメモリから信号データを
読み出す際の読み出し速度を早くして全ての信号データ
を１フレームタイムで読み出し、この全ての信号データ
に基づいてアナログ映像信号を再生するから、各監視カ
メラで撮影した映像を正しく再現する映像信号を形成す
ることができ、モニタテレビの解像度に応じて高精細な
映像を表示することができる。The signal data is read out from the plurality of frame memories for luminance signals and the plurality of frame memories for color difference signals at a high reading speed, and all the signal data are read out in one frame time. Since the analog video signal is reproduced based on the video signal, it is possible to form a video signal that accurately reproduces the video captured by each surveillance camera, and to display a high-definition video according to the resolution of the monitor television.
【図１】本発明に係る画像合成回路の実施の形態を示す
ブロック図。FIG. 1 is a block diagram showing an embodiment of an image composition circuit according to the present invention.
【図２】本発明に係る画像合成回路における主要信号を
示すタイムチャート図。FIG. 2 is a time chart showing main signals in the image synthesizing circuit according to the present invention.
【図３】本発明に係る画像合成回路による映像信号の一
例を示す図。FIG. 3 is a diagram showing an example of a video signal by the image synthesis circuit according to the present invention.
【図４】本発明に係る他の実施の形態の画像合成回路を
備えた監視システムを示すブロック図。FIG. 4 is a block diagram showing a monitoring system including an image synthesizing circuit according to another embodiment of the present invention.
【図５】従来の画像合成回路を備えた監視システムの一
例を示すブロック図。FIG. 5 is a block diagram illustrating an example of a monitoring system including a conventional image synthesis circuit.
【図６】従来の画像合成回路における主要信号を示すタ
イムチャート図。FIG. 6 is a time chart showing main signals in a conventional image synthesis circuit.
【図７】従来の他の画像合成回路を備えた監視システム
の一例を示すブロック図。FIG. 7 is a block diagram showing an example of a monitoring system provided with another conventional image synthesizing circuit.
１１ 第１監視カメラ １２ 第２監視カメ
ラ １３ 第３監視カメラ １４ 第４監視カメ
ラ １５ 映像信号処理回路 １７ モニタテレビ １９ 基準同期信号発生部 ２０ 画像合成回路 ２１ アナログデジタル変換回路 ２５ 制御部 ２７ 同期合成回路 ２８ 増幅回路 ２９ デジタルアナログ変換回路 ３１，３２，３３，３４ フレームメモリ ３６，３７，３８，３９ スイッチ素子 ４１，４２ セレクタ ５０ 画像合成回路 ５１ アナログデジタル変換回路 ５３ デジタルシグ
ナルプロセッサ ５５ 制御部 ５６ デジタルエン
コーダ ５７ 同期合成回路 ５８ 増幅回路 ５９ デジタルアナログ変換回路 ６１ クロック発生手段 ６２ 発振回路 ６３ 分周回路 ６５ 第１フレームメモリ ６６ 第２フレームメモリ ７１ 第１フレームデータ記憶手段 ７２ 第１輝度信号用フレームメモリ ７３ 第１色差信号用フレームメモリ ７５ 第２フレームデータ記憶手段 ７６ 第２輝度信号用フレームメモリ ７７ 第２色差信号用フレームメモリ ８１ 第１セレクタ ８２ 第２セレクタReference Signs List 11 first surveillance camera 12 second surveillance camera 13 third surveillance camera 14 fourth surveillance camera 15 video signal processing circuit 17 monitor television 19 reference synchronization signal generation unit 20 image synthesis circuit 21 analog-to-digital conversion circuit 25 control unit 27 synchronization synthesis circuit 28 Amplifying circuit 29 Digital-to-analog conversion circuit 31, 32, 33, 34 Frame memory 36, 37, 38, 39 Switch element 41, 42 Selector 50 Image synthesis circuit 51 Analog-to-digital conversion circuit 53 Digital signal processor 55 Control unit 56 Digital encoder 57 Synchronous synthesis circuit 58 Amplification circuit 59 Digital-to-analog conversion circuit 61 Clock generation means 62 Oscillation circuit 63 Frequency dividing circuit 65 First frame memory 66 Second frame memory 71 First frame data storage means 72 For first luminance signal Frame memory 73 First color difference signal frame memory 75 Second frame data storage means 76 Second luminance signal frame memory 77 Second color difference signal frame memory 81 First selector 82 Second selector
Claims (3)
オ信号を一水平走査時間毎に順次切り換えて選択する切
換手段の複数個と、 各切換手段に各々接続されるフレームデータ記憶手段と
してのフレームメモリと、 切換手段の切り換えタイミングやフレームメモリの書き
込みタイミング及び読み出しタイミングを制御する制御
部と、 フレームメモリに書き込みクロックを出力すると共に、
一つのフレームメモリに切換手段を介して接続した監視
カメラの台数に対応させて書き込みクロックの周波数の
整数倍の周波数とした読み出しクロックをもフレームメ
モリに出力するクロック発生手段と、 フレームメモリから出力されるデータによりアナログ映
像信号を形成するデジタルアナログ変換手段と、 を備えたことを特徴とする監視カメラ用画像合成回路。1. A plurality of switching means for sequentially switching and selecting video signals input from a plurality of surveillance cameras every one horizontal scanning time, and a frame as a frame data storage means connected to each switching means. A memory, a control unit for controlling a switching timing of the switching means and a writing timing and a reading timing of the frame memory, and outputting a write clock to the frame memory;
Clock generating means for outputting a read clock having a frequency that is an integral multiple of the write clock frequency to the frame memory in accordance with the number of surveillance cameras connected to one frame memory via the switching means, and outputting the read clock to the frame memory; And a digital-to-analog conversion means for forming an analog video signal from the data.
メラが切換手段を介して接続されるフレームデータ記憶
手段を２個有し、読み出しクロックの周波数を書き込み
クロックの周波数の２倍とするクロック発生手段を有す
ることを特徴とする請求項１に記載した監視カメラ用画
像合成回路。2. A monitoring camera comprising four monitoring cameras, two monitoring cameras having two frame data storage means connected via switching means, wherein the frequency of the read clock is twice the frequency of the write clock. 2. The surveillance camera image synthesizing circuit according to claim 1, further comprising a clock generating means.
Ｂ信号などの色信号に基づいて輝度信号と色差信号とを
形成し、複数台の監視カメラからの映像信号を一水平走
査線毎に切り換えて輝度信号の信号データを輝度信号用
フレームメモリに、且つ、色差信号の信号データを色差
信号用フレームメモリに記録し、この複数台の監視カメ
ラの信号データを記録する輝度信号用フレームメモリと
色差信号用フレームメモリとを組み合わせて１組とする
フレームデータ記憶手段の複数組を用いることとし、各
フレームデータ記憶手段に切換手段を介して接続する監
視カメラの台数とフレームデータ記憶手段の組数とを一
致させ、１つのフレームデータ記憶手段からの読み出し
を終了したときに次のフレームデータ記憶手段から映像
データを読み出すように各フレームデータ記憶手段から
信号データを順次読み出し、各フレームデータ記憶手段
からの信号データの読み出し速度を各フレームデータ記
憶手段への信号データの書き込み速度よりも早くして全
てのフレームデータ記憶手段から全ての信号データを１
フレームタイムで読み出し、この信号データに基づいて
アナログビデオ信号を形成することを特徴とする監視カ
メラの画像合成方法。3. An R signal, a G signal formed by a surveillance camera,
A luminance signal and a color difference signal are formed based on a color signal such as a B signal, and video signals from a plurality of monitoring cameras are switched for each horizontal scanning line, and signal data of the luminance signal is stored in a luminance signal frame memory. In addition, the signal data of the color difference signal is recorded in the frame memory for color difference signal, and the frame data for luminance signal and the frame memory for color difference signal for recording the signal data of the plurality of monitoring cameras are combined into one set of frame data. A plurality of sets of storage means are used, the number of surveillance cameras connected to each frame data storage means via the switching means and the number of sets of frame data storage means are matched, and reading from one frame data storage means is performed. The signal data is sequentially read from each frame data storage means so that the video data is read from the next frame data storage means when the processing is completed. Look out, all signal data from all of the frame data storage means the reading speed of the signal data faster than the writing speed of the signal data to each frame data storage means from each frame data storing means 1
An image synthesizing method for a surveillance camera, comprising: reading out at a frame time; and forming an analog video signal based on the signal data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9013500A JPH10210451A (en) | 1997-01-28 | 1997-01-28 | Image compositing circuit and method for monitoring camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9013500A JPH10210451A (en) | 1997-01-28 | 1997-01-28 | Image compositing circuit and method for monitoring camera |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10210451A true JPH10210451A (en) | 1998-08-07 |
Family
ID=11834851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9013500A Pending JPH10210451A (en) | 1997-01-28 | 1997-01-28 | Image compositing circuit and method for monitoring camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10210451A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018056003A1 (en) * | 2016-09-26 | 2018-03-29 | 株式会社日立国際電気 | Video recording system and video recording apparatus |
| WO2019016908A1 (en) * | 2017-07-20 | 2019-01-24 | 三菱電機株式会社 | Image recording device and image recording method |
-
1997
- 1997-01-28 JP JP9013500A patent/JPH10210451A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018056003A1 (en) * | 2016-09-26 | 2018-03-29 | 株式会社日立国際電気 | Video recording system and video recording apparatus |
| WO2019016908A1 (en) * | 2017-07-20 | 2019-01-24 | 三菱電機株式会社 | Image recording device and image recording method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100414159B1 (en) | Method and apparatus for high-definition multi-screen display | |
| EP0818933B1 (en) | Video signal converter and television signal processing apparatus | |
| KR950014577B1 (en) | Pip signal control method & apparatus of hdtv | |
| JPH09307832A (en) | Picture ratio converter and its method | |
| JP3361710B2 (en) | Image synthesis method for surveillance camera system | |
| JPH10210451A (en) | Image compositing circuit and method for monitoring camera | |
| KR100403692B1 (en) | Image display device | |
| JP2003333454A (en) | Image signal processor | |
| JP3400649B2 (en) | Image synthesizing method in monitor device and monitoring camera device | |
| JP2713699B2 (en) | High-definition television receiver with two-screen display function | |
| JP3217820B2 (en) | Video synthesizing method and external synchronous display device | |
| JP3078024B2 (en) | Video signal recording and playback processing device | |
| JPS61114682A (en) | Image processing circuit | |
| JP3105530B2 (en) | Video signal recording and playback processing device | |
| KR200283945Y1 (en) | Multi-screen splitter with picture quality protection | |
| JP3712287B2 (en) | Video image display method | |
| JP2737557B2 (en) | Dual screen television receiver and dual screen processing circuit | |
| JP2976982B2 (en) | Multiple screen configuration circuit and multiple screen configuration method | |
| JP2784602B2 (en) | Video signal converter | |
| JPH0431892A (en) | Video signal displaying device | |
| JP2545631B2 (en) | Television receiver | |
| JPS6047792B2 (en) | 2-screen color television receiver | |
| JPH0370288A (en) | Scan converter | |
| JPH06292078A (en) | Divided motion picture monitor | |
| JPH0777437B2 (en) | Solid-state imaging device and screen display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031225 |