JP2976982B2 - Multiple screen configuration circuit and multiple screen configuration method - Google Patents
Multiple screen configuration circuit and multiple screen configuration methodInfo
- Publication number
- JP2976982B2 JP2976982B2 JP1336187A JP33618789A JP2976982B2 JP 2976982 B2 JP2976982 B2 JP 2976982B2 JP 1336187 A JP1336187 A JP 1336187A JP 33618789 A JP33618789 A JP 33618789A JP 2976982 B2 JP2976982 B2 JP 2976982B2
- Authority
- JP
- Japan
- Prior art keywords
- screen
- field
- data
- storage area
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は一つの画面中一部区間に他の一つの画面を構
成して同時に二つの画面を見ることのできる多重画面ピ
クチュア イン ピクチュア（PIP）を有するテレビに
関するものであり、特にちらつき現象と垂直解像度減少
を防止できる停止画面を構成することのできる多重画面
の停止画像構成回路及びその方法に関する。The present invention relates to a multi-picture picture-in-picture (PIP) that can form another screen in a section of one screen and simultaneously view two screens. More particularly, the present invention relates to a multi-screen stop image forming circuit capable of forming a stop screen capable of preventing a flicker phenomenon and a decrease in vertical resolution, and a method thereof.
従来の技術 一般的に多重画面の機能は一つの主画面とその主画面
の一部領域にて他のチャネルの映像信号の子画面を同時
に見ることができ、飛越走査方式で多重画面中の子画面
を構成する映像信号は、毎フィールド度にデータをサン
プリングしてメモリに貯蔵させた後主画面のフィールド
に合わせて画像情報をメモリから読出すことにより二つ
の多重画面を使用することができる。2. Description of the Related Art In general, a multi-screen function allows a sub-screen of a video signal of another channel to be simultaneously viewed in one main screen and a partial area of the main screen. A video signal constituting a screen can use two multiplexed screens by sampling data every field and storing the data in a memory and then reading out image information from the memory in accordance with a field of the main screen.
このように多重画面の機能を内蔵しテレビの一般的な
構成は第１図のように通常のテレビ回路と多重画面回路
とから成る。即ち、リモコン等のキー入力によってマイ
コン100で同調器及び中間周波数（1F）増幅部101と信号
スイッチング部103を制御して音声増幅部102からスピー
カSPへ音声信号を出力させ、映像信号処理及び同期分離
部105では高圧発生及び変更部106と陰極線管（CRT）ド
ライバ113を介在して陰極線管CRTに映像信号をディスプ
レイさせるようにするテレビ回路と子画面映像信号をメ
モリさせた後主画面同期信号に合わせて読出すことによ
り多重画面を構成する多重画面回路とから構成されてい
る。As shown in FIG. 1, the general configuration of a television having a built-in multi-screen function includes a normal television circuit and a multi-screen circuit. That is, the microcomputer 100 controls the tuner and the intermediate frequency (1F) amplifying unit 101 and the signal switching unit 103 by a key input of a remote controller or the like to output an audio signal from the audio amplifying unit 102 to the speaker SP, thereby processing and synchronizing the video signal. The separation unit 105 has a television circuit for displaying a video signal on the cathode ray tube CRT through the high voltage generation and change unit 106 and the cathode ray tube (CRT) driver 113, and stores a sub-screen video signal and then a main screen synchronization signal. And a multiplexed screen circuit which forms a multiplexed screen by reading out the data in accordance with.
ここに、多重画面回路を見ると、信号スイッチング部
103から選択された子画面映像信号を入力同期分離及び
映像信号処理104にて子画面同期信号と、輝度信号と色
差信号との分離して同期信号をクロック発生部107に印
加して輝度信号と色差信号とは、アナログ／ディジタル
（A/D）変換部108に印加させる。Here, looking at the multi-screen circuit, the signal switching unit
The sub-screen video signal selected from 103 is subjected to input sync separation and video signal processing 104 to separate a sub-screen sync signal, a luminance signal and a color difference signal, and apply a synchronization signal to the clock generation unit 107 to generate a luminance signal. The color difference signal is applied to an analog / digital (A / D) converter 108.
すると、データ制御部109にてはクロック発生部107か
ら発生する子画面の同期信号及びクロック信号によって
アナログ／ディジタル変換されたデータをメモリ部110
に貯蔵しながら主画面の同期信号によってクロック発生
部107から発生するクロック信号によってメモリ部110に
貯蔵されたデータを読出してディジタル／アナログ（D/
A）変換部111へ出力させる。そして、ディジタル／アナ
ログ変換部111にてはアナログ／ディジタル変換部108へ
入力されたアナログ信号を再生しアナログ／ディジタル
変換時にはサンプリングをゆっくりしてメモリ部110に
貯蔵し、データを読出す時には速く読出しディジタル／
アナログ変換部111のクロックのアナログ信号は時間的
に圧縮された映像信号になる。Then, the data control unit 109 stores the analog / digital converted data by the synchronization signal and the clock signal of the small screen generated from the clock generation unit 107 in the memory unit 110.
The data stored in the memory unit 110 is read out by the clock signal generated from the clock generation unit 107 by the synchronization signal of the main screen while storing the data in the digital / analog (D /
A) Output to the conversion unit 111. The digital / analog conversion unit 111 reproduces the analog signal input to the analog / digital conversion unit 108, stores the sampling slowly in the analog / digital conversion in the memory unit 110, and reads out the data quickly when reading the data. digital/
The analog signal of the clock of the analog converter 111 is a temporally compressed video signal.
このように圧縮された映像信号は信号スイッチング組
合せ部112に印加され陰極線管CRTからディスプレイされ
る主画面の映像信号の一部区間に割当され多重画面の機
能を行う。The video signal thus compressed is applied to the signal switching combination unit 112 and assigned to a part of the video signal of the main screen displayed from the cathode ray tube CRT to perform a multiplex screen function.
このように多重画面の機能を行うためには主画面の映
像信号は同期した主画面にディスプレイさせ、子画面の
映像信号はメモリに入力させてから主画面飛越走査フィ
ールドに合わせて子画面にディスプレイさせる。In order to perform the multi-screen function in this way, the video signal of the main screen is displayed on the synchronized main screen, the video signal of the sub-screen is input to the memory, and then displayed on the sub-screen in accordance with the main screen interlaced scanning field. Let it.
即ち、主画面の映像信号は、第２図のように第１のフ
ィールド（第２図（Ａ）参照）と第２のフィールド（第
２図（Ｂ）参照）とから成る飛越走査方式で一つの画面
（第２図（Ｃ）参照）を作り、子画面の映像信号はメモ
リに入力貯蔵させてから読出す時には主画面の飛越走査
方式と同期して走査する。That is, as shown in FIG. 2, the video signal of the main screen is interlaced by a first field (see FIG. 2 (A)) and a second field (see FIG. 2 (B)). When two screens (see FIG. 2 (C)) are created and the video signal of the sub-screen is input and stored in the memory and then read out, scanning is performed in synchronization with the interlaced scanning method of the main screen.
ところが、時々、第３図（Ａ）（Ｂ）（Ｃ）のように
多重画面の子画面へディスプレイされる映像信号のフィ
ールドが主画面のフィールドと反対になる場合が発生す
る。このように子画面と主画面のフィールドが反対にな
ってしまう場合をなくすために多数個のフィールドメモ
リ（通常４個のフィールドメモリを使用）を使用した。However, sometimes, as shown in FIGS. 3A, 3B, and 3C, the field of the video signal displayed on the sub-screen of the multiplex screen is opposite to the field of the main screen. In order to avoid the case where the fields of the child screen and the main screen are reversed as described above, a large number of field memories (usually four field memories are used) are used.
即ち、子画面の映像信号の第１のフィールドと第２の
フィールドとを各々２個ずつ４個のメモリに貯蔵して読
出す時には使用しないメモリから読んで主画面と一致す
るようにフィールドへディスプレイさせる。That is, when the first field and the second field of the video signal of the sub-screen are stored in four memories, two each, they are read from the unused memory and displayed on the field so as to match the main screen. Let it.
発明が解決しようとする課題 しかし、このようにディスプレイされる多重画面から
停止画面を作る時には解像度が低くなる。その理由は、
多重画面は主画面にディスプレイされる映像信号に等し
い情報量を持つ他の映像信号を水平，垂直方向へ夫々デ
ータ圧縮して子画面を構成しているが、水平圧縮はメモ
リにデータを貯蔵する時ゆっくり貯蔵し、読出す時には
速い速度で読出すことにより水平圧縮は可能となるが垂
直圧縮は主画面の水平ラインの一部に挿入される子画面
の特徴上、そのラインの数を減少しなければならない。However, when a stop screen is created from multiple screens displayed in this way, the resolution is low. The reason is,
The multiplex screen compresses data of other video signals having the same information amount as the video signal displayed on the main screen in the horizontal and vertical directions, respectively, to compose a child screen. In the horizontal compression, data is stored in a memory. Horizontal compression is possible by storing at a slow speed and reading at a high speed when reading, but vertical compression reduces the number of lines due to the characteristics of the sub-screen inserted into a part of the horizontal line of the main screen. There must be.
これは第４図（Ａ）における一般的なテレビの信号構
成と第４図（Ｂ）における一般的な多重画面の信号構成
図を見ると容易に分る。即ち、主画面の第１のフィール
ドには子画面信号の第１フィールドの一番目のラインデ
ータを子画面へ送り、二つのラインは省略し、四番目の
ラインを送る順序（1,4,7,10…；第４図（Ｂ）参照）で
構成し、第２のフィールドには子画面の第２のフィール
ドのライン中第１のフィールドの一，四番目のラインの
中間ラインから送り順序（13,16,19…；第４図（Ｂ）参
照）構成することによって多重画面を構成する。This can be easily seen from the signal configuration of a general television in FIG. 4A and the signal configuration of a general multiplex screen in FIG. 4B. That is, in the first field of the main screen, the first line data of the first field of the small screen signal is sent to the small screen, the two lines are omitted, and the fourth line is sent in the order (1,4,7). , 10,...; See FIG. 4 (B)), and the second field has a feed order (from the middle line of the first and fourth lines of the first field in the second field of the sub-screen). 13, 16, 19... (See FIG. 4 (B)).
この際の停止画面は子画面の映像信号を継続してメモ
リに貯蔵する動作を停止させ、貯蔵されたデータだけを
継続して繰り返して読出すことによって構成される。こ
のように停止画面を選択すると第４図（Ｂ）のように第
１のフィールド停止画面と第２のフィールド停止画面と
から多重画面の子画面を構成するので第１のフィールド
と第２のフィールドの画面中画像変化が繰り返されて画
面のちらつき現象が発生する。The stop screen at this time is configured by stopping the operation of continuously storing the video signal of the child screen in the memory, and continuously and repeatedly reading only the stored data. When the stop screen is selected in this manner, a sub-screen of a multiplex screen is composed of the first field stop screen and the second field stop screen as shown in FIG. 4 (B), so that the first field and the second field are formed. The image change in the screen is repeated to cause a screen flicker phenomenon.
即ち、第１のフィールドと第２のフィールドの間の時
間的な差による画像変化が発生して画面がちらつく現象
が発生する。このようなちらつき現象を防止するために
通常の多重画面は第４図（Ｃ）のように子画面を構成す
る。That is, an image change due to a time difference between the first field and the second field occurs, and a phenomenon that a screen flickers occurs. In order to prevent such a flicker phenomenon, an ordinary multiple screen forms a sub-screen as shown in FIG. 4 (C).
即ち、メモリに貯蔵された子画面の映像信号中、一つ
のフィールド（第４図（Ｃ）には第１のフィールド）だ
け読出したデータを主画面のフィールドと第２のフィー
ルドとの区分なしに継続して送って停止画面を構成する
のである。That is, data read out of one field (the first field in FIG. 4C) from the video signal of the sub-screen stored in the memory is stored without distinction between the main screen field and the second field. It is sent continuously to form a stop screen.
ところが、この時には実際の画面へ送ったデータの量
が半減され（第２のフィールド又は第１のフィールドの
中の一つのフィールドだけ読出すので）垂直解像度が半
減されたのである。However, at this time, the amount of data sent to the actual screen was halved (since only one of the second field or the first field was read), and the vertical resolution was halved.
本発明は上記問題点を解決するためのものであり、本
発明の目的は多重画面を構成する子画面映像信号の停止
画面選択時きれいな画質で画面にディスプレイさせるた
めの多重画面構成方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and an object of the present invention is to provide a multi-screen configuration method for displaying a sub-screen video signal forming a multi-screen on a screen with a clear image quality when a stop screen is selected. It is in.
本発明の他の目的は構成方法が非常に簡単なもので、
従来の多重画面テレビに容易に使用することのできる多
重画面構成回路及び方法を提供することにある。Another object of the invention is that the construction method is very simple,
It is an object of the present invention to provide a multi-screen configuration circuit and method which can be easily used in a conventional multi-screen television.
課題を解決するための手段 本発明は、主画面中に子画面を多重表示する多重画面
構成回路において、 前記子画面のアナログ映像信号が供給され、前記子画
面のアナログ信号をディジタルデータに変換し、子画面
データとして出力するアナログ／ディジタル変換手段
と、 前記アナログ／ディジタル変換部で変換された前記子
画面データを記憶する第１の記憶領域及び第２の記憶領
域を有するメモリ部と、 前記子画面データのうち一方のフィールドの画面デー
タを縮小し、１ライン毎に前記メモリ部の前記第１の記
憶領域と前記第２の記憶領域とに交互に書き込む書込手
段と、 前記主画面の第１のフィールドの期間には前記第１の
記憶領域のアドレスを順次指定し、前記子画面データを
読み出し、前記主画面の第２のフィールドの期間には前
記第２の記憶領域のアドレスを順次指定し、前記子画面
データを読み出す読出手段とを有することを特徴とす
る。Means for Solving the Problems The present invention provides a multiplexed screen configuration circuit for multiplexing and displaying a small screen in a main screen, wherein an analog video signal of the small screen is supplied, and the analog signal of the small screen is converted into digital data. Analog / digital conversion means for outputting as the small screen data; a memory unit having a first storage area and a second storage area for storing the small screen data converted by the analog / digital conversion unit; Writing means for reducing the screen data of one field of the screen data and alternately writing the screen data in the first storage area and the second storage area of the memory unit line by line; During the period of one field, the addresses of the first storage area are sequentially designated, and the small-screen data is read. The address of the second storage area sequentially designates, characterized by having a reading means for reading the child screen data.
実施例 以下、本発明の実施例を画面に基づいて詳細に説明す
る。Embodiment Hereinafter, an embodiment of the present invention will be described in detail based on a screen.
第５図は本発明の多重画面の停止画像構成方法及び回
路を示す回路図であり、メモリ部110にアナログ／ディ
ジタル変換された多重画面の子画面データを貯蔵する時
には子画面水平同期信号SHと子画面垂直同期信号SVのフ
ィールドを検出するためのフィールド検出部114を接続
する。FIG. 5 is a circuit diagram showing a method and a circuit for constructing a stop image of a multiplex screen according to the present invention. When storing the analog / digital converted multiplex screen sub-screen data in the memory unit 110, the sub-screen horizontal synchronization signal SH is used. A field detection unit 114 for detecting a field of the small picture vertical synchronization signal SV is connected.
上記フィールド検出回路114の選択されたフィールド
の子画面水平同期信号SHと子画面垂直同期信号SVを垂直
圧縮させるために一つのラインおきにメモリ部110に貯
蔵するようにアドレスを指定する書込みアドレス発生装
置116をメモリ部110の書込みアドレス端子に接続させ
る。Write address generation for designating an address to store in the memory unit 110 every other line in order to vertically compress the small picture horizontal synchronization signal SH and the small picture vertical synchronization signal SV of the selected field of the field detection circuit 114. The device 116 is connected to the write address terminal of the memory unit 110.
そして、メモリ部110に貯蔵されたデータを読む時に
は主画面水平同期信号MHと主画面垂直同期信号MVのフィ
ールドを検出するためのフィールド検出部115を接続さ
せる。上記フィールド検出部115のフィールド検出信号
と子画面の始めを指定した主画面水平同期信号MHのライ
ンから始めて、主画面の第１のフィールドメモリ部110
の奇数番地を順次読出し、第２のフィールドには偶数番
地で順次読出すようにアドレスを指定する読出しアドレ
ス発生装置117をメモリ部110の読出しアドレス端子に接
続させる。When reading data stored in the memory unit 110, a field detection unit 115 for detecting the fields of the main screen horizontal synchronization signal MH and the main screen vertical synchronization signal MV is connected. Starting from the line of the field detection signal of the field detection unit 115 and the main screen horizontal synchronization signal MH designating the start of the sub-screen, the first field memory unit 110 of the main screen
Of the memory unit 110 is connected to a read address terminal of the memory unit 110 so as to sequentially read odd addresses of the memory unit 110 and to sequentially read even addresses of the second field.
上述のように構成された本発明にて、メモリ部110に
アナログ／ディジタル変換された多重画面のデータを貯
蔵する時には第６図に示した子画面水平同期信号SHと子
画面垂直同期信号SVをフィールド検出部114に印加して
第６図のに示したようにフィールドを検出した後フィ
ールド検出部114のフィールド検出信号を子画面水平同
期信号SHと子画面垂直同期信号SVが印加される書込みア
ドレス発生装置116に印加させる。In the present invention configured as described above, when storing the data of the multiplexed screen that has been subjected to the analog / digital conversion in the memory unit 110, the small picture horizontal synchronization signal SH and the small picture vertical synchronization signal SV shown in FIG. After detecting the field as shown in FIG. 6 by applying it to the field detection unit 114, the field detection signal of the field detection unit 114 is changed to the write address to which the small picture horizontal synchronization signal SH and the small picture vertical synchronization signal SV are applied. Applied to the generator 116.
書込みアドレス発生部116には垂直圧縮のために第６
図のように一つのラインおきに貯蔵するようにメモリ
部110にアドレスを指定する。だから、メモリ部110には
書込みアドレス発生部116のアドレス指定信号によりデ
ィジタル変換されて印加される子画面信号を実際のライ
ン中一つおきに貯蔵することになる。The write address generator 116 has a sixth address for vertical compression.
As shown in the figure, an address is designated in the memory unit 110 so as to store the data every other line. Therefore, in the memory unit 110, the sub-screen signals which are digitally converted and applied by the address designation signal of the write address generation unit 116 are stored every other one of the actual lines.
そして、メモリされたデータを読む時には貯蔵する時
に同様の方式で第６図の主画面水平同期信号MHの主画面
垂直同期信号MVをフィールド検出部115に印加して第６
図ののようにフィールドを検出させる。When reading the stored data, the main screen vertical synchronizing signal MV of the main screen horizontal synchronizing signal MH shown in FIG.
The field is detected as shown in the figure.
それからフィールド検出部115で検出されたフィール
ド検出信号を主画面水平同期信号MHと主画面垂直同期信
号MVが印加される読出しアドレス発生部117に印加させ
る。読出しアドレス発生部117でアドレス指定信号をメ
モリ部110に印加させる。即ち、メモリ部110にメモリさ
れたデータを読む際には第６図のように子画面の動作
を指定する主画面の水平同期信号MVのＮ番目のラインか
ら始めて第１フィールドにはメモリ部110の奇数番地を
順次読出し、第２のフィールドには偶数番地を順次読出
し子画面を構成する。ここに、偶数番地を最初に読出す
ラインはＮ＋263ライン（Ｎ＝子画面が始めるライン）
であり、その理由は１フィールド のライン数が262.5ラインであるからで、このように、
子画面の映像信号中１フィールドだけメモリに貯蔵させ
た後読出す時は第１フィールドにて一つのラインおきに
読出し、第２のフィールドには第１のフィールドにて省
略されたラインを順次読出し、子画面を構成する。Then, the field detection signal detected by the field detection unit 115 is applied to the read address generation unit 117 to which the main screen horizontal synchronization signal MH and the main screen vertical synchronization signal MV are applied. The read address generator 117 applies an address designation signal to the memory 110. That is, when reading the data stored in the memory unit 110, as shown in FIG. 6, starting from the N-th line of the horizontal synchronization signal MV of the main screen for designating the operation of the small screen, the first field includes the memory unit 110. Are sequentially read, and even addresses are sequentially read in the second field to form a sub-picture. Here, the line from which the even address is read first is N + 263 lines (N = the line at which the child screen starts).
The reason is that the number of lines in one field is 262.5 lines.
When only one field of the video signal of the sub-screen is stored in the memory and then read, the data is read every other line in the first field, and the lines omitted in the first field are sequentially read in the second field. , Configure the child screen.
これを第４図（Ｄ）のように本発明の多重画面信号構
成図を見ると容易に分る。即ち、主画面の第１のフィー
ルドにては子画面の第１のフィールドの一番目のライン
のデータを子画面に送り、三つのラインは省略し、５番
目のラインを送る順に（1,5,9…；第４図（Ｄ）参照）
構成する。子画面の第２のフィールドでは子画面の第１
のフィールドにて1.5ラインの中間の３ラインから始め
た後（第４図（Ｄ）にて３ライン）三つのラインを省略
して７ラインを送る順序で（3,7,11…；第４図（Ｄ）参
照）構成することによって多重画面を構成する。This can easily be seen from the multi-screen signal configuration diagram of the present invention as shown in FIG. 4 (D). That is, in the first field of the main screen, the data of the first line of the first field of the small screen is sent to the small screen, three lines are omitted, and the fifth line is sent in the order of (1,5 , 9 ...; see Fig. 4 (D))
Constitute. In the second field of the sub screen, the first field of the sub screen
, Starting from the middle three lines of the 1.5 lines (3 lines in FIG. 4 (D)), and omitting three lines and sending 7 lines in the order (3,7,11. (See FIG. (D)).
だから、停止画面構成時垂直圧縮を一つのラインおき
に行なうので垂直解像度の減少が全く生ぜず、画面のち
らつき現象もなくなる。そして、通常の多重画面回路の
構成時には第１のフィールドと第２のフィールドを全て
貯蔵することにより通常四つのメモリ部が必要である
が、本発明には一方のフィールド信号だけを貯蔵すると
よいのでメモリの容量が少なくなるのである。しかしな
がら、実際画像信号が１秒当り60フィールドの30枚画面
で構成されるが、本発明は30フィールドで30枚の画面を
使用して動きの連続性が自然でないが、劇場などで１秒
当り48フィールドで24枚の画面で構成されることに比べ
ると人の視覚では判別することが殆ど不可能である。Therefore, the vertical compression is performed every other line when the stop screen is configured, so that the vertical resolution does not decrease at all, and the flicker phenomenon of the screen does not occur. When a normal multiplex screen circuit is configured, four memory units are usually required by storing all of the first field and the second field. However, in the present invention, only one field signal may be stored. The memory capacity is reduced. However, although the actual image signal is composed of 30 screens of 60 fields per second, the present invention uses 30 screens of 30 fields and the continuity of the movement is not natural. It is almost impossible to discern by human vision, compared to 24 fields consisting of 48 fields.
発明の効果 上述のように本発明によれば、メモリ部に子画面デー
タを書込む時には、子画面データの一方のフィールドの
画面データだけをライン毎にメモリ部の奇数ライン及び
偶数ラインに交互に記憶し、メモリ部から子画面データ
を読み出す時には、メモリ部から主画面の第１のフィー
ルドでは第１の記憶領域、第２のフィールドでは第２の
記憶領域から子画面データを読み出し、子画面の静止画
を表示することにより、子画面としては一方のフィール
ドの画面データだけが表示されるため、画面にぶれが生
じることがなく、また、主画面の第１のフィールドと第
２のフィールドとで、互いに補完する画面データが表示
されるため、精細な静止画像が得られ、また、メモリ部
には書き込み時に書き込みアドレス設定により縮小され
た子画面データが記憶されるので、メモリ容量を必要最
小限にできる等の特徴を有する。Effects of the Invention As described above, according to the present invention, when writing small-screen data to the memory unit, only the screen data of one field of the small-screen data is alternately line-by-line to the odd lines and the even lines of the memory unit. When storing and reading out the small-screen data from the memory unit, the small-screen data is read from the first storage area in the first field of the main screen and from the second storage area in the second field of the main screen from the memory unit. By displaying the still image, only the screen data of one field is displayed as the child screen, so that the screen is not shaken, and the first field and the second field of the main screen are not displayed. Since complementary screen data is displayed, a fine still image can be obtained. Since data is stored, the memory capacity is minimized.
第１図は多重画面技能が内蔵された一般的なテレビのブ
ロック図、 第２図は飛越走査方式の映像信号の構成図、 第３図は多重画面の主画面と子画面とのフィールドの異
なる時の映像信号の構成図、 第４図（Ａ）は一般的なテレビの信号の構成図、 第４図（Ｂ）は一般的な多重画面信号の構成図、 第４図（Ｃ）は一般的な多重画面の停止画面の構成図、 第４図（Ｄ）は本発明による多重画面の信号の構成図、 第５図は本発明の実施例の構成図、 第６図は本発明による実施例構成図のタイミング図であ
る。 100……マイコン、104……同期分離及び映像信号処理
部、107……クロック発生部、109……データ制御部、11
0……メモリ出、112……信号スイッチング組合せ部、11
4,115……フィールド検出部、116……書込みアドレス発
生部、117……読出しアドレス発生部。FIG. 1 is a block diagram of a general television having a built-in multi-screen skill, FIG. 2 is a block diagram of a video signal of an interlaced scanning system, and FIG. FIG. 4 (A) is a configuration diagram of a general television signal, FIG. 4 (B) is a configuration diagram of a general multiplex screen signal, and FIG. 4 (C) is a general diagram. FIG. 4 (D) is a block diagram of a multiplex screen signal according to the present invention, FIG. 5 is a block diagram of an embodiment of the present invention, and FIG. 6 is an embodiment according to the present invention. It is a timing diagram of an example block diagram. 100: microcomputer, 104: synchronization separation and video signal processing unit, 107: clock generation unit, 109: data control unit, 11
0: memory output, 112: signal switching combination section, 11
4, 115 field detector, 116 write address generator, 117 read address generator.
Claims (4)
構成回路において、 前記子画面のアナログ映像信号が供給され、前記子画面
のアナログ信号をディジタルデータに変換し、子画面デ
ータとして出力するアナログ／ディジタル変換手段と、 前記アナログ／ディジタル変換部で変換された前記子画
面データを記憶する第１の記憶領域及び第２の記憶領域
を有するメモリ部と、 前記子画面データのうち一方のフィールドの画面データ
を縮小し、１ライン毎に前記メモリ部の前記第１の記憶
領域と前記第２の記憶領域とに交互に書き込む書込手段
と、 前記主画面の第１のフィールドの期間には前記第１の記
憶領域のアドレスを順次指定し、前記子画面データを読
み出し、前記主画面の第２のフィールドの期間には前記
第２の記憶領域のアドレスを順次指定し、前記子画面デ
ータを読み出す読出手段とを有することを特徴とする多
重画面構成回路。1. A multi-screen configuration circuit for multiplexing a sub-screen in a main screen, wherein an analog video signal of the sub-screen is supplied, the analog signal of the sub-screen is converted into digital data, and output as sub-screen data. An analog / digital conversion unit that performs conversion; a memory unit having a first storage area and a second storage area that store the small screen data converted by the analog / digital conversion unit; and one of the small screen data Writing means for reducing screen data of a field and writing the data alternately in the first storage area and the second storage area of the memory unit for each line, and in a period of the first field of the main screen, Sequentially designates the address of the first storage area, reads out the child screen data, and addresses the second storage area during the second field of the main screen. And a reading means for sequentially designating the sub-screen data and reading out the sub-screen data.
号及び水平同期信号に基づいて前記子画面のフィールド
に応じた書込フィールド検出信号を出力する書込フィー
ルド検出手段と、 前記書込フィールド検出手段から前記書込フィールド検
出信号が供給され、前記書込フィールド検出信号に応じ
て前記子画面の第１のフィールドと第２のフィールドと
を判別し、どちらか一方のフィールドの画面データが第
１及び第２の記憶領域に交互に記憶されるアドレスを発
生し、前記メモリ部に供給する書込アドレス発生手段と
を有することを特徴とする請求項第１項記載の多重画面
構成回路。2. The writing field detecting means for outputting a writing field detecting signal corresponding to a field of the small picture based on a vertical synchronizing signal and a horizontal synchronizing signal of the small picture, and the writing means. The write field detection signal is supplied from the read field detection means, and the first field and the second field of the child screen are discriminated in accordance with the write field detection signal, and the screen data of one of the fields is determined. 2. A multi-screen configuration circuit according to claim 1, further comprising: a write address generating means for generating an address which is alternately stored in the first and second storage areas and supplying the address to the memory section. .
び垂直同期信号に基づいて前記主画面のフィールドに応
じた読出フィールド検出信号を出力する読出フィールド
検出手段と、 前記読出フィールド検出手段から前記読出フィールド検
出信号が供給され、前記読出フィールド検出信号に応じ
て前記主画面の第１のフィールドと第２のフィールドと
を判別し、前記第１のフィールドのときには前記第１の
記憶領域のアドレスを、前記第２のフィールドのときに
は前記第２の記憶領域のアドレスを順次発生し、前記メ
モリ部に供給する読出アドレス発生手段とを有すること
を特徴とする請求項第１項記載の多重画面構成回路。3. The reading field detecting means for outputting a reading field detecting signal corresponding to a field of the main screen based on a horizontal synchronizing signal and a vertical synchronizing signal of a main screen. The readout field detection signal is supplied, and a first field and a second field of the main screen are determined according to the readout field detection signal. In the case of the first field, the address of the first storage area is determined. 2. A multi-screen configuration according to claim 1, further comprising: a read address generating means for sequentially generating an address of said second storage area in the case of said second field and supplying said address to said memory section. circuit.
構成方法において、 前記子画面のアナログ映像信号が供給され、前記子画面
のアナログ信号をディジタルデータに変換し、 ディジタルに変換された前記子画面データの一方のフィ
ールドの画面データを縮小し、１ライン毎に第１の記憶
領域と第２の記憶領域とに交互に書き込みを行い、 前記主画面の第１のフィールドの期間には前記第１の記
憶領域のアドレスを順次指定し、前記子画面データを読
み出し、前記主画面の第２のフィールドの期間には前記
第２の記憶領域のアドレスを順次指定し、前記子画面デ
ータを読み出すことを特徴とする多重画面構成方法。4. A multi-screen configuration method for multiplexing a sub-screen on a main screen, wherein an analog video signal of the sub-screen is supplied, the analog signal of the sub-screen is converted into digital data, and converted into digital. The screen data of one field of the child screen data is reduced, and alternately written to the first storage area and the second storage area line by line, and during the first field period of the main screen, The address of the first storage area is sequentially designated, the small screen data is read out, and the address of the second storage area is sequentially designated during a second field period of the main screen, and the small screen data is read. A method for composing a multiple screen, characterized by reading.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336187A JP2976982B2 (en) | 1989-12-25 | 1989-12-25 | Multiple screen configuration circuit and multiple screen configuration method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336187A JP2976982B2 (en) | 1989-12-25 | 1989-12-25 | Multiple screen configuration circuit and multiple screen configuration method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03203474A JPH03203474A (en) | 1991-09-05 |
| JP2976982B2 true JP2976982B2 (en) | 1999-11-10 |
Family
ID=18296550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1336187A Expired - Fee Related JP2976982B2 (en) | 1989-12-25 | 1989-12-25 | Multiple screen configuration circuit and multiple screen configuration method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976982B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131974A (en) * | 1984-11-30 | 1986-06-19 | Pioneer Electronic Corp | Picture processor |
| JP2685432B2 (en) * | 1985-08-26 | 1997-12-03 | 株式会社日立製作所 | Television receiver with two-screen display function |
| JPS63242069A (en) * | 1987-03-30 | 1988-10-07 | Hitachi Ltd | Video signal processing circuit |
-
1989
- 1989-12-25 JP JP1336187A patent/JP2976982B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03203474A (en) | 1991-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249213A (en) | Picture-in-picture television receiver | |
| JP2533393B2 (en) | NTSC-HD converter | |
| KR950014577B1 (en) | Pip signal control method & apparatus of hdtv | |
| JPS62142476A (en) | Television receiver | |
| US5021887A (en) | Method and circuit for composing still image of picture-in-picture | |
| JP2894719B2 (en) | Control circuit and control method for rotational movement time interval of plural screens in PIP | |
| EP0717562B1 (en) | Method and apparatus for displaying two video pictures simultaneously | |
| JP2976982B2 (en) | Multiple screen configuration circuit and multiple screen configuration method | |
| JP2593721Y2 (en) | Screen superimposition circuit | |
| JP3617130B2 (en) | Video signal processing circuit and image display device | |
| JP2713699B2 (en) | High-definition television receiver with two-screen display function | |
| KR910010092B1 (en) | Picture in picture tv receiver | |
| JP3361710B2 (en) | Image synthesis method for surveillance camera system | |
| JP2993460B2 (en) | Television receiver with two-screen display function | |
| JPS61114682A (en) | Image processing circuit | |
| JP3712287B2 (en) | Video image display method | |
| JP2970592B2 (en) | Video processing method | |
| JPS61208981A (en) | High definition television receiver with two picture display function | |
| JP2784602B2 (en) | Video signal converter | |
| JPS6247280A (en) | High definition television receiving having two screen display function | |
| JP2545631B2 (en) | Television receiver | |
| JPS6327504Y2 (en) | ||
| JPH0646795B2 (en) | Dual screen tv receiver | |
| JPH0851576A (en) | High image quality television receiver with two-screen display function | |
| JP2749032B2 (en) | Television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |