JPH10209773A - 増幅回路装置 - Google Patents

増幅回路装置

Info

Publication number
JPH10209773A
JPH10209773A JP10012084A JP1208498A JPH10209773A JP H10209773 A JPH10209773 A JP H10209773A JP 10012084 A JP10012084 A JP 10012084A JP 1208498 A JP1208498 A JP 1208498A JP H10209773 A JPH10209773 A JP H10209773A
Authority
JP
Japan
Prior art keywords
transistor
amplifier circuit
circuit device
main electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10012084A
Other languages
English (en)
Other versions
JP3944541B2 (ja
Inventor
Viatcheslav Igor Souetinov
イゴール スーチノフ ビアチェスラフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor Ltd
Original Assignee
Mitel Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Semiconductor Ltd filed Critical Mitel Semiconductor Ltd
Publication of JPH10209773A publication Critical patent/JPH10209773A/ja
Application granted granted Critical
Publication of JP3944541B2 publication Critical patent/JP3944541B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 より優れた雑音特性を有するシングルエンド
入力／差分出力ＲＦ増幅回路を提供する。 【解決手段】 トランジスタ２０１及び２０２は、ミラ
ー効果を回避するためにカスコード構成で接続されてい
る。トランジスタ２０２及び２０３は、それぞれのベー
スが、共通電源によって駆動されている。接地から各出
力端子２２１及び２２２への主電流路は、本来雑音を伴
わないものである。変換コンダクタンス増幅器として機
能するトランジスタ２０１は、多少雑音を生成するもの
の、インダクタ２１０の適用によって軽減される。トラ
ンジスタ３０４は、電流路から出力端子２２２へ電流を
供給する電源である。相補形出力を有するトランジスタ
２０２及び２０３によって、出力端子２２１及び２２２
では、差分出力が実行される。他の実施の形態におい
て、トランジスタ２０２のコレクタ電極とベース電極を
またいでキャパシタが接続されており、更なる利得の段
階が提供されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、増幅回路装置に関
し、特にシングルエンド入力信号を差分出力信号に変換
する増幅回路装置に関する。
【０００２】
【従来の技術】従来、信号処理回路、特に無線受信器等
のための信号処理回路においては、差分入力信号が必要
とされる。多くの電子工学的利用において、シングルエ
ンド信号から差分信号への変換が必要とされるのは一般
的なことであり、この変換により、信号はどのような信
号処理回路においても適切に処理される。このような変
換は、一般的に図４に示されるような増幅回路において
実行される。
【０００３】図４は、１組のエミッタ結合トランジスタ
からなるシングルエンド入力／差分出力増幅回路を示し
ている。電源１１５は、ｎｐｎトランジスタ１０７及び
１０８のエミッタ電極からトランジスタ１１０及び１１
１それぞれを介して電流を引き入れる。
【０００４】周知のように、トランジスタ１０７のベー
ス電極への信号入力の増加は、トランジスタ１０７のコ
レクタ電極から流れる電流の増加、及びトランジスタ１
０８のコレクタ電極から流れる電流の減少の原因とな
る。一方、トランジスタ１０７のベース電極への信号入
力が減少するときは、反対の結果が生じる。トランジス
タ１０７及びトランジスタ１０８からのコレクタ電流
は、出力端子１０１及び１０２において、差分出力信号
を形成する。出力信号は、電源１１５が定電流源として
適用されている場合は均衡化される。
【０００５】
【発明が解決しようとする課題】図４に示されている増
幅回路においては、適度な線形性及び均衡化された出力
とが提供されるが、該回路の雑音特性は劣悪であるとい
う欠点がある。この雑音特性は、レジスタ１１０及び１
１１による熱雑音によるところが大きく、レジスタ１１
０及び１１１は、電流路に直接雑音を生じさせる。電源
１１５もまた雑音を発生させる原因となっている。これ
は、電源１１５とレジスタ１１０及び１１１との接点に
おいてかなり大きな電圧の振れが生じるからである。ま
た、トランジスタ１０７及び１０８のベース抵抗が直列
配置されているためにかなり大きな雑音が出力端子１０
１及び１０２において生じる。
【０００６】通常、シングルエンド信号から差分信号へ
の変換増幅段階は、信号処理のための素入力信号を用意
するために使われるため、この増幅回路における雑音値
の減少は、他での雑音値の減少よりもさらに大きな効果
をもたらす。
【０００７】本発明は、上記事情に鑑みなされたもの
で、より優れた雑音特性を有するシングルエンド入力／
差分出力増幅回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、第１のトラン
ジスタと第２のトランジスタとを有する増幅回路装置に
おいて、前記第１のトランジスタ及び前記第２のトラン
ジスタはそれぞれの制御電極が互いに接続し、また電源
に接続され、入力電圧信号としての前記第１のトランジ
スタの第２主電極における駆動電流信号は、前記第１の
トランジスタ及び前記第２のトランジスタにおけるそれ
ぞれの第１主電極から実質的相補形電流信号を出力させ
ることを特徴とする。
【０００９】
【発明の実施の形態】次に、本発明に係る増幅回路の実
施の形態について、図面を参照して詳細に説明する。
【００１０】図１は、本発明に係る、第１の実施の形態
としてのシングルエンド入力／差分出力増幅回路を示し
ている。図１において、増幅回路は、ｎｐｎ二極性トラ
ンジスタ２０１、２０２及び２０３を有し、トランジス
タ２０１及び２０２はカスコード構成で接続され、トラ
ンジスタ２０２はまたトランジスタ２０３とベース結合
されている。負帰還インンダクタ２１０は、トランジス
タ２０１のエミッタ電極と接地電位との間に接続されて
いる。無線周波数におけるトランジスタ２０１の共通電
流利得βの複雑な特性により、インンダクタ２１０は、
トランジスタ２０１のベースエミッタ回路において直列
負帰還を実行する。
【００１１】入力端子２２０は、トランジスタ２０１の
ベース電極に接続されており、入力信号として電圧信号
が入力される。トランジスタ２０１は、変換コンダクタ
ンス増幅器として機能しており、入力電圧をトランジス
タ２０２のエミッタ電極に供給される出力電流に変換す
る。
【００１２】トランジスタ２０２及び２０３は、相補形
コレクタ電流を有しており、トランジスタ２０１におけ
るコレクタ電流の変化は、電源２１１からトランジスタ
２０２と２０３のベース電極間、及びコレクタ電極間に
供給される電流において変化を生じさせる。トランジス
タ２０２及び２０３は、トランジスタ２０１の電源によ
って駆動しているため、ごく僅かなレベルではあるが雑
音を発生する。しかし図１に示される増幅回路の実践に
よると、このような増幅回路の雑音値は、カスコード回
路を単独に適用した場合とほぼ同じであることが明らか
にされている。また該増幅回路は、十分に均衡な出力を
有していることが明らかにされている。
【００１３】カスコード回路はそれ自体が優良な雑音特
性を持っていることで知られている。図１によると、こ
のような優良な雑音特性が発生するのは、トランジスタ
２０２がトランジスタ２０１のコレクタが振れるのを防
ぎ、ほぼ完全にミラー効果を回避するからだということ
が明らかである。
【００１４】インダクタ２１０は非雑音素子であり、特
定の周波数領域において周波数に無関係の負帰還を実行
する。この周波数領域は、インダクタ２１０の値及び所
望の周波数におけるトランジスタ２０１のベースエミッ
タ抵抗に左右される。またインダクタ２１０の値は増幅
回路の利得及び線形性に影響を及ぼす。レジスタをイン
ダクタ２１０の代わりに使用することもできるが、イン
ダクタ２１０を使用する方が増幅回路においてより多く
の線形特性及び優良な雑音特性を得ることができる。
【００１５】インダクタ２１０は、全体もしくは一部分
において、ＩＣ実装の寄生インダクタンス、及び／もし
くはボンディングワイヤー、及び／もしくは、接続ピン
によって構成することができる。
【００１６】低雑音適用において使用されるトランジス
タは通常、広域のエミッタ領域を以て作られる。このよ
うなトランジスタは、エミッタ領域の小さいトランジス
タに比べて、ベースエミッタ抵抗は低く、従って雑音の
発生も少ない。
【００１７】トランジスタ２０１、２０２及び２０３
は、広域エミッタ領域を有するトランジスタであること
が望ましく、また、トランジスタ２０１のエミッタ領域
がトランジスタ２０２及び２０３のそれよりも大きいこ
とがより望ましい。トランジスタ２０１のサイズは、特
に増幅回路の特性を決定する要素として重要である。エ
ミッタ領域の大きいトランジスタは、入力インピーダン
スが低くなるため優良な雑音特性を得ることができる。
しかし、エミッタ領域の大きいトランジスタは寄生容量
も高く、従って、リーク及び低電流密度による利得βの
低減が生じる。
【００１８】トランジスタ２０１に送られる電流のレベ
ルはまたトランジスタ２０１の動作に影響を及ぼし、従
って、増幅回路の特性にも影響を及ぼす。トランジスタ
２０１を低バイアス電流で作動させることによって優良
な雑音特性を得ることは可能だが、同時に高バイアス電
流を適用した場合に比べて、利得βは低くなってしま
う。従って、トランジスタ２０１及びトランジスタ２０
１の作動電流は、雑音特性を優先するか利得を優先する
かによって、雑音特性と利得との間の交換条件となって
しまう。動力効率要素もまた増幅回路構成に組み込まれ
ている作動電流に影響を及ぼす可能性がある。
【００１９】高周波数では、トランジスタ２０２及び２
０３の動作は寄生容量によって変化してしまう。この寄
生容量は、トランジスタ２０２と２０３のベースエミッ
タ及びベースコレクタ両接合部の間に存在する。トラン
ジスタ２０２のエミッタ電極及びベース電極間ではリー
クが起こり、トランジスタ２０２と２０３の間で不均衡
が生じる。
【００２０】このような不備は、トランジスタ２０２の
エミッタ領域をトランジスタ２０３のエミッタ領域より
も大きくすることによって解消することができる。広域
のエミッタ領域を有するトランジスタ２０２は、低い電
流密度を有することになり、よって、利得βも低くな
る。これにより、トランジスタ２０２のベースには更に
余分の電流が送り込まれ、寄生容量における電流損が補
われることになる。
【００２１】利得βが周波数に左右されるため、トラン
ジスタ２０２及び２０３に使用されるエミッタ領域は、
増幅回路が動作する周波数に左右され、またトランジス
タ２０２及び２０３を駆動するバイアス電流に左右され
る。
【００２２】図２は、本発明に係る第２の実施の形態と
してのより改良された増幅回路を示している。図１と同
様の部分には同様の符号が与えられる。
【００２３】図２に示される増幅回路は、図１に示され
る増幅回路にレジスタ３３０及び端子３４０における基
準電位を適用したものである。レジスタ３３０は、トラ
ンジスタ２０２及び２０３に対して少量でも常にほぼ一
定の電流を送ることができるように、高い値であること
が望ましい。トランジスタ２０１における独立バイアス
は、基準電位端子３４１とレジスタ３３１によって得ら
れ、またトランジスタ３０４における独立バイアスは、
基準電位端子３４２とレジスタ３３２によって得られ
る。トランジスタ２０１及び３０４における独立バイア
スは、出力端子２２１及び２２２での信号の均衡化にお
ける制御を可能とする。図２によると、キャパシタ３１
１は、トランジスタ３０４をまたいで接続され、キャパ
シタ３１１の存在は、トランジスタ２０３のエミッタ端
子にａｃ接地を提供する。しかしキャパシタ３１０は、
ｄｃ入力信号の影響を受けているトランジスタ２０１に
おけるバイアスを防止するための障壁キャパシタであ
る。
【００２４】図３は、本発明に係る第３の実施の形態と
しての増幅回路を示している。図２と同様の部分には同
様の符号が与えられている。
【００２５】図３によると、トランジスタ２０２をまた
いで接続されるキャパシタ４４０によって、さらに追加
の増幅段階が提供されている。出力端子４２１及び４２
２は、レジスタ４３３及び４３４の効により、電力出力
よりも電圧出力を示している。出力端子４２１における
ａｃ電圧は、トランジスタ２０２及び２０３の共通ベー
スに帰還される。キャパシタ４４０によって誘導される
利得は、非反転出力端子４２２において現れる。これ
は、トランジスタ２０３の開いているｐｎ接合部が、キ
ャパシタ４４０によって発生するａｃ電流に対して低い
インピーダンスを与え、その一方で、トランジスタ２０
１、インダクタ２１０、キャパシタ３１０及び入力端子
２２０によって構成される増幅回路入力段階によって形
成される電源が、高いインピーダンスを与えるからであ
る。
【００２６】従って、出力端子４２２における信号は、
端子４２１における信号よりも大きくなり、増幅回路
は、出力端子４２１及び４２２において不均衡な出力を
与えることになる。しかし、これは、出力端子が次の段
階における差分入力に対して信号を与えることを考慮す
れば、大して重要なことではない。
【００２７】さらに雑音値を改善するには、レジスタ４
３３及び４３４を負帰還インダクタと入れ換えてもよ
い。
【００２８】また図３によると、トランジスタ２０１及
び３０４のバイアスは、端子４５１に適用される独立の
レジスタ４３１、４３２及び端子４５１における１つの
基準電位の適用によって実行される。
【００２９】本実施の形態は、ｎｐｎ二極性レジスタに
ついてのみ説明がなされているが、本発明はこれに限定
されるものではなく、同様に、ｐｎｐ二極性トランジス
タまたは、電界効果トランジスタでも実現が可能であ
る。上述のコレクタ電極及びエミッタ電極は、ｐｎｐ二
極性トランジスタもしくは電界効果トランジスタの第１
及び第２の主電極としてのエミッタ電極及びコレクタ電
極と、またはソース電極及びドレイン電極と、またはド
レイン電極及びソース電極と交換が可能である。
【００３０】
【発明の効果】上記の説明のように、本発明に係る増幅
回路において、トランジスタ２０１及び２０２はカスコ
ード構成で接続され、該カスコード構成により優良な雑
音特性を得ることができる。このような優良な雑音特性
が発生するのは、トランジスタ２０２がトランジスタ２
０１のコレクタが振れるのを防ぎ、ミラー効果をほとん
ど回避するからである。また、変換コンダクタンス増幅
器として機能するトランジスタ２０１は、多少の雑音を
生成するが、これはインダクタ２１０の適用によって軽
減される。従って、雑音の少ない増幅回路を得ることが
できる。
【図面の簡単な説明】
【図１】本発明に係る増幅回路の基本概念を具体化する
第１の実施の形態としての増幅回路を示す図である。
【図２】本発明に係る第２の実施の形態としての増幅回
路を示す図である。
【図３】本発明に係る第３の実施の形態としての増幅回
路を示す図である。
【図４】従来の増幅回路を示す図である。
【符号の説明】
１０１、１０２、２２１、２２２、４２１、４２２
出力端子 １０７、１０８、２０１、２０２、２０３、３０４
トランジスタ １１５、２１１ 電源 １１０、１１１、３３０、３３１、３３２、 ４３０、４３１、４３２、４３３、４３４ レジスタ ２１０ インダクタ ２２０ 入力端子 ３１０、３１１、４４０ キャパシタ ３４０、３４１、３４２、４５０、４５１ 基準電位
端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年２月６日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 第１のトランジスタと第２のトランジス
    タとを有する増幅回路装置において、 前記第１のトランジスタと前記第２のトランジスタはそ
    れぞれの制御電極が互いに接続し、また電源に接続さ
    れ、 入力電圧信号としての前記第１のトランジスタの第２主
    電極における駆動電流信号は、前記第１のトランジスタ
    及び前記第２のトランジスタにおけるそれぞれの第１主
    電極から実質的相補形電流信号を出力させることを特徴
    とする増幅回路装置。
  2. 【請求項２】 第３のトランジスタが、制御電極で入力
    電圧信号を受信するために設置され、前記第３のトラン
    ジスタの第１主電極は、前記第１のトランジスタの第２
    主電極と電気接続され、該構成により入力電圧信号から
    駆動電流信号を提供することを特徴とする請求項１記載
    の増幅回路装置。
  3. 【請求項３】 前記第３のトランジスタの制御電極は、
    第１の基準電位及びレジスタによってバイアスされ、該
    制御電極は第１のキャパシタを介して入力電圧信号を受
    信することを特徴とする請求項２記載の増幅回路装置。
  4. 【請求項４】 前記第３のトランジスタの第２主電極と
    接地電位のと間にインンダクタが接続されていることを
    特徴とする請求項２または３に記載の増幅回路装置。
  5. 【請求項５】 前記インンダクタは、その一部分が少な
    くともボンディングワイヤー、接続ピン、及びＩＣ実装
    のいずれか１要素によって構成されることを特徴とする
    請求項４記載の増幅回路装置。
  6. 【請求項６】 前記第２のトランジスタは、第４のトラ
    ンジスタによって電流バイアスされていることを特徴と
    する請求項１から５のいずれかに記載の増幅回路装置。
  7. 【請求項７】 第５のトランジスタは、制御電極が電源
    と接続され、第２主電極が接地電位と電気接続され、第
    １主電極が前記第２のトランジスタの第２主電極に電気
    接続され、該構成により前記第２のトランジスタをバイ
    アスすることを特徴とする請求項６記載の増幅回路装
    置。
  8. 【請求項８】 前記第２のトランジスタの第１主電極
    は、第２のキャパシタによってａｃ接地されていること
    を特徴とする請求項７記載の増幅回路装置。
  9. 【請求項９】 前記第１のトランジスタ及び前記第２の
    トランジスタにおけるそれぞれの第１主電極は、それぞ
    れのレジスタを介して第２の基準電位と接続され、前記
    第１のトランジスタは、制御電極と第１主電極に帰還キ
    ャパシタを接続し、該構成により前記第２のトランジス
    タの第１主電極からの信号出力の利得を増加させること
    を特徴とする請求項１から８のいずれかに記載の増幅回
    路装置。
JP01208498A 1997-01-11 1998-01-06 増幅回路装置 Expired - Fee Related JP3944541B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9700487A GB2321150B (en) 1997-01-11 1997-01-11 Low noise amplifier
GB9700487.3 1997-01-11

Publications (2)

Publication Number Publication Date
JPH10209773A true JPH10209773A (ja) 1998-08-07
JP3944541B2 JP3944541B2 (ja) 2007-07-11

Family

ID=10805820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01208498A Expired - Fee Related JP3944541B2 (ja) 1997-01-11 1998-01-06 増幅回路装置

Country Status (5)

Country Link
US (1) US5945880A (ja)
EP (1) EP0853379B1 (ja)
JP (1) JP3944541B2 (ja)
DE (1) DE69725277T2 (ja)
GB (1) GB2321150B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528656B2 (en) 2006-06-15 2009-05-05 Samsung Electronics Co., Ltd. Push-pull amplifier and method for low noise amplification

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204728B1 (en) * 1999-01-28 2001-03-20 Maxim Integrated Products, Inc. Radio frequency amplifier with reduced intermodulation distortion
US6586309B1 (en) * 2000-04-24 2003-07-01 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
TWI225332B (en) * 2003-05-20 2004-12-11 Mediatek Inc Multi-band low noise amplifier
US6998952B2 (en) * 2003-12-05 2006-02-14 Freescale Semiconductor, Inc. Inductive device including bond wires
KR100856131B1 (ko) * 2006-01-18 2008-09-03 삼성전자주식회사 가변 게인 저잡음 증폭기 회로 및 이를 구비하는 무선 통신수신기
US7524731B2 (en) * 2006-09-29 2009-04-28 Freescale Semiconductor, Inc. Process of forming an electronic device including an inductor
WO2009044441A1 (ja) * 2007-10-01 2009-04-09 Fujitsu Limited シングル差動変換装置およびｒｆ受信装置
JP2010148057A (ja) * 2008-12-22 2010-07-01 Sharp Corp 電力増幅器、集積回路及び通信装置
KR101055850B1 (ko) 2009-04-21 2011-08-09 부산대학교 산학협력단 잡음과 왜곡 특성을 개선시키는 상보적 회로
TWI387198B (zh) * 2009-06-08 2013-02-21 Ind Tech Res Inst 低雜訊放大器
CN110995172A (zh) * 2019-12-12 2020-04-10 重庆百瑞互联电子技术有限公司 一种低噪声放大器、射频前端电路、装置、设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972003A (en) * 1974-08-09 1976-07-27 Bell Telephone Laboratories, Incorporated High speed current detection amplifier circuit
US4049977A (en) * 1976-04-08 1977-09-20 Rca Corporation Phase-splitter
US4159489A (en) * 1976-09-30 1979-06-26 Honeywell Inc. Magnetic record reproducing system
US4485351A (en) * 1981-09-28 1984-11-27 Philips Kommunikations Industrie Ag Circuit for deriving of signals and counter cycle signals from one sided input signal
US4587442A (en) * 1983-12-01 1986-05-06 Motorola, Inc. Current threshold detector
DE3824556C2 (de) * 1988-07-20 1994-01-27 Telefunken Microelectron Symmetrische Eingangsschaltung für Hochfrequenzverstärker
JP2782963B2 (ja) * 1991-02-15 1998-08-06 日本電気株式会社 増幅回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528656B2 (en) 2006-06-15 2009-05-05 Samsung Electronics Co., Ltd. Push-pull amplifier and method for low noise amplification

Also Published As

Publication number Publication date
JP3944541B2 (ja) 2007-07-11
GB2321150A (en) 1998-07-15
GB9700487D0 (en) 1997-02-26
DE69725277T2 (de) 2004-09-30
DE69725277D1 (de) 2003-11-06
EP0853379B1 (en) 2003-10-01
EP0853379A1 (en) 1998-07-15
GB2321150B (en) 2000-12-06
US5945880A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
JP4698776B2 (ja) 低電圧二重平衡型ミキサー回路装置
JP4262790B2 (ja) 低電圧演算増幅器の入力段および方法
US6778016B2 (en) Simple self-biased cascode amplifier circuit
US7375590B2 (en) Single-ended input to differential-ended output low noise amplifier implemented with cascode and cascade topology
JPH10209773A (ja) 増幅回路装置
KR0157206B1 (ko) 저잡음 증폭기
JPH07162248A (ja) 差動増幅器
KR100830812B1 (ko) 고주파 증폭기 회로
JP3382128B2 (ja) 差動増幅器
JP2622321B2 (ja) 高周波数クロス接合折返しカスコード回路
US6747512B2 (en) Amplifier and tuner
US5382919A (en) Wideband constant impedance amplifiers
JP3770306B2 (ja) ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器
US5828269A (en) High-frequency amplifier with high input impedance and high power efficiency
JP2002043875A (ja) 可変利得増幅器及びそれを備えた電子機器
JP3097563B2 (ja) 利得可変増幅器
JP4215304B2 (ja) ミキサー回路
JPH10209761A (ja) ミキサ回路装置
EP1365504A2 (en) Low noise gain-controlled amplifier
JPH10126172A (ja) 差動増幅回路
JPH10126215A (ja) 可変減衰装置
JP3834422B2 (ja) 可変利得増幅器
WO2023190546A1 (ja) バイアス回路
JP2002016453A (ja) 無線周波数増幅器と同調器
US7342432B2 (en) Mixer circuit having improved linearity and noise figure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060929

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070228

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees