JPH07162248A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH07162248A JPH07162248A JP6245468A JP24546894A JPH07162248A JP H07162248 A JPH07162248 A JP H07162248A JP 6245468 A JP6245468 A JP 6245468A JP 24546894 A JP24546894 A JP 24546894A JP H07162248 A JPH07162248 A JP H07162248A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- main electrode
- current
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45496—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45548—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors as shunts to earth or as short circuit between inputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 差動増幅器の一層大きい利得‐帶域幅積を得
るような周波数補償方法を提供することが本発明の目的
である。 【構成】 差動増幅器がダーリントン差動対T1／T3，T2
／T4の相互コンダクタンスを増大するために、ダーリン
トン差動対T1／T3，T2／T4と、交差結合されたトランジ
スタ対T5，T6とを具えている。交差結合された差動対の
トランジスタT5，T6の存在の結果として差動増幅器の負
の入力インピーダンスが高周波数において補償され、差
動増幅器の利得が交差結合された差動対のトランジスタ
T5，T6の制御電極間のコンデンサ30を有し且つ交差結合
された差動対のトランジスタT5，T6の制御電極と直列に
抵抗26, 28を有する補償回路により低減される。
るような周波数補償方法を提供することが本発明の目的
である。 【構成】 差動増幅器がダーリントン差動対T1／T3，T2
／T4の相互コンダクタンスを増大するために、ダーリン
トン差動対T1／T3，T2／T4と、交差結合されたトランジ
スタ対T5，T6とを具えている。交差結合された差動対の
トランジスタT5，T6の存在の結果として差動増幅器の負
の入力インピーダンスが高周波数において補償され、差
動増幅器の利得が交差結合された差動対のトランジスタ
T5，T6の制御電極間のコンデンサ30を有し且つ交差結合
された差動対のトランジスタT5，T6の制御電極と直列に
抵抗26, 28を有する補償回路により低減される。
Description
【０００１】
【産業上の利用分野】本発明は‐ 入力信号を受け取る
ための第１入力端子及び第２入力端子と、‐ 出力信号
を供給するための第１出力端子及び第２出力端子と、‐
第１トランジスタ及び第２トランジスタであって、各
々が第１主電極と第２主電極及び制御電極を有し、第１
トランジスタの制御電極は第１入力端子へ接続され、第
２トランジスタの制御電極は第２入力端子へ接続されて
いる、第１トランジスタ及び第２トランジスタと、‐
第３トランジスタ及び第４トランジスタであって、各々
が第１主電極と第２主電極及び制御電極を有し、第３ト
ランジスタの制御電極は第１トランジスタの第１主電極
へ接続され、第４トランジスタの制御電極は第２トラン
ジスタの第１主電極へ接続されており、第３トランジス
タの第１主電極と第４トランジスタの第１主電極とはバ
イアス電流を受け取るために第１接続点へ接続され、且
つ第３トランジスタの第２主電極は第１出力端子へ結合
されており、第４トランジスタの第２主電極は第２出力
端子へ結合されている、第３トランジスタ及び第４トラ
ンジスタと、‐ 第５トランジスタ及び第６トランジス
タであって、各々が第１主電極と第２主電極及び制御電
極を有し、第５トランジスタの制御電極は第１トランジ
スタの第１主電極へ接続され、第６トランジスタの制御
電極は第２トランジスタの第１主電極へ接続されてお
り、第５トランジスタの第１主電極と第６トランジスタ
の第１主電極とはバイアス電流を受け取るために第２接
続点(22)へ接続され、第５トランジスタの第２主電極は
第２トランジスタの第１主電極へ接続され、第６トラン
ジスタの第２主電極は第１トランジスタの第１主電極へ
接続されている、第５トランジスタ及び第６トランジス
タと、を具えている、出力信号に対して入力信号を増幅
するための差動増幅器に関するものである。
ための第１入力端子及び第２入力端子と、‐ 出力信号
を供給するための第１出力端子及び第２出力端子と、‐
第１トランジスタ及び第２トランジスタであって、各
々が第１主電極と第２主電極及び制御電極を有し、第１
トランジスタの制御電極は第１入力端子へ接続され、第
２トランジスタの制御電極は第２入力端子へ接続されて
いる、第１トランジスタ及び第２トランジスタと、‐
第３トランジスタ及び第４トランジスタであって、各々
が第１主電極と第２主電極及び制御電極を有し、第３ト
ランジスタの制御電極は第１トランジスタの第１主電極
へ接続され、第４トランジスタの制御電極は第２トラン
ジスタの第１主電極へ接続されており、第３トランジス
タの第１主電極と第４トランジスタの第１主電極とはバ
イアス電流を受け取るために第１接続点へ接続され、且
つ第３トランジスタの第２主電極は第１出力端子へ結合
されており、第４トランジスタの第２主電極は第２出力
端子へ結合されている、第３トランジスタ及び第４トラ
ンジスタと、‐ 第５トランジスタ及び第６トランジス
タであって、各々が第１主電極と第２主電極及び制御電
極を有し、第５トランジスタの制御電極は第１トランジ
スタの第１主電極へ接続され、第６トランジスタの制御
電極は第２トランジスタの第１主電極へ接続されてお
り、第５トランジスタの第１主電極と第６トランジスタ
の第１主電極とはバイアス電流を受け取るために第２接
続点(22)へ接続され、第５トランジスタの第２主電極は
第２トランジスタの第１主電極へ接続され、第６トラン
ジスタの第２主電極は第１トランジスタの第１主電極へ
接続されている、第５トランジスタ及び第６トランジス
タと、を具えている、出力信号に対して入力信号を増幅
するための差動増幅器に関するものである。
【０００２】
【従来の技術】そのような差動増幅器は、1988年６月１
日に公表された、オランダ国特許出願第8602892 号から
既知である。この種類の差動増幅器はトランスダクタと
も呼ばれ、且つ本質的にビデオフィルタ、等化器その他
のような、種々の目的のための連続時間平衡積分器フィ
ルタに用いられる。これは大きい利得‐帶域幅積を有す
る差動増幅器を必要とする。好適には、低供給電流と関
連して大きい帶域幅を得るために単一段差動増幅器が用
いられる。図１は前記のオランダ国特許出願による差動
増幅器を示し、その増幅器は交差結合された第５トラン
ジスタT5及び第６トランジスタT6によって、高利得と大
帶域幅とを有している。この交差結合されたトランジス
タT5及びT6が、第１トランジスタT1及び第２トランジス
タT2の変換抵抗を低減するために正のフィードバックを
与え、その結果として大きい相互コンダクタンスが得ら
れる。しかしながら、交差結合されたトランジスタの附
帯的効果は、差動増幅器の入力インピーダンスが負にな
ることである。低周波数においてはこの効果は無視でき
るが高周波数においてはこのフィルタ回路は差動増幅器
における付加的な位相ずれの結果として不安定となり得
る。このような不安定性を抑制するために適切な補償が
必要である。慣習的な補償方法が差動増幅器の一部のみ
を示す図２に図解されている。正のインピーダンスをを
有するRC直列回路網が高周波数における差動増幅器の負
のインピーダンスを無効にするために入力端子を横切っ
て配設されている。この既知の方法は効果的であるけれ
ども、それは高周波数利得を、且つ従って、利得‐帶域
幅積を低減する。
日に公表された、オランダ国特許出願第8602892 号から
既知である。この種類の差動増幅器はトランスダクタと
も呼ばれ、且つ本質的にビデオフィルタ、等化器その他
のような、種々の目的のための連続時間平衡積分器フィ
ルタに用いられる。これは大きい利得‐帶域幅積を有す
る差動増幅器を必要とする。好適には、低供給電流と関
連して大きい帶域幅を得るために単一段差動増幅器が用
いられる。図１は前記のオランダ国特許出願による差動
増幅器を示し、その増幅器は交差結合された第５トラン
ジスタT5及び第６トランジスタT6によって、高利得と大
帶域幅とを有している。この交差結合されたトランジス
タT5及びT6が、第１トランジスタT1及び第２トランジス
タT2の変換抵抗を低減するために正のフィードバックを
与え、その結果として大きい相互コンダクタンスが得ら
れる。しかしながら、交差結合されたトランジスタの附
帯的効果は、差動増幅器の入力インピーダンスが負にな
ることである。低周波数においてはこの効果は無視でき
るが高周波数においてはこのフィルタ回路は差動増幅器
における付加的な位相ずれの結果として不安定となり得
る。このような不安定性を抑制するために適切な補償が
必要である。慣習的な補償方法が差動増幅器の一部のみ
を示す図２に図解されている。正のインピーダンスをを
有するRC直列回路網が高周波数における差動増幅器の負
のインピーダンスを無効にするために入力端子を横切っ
て配設されている。この既知の方法は効果的であるけれ
ども、それは高周波数利得を、且つ従って、利得‐帶域
幅積を低減する。
【０００３】
【発明が解決しようとする課題】一層大きい利得‐帶域
幅積を得るような補償方法を提供することが本発明の目
的である。
幅積を得るような補償方法を提供することが本発明の目
的である。
【０００４】
【課題を解決するための手段】本発明によれば、冒頭部
分に規定した種類の差動増幅器は、それ故に、該差動増
幅器が更に、‐ 第５トランジスタの制御電極と第１ト
ランジスタの第１主電極との間へ接続された第１抵抗
と、‐ 第６トランジスタの制御電極と第２トランジス
タの第１主電極との間へ接続された第２抵抗、及び‐
第５トランジスタの制御電極と第６トランジスタの制御
電極との間へ接続されたコンデンサ、を具えていること
を特徴としている。
分に規定した種類の差動増幅器は、それ故に、該差動増
幅器が更に、‐ 第５トランジスタの制御電極と第１ト
ランジスタの第１主電極との間へ接続された第１抵抗
と、‐ 第６トランジスタの制御電極と第２トランジス
タの第１主電極との間へ接続された第２抵抗、及び‐
第５トランジスタの制御電極と第６トランジスタの制御
電極との間へ接続されたコンデンサ、を具えていること
を特徴としている。
【０００５】本発明による補償回路は、交差結合された
差動増幅器の位相に固定された、第１及び第２抵抗とコ
ンデンサとを具えている。低周波数においては、この補
償回路はコンデンサの高インピーダンスによって差動増
幅器の動作に影響しない。周波数が増大するとコンデン
サのインピーダンスが減少する。それでこの補償回路は
交差結合されたトランジスタの効果を徐々に減じて、最
後には直列に配置された２個の抵抗によりこれらのトラ
ンジスタを効果的に置き換える。この時交差結合された
差動増幅器の入力インピーダンスは正になる。本発明に
よる補償方法は交差結合されたトランジスタの動作のみ
に影響する。高周波数においては補償回路が全体の差動
増幅器の利得を低減する図２に図解された既知の解決法
と比較して、出力トランジスタ、すなわち第３トランジ
スタT3と第４トランジスタT4とが高周波数において利得
を与え続ける。
差動増幅器の位相に固定された、第１及び第２抵抗とコ
ンデンサとを具えている。低周波数においては、この補
償回路はコンデンサの高インピーダンスによって差動増
幅器の動作に影響しない。周波数が増大するとコンデン
サのインピーダンスが減少する。それでこの補償回路は
交差結合されたトランジスタの効果を徐々に減じて、最
後には直列に配置された２個の抵抗によりこれらのトラ
ンジスタを効果的に置き換える。この時交差結合された
差動増幅器の入力インピーダンスは正になる。本発明に
よる補償方法は交差結合されたトランジスタの動作のみ
に影響する。高周波数においては補償回路が全体の差動
増幅器の利得を低減する図２に図解された既知の解決法
と比較して、出力トランジスタ、すなわち第３トランジ
スタT3と第４トランジスタT4とが高周波数において利得
を与え続ける。
【０００６】図２に図解された既知の補償方法と比較し
た本発明による補償回路の別の利点は、それが比較的小
さいチップ面積しか必要としないことである。比較的小
さい時定数が、差動増幅器の第１及び第２入力端子から
交差結合された第５及び第６トランジスタの制御電極ま
での利得の結果として達成できる。
た本発明による補償回路の別の利点は、それが比較的小
さいチップ面積しか必要としないことである。比較的小
さい時定数が、差動増幅器の第１及び第２入力端子から
交差結合された第５及び第６トランジスタの制御電極ま
での利得の結果として達成できる。
【０００７】
【実施例】添付の図面を参照して本発明のこれらの、及
びその他の特徴を説明し且つ解明しよう。
びその他の特徴を説明し且つ解明しよう。
【０００８】これらの図においては、同じ機能又は目的
を有する部分又は素子は同じ参照符号を付した。
を有する部分又は素子は同じ参照符号を付した。
【０００９】図３はバイポーラトランジスタを有し且つ
本発明による交差結合されたトランジスタを有する補償
された差動増幅器の第１実施例を示している。この差動
増幅器は、第１入力端子2 へ接続された制御電極すなわ
ちベースを有する第１トランジスタT1と、第２入力端子
4 へ接続されたベースを有する第２トランジスタT2とを
具えている。第１トランジスタT1の第２主電極すなわち
コレクタと、第２トランジスタT2のコレクタとは、正の
電源端子6 へ接続されている。この差動増幅器は更に、
第１トランジスタT1の第１主電極すなわちエミッタへ接
続されたベースを有する第３トランジスタT3と、第２ト
ランジスタT2のエミッタへ接続されたベースを有する第
４トランジスタT4とを具えている。第３トランジスタT3
及び第４トランジスタT4のエミッタは第１接続点8 へ接
続され、その接続点は第１電流源10を介して負の電源端
子へ結合されている。第１電流源10が第１接続点8 へバ
イアス電流I1＝2mI を供給する。第３トランジスタT3の
コレクタは第１出力端子14へ接続されており、その端子
は第３電流源16を介して正の電源端子6 へ結合されてい
る。第４トランジスタT4のコレクタは第２出力端子18へ
接続され、その端子は第４電流源20を介して正の電源端
子6 へ結合されている。第３電流源16がバイアス電流I3
＝mIを供給し、第４電流源20もバイアス電流I4＝mIを供
給する。この差動増幅器は更に、第２トランジスタT2の
エミッタへ接続されたコレクタを有する第５トランジス
タT5と、第１トランジスタT1のエミッタへ接続されたコ
レクタを有する第６トランジスタT6とを具えている。第
５トランジスタT5及び第６トランジスタT6のエミッタは
第２接続点22へ接続されており、その接続点は第２電流
源24を介して負の電源端子12へ結合されている。第２電
流源24が第２接続点22へバイアス電流I2＝2Iを供給す
る。第５トランジスタT5のベースは第１抵抗26を介して
第１トランジスタT1のエミッタへ接続されている。第６
トランジスタT6のベースは第２抵抗28を介して第２トラ
ンジスタT2のエミッタへ接続されている。コンデンサ30
が第５トランジスタT5のベースと第６トランジスタT6の
ベースとの間に接続されている。
本発明による交差結合されたトランジスタを有する補償
された差動増幅器の第１実施例を示している。この差動
増幅器は、第１入力端子2 へ接続された制御電極すなわ
ちベースを有する第１トランジスタT1と、第２入力端子
4 へ接続されたベースを有する第２トランジスタT2とを
具えている。第１トランジスタT1の第２主電極すなわち
コレクタと、第２トランジスタT2のコレクタとは、正の
電源端子6 へ接続されている。この差動増幅器は更に、
第１トランジスタT1の第１主電極すなわちエミッタへ接
続されたベースを有する第３トランジスタT3と、第２ト
ランジスタT2のエミッタへ接続されたベースを有する第
４トランジスタT4とを具えている。第３トランジスタT3
及び第４トランジスタT4のエミッタは第１接続点8 へ接
続され、その接続点は第１電流源10を介して負の電源端
子へ結合されている。第１電流源10が第１接続点8 へバ
イアス電流I1＝2mI を供給する。第３トランジスタT3の
コレクタは第１出力端子14へ接続されており、その端子
は第３電流源16を介して正の電源端子6 へ結合されてい
る。第４トランジスタT4のコレクタは第２出力端子18へ
接続され、その端子は第４電流源20を介して正の電源端
子6 へ結合されている。第３電流源16がバイアス電流I3
＝mIを供給し、第４電流源20もバイアス電流I4＝mIを供
給する。この差動増幅器は更に、第２トランジスタT2の
エミッタへ接続されたコレクタを有する第５トランジス
タT5と、第１トランジスタT1のエミッタへ接続されたコ
レクタを有する第６トランジスタT6とを具えている。第
５トランジスタT5及び第６トランジスタT6のエミッタは
第２接続点22へ接続されており、その接続点は第２電流
源24を介して負の電源端子12へ結合されている。第２電
流源24が第２接続点22へバイアス電流I2＝2Iを供給す
る。第５トランジスタT5のベースは第１抵抗26を介して
第１トランジスタT1のエミッタへ接続されている。第６
トランジスタT6のベースは第２抵抗28を介して第２トラ
ンジスタT2のエミッタへ接続されている。コンデンサ30
が第５トランジスタT5のベースと第６トランジスタT6の
ベースとの間に接続されている。
【００１０】この差動増幅器の動作は次のように説明で
きる。最初に、第１抵抗26と第２抵抗28とが短絡されて
おり且つコンデンサ30が省略されていると仮定する。平
衡した入力電圧＋Ｖinと−Ｖinとがそれぞれ入力端子2
と4 とへ印加された場合に、iをその入力電圧により生
じる信号電流であるとすると、電流 I−i が第１トラン
ジスタT1を通って流れ、電流 I＋i が第２トランジスタ
T2を通って流れる。第１トランジスタT1を通る電流 I−
i は第６トランジスタT6をも通って流れ、第２トランジ
スタT2を通る電流 I＋i は第５トランジスタT5をも通っ
て流れる。信号電流 iの大きさは第１トランジスタT1と
第２トランジスタT2と第５トランジスタT5及び第６トラ
ンジスタT6のベース‐エミッタ抵抗の合計により決定さ
れる。第１トランジスタT1と第５トランジスタT5とを通
る信号電流と、第２トランジスタT2と第６トランジスタ
T6とを通る信号電流とは反対であるから、第１トランジ
スタT1のエミッタ抵抗は第５トランジスタT5のエミッタ
抵抗により実質的に補償され、第２トランジスタT2のエ
ミッタ抵抗は第６トランジスタT6のエミッタ抵抗により
実質的に補償される。交差結合された第５トランジスタ
T5と第６トランジスタT6との正のフィードバックが、第
１トランジスタT1と第２トランジスタT2と第５トランジ
スタT5及び第６トランジスタT6の相互コンダクタンスを
非常に大きくする。第３トランジスタT3と第４トランジ
スタT4と第５トランジスタT5及び第６トランジスタT6が
超線型ループを形成する。均等エミッタ面積の場合に
は、バイポーラトランジスタのコレクタ電流とベース‐
エミッタ電圧との間の周知の対数的関係の結果として、
第３トランジスタT3と第５トランジスタT5を通る電流と
第４トランジスタT4と第６トランジスタT6とを通る電流
とが、第１電流源10の電流I1と第２電流源24の電流I2と
同じ相互に対する比率を持つことになる。従って、第３
トランジスタT3を通って流れる電流は m(I＋i)であり、
第４トランジスタT4を通って流れる電流は m(I−i)であ
る。第３トランジスタT3を通る電流の直流成分mIは第３
電流源16により供給されるので、信号電流−miが第１出
力端子14で利用できる。第４トランジスタT4を通る電流
の直流成分mIは第４電流源20により供給されるので、信
号電流＋miが第２出力端子18で利用できる。
きる。最初に、第１抵抗26と第２抵抗28とが短絡されて
おり且つコンデンサ30が省略されていると仮定する。平
衡した入力電圧＋Ｖinと−Ｖinとがそれぞれ入力端子2
と4 とへ印加された場合に、iをその入力電圧により生
じる信号電流であるとすると、電流 I−i が第１トラン
ジスタT1を通って流れ、電流 I＋i が第２トランジスタ
T2を通って流れる。第１トランジスタT1を通る電流 I−
i は第６トランジスタT6をも通って流れ、第２トランジ
スタT2を通る電流 I＋i は第５トランジスタT5をも通っ
て流れる。信号電流 iの大きさは第１トランジスタT1と
第２トランジスタT2と第５トランジスタT5及び第６トラ
ンジスタT6のベース‐エミッタ抵抗の合計により決定さ
れる。第１トランジスタT1と第５トランジスタT5とを通
る信号電流と、第２トランジスタT2と第６トランジスタ
T6とを通る信号電流とは反対であるから、第１トランジ
スタT1のエミッタ抵抗は第５トランジスタT5のエミッタ
抵抗により実質的に補償され、第２トランジスタT2のエ
ミッタ抵抗は第６トランジスタT6のエミッタ抵抗により
実質的に補償される。交差結合された第５トランジスタ
T5と第６トランジスタT6との正のフィードバックが、第
１トランジスタT1と第２トランジスタT2と第５トランジ
スタT5及び第６トランジスタT6の相互コンダクタンスを
非常に大きくする。第３トランジスタT3と第４トランジ
スタT4と第５トランジスタT5及び第６トランジスタT6が
超線型ループを形成する。均等エミッタ面積の場合に
は、バイポーラトランジスタのコレクタ電流とベース‐
エミッタ電圧との間の周知の対数的関係の結果として、
第３トランジスタT3と第５トランジスタT5を通る電流と
第４トランジスタT4と第６トランジスタT6とを通る電流
とが、第１電流源10の電流I1と第２電流源24の電流I2と
同じ相互に対する比率を持つことになる。従って、第３
トランジスタT3を通って流れる電流は m(I＋i)であり、
第４トランジスタT4を通って流れる電流は m(I−i)であ
る。第３トランジスタT3を通る電流の直流成分mIは第３
電流源16により供給されるので、信号電流−miが第１出
力端子14で利用できる。第４トランジスタT4を通る電流
の直流成分mIは第４電流源20により供給されるので、信
号電流＋miが第２出力端子18で利用できる。
【００１１】かくして第５トランジスタT5と第６トラン
ジスタT6とが、第１トランジスタT1と第２トランジスタ
T2とを具えている差動対の相互コンダクタンスを上げ、
一方第３トランジスタT3と第４トランジスタT4とを具え
ている差動対が付加的な電流利得を与える。第１入力端
子2 と第２入力端子4 との間の入力インピーダンスは負
である。この差動増幅器の動作の詳細な解析に対して及
び入力インピーダンスの計算に対しては、米国特許第4,
476,440 号を参照されたい。低周波数においては負の入
力インピーダンスの影響は無視できるが、高周波数にお
いては１個又は複数個の差動増幅器を具えているフィル
タ回路は、差動増幅器内の付加的な位相ずれの結果とし
て不安定になり得る。そのような不安定性を抑制するた
めには適切な補償が必要である。補償回路は第１抵抗26
と第２抵抗28及びコンデンサ30を具え、それらは交差結
合された第５トランジスタT5及び第６トランジスタT6の
位相に固定されている。この補償回路は低周波数におい
てはコンデンサ30の高インピーダンスによって交差結合
されたトランジスタの動作に影響しない。周波数が増大
するとコンデンサ30のインピーダンスは減少する。それ
でこの補償回路は交差結合されたトランジスタの効果を
徐々に低減し、最終的には直列に配置された第１抵抗26
と第２抵抗28とによりこれらのトランジスタを効果的に
置き換える。この結果として、交差結合された差動増幅
器の入力インピーダンスは正になる。本発明による補償
方法は交差結合されたトランジスタの動作にだけ実質的
に影響する。出力トランジスタ、すなわち第３トランジ
スタT3と第４トランジスタT4とは、補償回路が高周波数
においては全体の差動増幅器の利得を低減する図２に図
解された既知の解決法と比較して、高周波数において利
得を与え続ける。
ジスタT6とが、第１トランジスタT1と第２トランジスタ
T2とを具えている差動対の相互コンダクタンスを上げ、
一方第３トランジスタT3と第４トランジスタT4とを具え
ている差動対が付加的な電流利得を与える。第１入力端
子2 と第２入力端子4 との間の入力インピーダンスは負
である。この差動増幅器の動作の詳細な解析に対して及
び入力インピーダンスの計算に対しては、米国特許第4,
476,440 号を参照されたい。低周波数においては負の入
力インピーダンスの影響は無視できるが、高周波数にお
いては１個又は複数個の差動増幅器を具えているフィル
タ回路は、差動増幅器内の付加的な位相ずれの結果とし
て不安定になり得る。そのような不安定性を抑制するた
めには適切な補償が必要である。補償回路は第１抵抗26
と第２抵抗28及びコンデンサ30を具え、それらは交差結
合された第５トランジスタT5及び第６トランジスタT6の
位相に固定されている。この補償回路は低周波数におい
てはコンデンサ30の高インピーダンスによって交差結合
されたトランジスタの動作に影響しない。周波数が増大
するとコンデンサ30のインピーダンスは減少する。それ
でこの補償回路は交差結合されたトランジスタの効果を
徐々に低減し、最終的には直列に配置された第１抵抗26
と第２抵抗28とによりこれらのトランジスタを効果的に
置き換える。この結果として、交差結合された差動増幅
器の入力インピーダンスは正になる。本発明による補償
方法は交差結合されたトランジスタの動作にだけ実質的
に影響する。出力トランジスタ、すなわち第３トランジ
スタT3と第４トランジスタT4とは、補償回路が高周波数
においては全体の差動増幅器の利得を低減する図２に図
解された既知の解決法と比較して、高周波数において利
得を与え続ける。
【００１２】図２に図解された既知の補償方法と比較し
て本発明による補償回路の別の利点は、それが比較的小
さいチップ面積しか必要としないことである。比較的小
さい時定数が第１入力端子2 及び第２入力端子4 から交
差結合された第５トランジスタT5及び第６トランジスタ
T6のベースまでの信号利得の結果として達成できる。
て本発明による補償回路の別の利点は、それが比較的小
さいチップ面積しか必要としないことである。比較的小
さい時定数が第１入力端子2 及び第２入力端子4 から交
差結合された第５トランジスタT5及び第６トランジスタ
T6のベースまでの信号利得の結果として達成できる。
【００１３】図４は図３と同じ差動増幅器であるがユニ
ポーラートランジスタを備えられた差動増幅器を示して
おり、その場合にはソースとドレイン及びゲートがそれ
ぞれ第１主電極と第２主電極及び制御電極の機能を実行
する。この場合には絶縁ゲート酸化金属半導体(MOS) 電
界効果トランジスタが用いられるが、接合型電界効果ト
ランジスタ(JFET)を使用することも可能である。第１ト
ランジスタT1のソースと負の電源端子12との間の任意の
電流源32と、第２トランジスタT2のソースと負の電源端
子との間の任意の電流源34とが、大きい入力信号の場合
にラッチアップを妨げる。
ポーラートランジスタを備えられた差動増幅器を示して
おり、その場合にはソースとドレイン及びゲートがそれ
ぞれ第１主電極と第２主電極及び制御電極の機能を実行
する。この場合には絶縁ゲート酸化金属半導体(MOS) 電
界効果トランジスタが用いられるが、接合型電界効果ト
ランジスタ(JFET)を使用することも可能である。第１ト
ランジスタT1のソースと負の電源端子12との間の任意の
電流源32と、第２トランジスタT2のソースと負の電源端
子との間の任意の電流源34とが、大きい入力信号の場合
にラッチアップを妨げる。
【００１４】図５は差動増幅器の代わりの形態を示して
いる。図３に示された差動増幅器は２個の別の電流源10
と24とを有し、それらの電流I1とI2とは第３トランジス
タT3と第４トランジスタT4と第５トランジスタT5及び第
６トランジスタT6の等しいエミッタ面積の場合に電流利
得ｍを得るためにｍ：１の比率にある。図５に示された
差動増幅器においては、前記の４個のトランジスタが共
通の電流源36により働かされ、その電源は第１接続点8
と第２接続点22との双方へ接続され、且つバイアス電流
I5＝ (2m＋2)I を供給する。しかしながら、第３トラン
ジスタT3のエミッタ面積と第４トランジスタT4のエミッ
タ面積とは今や第５トランジスタT5と第６トランジスタ
T6とのエミッタ面積のｍ倍の大きさである。この結果と
して、第３トランジスタT3と第５トランジスタT5とを通
る電流と、第４トランジスタT4と第６トランジスタT6と
を通る電流とは再び互いにｍ：１の比率を持つ。更に、
その動作は図３に示された差動増幅器の動作と同じであ
る。ユニポーラートランジスタの場合には、エミッタ面
積の代わりに関連するトランジスタのいわゆる W/L比が
類似の比率に応じて定められねばならない。
いる。図３に示された差動増幅器は２個の別の電流源10
と24とを有し、それらの電流I1とI2とは第３トランジス
タT3と第４トランジスタT4と第５トランジスタT5及び第
６トランジスタT6の等しいエミッタ面積の場合に電流利
得ｍを得るためにｍ：１の比率にある。図５に示された
差動増幅器においては、前記の４個のトランジスタが共
通の電流源36により働かされ、その電源は第１接続点8
と第２接続点22との双方へ接続され、且つバイアス電流
I5＝ (2m＋2)I を供給する。しかしながら、第３トラン
ジスタT3のエミッタ面積と第４トランジスタT4のエミッ
タ面積とは今や第５トランジスタT5と第６トランジスタ
T6とのエミッタ面積のｍ倍の大きさである。この結果と
して、第３トランジスタT3と第５トランジスタT5とを通
る電流と、第４トランジスタT4と第６トランジスタT6と
を通る電流とは再び互いにｍ：１の比率を持つ。更に、
その動作は図３に示された差動増幅器の動作と同じであ
る。ユニポーラートランジスタの場合には、エミッタ面
積の代わりに関連するトランジスタのいわゆる W/L比が
類似の比率に応じて定められねばならない。
【００１５】比較的高い利得係数ｍを得るために、図３
に示された差動増幅器は、第３トランジスタT3と第４ト
ランジスタT4とに対して、比較的大きいエミッタ面積を
必要とする。この問題は、第３トランジスタT3と第４ト
ランジスタT4と第５トランジスタT5及び第６トランジス
タT6が等しいエミッタ面積を有する、図６に示された差
動増幅器によって回避され得る。第１接続点8 が今や共
通電流源36へ直接に接続され、第２接続点22が第３抵抗
38を介してこの電流源へ接続される。第３トランジスタ
T3と第４トランジスタT4とを通る電流が、第５トランジ
スタT5と第６トランジスタT6とを通る電流のｍ倍の大き
さであることを達成するために、第３トランジスタT3と
第５トランジスタT5とのベース‐エミッタ電圧の間の差
と、第４トランジスタT4と第６トランジスタT6とのベー
ス‐エミッタ電圧の間の差とが、kT/q×ln(m) と等しく
なくてはならない。第３トランジスタT3を通る電流2Iに
対しては、これは第３抵抗38の抵抗ＲがkT/(2qI)×ln
(m) と等しくなければならないことを意味する。第３ト
ランジスタT3内の電流密度と第４トランジスタT4内の電
流密度とが、図５に示された差動増幅器におけるよりも
高く、且つ差動増幅器の改善された高周波数動作を提供
する。
に示された差動増幅器は、第３トランジスタT3と第４ト
ランジスタT4とに対して、比較的大きいエミッタ面積を
必要とする。この問題は、第３トランジスタT3と第４ト
ランジスタT4と第５トランジスタT5及び第６トランジス
タT6が等しいエミッタ面積を有する、図６に示された差
動増幅器によって回避され得る。第１接続点8 が今や共
通電流源36へ直接に接続され、第２接続点22が第３抵抗
38を介してこの電流源へ接続される。第３トランジスタ
T3と第４トランジスタT4とを通る電流が、第５トランジ
スタT5と第６トランジスタT6とを通る電流のｍ倍の大き
さであることを達成するために、第３トランジスタT3と
第５トランジスタT5とのベース‐エミッタ電圧の間の差
と、第４トランジスタT4と第６トランジスタT6とのベー
ス‐エミッタ電圧の間の差とが、kT/q×ln(m) と等しく
なくてはならない。第３トランジスタT3を通る電流2Iに
対しては、これは第３抵抗38の抵抗ＲがkT/(2qI)×ln
(m) と等しくなければならないことを意味する。第３ト
ランジスタT3内の電流密度と第４トランジスタT4内の電
流密度とが、図５に示された差動増幅器におけるよりも
高く、且つ差動増幅器の改善された高周波数動作を提供
する。
【００１６】図７は、第２接続点が第３抵抗38を介して
共通電流源36へ接続されているのみならず、第１接続点
8 も第４抵抗40を介して前記の電流源へ接続されてい
る、代わりの形態を示している。共通電流源36は今や、
ベースが基準端子42へ接続されて、エミッタが抵抗44を
介して負の電源端子12へ接続され、且つコレクタが第３
抵抗38と第４抵抗40とへ接続されている、第７トランジ
スタT7として構成されている。第３トランジスタT3と第
５トランジスタT5とを通る電流の間の比率、及び従っ
て、第４トランジスタT4と第６トランジスタT6とを通る
電流の間の比率は、第３抵抗38と第４抵抗40との抵抗値
の間の比率により主として決定される。この抵抗比は自
由に選択され得るので、図７に示された差動増幅器によ
って、ほとんどあらゆる電流利得係数ｍを実現すること
も可能である。
共通電流源36へ接続されているのみならず、第１接続点
8 も第４抵抗40を介して前記の電流源へ接続されてい
る、代わりの形態を示している。共通電流源36は今や、
ベースが基準端子42へ接続されて、エミッタが抵抗44を
介して負の電源端子12へ接続され、且つコレクタが第３
抵抗38と第４抵抗40とへ接続されている、第７トランジ
スタT7として構成されている。第３トランジスタT3と第
５トランジスタT5とを通る電流の間の比率、及び従っ
て、第４トランジスタT4と第６トランジスタT6とを通る
電流の間の比率は、第３抵抗38と第４抵抗40との抵抗値
の間の比率により主として決定される。この抵抗比は自
由に選択され得るので、図７に示された差動増幅器によ
って、ほとんどあらゆる電流利得係数ｍを実現すること
も可能である。
【００１７】図３に示された差動増幅器と同じ方法で、
図５，６及び７に示された差動増幅器もユニポーラー酸
化金属半導体トランジスタ又は接合型電界効果トランジ
スタ(JFET)を備えることもできる。更にその上、ここに
示されたバイポーラトランジスタ及びユニポーラトラン
ジスタは逆の導電型のトランジスタにより置き換えられ
てもよく、その場合には電源の極性が逆転されねばなら
ない。
図５，６及び７に示された差動増幅器もユニポーラー酸
化金属半導体トランジスタ又は接合型電界効果トランジ
スタ(JFET)を備えることもできる。更にその上、ここに
示されたバイポーラトランジスタ及びユニポーラトラン
ジスタは逆の導電型のトランジスタにより置き換えられ
てもよく、その場合には電源の極性が逆転されねばなら
ない。
【図１】交差結合されたトランジスタを有する既知の差
動増幅器を示している。
動増幅器を示している。
【図２】図１に示した差動増幅器を安定させるための既
知の補償技術を図解している。
知の補償技術を図解している。
【図３】交差結合されたトランジスタにおける補償を有
する本発明による差動増幅器を示している。
する本発明による差動増幅器を示している。
【図４】本発明による差動増幅器の第１の代わりの実施
例を示している。
例を示している。
【図５】本発明による差動増幅器の第２の代わりの実施
例を示している。
例を示している。
【図６】本発明による差動増幅器の第３の代わりの実施
例を示している。
例を示している。
【図７】本発明による差動増幅器の第４の代わりの実施
例を示している。
例を示している。
2 第１入力端子 4 第２入力端子 6 正の電源端子 8 第１接続点 10 第１電流源 12 負の電源端子 14 第１出力端子 16 第３電流源 18 第２出力端子 20 第４電流源 22 第２接続点 24 第２電流源 26 第１抵抗 28 第２抵抗 30 コンデンサ 32，34 任意の電流源 36 共通電流源 38 第３抵抗 40 第４抵抗 42 基準端子 44 抵抗 I1, I2, I3, I4, I5 バイアス電流 i 信号電流 m 電流利得 T1 第１トランジスタ T2 第２トランジスタ T3 第３トランジスタ T4 第４トランジスタ T5 第５トランジスタ T6 第６トランジスタ T7 第７トランジスタ Ｖin，−Ｖin 入力電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨハネス オットー フォールマン オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １
Claims (5)
- 【請求項１】 出力信号に対して入力信号を増幅するた
めの差動増幅器であって、 ‐ 入力信号を受け取るための第１入力端子(2) 及び第
２入力端子(4) と、 ‐ 出力信号を供給するための第１出力端子(14)及び第
２出力端子(18)と、 ‐ 第１トランジスタ(T1)及び第２トランジスタ(T2)で
あって、各々が第１主電極と第２主電極及び制御電極を
有し、第１トランジスタ(T1)の制御電極は第１入力端子
(2) へ接続され、第２トランジスタ(T2)の制御電極は第
２入力端子(4) へ接続されている、第１トランジスタ(T
1)及び第２トランジスタ(T2)と、 ‐ 第３トランジスタ(T3)及び第４トランジスタ(T4)で
あって、各々が第１主電極と第２主電極及び制御電極を
有し、第３トランジスタ(T3)の制御電極は第１トランジ
スタ(T1)の第１主電極へ接続され、第４トランジスタ(T
4)の制御電極は第２トランジスタ(T2)の第１主電極へ接
続されており、第３トランジスタ(T3)の第１主電極と第
４トランジスタ(T4)の第１主電極とはバイアス電流を受
け取るために第１接続点(8) へ接続され、且つ第３トラ
ンジスタ(T3)の第２主電極は第１出力端子(14)へ結合さ
れており、第４トランジスタ(T4)の第２主電極は第２出
力端子(18)へ結合されている、第３トランジスタ(T3)及
び第４トランジスタ(T4)と、 ‐ 第５トランジスタ(T5)及び第６トランジスタ(T6)で
あって、各々が第１主電極と第２主電極及び制御電極を
有し、第５トランジスタ(T5)の制御電極は第１トランジ
スタ(T1)の第１主電極へ接続され、第６トランジスタ(T
6)の制御電極は第２トランジスタ(T2)の第１主電極へ接
続されており、第５トランジスタ(T5)の第１主電極と第
６トランジスタ(T6)の第１主電極とはバイアス電流を受
け取るために第２接続点(22)へ接続されており、第５ト
ランジスタ(T5)の第２主電極は第２トランジスタ(T2)の
第１主電極へ接続され、第６トランジスタ(T6)の第２主
電極は第１トランジスタ(T1)の第１主電極へ接続されて
いる、第５トランジスタ(T5)及び第６トランジスタ(T6)
と、 を具えている差動増幅器において、 ‐ 第５トランジスタ(T5)の制御電極と第１トランジス
タ(T1)の第１主電極との間へ接続された第１抵抗(26)
と、 ‐ 第６トランジスタ(T6)の制御電極と第２トランジス
タ(T2)の第１主電極との間へ接続された第２抵抗(28)、
及び ‐ 第５トランジスタ(T5)の制御電極と第６トランジス
タ(T6)の制御電極との間へ接続されたコンデンサ(30)、 を更に具えていることを特徴とする差動増幅器。 - 【請求項２】 請求項１記載の差動増幅器において、第
１接続点(8) が第１電流源(10)へ接続され且つ第２接続
点(22)が第２電流源(24)へ接続されていることを特徴と
する差動増幅器。 - 【請求項３】 請求項１記載の差動増幅器において、第
１接続点(8) と第２接続点(22)とが共通電流電(36)へ接
続されており、且つ第３トランジスタ(T3)と第４トラン
ジスタ(T4)との寸法が第５トランジスタ(T5)と第６トラ
ンジスタ(T6)との寸法よりも大きいか又はそれらに等し
いことを特徴とする差動増幅器。 - 【請求項４】 請求項１記載の差動増幅器において、第
１接続点(8) が電流源(36)へ結合され且つ第２接続点(2
2)が第３抵抗(38)を介して電流源(36)へ結合されている
ことを特徴とする差動増幅器。 - 【請求項５】 請求項４記載の差動増幅器において、第
１接続点(8) が第４抵抗(40)を介して電流源(36)へ結合
されていることを特徴とする差動増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE09301066 | 1993-10-11 | ||
| BE9301066A BE1007613A3 (nl) | 1993-10-11 | 1993-10-11 | Frekwentiecompensatiecircuit voor stabilisatie van een verschilversterker met kruisgekoppelde transistors. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162248A true JPH07162248A (ja) | 1995-06-23 |
| JP3390093B2 JP3390093B2 (ja) | 2003-03-24 |
Family
ID=3887409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24546894A Expired - Fee Related JP3390093B2 (ja) | 1993-10-11 | 1994-10-11 | 差動増幅器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5525930A (ja) |
| EP (1) | EP0648010B1 (ja) |
| JP (1) | JP3390093B2 (ja) |
| KR (1) | KR100313985B1 (ja) |
| BE (1) | BE1007613A3 (ja) |
| DE (1) | DE69403600T2 (ja) |
| TW (1) | TW280968B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728667B2 (en) | 2007-08-31 | 2010-06-01 | Yokogawa Electric Corporation | Differential amplifier |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0761037B1 (en) * | 1995-03-24 | 2001-10-24 | Koninklijke Philips Electronics N.V. | Differential amplifier with signal-dependent offset, and multi-step dual-residue analog-to-digital converter including such a differential amplifier |
| KR0176094B1 (ko) * | 1995-12-15 | 1999-04-01 | 양승택 | 병렬 궤환 트랜지스터를 이용한 광대역 증폭기 구조 |
| JP3332724B2 (ja) * | 1996-05-31 | 2002-10-07 | 三洋電機株式会社 | 差動増幅装置 |
| US6188280B1 (en) * | 1998-08-27 | 2001-02-13 | Maxim Integrated Products | Differential amplifier with gain linearization through transconductance compensation |
| WO2001003291A1 (de) | 1999-06-30 | 2001-01-11 | Infineon Technologies Ag | Anordnung mit einem ersten verstärker und einem zweiten verstärker, von welchen jeweils nur maximal einer verstärken soll |
| US6404308B1 (en) * | 1999-12-23 | 2002-06-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Phase-compensated impedance converter |
| US20020118006A1 (en) * | 2000-06-02 | 2002-08-29 | Enam Syed K. | Phase frequency detector |
| CN1299431C (zh) * | 2001-02-21 | 2007-02-07 | 皇家菲利浦电子有限公司 | 用于差分信号的接口电路 |
| EP1261129A1 (en) | 2001-05-25 | 2002-11-27 | Agilent Technologies, Inc. (a Delaware corporation) | Amplifier apparatus for an output stage of a laser driver circuit |
| JP4377652B2 (ja) * | 2003-10-28 | 2009-12-02 | 三菱電機株式会社 | ドライバ回路 |
| US7522883B2 (en) * | 2004-12-14 | 2009-04-21 | Quellan, Inc. | Method and system for reducing signal interference |
| US7138865B1 (en) * | 2005-10-04 | 2006-11-21 | Analog Devices, Inc. | Differential amplifiers with enhanced gain and controlled common-mode output level |
| WO2009116100A1 (en) * | 2008-03-21 | 2009-09-24 | Glonav Limited | High order continuous time filter |
| US20140063882A1 (en) * | 2012-08-30 | 2014-03-06 | Infineon Technologies Austria Ag | Circuit Arrangement with Two Transistor Devices |
| KR101457559B1 (ko) * | 2013-04-19 | 2014-11-06 | 연세대학교 산학협력단 | 저잡음 증폭기 |
| WO2018173201A1 (ja) * | 2017-03-23 | 2018-09-27 | 三菱電機株式会社 | 電流増幅器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4476440A (en) * | 1981-09-28 | 1984-10-09 | Medtronic, Inc. | Cross coupled amplifier |
| US4628279A (en) * | 1985-12-26 | 1986-12-09 | Comlinear Corporation | Wideband feedback amplifier |
| NL8602892A (nl) * | 1986-11-14 | 1988-06-01 | Philips Nv | Gebalanceerde versterker en versterkerschakeling voorzien van een dergelijke versterker. |
-
1993
- 1993-10-11 BE BE9301066A patent/BE1007613A3/nl not_active IP Right Cessation
-
1994
- 1994-04-25 TW TW083103670A patent/TW280968B/zh active
- 1994-10-04 DE DE69403600T patent/DE69403600T2/de not_active Expired - Fee Related
- 1994-10-04 EP EP94202866A patent/EP0648010B1/en not_active Expired - Lifetime
- 1994-10-05 US US08/318,410 patent/US5525930A/en not_active Expired - Lifetime
- 1994-10-07 KR KR1019940025616A patent/KR100313985B1/ko not_active IP Right Cessation
- 1994-10-11 JP JP24546894A patent/JP3390093B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728667B2 (en) | 2007-08-31 | 2010-06-01 | Yokogawa Electric Corporation | Differential amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0648010A1 (en) | 1995-04-12 |
| TW280968B (ja) | 1996-07-11 |
| BE1007613A3 (nl) | 1995-08-22 |
| DE69403600D1 (de) | 1997-07-10 |
| DE69403600T2 (de) | 1997-12-18 |
| EP0648010B1 (en) | 1997-06-04 |
| US5525930A (en) | 1996-06-11 |
| KR950013018A (ko) | 1995-05-17 |
| KR100313985B1 (ko) | 2001-12-28 |
| JP3390093B2 (ja) | 2003-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (ja) | 差動増幅回路 | |
| JPH07162248A (ja) | 差動増幅器 | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| US4774478A (en) | Feedback amplifier compensation circuitry | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| US5420524A (en) | Differential gain stage for use in a standard bipolar ECL process | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JP3022587B2 (ja) | 平衡フィルタ回路 | |
| US2855468A (en) | Transistor stabilization circuits | |
| JPS645370Y2 (ja) | ||
| US4060770A (en) | Differential amplifier | |
| US4267521A (en) | Compound transistor circuitry | |
| US4616190A (en) | Differential amplifier with current steering to enhance slew rate | |
| US4829265A (en) | Operational amplifier | |
| JPH04248707A (ja) | 演算増幅器 | |
| JPH051649B2 (ja) | ||
| JPH0310244B2 (ja) | ||
| JPH0113453Y2 (ja) | ||
| JPH05175754A (ja) | 差動増幅器 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH0152927B2 (ja) | ||
| US4025870A (en) | Low distortion amplifier having high slew rate and high output impedance | |
| JPS6259926B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |