JPH10209124A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JPH10209124A JPH10209124A JP9008438A JP843897A JPH10209124A JP H10209124 A JPH10209124 A JP H10209124A JP 9008438 A JP9008438 A JP 9008438A JP 843897 A JP843897 A JP 843897A JP H10209124 A JPH10209124 A JP H10209124A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- titanium nitride
- nitride film
- hole
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Plasma Technology (AREA)
Abstract
(57)【要約】
【課題】 層間酸化膜の下に形成された窒化チタン膜を
エッチングすることなく、異方性形状に優れたスルーホ
ールを得る。 【解決手段】 まず第１段階では、１：１の比のＣ4Ｆ8
／Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、ＲＦ基板バ
イアスパワー７００Ｗ、マイクロ波パワー１５００Ｗを
印加し、エレクトロン共鳴によるプラズマを発生させ、
約８０％の膜厚の層間酸化膜３をエッチングしてスルー
ホール５１を形成する。次に第２段階では、４：３の比
のＣ4Ｆ8／Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、Ｒ
Ｆ基板バイアスパワー７００Ｗ、マイクロ波パワー１５
００Ｗを印加し、プラズマを発生させ、残り約２０％の
膜厚の層間酸化膜３をエッチングしてスルーホール５２
を形成する。
エッチングすることなく、異方性形状に優れたスルーホ
ールを得る。 【解決手段】 まず第１段階では、１：１の比のＣ4Ｆ8
／Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、ＲＦ基板バ
イアスパワー７００Ｗ、マイクロ波パワー１５００Ｗを
印加し、エレクトロン共鳴によるプラズマを発生させ、
約８０％の膜厚の層間酸化膜３をエッチングしてスルー
ホール５１を形成する。次に第２段階では、４：３の比
のＣ4Ｆ8／Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、Ｒ
Ｆ基板バイアスパワー７００Ｗ、マイクロ波パワー１５
００Ｗを印加し、プラズマを発生させ、残り約２０％の
膜厚の層間酸化膜３をエッチングしてスルーホール５２
を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、ドライエッチン
グ方法、特に多層構造の金属配線同士を電気的に接続す
るスルーホールを形成するためのドライエッチング方法
に関するものである。
グ方法、特に多層構造の金属配線同士を電気的に接続す
るスルーホールを形成するためのドライエッチング方法
に関するものである。
【０００２】
【従来の技術】図５及び図６は、従来の技術としてスル
ーホールを形成するためのドライエッチング方法の一例
を順に示す断面図である。まず、アルミニウム配線１上
に窒化チタン膜２を形成し、窒化チタン膜２上に例えば
シリコン酸化膜を堆積して層間酸化膜３を形成する。こ
こで、窒化チタン膜２はアルミニウム配線のエレクトロ
マイグレーション特性を良好にするために形成される。
ーホールを形成するためのドライエッチング方法の一例
を順に示す断面図である。まず、アルミニウム配線１上
に窒化チタン膜２を形成し、窒化チタン膜２上に例えば
シリコン酸化膜を堆積して層間酸化膜３を形成する。こ
こで、窒化チタン膜２はアルミニウム配線のエレクトロ
マイグレーション特性を良好にするために形成される。
【０００３】次に、層間酸化膜３上に、スルーホールを
形成すべき領域の上方に開口を呈するホトレジスト４を
形成し（図５）、このホトレジスト４をマスクとして異
方性酸化膜ドライエッチングを行うことにより、スルー
ホール５３を形成する（図６）。
形成すべき領域の上方に開口を呈するホトレジスト４を
形成し（図５）、このホトレジスト４をマスクとして異
方性酸化膜ドライエッチングを行うことにより、スルー
ホール５３を形成する（図６）。
【０００４】
【発明が解決しようとする課題】近年における半導体装
置の高集積化、高性能化に伴い、スルーホールを形成す
るためのドライエッチング方法に要求される技術的課題
もますます厳しくなってきている。例えば図７に示すよ
うな多層構造の金属配線を有する半導体装置において
は、層間酸化膜の所望の位置に、かつ、上層アルミニウ
ム配線と下層アルミニウム配線とを確実に接続するため
に一定のボトム径を有するスルーホールを形成すること
が必要とされる。さらに、スルーホール抵抗の信頼性を
向上させるためにも、層間酸化膜のみをエッチングし、
下地の窒化チタン膜やアルミニウム配線をエッチングせ
ずに残すことが必要とされる。
置の高集積化、高性能化に伴い、スルーホールを形成す
るためのドライエッチング方法に要求される技術的課題
もますます厳しくなってきている。例えば図７に示すよ
うな多層構造の金属配線を有する半導体装置において
は、層間酸化膜の所望の位置に、かつ、上層アルミニウ
ム配線と下層アルミニウム配線とを確実に接続するため
に一定のボトム径を有するスルーホールを形成すること
が必要とされる。さらに、スルーホール抵抗の信頼性を
向上させるためにも、層間酸化膜のみをエッチングし、
下地の窒化チタン膜やアルミニウム配線をエッチングせ
ずに残すことが必要とされる。
【０００５】しかし、一定のボトム径を確保するため
に、従来のドライエッチング方法を用いて異方性形状に
優れたスルーホールを形成しようとすると、必然的に層
間酸化膜／窒化チタン膜エッチング選択比が低い条件下
でドライエッチングを行うこととなり、そのため図６に
示す様に、スルーホール５３を形成する際のオーバーエ
ッチングにより、層間酸化膜３の下に形成されている窒
化チタン膜２、さらにはその下にあるアルミニウム配線
１までエッチングされてしまう。
に、従来のドライエッチング方法を用いて異方性形状に
優れたスルーホールを形成しようとすると、必然的に層
間酸化膜／窒化チタン膜エッチング選択比が低い条件下
でドライエッチングを行うこととなり、そのため図６に
示す様に、スルーホール５３を形成する際のオーバーエ
ッチングにより、層間酸化膜３の下に形成されている窒
化チタン膜２、さらにはその下にあるアルミニウム配線
１までエッチングされてしまう。
【０００６】一方、下地の窒化チタン膜がエッチングさ
れることを回避するために、最初から層間酸化膜／窒化
チタン膜エッチング選択比が高い条件下でドライエッチ
ングを行うと、図８に示すように、スルーホール５４の
異方性形状が悪化し、ボトム径が小さくなるため、金属
配線同士の接触不良を引き起こしたり、スルーホール抵
抗が極めて大きくなる等の弊害が生じ得る。
れることを回避するために、最初から層間酸化膜／窒化
チタン膜エッチング選択比が高い条件下でドライエッチ
ングを行うと、図８に示すように、スルーホール５４の
異方性形状が悪化し、ボトム径が小さくなるため、金属
配線同士の接触不良を引き起こしたり、スルーホール抵
抗が極めて大きくなる等の弊害が生じ得る。
【０００７】従って、従来のドライエッチング方法を用
いて、下地の窒化チタン膜をエッチングすることなく、
かつ、一定のボトム径を有するスルーホールを形成する
ためには、スルーホールのトップ径を大きくする必要が
あるが、図９に示すように、スルーホール同士が近接す
る場合には、所望の位置にスルーホールを形成すること
ができないという問題があった。
いて、下地の窒化チタン膜をエッチングすることなく、
かつ、一定のボトム径を有するスルーホールを形成する
ためには、スルーホールのトップ径を大きくする必要が
あるが、図９に示すように、スルーホール同士が近接す
る場合には、所望の位置にスルーホールを形成すること
ができないという問題があった。
【０００８】本発明はこのような問題を解決するために
なされたものであり、層間酸化膜の下に形成されている
窒化チタン膜をエッチングすることなく、かつ、異方性
形状に優れたスルーホールを形成するためのドライエッ
チング方法を得ることを目的とする。
なされたものであり、層間酸化膜の下に形成されている
窒化チタン膜をエッチングすることなく、かつ、異方性
形状に優れたスルーホールを形成するためのドライエッ
チング方法を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明のうち請求項１
に係るドライエッチング方法は、窒化チタン膜上にシリ
コン酸化膜が堆積されている半導体装置において、
（ａ）Ｃ4Ｆ8とＯ2との混合ガスを用いて、シリコン酸
化膜を窒化チタン膜が露出しない範囲内に残置して選択
的にエッチングする工程と、（ｂ）工程（ａ）で用いた
混合ガスよりもＣ4Ｆ8のガス比が高いＣ4Ｆ8とＯ2との
混合ガスを用いて、残置されたシリコン酸化膜をエッチ
ングする工程とを備えることを特徴とするものである。
に係るドライエッチング方法は、窒化チタン膜上にシリ
コン酸化膜が堆積されている半導体装置において、
（ａ）Ｃ4Ｆ8とＯ2との混合ガスを用いて、シリコン酸
化膜を窒化チタン膜が露出しない範囲内に残置して選択
的にエッチングする工程と、（ｂ）工程（ａ）で用いた
混合ガスよりもＣ4Ｆ8のガス比が高いＣ4Ｆ8とＯ2との
混合ガスを用いて、残置されたシリコン酸化膜をエッチ
ングする工程とを備えることを特徴とするものである。
【００１０】また、この発明のうち請求項２に係るドラ
イエッチング方法は、窒化チタン膜上にシリコン酸化膜
が堆積されている半導体装置において、（ａ）Ｃ4Ｆ8と
Ｏ2との混合ガスを用いて、所定のマイクロ波パワーを
印加することによりプラズマを発生させて、シリコン酸
化膜を窒化チタン膜が露出しない範囲内に残置して選択
的にエッチングする工程と、（ｂ）Ｃ4Ｆ8とＯ2との混
合ガスを用いて、工程（ａ）で印加したマイクロ波パワ
ーよりも高いマイクロ波パワーを印加することによりプ
ラズマを発生させて、残置されたシリコン酸化膜をエッ
チングする工程とを備えることを特徴とするものであ
る。
イエッチング方法は、窒化チタン膜上にシリコン酸化膜
が堆積されている半導体装置において、（ａ）Ｃ4Ｆ8と
Ｏ2との混合ガスを用いて、所定のマイクロ波パワーを
印加することによりプラズマを発生させて、シリコン酸
化膜を窒化チタン膜が露出しない範囲内に残置して選択
的にエッチングする工程と、（ｂ）Ｃ4Ｆ8とＯ2との混
合ガスを用いて、工程（ａ）で印加したマイクロ波パワ
ーよりも高いマイクロ波パワーを印加することによりプ
ラズマを発生させて、残置されたシリコン酸化膜をエッ
チングする工程とを備えることを特徴とするものであ
る。
【００１１】
実施の形態１．図１〜図４は、本発明の実施の形態１に
係るドライエッチング方法を順に示す断面図である。ま
ず、アルミニウム配線１上に窒化チタン膜２を形成し、
窒化チタン膜２上に例えばシリコン酸化膜を堆積して層
間酸化膜３を形成する（図１）。ここで、窒化チタン膜
２はアルミニウム配線のエレクトロマイグレーション特
性を良好にするために形成される。
係るドライエッチング方法を順に示す断面図である。ま
ず、アルミニウム配線１上に窒化チタン膜２を形成し、
窒化チタン膜２上に例えばシリコン酸化膜を堆積して層
間酸化膜３を形成する（図１）。ここで、窒化チタン膜
２はアルミニウム配線のエレクトロマイグレーション特
性を良好にするために形成される。
【００１２】次に、層間酸化膜３上に、スルーホールを
形成すべき領域の上方に開口を呈するホトレジスト４を
形成する（図２）。
形成すべき領域の上方に開口を呈するホトレジスト４を
形成する（図２）。
【００１３】次に、ＥＣＲエッチング装置を用いて、以
下に示す段階を経てドライエッチングを行うことにより
スルーホールを形成する。まず第１段階として、層間酸
化膜／窒化チタン膜エッチング選択比は低いが異方性の
強い条件下で、層間酸化膜３の約８０％をエッチングし
てスルーホール５１を形成する（図３）。
下に示す段階を経てドライエッチングを行うことにより
スルーホールを形成する。まず第１段階として、層間酸
化膜／窒化チタン膜エッチング選択比は低いが異方性の
強い条件下で、層間酸化膜３の約８０％をエッチングし
てスルーホール５１を形成する（図３）。
【００１４】ここで「８０％」としたのは、異方性形状
に優れたスルーホールを形成するためにはこの第１段階
でできるだけ厚く層間酸化膜３をエッチングしておくほ
うが良いが、窒化チタン膜２上に堆積する層間酸化膜３
の膜厚のばらつきが目標膜厚の±１０％程度であるこ
と、及びエッチング速度にばらつきがあること等を考慮
して、層間酸化膜３の下に形成されている窒化チタン膜
２がエッチングされることを回避すべく、８０％程度の
エッチングにとどめたものである。
に優れたスルーホールを形成するためにはこの第１段階
でできるだけ厚く層間酸化膜３をエッチングしておくほ
うが良いが、窒化チタン膜２上に堆積する層間酸化膜３
の膜厚のばらつきが目標膜厚の±１０％程度であるこ
と、及びエッチング速度にばらつきがあること等を考慮
して、層間酸化膜３の下に形成されている窒化チタン膜
２がエッチングされることを回避すべく、８０％程度の
エッチングにとどめたものである。
【００１５】次に第２段階として、異方性は弱い（テー
パー状になる）が、層間酸化膜／窒化チタン膜エッチン
グ選択比の強い条件下で、残り約２０％の層間酸化膜３
をエッチングしてスルーホール５２を形成する。即ち、
この第２段階において層間酸化膜３を開口の下で全てエ
ッチングして窒化チタン膜２を露出する（図４）。
パー状になる）が、層間酸化膜／窒化チタン膜エッチン
グ選択比の強い条件下で、残り約２０％の層間酸化膜３
をエッチングしてスルーホール５２を形成する。即ち、
この第２段階において層間酸化膜３を開口の下で全てエ
ッチングして窒化チタン膜２を露出する（図４）。
【００１６】具体的な条件としては、例えば以下に示す
条件を用いる。まず第１段階では、１：１の比のＣ4Ｆ8
／Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、ＲＦ基板バ
イアスパワー７００Ｗ、マイクロ波パワー１５００Ｗを
印加し、エレクトロン共鳴によるプラズマを発生させ
る。この条件によると、異方性の強いエッチングを行う
ことができる。
条件を用いる。まず第１段階では、１：１の比のＣ4Ｆ8
／Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、ＲＦ基板バ
イアスパワー７００Ｗ、マイクロ波パワー１５００Ｗを
印加し、エレクトロン共鳴によるプラズマを発生させ
る。この条件によると、異方性の強いエッチングを行う
ことができる。
【００１７】次に第２段階では、４：３の比のＣ4Ｆ8／
Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、ＲＦ基板バイ
アスパワー７００Ｗ、マイクロ波パワー１５００Ｗを印
加し、プラズマを発生させる。このようにＣ4Ｆ8のガス
比がＯ2に対して４：３以上であれば窒化チタン膜２上
にＣ*Ｆ*系のデポジションが付着し、窒化チタン膜２の
エッチングレートを低く抑えることできる。従って、第
２段階のエッチング量を精度よく制御できるので、窒化
チタン膜２をエッチングすることなくスルーホール５２
を形成することができる。
Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、ＲＦ基板バイ
アスパワー７００Ｗ、マイクロ波パワー１５００Ｗを印
加し、プラズマを発生させる。このようにＣ4Ｆ8のガス
比がＯ2に対して４：３以上であれば窒化チタン膜２上
にＣ*Ｆ*系のデポジションが付着し、窒化チタン膜２の
エッチングレートを低く抑えることできる。従って、第
２段階のエッチング量を精度よく制御できるので、窒化
チタン膜２をエッチングすることなくスルーホール５２
を形成することができる。
【００１８】以上のように、本実施の形態１に係るドラ
イエッチング方法においては、第１段階で約８０％の層
間酸化膜３をエッチングして異方性形状に優れたスルー
ホール５１を形成し、次に第２段階で窒化チタン膜２を
エッチングすることなく残り約２０％の層間酸化膜３を
エッチングしてスルーホール５２を形成する。このとき
第２段階で形成されるコンタクトホールはテーパー状と
なるが、第２段階でエッチングする膜厚は層間酸化膜３
全体の約２０％にすぎないため、スルーホール全体とし
てみれば異方性形状に優れたスルーホールが形成される
こととなる。
イエッチング方法においては、第１段階で約８０％の層
間酸化膜３をエッチングして異方性形状に優れたスルー
ホール５１を形成し、次に第２段階で窒化チタン膜２を
エッチングすることなく残り約２０％の層間酸化膜３を
エッチングしてスルーホール５２を形成する。このとき
第２段階で形成されるコンタクトホールはテーパー状と
なるが、第２段階でエッチングする膜厚は層間酸化膜３
全体の約２０％にすぎないため、スルーホール全体とし
てみれば異方性形状に優れたスルーホールが形成される
こととなる。
【００１９】実施の形態２．他の具体的な条件として、
以下に示す条件を用いることもできる。まず第１段階で
は、１：１の比のＣ4Ｆ8／Ｏ2混合ガスを用い、圧力１
ｍＴｏｒｒ、ＲＦ基板バイアスパワー７００Ｗ、マイク
ロ波パワー１５００Ｗを印加し、エレクトロン共鳴によ
るプラズマを発生させる。この条件は実施の形態１で用
いた条件と同様である。
以下に示す条件を用いることもできる。まず第１段階で
は、１：１の比のＣ4Ｆ8／Ｏ2混合ガスを用い、圧力１
ｍＴｏｒｒ、ＲＦ基板バイアスパワー７００Ｗ、マイク
ロ波パワー１５００Ｗを印加し、エレクトロン共鳴によ
るプラズマを発生させる。この条件は実施の形態１で用
いた条件と同様である。
【００２０】次に第２段階では、１：１の比のＣ4Ｆ8／
Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、ＲＦ基板バイ
アスパワー７００Ｗ、マイクロ波パワー１７００Ｗを印
加し、プラズマを発生させる。このようにマイクロ波パ
ワーが１７００Ｗ以上であればプラズマ中におけるＣ4
Ｆ8ガスの解離が促進され、窒化チタン膜２上にＣ*Ｆ*
系のデポジションが付着するため、窒化チタン膜２のエ
ッチングレートを低く抑えることができる。従って、第
２段階のエッチング量を精度よく制御できるので、窒化
チタン膜２をエッチングすることなくスルーホール５２
を形成することができる。
Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、ＲＦ基板バイ
アスパワー７００Ｗ、マイクロ波パワー１７００Ｗを印
加し、プラズマを発生させる。このようにマイクロ波パ
ワーが１７００Ｗ以上であればプラズマ中におけるＣ4
Ｆ8ガスの解離が促進され、窒化チタン膜２上にＣ*Ｆ*
系のデポジションが付着するため、窒化チタン膜２のエ
ッチングレートを低く抑えることができる。従って、第
２段階のエッチング量を精度よく制御できるので、窒化
チタン膜２をエッチングすることなくスルーホール５２
を形成することができる。
【００２１】以上のように、本実施の形態２に係るドラ
イエッチング方法においても、実施の形態１と同様の効
果を得ることができる。
イエッチング方法においても、実施の形態１と同様の効
果を得ることができる。
【００２２】実施の形態３．他の具体的な条件として、
以下に示す条件を用いることもできる。まず第１段階で
は、１：１の比のＣ4Ｆ8／Ｏ2混合ガスを用い、圧力１
ｍＴｏｒｒ、ＲＦ基板バイアスパワー７００Ｗ、マイク
ロ波パワー１５００Ｗを印加し、エレクトロン共鳴によ
るプラズマを発生させる。この条件は実施の形態１で用
いた条件と同様である。
以下に示す条件を用いることもできる。まず第１段階で
は、１：１の比のＣ4Ｆ8／Ｏ2混合ガスを用い、圧力１
ｍＴｏｒｒ、ＲＦ基板バイアスパワー７００Ｗ、マイク
ロ波パワー１５００Ｗを印加し、エレクトロン共鳴によ
るプラズマを発生させる。この条件は実施の形態１で用
いた条件と同様である。
【００２３】次に第２段階では、１：１の比のＣ4Ｆ8／
Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、ＲＦ基板バイ
アスパワー６００Ｗ、マイクロ波パワー１５００Ｗを印
加し、プラズマを発生させる。このようにＲＦ基板バイ
アスパワーを下げることにより窒化チタン膜２のエッチ
ングレートも低下し、特に本実施の形態に示すようにＲ
Ｆ基板バイアスパワーが６００Ｗ以下であれば第２段階
のエッチング量を精度よく制御できるため、窒化チタン
膜２をエッチングすることなくスルーホール５２を形成
することができる。
Ｏ2混合ガスを用い、圧力１ｍＴｏｒｒ、ＲＦ基板バイ
アスパワー６００Ｗ、マイクロ波パワー１５００Ｗを印
加し、プラズマを発生させる。このようにＲＦ基板バイ
アスパワーを下げることにより窒化チタン膜２のエッチ
ングレートも低下し、特に本実施の形態に示すようにＲ
Ｆ基板バイアスパワーが６００Ｗ以下であれば第２段階
のエッチング量を精度よく制御できるため、窒化チタン
膜２をエッチングすることなくスルーホール５２を形成
することができる。
【００２４】以上のように、本実施の形態３に係るドラ
イエッチング方法においては、第１段階で層間酸化膜３
の約８０％をエッチングして異方性形状に優れたスルー
ホール５１を形成し、次に第２段階で窒化チタン膜２を
エッチングすることなく残り約２０％の層間酸化膜３を
エッチングしてスルーホール５２を形成する。しかも第
２段階で形成されるコンタクトホールも異方性形状であ
るため、上記実施の形態１及び２に示す方法よりも異方
性形状に優れたスルーホールを形成することができる。
イエッチング方法においては、第１段階で層間酸化膜３
の約８０％をエッチングして異方性形状に優れたスルー
ホール５１を形成し、次に第２段階で窒化チタン膜２を
エッチングすることなく残り約２０％の層間酸化膜３を
エッチングしてスルーホール５２を形成する。しかも第
２段階で形成されるコンタクトホールも異方性形状であ
るため、上記実施の形態１及び２に示す方法よりも異方
性形状に優れたスルーホールを形成することができる。
【００２５】
【発明の効果】この発明のうち請求項１に係るドライエ
ッチング方法によれば、工程（ａ）では異方性の強い条
件下でシリコン酸化膜をエッチングするため、異方性形
状に優れたスルーホールを形成することができる。ま
た、工程（ｂ）では、Ｃ4Ｆ8のガス比が高いため窒化チ
タン膜上にＣ*Ｆ*系のデポジションが付着し、窒化チタ
ン膜のエッチングレートが低くなる。そのため、工程
（ｂ）におけるシリコン酸化膜のエッチング量を精度よ
く制御でき、窒化チタン膜をエッチングすることなくス
ルーホールを形成することができる。
ッチング方法によれば、工程（ａ）では異方性の強い条
件下でシリコン酸化膜をエッチングするため、異方性形
状に優れたスルーホールを形成することができる。ま
た、工程（ｂ）では、Ｃ4Ｆ8のガス比が高いため窒化チ
タン膜上にＣ*Ｆ*系のデポジションが付着し、窒化チタ
ン膜のエッチングレートが低くなる。そのため、工程
（ｂ）におけるシリコン酸化膜のエッチング量を精度よ
く制御でき、窒化チタン膜をエッチングすることなくス
ルーホールを形成することができる。
【００２６】従って、工程（ａ）において窒化チタン膜
が露出しない範囲内でできるだけ厚くシリコン酸化膜を
エッチングすることにより、窒化チタン膜をエッチング
することなく、異方性形状に優れたスルーホールを形成
することができる。
が露出しない範囲内でできるだけ厚くシリコン酸化膜を
エッチングすることにより、窒化チタン膜をエッチング
することなく、異方性形状に優れたスルーホールを形成
することができる。
【００２７】また、この発明のうち請求項２に係るドラ
イエッチング方法によれば、工程（ａ）では異方性の強
い条件下でシリコン酸化膜をエッチングするため、異方
性形状に優れたスルーホールを形成することができる。
また、工程（ｂ）では、マイクロ波パワーの上昇に伴い
プラズマ中でのＣ4Ｆ8ガスの解離が促進され、窒化チタ
ン膜上にＣ*Ｆ*系のデポジションが付着する。そのた
め、窒化チタン膜のエッチングレートが低くなるので、
工程（ｂ）におけるシリコン酸化膜のエッチング量を精
度よく制御でき、窒化チタン膜をエッチングすることな
くスルーホールを形成することができる。
イエッチング方法によれば、工程（ａ）では異方性の強
い条件下でシリコン酸化膜をエッチングするため、異方
性形状に優れたスルーホールを形成することができる。
また、工程（ｂ）では、マイクロ波パワーの上昇に伴い
プラズマ中でのＣ4Ｆ8ガスの解離が促進され、窒化チタ
ン膜上にＣ*Ｆ*系のデポジションが付着する。そのた
め、窒化チタン膜のエッチングレートが低くなるので、
工程（ｂ）におけるシリコン酸化膜のエッチング量を精
度よく制御でき、窒化チタン膜をエッチングすることな
くスルーホールを形成することができる。
【００２８】従って、工程（ａ）において窒化チタン膜
が露出しない範囲内でできるだけ厚くシリコン酸化膜を
エッチングすることにより、窒化チタン膜をエッチング
することなく、異方性形状に優れたスルーホールを形成
することができる。
が露出しない範囲内でできるだけ厚くシリコン酸化膜を
エッチングすることにより、窒化チタン膜をエッチング
することなく、異方性形状に優れたスルーホールを形成
することができる。
【図１】 本発明の実施の形態１に係るドライエッチン
グ方法を示す断面図である。
グ方法を示す断面図である。
【図２】 本発明の実施の形態１に係るドライエッチン
グ方法を示す断面図である。
グ方法を示す断面図である。
【図３】 本発明の実施の形態１に係るドライエッチン
グ方法を示す断面図である。
グ方法を示す断面図である。
【図４】 本発明の実施の形態１に係るドライエッチン
グ方法を示す断面図である。
グ方法を示す断面図である。
【図５】 従来のドライエッチング方法を示す断面図で
ある。
ある。
【図６】 従来のドライエッチング方法を示す断面図で
ある。
ある。
【図７】 多層構造を有する金属配線の例を示す断面図
である。
である。
【図８】 従来のドライエッチング方法を示す断面図で
ある。
ある。
【図９】 従来のドライエッチング方法を示す断面図で
ある。
ある。
１ アルミニウム配線、２ 窒化チタン膜、３ 層間酸
化膜、５１，５２ スルーホール。
化膜、５１，５２ スルーホール。
Claims (2)
- 【請求項１】 窒化チタン膜上にシリコン酸化膜が堆積
されている半導体装置において、 （ａ）Ｃ4Ｆ8とＯ2との混合ガスを用いて、前記シリコ
ン酸化膜を前記窒化チタン膜が露出しない範囲内に残置
して選択的にエッチングする工程と、 （ｂ）前記工程（ａ）で用いた前記混合ガスよりもＣ4
Ｆ8のガス比が高いＣ4Ｆ8とＯ2との混合ガスを用いて、
残置された前記シリコン酸化膜をエッチングする工程と
を備えるドライエッチング方法。 - 【請求項２】 窒化チタン膜上にシリコン酸化膜が堆積
されている半導体装置において、 （ａ）Ｃ4Ｆ8とＯ2との混合ガスを用いて、所定のマイ
クロ波パワーを印加することによりプラズマを発生させ
て、前記シリコン酸化膜を前記窒化チタン膜が露出しな
い範囲内に残置して選択的にエッチングする工程と、 （ｂ）Ｃ4Ｆ8とＯ2との混合ガスを用いて、前記工程
（ａ）で印加したマイクロ波パワーよりも高いマイクロ
波パワーを印加することによりプラズマを発生させて、
残置された前記シリコン酸化膜をエッチングする工程と
を備えるドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9008438A JPH10209124A (ja) | 1997-01-21 | 1997-01-21 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9008438A JPH10209124A (ja) | 1997-01-21 | 1997-01-21 | ドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209124A true JPH10209124A (ja) | 1998-08-07 |
Family
ID=11693142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9008438A Pending JPH10209124A (ja) | 1997-01-21 | 1997-01-21 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209124A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1041613A1 (en) * | 1997-12-27 | 2000-10-04 | Tokyo Electron Limited | Etching process |
| US6506674B2 (en) | 2000-09-29 | 2003-01-14 | Hitachi, Ltd. | Method of manufacturing a semiconductor integrated circuit device |
| JP2007116031A (ja) * | 2005-10-24 | 2007-05-10 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体 |
| JP2009267432A (ja) * | 2009-06-29 | 2009-11-12 | Elpida Memory Inc | 半導体集積回路装置の製造方法 |
| US8119537B2 (en) * | 2004-09-02 | 2012-02-21 | Micron Technology, Inc. | Selective etching of oxides to metal nitrides and metal oxides |
-
1997
- 1997-01-21 JP JP9008438A patent/JPH10209124A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1041613A1 (en) * | 1997-12-27 | 2000-10-04 | Tokyo Electron Limited | Etching process |
| EP1041613A4 (en) * | 1997-12-27 | 2006-02-15 | Tokyo Electron Ltd | etching |
| US6506674B2 (en) | 2000-09-29 | 2003-01-14 | Hitachi, Ltd. | Method of manufacturing a semiconductor integrated circuit device |
| US8119537B2 (en) * | 2004-09-02 | 2012-02-21 | Micron Technology, Inc. | Selective etching of oxides to metal nitrides and metal oxides |
| JP2007116031A (ja) * | 2005-10-24 | 2007-05-10 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体 |
| JP2009267432A (ja) * | 2009-06-29 | 2009-11-12 | Elpida Memory Inc | 半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
| US4470874A (en) | Planarization of multi-level interconnected metallization system | |
| US4545852A (en) | Planarization of dielectric films on integrated circuits | |
| US6001538A (en) | Damage free passivation layer etching process | |
| US5296092A (en) | Planarization method for a semiconductor substrate | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| JPH0685074A (ja) | 多層相互接続導体パターン製造方法 | |
| CA1120611A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| JPH10209124A (ja) | ドライエッチング方法 | |
| US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
| JPS63224240A (ja) | 半導体集積回路装置 | |
| JP2000077396A (ja) | 半導体装置及びその製造方法 | |
| US7300882B2 (en) | Etching method and semiconductor device fabricating method | |
| JP2001044280A (ja) | 多層配線構造及びその製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP2699644B2 (ja) | 半導体装置の製造方法 | |
| JP2921258B2 (ja) | 絶縁膜のエッチング方法 | |
| JPH11176935A (ja) | 半導体装置の製造方法 | |
| JPS63156340A (ja) | 半導体装置の製造方法 | |
| KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH07201826A (ja) | ドライエッチング方法 |