JPH1020321A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1020321A JPH1020321A JP17909596A JP17909596A JPH1020321A JP H1020321 A JPH1020321 A JP H1020321A JP 17909596 A JP17909596 A JP 17909596A JP 17909596 A JP17909596 A JP 17909596A JP H1020321 A JPH1020321 A JP H1020321A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- liquid crystal
- display device
- crystal display
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 コンタクトホール部近傍に生じていた凹部を
なくし、ラビング不良や表示不良の発生を抑えた液晶表
示装置を提供する。 【解決手段】 層間絶縁膜を介してスイッチング素子と
画素電極とを接続する構造を有する液晶表示装置であっ
て、層間絶縁膜に形成されるコンタクトホール部におい
ては、前記画素電極はその他の部分より厚く形成するこ
とによってコンタクトホールの凹部を緩和し、ラビング
不良や表示不良の発生を抑える。
なくし、ラビング不良や表示不良の発生を抑えた液晶表
示装置を提供する。 【解決手段】 層間絶縁膜を介してスイッチング素子と
画素電極とを接続する構造を有する液晶表示装置であっ
て、層間絶縁膜に形成されるコンタクトホール部におい
ては、前記画素電極はその他の部分より厚く形成するこ
とによってコンタクトホールの凹部を緩和し、ラビング
不良や表示不良の発生を抑える。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置及び
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】液晶表示装置は、電極の形成された２枚
の基板によって液晶分子を挾持し、両基板の電極間に電
気信号を印加することによって、バックライトより入射
する光の透過率を変化させて情報を表示するものであ
る。この液晶表示装置は、ブラウン管方式と比較して、
薄型、軽量、低消費電力であることを特徴としており、
卓上パーソナル情報端末機器やアミューズメント機器等
に搭載されている。
の基板によって液晶分子を挾持し、両基板の電極間に電
気信号を印加することによって、バックライトより入射
する光の透過率を変化させて情報を表示するものであ
る。この液晶表示装置は、ブラウン管方式と比較して、
薄型、軽量、低消費電力であることを特徴としており、
卓上パーソナル情報端末機器やアミューズメント機器等
に搭載されている。
【０００３】この液晶表示装置は、高精細化、高画質化
の要望が高いため、現在では薄膜トランジスタ（以下Ｔ
ＦＴという）等の能動素子を備えたアクティブマトリク
ス型液晶表示装置が主流となっている。このアクティブ
マトリクス型液晶表示装置において、現在画素の開口率
を大きくするための開発が盛んに行われている。画素の
開口率を大きくすることは、バックライトより入射する
光の透過率が向上するために、 バックライト光の明るさを抑え、更なる低消費電力化
が図れること、 同じバックライトを用いた場合にはより明るい表示が
得られること、 等の利点を得ることができる。
の要望が高いため、現在では薄膜トランジスタ（以下Ｔ
ＦＴという）等の能動素子を備えたアクティブマトリク
ス型液晶表示装置が主流となっている。このアクティブ
マトリクス型液晶表示装置において、現在画素の開口率
を大きくするための開発が盛んに行われている。画素の
開口率を大きくすることは、バックライトより入射する
光の透過率が向上するために、 バックライト光の明るさを抑え、更なる低消費電力化
が図れること、 同じバックライトを用いた場合にはより明るい表示が
得られること、 等の利点を得ることができる。
【０００４】画素の開口率を大きくするために、画素電
極を開口部一杯まで広げた構造を有するアクティブマト
リクス型液晶表示装置について図７乃至図１０を用いて
説明する。
極を開口部一杯まで広げた構造を有するアクティブマト
リクス型液晶表示装置について図７乃至図１０を用いて
説明する。
【０００５】図７は従来のアクティブマトリクス型液晶
表示装置のアクティブマトリクス基板における１画素分
の平面図であり、図８は図７におけるＣ−Ｃ断面図であ
る。
表示装置のアクティブマトリクス基板における１画素分
の平面図であり、図８は図７におけるＣ−Ｃ断面図であ
る。
【０００６】図７、図８において、１０１は透光性基
板、１０２はゲート信号線、１０３はソース信号線、１
０４は容量配線、１０５は画素電極である。この従来の
アクティブマトリクス型液晶表示装置のアクティブマト
リクス基板の製造方法について、図７、図８を用いて以
下に説明する。
板、１０２はゲート信号線、１０３はソース信号線、１
０４は容量配線、１０５は画素電極である。この従来の
アクティブマトリクス型液晶表示装置のアクティブマト
リクス基板の製造方法について、図７、図８を用いて以
下に説明する。
【０００７】まず、透光性基板１０１上にゲート信号線
１０２及び容量配線１０４を形成し、少なくともこれら
を覆うようにゲート絶縁膜１０６を形成する。その後、
ＴＦＴを形成する箇所に半導体層１０７、チャネル保護
層１０８、ソース電極１０９、ドレイン電極１１０を形
成し、該ソース電極１０９と接続されるソース信号線１
０３、及びドレイン電極１１０と接続される接続電極１
１５を形成した後、基板全面にわたって層間絶縁膜１１
６を形成する。さらに、該層間絶縁膜１１６の上に形成
される画素電極１０５と前記接続電極１１５とのコンタ
クトを取るために、前記層間絶縁膜１１６にコンタクト
ホール１１７を設け、画素電極１０５を形成していた。
さらに基板全面に配向膜（図示せず）を形成し、ラビン
グ処理によってアクティブマトリクス基板に接する液晶
分子の初期配向方向を規定させていた。
１０２及び容量配線１０４を形成し、少なくともこれら
を覆うようにゲート絶縁膜１０６を形成する。その後、
ＴＦＴを形成する箇所に半導体層１０７、チャネル保護
層１０８、ソース電極１０９、ドレイン電極１１０を形
成し、該ソース電極１０９と接続されるソース信号線１
０３、及びドレイン電極１１０と接続される接続電極１
１５を形成した後、基板全面にわたって層間絶縁膜１１
６を形成する。さらに、該層間絶縁膜１１６の上に形成
される画素電極１０５と前記接続電極１１５とのコンタ
クトを取るために、前記層間絶縁膜１１６にコンタクト
ホール１１７を設け、画素電極１０５を形成していた。
さらに基板全面に配向膜（図示せず）を形成し、ラビン
グ処理によってアクティブマトリクス基板に接する液晶
分子の初期配向方向を規定させていた。
【０００８】なお、前記接続電極１１５の一部、及び前
記ソース信号線１０３は、透明導電配線１１１と金属配
線１１２とを積層させて形成されている。
記ソース信号線１０３は、透明導電配線１１１と金属配
線１１２とを積層させて形成されている。
【０００９】また、画素電極１０５は、従来次のような
手順で形成していた。まず、層間絶縁膜１１６及びコン
タクトホール１１７を形成した後、ＩＴＯ等の透明導電
膜をスパッタ法等によって成膜し、さらにその上にポジ
型のレジストをスピン塗布法等によって塗布する。次
に、ステッパー等の露光装置によって、ゲート信号線１
０２及びソース信号線１０３に対してアライメントしな
がら露光マスクをセットし、上部より露光する。続いて
該露光パターンに従って前記透明導電膜をエッチング
し、画素電極１０５としていた。
手順で形成していた。まず、層間絶縁膜１１６及びコン
タクトホール１１７を形成した後、ＩＴＯ等の透明導電
膜をスパッタ法等によって成膜し、さらにその上にポジ
型のレジストをスピン塗布法等によって塗布する。次
に、ステッパー等の露光装置によって、ゲート信号線１
０２及びソース信号線１０３に対してアライメントしな
がら露光マスクをセットし、上部より露光する。続いて
該露光パターンに従って前記透明導電膜をエッチング
し、画素電極１０５としていた。
【００１０】
【発明が解決しようとする課題】ところで、上記従来の
液晶表示装置においては、図８に示されるように、前記
画素電極１０５をスパッタ法で形成した場合、該画素電
極１０５は前記コンタクトホール１１７に沿って形成さ
れてしまう。また、この画素電極の上に形成される配向
膜（図示せず）は通常数１００オングストローム程度に
薄く形成するので、該配向膜も前記コンタクトホール１
１７に沿って形成されてしまう。したがって、液晶分子
と接するアクティブマトリクス基板の最上面では、前記
コンタクトホール１１７部において大きな凹部が生じる
こととなる。
液晶表示装置においては、図８に示されるように、前記
画素電極１０５をスパッタ法で形成した場合、該画素電
極１０５は前記コンタクトホール１１７に沿って形成さ
れてしまう。また、この画素電極の上に形成される配向
膜（図示せず）は通常数１００オングストローム程度に
薄く形成するので、該配向膜も前記コンタクトホール１
１７に沿って形成されてしまう。したがって、液晶分子
と接するアクティブマトリクス基板の最上面では、前記
コンタクトホール１１７部において大きな凹部が生じる
こととなる。
【００１１】このようにアクティブマトリクス基板の最
上面において大きな凹部が生じた場合、ラビング処理を
行ったときに該凹部ではラビング不良が発生してしま
い、配向不良によるコントラストの低下が生じることが
あった。また、対向基板を貼り合わせて基板間に液晶を
注入したときに、コンタクトホール部とその他の部分と
でセルギャップが異なるため色ずれが生じてしまうこと
があった。このように、前記凹部は表示に悪影響を与え
ることとなってしまうので、従来ではこれを防ぐため
に、該コンタクトホール１１７の大きさを前記容量配線
１０４の線幅より小さくし、該容量配線１０４上に形成
していた。
上面において大きな凹部が生じた場合、ラビング処理を
行ったときに該凹部ではラビング不良が発生してしま
い、配向不良によるコントラストの低下が生じることが
あった。また、対向基板を貼り合わせて基板間に液晶を
注入したときに、コンタクトホール部とその他の部分と
でセルギャップが異なるため色ずれが生じてしまうこと
があった。このように、前記凹部は表示に悪影響を与え
ることとなってしまうので、従来ではこれを防ぐため
に、該コンタクトホール１１７の大きさを前記容量配線
１０４の線幅より小さくし、該容量配線１０４上に形成
していた。
【００１２】しかしながら、前記コンタクトホール１１
７が前記容量配線１０４上から僅かでも外れてしまう
と、図９に示されるように画素電極１０５の凹部の肩の
部分が容量配線１０４から外れてしまい、上述したよう
な悪影響を与えてしまうため、前記コンタクトホール１
１７と前記容量配線１０４とはかなり精密な位置合わせ
が必要となってしまうという問題点があった。
７が前記容量配線１０４上から僅かでも外れてしまう
と、図９に示されるように画素電極１０５の凹部の肩の
部分が容量配線１０４から外れてしまい、上述したよう
な悪影響を与えてしまうため、前記コンタクトホール１
１７と前記容量配線１０４とはかなり精密な位置合わせ
が必要となってしまうという問題点があった。
【００１３】また、通常コンタクトホール１１７はテー
パ形状に形成するが、このテーパ角度をうまく制御しな
ければ、図１０に示されるように画素電極１０５の凹部
の肩の部分が容量配線１０４から外れてしまい、この部
分における配向不良がコントラストの低下等の悪影響を
与えてしまうという問題点があった。なお、図９及び図
１０は図７のＤ−Ｄ断面図である。
パ形状に形成するが、このテーパ角度をうまく制御しな
ければ、図１０に示されるように画素電極１０５の凹部
の肩の部分が容量配線１０４から外れてしまい、この部
分における配向不良がコントラストの低下等の悪影響を
与えてしまうという問題点があった。なお、図９及び図
１０は図７のＤ−Ｄ断面図である。
【００１４】本発明は、上記問題点を解決するためにな
されたものであり、層間絶縁膜に設けられたコンタクト
ホール近傍においても配向不良や色ずれを生じない液晶
表示装置を提供するものである。
されたものであり、層間絶縁膜に設けられたコンタクト
ホール近傍においても配向不良や色ずれを生じない液晶
表示装置を提供するものである。
【００１５】
【課題を解決するための手段】本発明の請求項１記載の
液晶表示装置は、マトリクス状に形成されたスイッチン
グ素子と、該スイッチング素子を制御するゲート信号線
と、該スイッチング素子にデータ信号を供給し、前記ゲ
ート信号線に直交するように形成されたソース信号線
と、前記スイッチング素子、ゲート信号線及びソース信
号線の上に形成された層間絶縁膜と、該層間絶縁膜の上
に形成され、該層間絶縁膜を貫くコンタクトホールを介
して前記スイッチング素子に接続される画素電極と、を
備えたアクティブマトリクス基板を有する液晶表示装置
において、前記コンタクトホールの凹部が表示に悪影響
を与えなくするために、前記画素電極が前記コンタクト
ホール部において厚く形成されていることを特徴とする
ものである。
液晶表示装置は、マトリクス状に形成されたスイッチン
グ素子と、該スイッチング素子を制御するゲート信号線
と、該スイッチング素子にデータ信号を供給し、前記ゲ
ート信号線に直交するように形成されたソース信号線
と、前記スイッチング素子、ゲート信号線及びソース信
号線の上に形成された層間絶縁膜と、該層間絶縁膜の上
に形成され、該層間絶縁膜を貫くコンタクトホールを介
して前記スイッチング素子に接続される画素電極と、を
備えたアクティブマトリクス基板を有する液晶表示装置
において、前記コンタクトホールの凹部が表示に悪影響
を与えなくするために、前記画素電極が前記コンタクト
ホール部において厚く形成されていることを特徴とする
ものである。
【００１６】本発明の請求項２記載の液晶表示装置は、
請求項１記載の液晶表示装置において、前記コンタクト
ホールが、前記層間絶縁膜より下層に設けられた容量配
線から外れた位置に形成されていることを特徴とするも
のである。
請求項１記載の液晶表示装置において、前記コンタクト
ホールが、前記層間絶縁膜より下層に設けられた容量配
線から外れた位置に形成されていることを特徴とするも
のである。
【００１７】本発明の請求項３記載の液晶表示装置は、
請求項１または２記載の液晶表示装置において、前記画
素電極は、塗布型ＩＴＯを用いて形成されていることを
特徴とするものである。
請求項１または２記載の液晶表示装置において、前記画
素電極は、塗布型ＩＴＯを用いて形成されていることを
特徴とするものである。
【００１８】以下、上記構成による作用について説明す
る。
る。
【００１９】本発明の液晶表示装置によれば、コンタク
トホールによる凹部をなくすことができるので、配向不
良や色ずれ等の表示品位の低下を防ぐことができる。
トホールによる凹部をなくすことができるので、配向不
良や色ずれ等の表示品位の低下を防ぐことができる。
【００２０】また、コンタクトホールによる凹部をなく
すことができたので、該コンタクトホールの形成箇所を
制限する必要がなくなり、層間絶縁膜より下層に設けら
れた容量配線から外れた箇所、例えばドレイン電極の近
傍に形成することが可能となる。
すことができたので、該コンタクトホールの形成箇所を
制限する必要がなくなり、層間絶縁膜より下層に設けら
れた容量配線から外れた箇所、例えばドレイン電極の近
傍に形成することが可能となる。
【００２１】また、上記画素電極は、塗布型ＩＴＯを用
いることによって容易に形成することが可能となる。
いることによって容易に形成することが可能となる。
【００２２】
（実施の形態１）本発明の第１の実施形態について図
１、図２を用いて説明する。
１、図２を用いて説明する。
【００２３】図１は本実施形態の液晶表示装置における
アクティブマトリクス基板の平面図を示す図であり、図
２は図１におけるＡ−Ａ断面図である。図１において、
１は透光性基板、２はゲート信号線、３はソース信号
線、４は容量配線、５は画素電極である。図２におい
て、６はゲート絶縁膜、７は半導体層、８はチャネル保
護層、９はソース電極、１０はドレイン電極、１１は金
属配線、１２は透明導電配線、１３は接続電極、１４は
層間絶縁膜、１５はコンタクトホールである。
アクティブマトリクス基板の平面図を示す図であり、図
２は図１におけるＡ−Ａ断面図である。図１において、
１は透光性基板、２はゲート信号線、３はソース信号
線、４は容量配線、５は画素電極である。図２におい
て、６はゲート絶縁膜、７は半導体層、８はチャネル保
護層、９はソース電極、１０はドレイン電極、１１は金
属配線、１２は透明導電配線、１３は接続電極、１４は
層間絶縁膜、１５はコンタクトホールである。
【００２４】前記半導体層７は通常ａ−Ｓｉを用いて形
成される。また、前記ソース電極９及びドレイン電極１
０は通常ｎ+型ａ−Ｓｉを用いて形成される。また、ソ
ース信号線３及び接続電極１３は、各々金属配線１１及
び透明導電配線１２を積層して形成されている。また、
前記層間絶縁膜１４は、ＳｉＯ2 やＳｉＮX 等の無機絶
縁膜や、アクリル系樹脂やポリイミド系樹脂等の有機絶
縁膜を用いることができる。なお、層間絶縁膜１４に有
機絶縁膜を用いた場合わずかに着色されていることがあ
るが、これは層間絶縁膜１４のパターニング後、全面露
光処理を行うことによって透明化することができる。な
お、このような透明化の処理は化学的にも行うことが可
能である。
成される。また、前記ソース電極９及びドレイン電極１
０は通常ｎ+型ａ−Ｓｉを用いて形成される。また、ソ
ース信号線３及び接続電極１３は、各々金属配線１１及
び透明導電配線１２を積層して形成されている。また、
前記層間絶縁膜１４は、ＳｉＯ2 やＳｉＮX 等の無機絶
縁膜や、アクリル系樹脂やポリイミド系樹脂等の有機絶
縁膜を用いることができる。なお、層間絶縁膜１４に有
機絶縁膜を用いた場合わずかに着色されていることがあ
るが、これは層間絶縁膜１４のパターニング後、全面露
光処理を行うことによって透明化することができる。な
お、このような透明化の処理は化学的にも行うことが可
能である。
【００２５】なお、本実施形態において、前記画素電極
５は塗布型のＩＴＯを用いた。従って、図２に示される
ように、コンタクトホール１５部において凹部を生じる
ことなく、画素電極５が平坦に形成されている。
５は塗布型のＩＴＯを用いた。従って、図２に示される
ように、コンタクトホール１５部において凹部を生じる
ことなく、画素電極５が平坦に形成されている。
【００２６】次に、本実施形態における液晶表示装置の
アクティブマトリクス基板の製造方法について説明す
る。
アクティブマトリクス基板の製造方法について説明す
る。
【００２７】まず、透光性基板１上にゲート信号線２及
び容量配線４を形成し、少なくともこれらを覆うように
ゲート絶縁膜６を形成する。その後、ＴＦＴを形成する
箇所に半導体層７、チャネル保護層８、ソース電極９、
ドレイン電極１０を形成し、該ソース電極９と接続され
るソース信号線３、及びドレイン電極１０と接続される
接続電極１３を形成した後、基板全面にわたって層間絶
縁膜１４を形成する。さらに、該層間絶縁膜１４の上に
形成される画素電極５と前記接続電極１３とのコンタク
トを取るために、前記層間絶縁膜１４にコンタクトホー
ル１５を設ける。ここまでの工程は従来と同じである。
び容量配線４を形成し、少なくともこれらを覆うように
ゲート絶縁膜６を形成する。その後、ＴＦＴを形成する
箇所に半導体層７、チャネル保護層８、ソース電極９、
ドレイン電極１０を形成し、該ソース電極９と接続され
るソース信号線３、及びドレイン電極１０と接続される
接続電極１３を形成した後、基板全面にわたって層間絶
縁膜１４を形成する。さらに、該層間絶縁膜１４の上に
形成される画素電極５と前記接続電極１３とのコンタク
トを取るために、前記層間絶縁膜１４にコンタクトホー
ル１５を設ける。ここまでの工程は従来と同じである。
【００２８】次に、画素電極５となる透明導電膜として
塗布型ＩＴＯ（本実施形態では旭電化工業株式会社製、
品番：ＩＴＯ−１０３Ｌ）をスピン塗布法によって基板
全面に平坦に塗布し、１２０℃〜１３０℃で２０〜３０
分乾燥し、３５０℃で３０分〜１時間焼成する。
塗布型ＩＴＯ（本実施形態では旭電化工業株式会社製、
品番：ＩＴＯ−１０３Ｌ）をスピン塗布法によって基板
全面に平坦に塗布し、１２０℃〜１３０℃で２０〜３０
分乾燥し、３５０℃で３０分〜１時間焼成する。
【００２９】次に、フォトリソグラフィ法によって前記
透明導電膜を所望の形状にパターニングして平坦な画素
電極５を形成し、この上に図示しない配向膜を形成する
ことによって、アクティブマトリクス基板が完成する。
透明導電膜を所望の形状にパターニングして平坦な画素
電極５を形成し、この上に図示しない配向膜を形成する
ことによって、アクティブマトリクス基板が完成する。
【００３０】このようにして製造されたアクティブマト
リクス基板を有する本実施形態の液晶表示装置において
は、ラビング不良や液晶の配向不良等のない、良好な表
示を得ることができる。また、画素電極の凹部がなくな
ったので、コンタクトホール１５を形成する際に、従来
のような厳密な位置合わせが不要となる。
リクス基板を有する本実施形態の液晶表示装置において
は、ラビング不良や液晶の配向不良等のない、良好な表
示を得ることができる。また、画素電極の凹部がなくな
ったので、コンタクトホール１５を形成する際に、従来
のような厳密な位置合わせが不要となる。
【００３１】（実施の形態２）本発明の第２の実施形態
について、図３、図４を用いて説明する。
について、図３、図４を用いて説明する。
【００３２】図３は本実施形態の液晶表示装置における
アクティブマトリクス基板の平面図を示す図であり、図
４は図３におけるＢ−Ｂ断面図である。図３において、
１は透光性基板、２はゲート信号線、３はソース信号
線、４は容量配線、５は画素電極である。図３におい
て、６はゲート絶縁膜、７は半導体層、８はチャネル保
護層、９はソース電極、１０はドレイン電極、１１は金
属配線、１２は透明導電配線、１３は接続電極、１４は
層間絶縁膜、１５はコンタクトホールである。前記半導
体層７は通常ａ−Ｓｉを用いて形成される。また、前記
ソース電極９及びドレイン電極１０は通常ｎ+型ａ−Ｓ
ｉを用いて形成される。また、ソース信号線３及び接続
電極１３は、各々金属配線１１及び透明導電配線１２を
積層して形成されている。
アクティブマトリクス基板の平面図を示す図であり、図
４は図３におけるＢ−Ｂ断面図である。図３において、
１は透光性基板、２はゲート信号線、３はソース信号
線、４は容量配線、５は画素電極である。図３におい
て、６はゲート絶縁膜、７は半導体層、８はチャネル保
護層、９はソース電極、１０はドレイン電極、１１は金
属配線、１２は透明導電配線、１３は接続電極、１４は
層間絶縁膜、１５はコンタクトホールである。前記半導
体層７は通常ａ−Ｓｉを用いて形成される。また、前記
ソース電極９及びドレイン電極１０は通常ｎ+型ａ−Ｓ
ｉを用いて形成される。また、ソース信号線３及び接続
電極１３は、各々金属配線１１及び透明導電配線１２を
積層して形成されている。
【００３３】本実施形態において、前記第１の実施形態
と異なる所は、図３に示すようにコンタクトホール１５
をドレイン電極１０の近傍に形成している点である。こ
のように、本発明の液晶表示装置においては、画素電極
５に塗布型のＩＴＯを用いたため、コンタクトホール１
５部において生じる凹部がなくなり、これによる表示品
位の低下を考慮する必要がなくなった。これにより、前
記コンタクトホール１５を介して画素電極５と接続され
る接続電極１３は容量配線４まで延設する必要がなくな
り、短くすることが可能となる。
と異なる所は、図３に示すようにコンタクトホール１５
をドレイン電極１０の近傍に形成している点である。こ
のように、本発明の液晶表示装置においては、画素電極
５に塗布型のＩＴＯを用いたため、コンタクトホール１
５部において生じる凹部がなくなり、これによる表示品
位の低下を考慮する必要がなくなった。これにより、前
記コンタクトホール１５を介して画素電極５と接続され
る接続電極１３は容量配線４まで延設する必要がなくな
り、短くすることが可能となる。
【００３４】本実施形態における液晶表示装置のアクテ
ィブマトリクス基板の製造方法については、上述した実
施の形態１におけるものと同じなので説明を省略する。
ィブマトリクス基板の製造方法については、上述した実
施の形態１におけるものと同じなので説明を省略する。
【００３５】このようなアクティブマトリクス基板を有
する本実施形態の液晶表示装置においては、コンタクト
ホール１５をドレイン電極１０の近傍に形成したので、
接続電極１３を短くすることができる。従って、接続電
極１３となる金属配線１１及び透明導電配線１２はほぼ
同じ長さとなり、実施の形態１に示したように透明導電
配線１２の単層部がなくなるので、接続電極１３の断線
の発生を抑えることができ、歩留まりを上げることがで
きる。
する本実施形態の液晶表示装置においては、コンタクト
ホール１５をドレイン電極１０の近傍に形成したので、
接続電極１３を短くすることができる。従って、接続電
極１３となる金属配線１１及び透明導電配線１２はほぼ
同じ長さとなり、実施の形態１に示したように透明導電
配線１２の単層部がなくなるので、接続電極１３の断線
の発生を抑えることができ、歩留まりを上げることがで
きる。
【００３６】なお、上述した２つの実施形態において、
塗布型ＩＴＯの成膜条件によっては、前記画素電極５が
コンタクトホール１５部において若干の凹部が発生する
ことが考えられるが、図５、６に示すように、前記画素
電極５の凹部の肩の部分が滑らかにカバーされるのでラ
ビング不良による配向不良は発生せず、上述した効果を
得ることができる。
塗布型ＩＴＯの成膜条件によっては、前記画素電極５が
コンタクトホール１５部において若干の凹部が発生する
ことが考えられるが、図５、６に示すように、前記画素
電極５の凹部の肩の部分が滑らかにカバーされるのでラ
ビング不良による配向不良は発生せず、上述した効果を
得ることができる。
【００３７】
【発明の効果】本発明の液晶表示装置によれば、コンタ
クトホール部における凹部をなくすことができるので、
配向不良や色ずれ等による表示品位の低下を無くすこと
ができる。
クトホール部における凹部をなくすことができるので、
配向不良や色ずれ等による表示品位の低下を無くすこと
ができる。
【００３８】従って、前記コンタクトホールが容量配線
からずれてしまっても表示不良を起こすことがなくなる
という効果を奏する。また、コンタクトホール形成の際
には位置合わせ制御を厳しくする必要がなくなるという
効果を奏する。
からずれてしまっても表示不良を起こすことがなくなる
という効果を奏する。また、コンタクトホール形成の際
には位置合わせ制御を厳しくする必要がなくなるという
効果を奏する。
【００３９】また、コンタクトホール部における凹部を
なくすことができたので、該コンタクトホールの形成箇
所を制限されることがなくなり、層間絶縁膜より下層に
設けられた容量配線から外れた箇所、例えばドレイン電
極の近傍に形成することが可能となる。
なくすことができたので、該コンタクトホールの形成箇
所を制限されることがなくなり、層間絶縁膜より下層に
設けられた容量配線から外れた箇所、例えばドレイン電
極の近傍に形成することが可能となる。
【００４０】容量配線をドレイン電極の近傍に形成した
場合、接続電極１３となる金属配線１１及び透明導電配
線１２は略同じ長さとなり、実施の形態１に示したよう
に透明導電配線１２の単層部がなくなるので、接続電極
１３の断線の発生を抑えることができ、歩留まりを上げ
ることができるという効果を奏する。
場合、接続電極１３となる金属配線１１及び透明導電配
線１２は略同じ長さとなり、実施の形態１に示したよう
に透明導電配線１２の単層部がなくなるので、接続電極
１３の断線の発生を抑えることができ、歩留まりを上げ
ることができるという効果を奏する。
【図１】本発明の第１の実施形態の液晶表示装置におけ
るアクティブマトリクス基板を示す平面図である。
るアクティブマトリクス基板を示す平面図である。
【図２】図１におけるＡ−Ａ断面図である。
【図３】本発明の第２の実施形態の液晶表示装置におけ
るアクティブマトリクス基板を示す平面図である。
るアクティブマトリクス基板を示す平面図である。
【図４】図３におけるＢ−Ｂ断面図である。
【図５】本発明の別の実施形態の液晶表示装置における
アクティブマトリクス基板の断面図である。
アクティブマトリクス基板の断面図である。
【図６】本発明の別の実施形態の液晶表示装置における
アクティブマトリクス基板の断面図である。
アクティブマトリクス基板の断面図である。
【図７】従来の液晶表示装置におけるアクティブマトリ
クス基板を示す平面図である。
クス基板を示す平面図である。
【図８】図７におけるＣ−Ｃ断面図である。
【図９】従来の液晶表示装置におけるアクティブマトリ
クス基板を示す断面図である。
クス基板を示す断面図である。
【図１０】従来の液晶表示装置におけるアクティブマト
リクス基板を示す断面図である。
リクス基板を示す断面図である。
１ 透光性基板 ２ ゲート信号線 ３ ソース信号線 ４ 容量配線 ５ 画素電極 ６ ゲート絶縁膜 ７ 半導体層 ８ チャネル保護層 ９ ソース電極 １０ ドレイン電極 １１ 金属配線 １２ 透明導電配線 １３ 接続電極 １４ 層間絶縁膜 １５ コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (3)
- 【請求項１】 マトリクス状に形成されたスイッチング
素子と、該スイッチング素子を制御するゲート信号線
と、該スイッチング素子にデータ信号を供給し、前記ゲ
ート信号線に直交するように形成されたソース信号線
と、前記スイッチング素子、ゲート信号線及びソース信
号線の上に形成された層間絶縁膜と、該層間絶縁膜の上
に形成され、該層間絶縁膜を貫くコンタクトホールを介
して前記スイッチング素子に接続される画素電極と、を
備えたアクティブマトリクス基板を有する液晶表示装置
において、 前記コンタクトホールの凹部が表示に悪影響を与えなく
するために、前記画素電極が前記コンタクトホール部に
おいて厚く形成されていることを特徴とする液晶表示装
置。 - 【請求項２】 前記コンタクトホールが、前記層間絶縁
膜より下層に設けられた容量配線から外れた位置に形成
されていることを特徴とする請求項１記載の液晶表示装
置。 - 【請求項３】 前記画素電極は、塗布型ＩＴＯを用いて
形成されていることを特徴とする請求項１または２記載
の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17909596A JPH1020321A (ja) | 1996-07-09 | 1996-07-09 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17909596A JPH1020321A (ja) | 1996-07-09 | 1996-07-09 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1020321A true JPH1020321A (ja) | 1998-01-23 |
Family
ID=16059968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17909596A Pending JPH1020321A (ja) | 1996-07-09 | 1996-07-09 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1020321A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2003022010A1 (ja) * | 2001-08-30 | 2004-12-24 | 富士通株式会社 | 有機ｅｌ装置の製造方法及び有機ｅｌ装置 |
| US7075614B2 (en) | 2000-06-02 | 2006-07-11 | Sharp Kabushiki Kaisha | Method of making active matrix substrate with pixel electrodes of photosensitive conductive material |
| CN107861295A (zh) * | 2017-11-24 | 2018-03-30 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
-
1996
- 1996-07-09 JP JP17909596A patent/JPH1020321A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075614B2 (en) | 2000-06-02 | 2006-07-11 | Sharp Kabushiki Kaisha | Method of making active matrix substrate with pixel electrodes of photosensitive conductive material |
| JPWO2003022010A1 (ja) * | 2001-08-30 | 2004-12-24 | 富士通株式会社 | 有機ｅｌ装置の製造方法及び有機ｅｌ装置 |
| JP4522698B2 (ja) * | 2001-08-30 | 2010-08-11 | シャープ株式会社 | 有機ｅｌ装置の製造方法 |
| US8039039B2 (en) | 2001-08-30 | 2011-10-18 | Sharp Kabushiki Kaisha | Method of manufacturing organic EL device, and organic EL device |
| CN107861295A (zh) * | 2017-11-24 | 2018-03-30 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| US7889304B2 (en) | Liquid crystal display and fabricating method thereof | |
| KR100255592B1 (ko) | 액정 표시 장치 구조 및 그 제조 방법 | |
| US6927814B2 (en) | Array substrate for LCD and method of fabricating the same | |
| US7483090B2 (en) | Liquid crystal display having first and second subpixel electrodes connected to coupling electrode through respective contact holes and third subpixel electrode separated from the first two but capacitively coupled thereto | |
| US7662651B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US20060146256A1 (en) | Liquid crystal display device and fabricating method thereof | |
| US8426229B2 (en) | Method of fabricating liquid crystal display device | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| TWI451155B (zh) | 液晶顯示裝置及其製造方法 | |
| US6570638B2 (en) | Liquid crystal display including pixel electrodes with plurality of openings | |
| JP2008282052A (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
| US8730418B2 (en) | Array substrate and method for manufacturing the same | |
| US7460192B2 (en) | Liquid crystal display, thin film diode panel, and manufacturing method of the same | |
| US20160282679A1 (en) | Array substrate, its manufacturing method, and display device | |
| KR101955992B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JPH06250210A (ja) | 液晶表示装置およびその製造方法 | |
| US7834960B2 (en) | Thin film transistor array substrate structures | |
| CN102227678A (zh) | 液晶显示装置和液晶显示装置的tft基板的制造方法 | |
| KR20050035428A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2001264810A (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR20050063016A (ko) | 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치 | |
| JPH1020321A (ja) | 液晶表示装置 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| KR100413512B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040128 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040209 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040416 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051202 |