JPH10201235A

JPH10201235A - 電源回路

Info

Publication number: JPH10201235A
Application number: JP35674596A
Authority: JP
Inventors: Kazunori Masuda; 和則増田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-12-27
Filing date: 1996-12-27
Publication date: 1998-07-31

Abstract

(57)【要約】【課題】ＡＣ入力レベルに関わりなく一定のＤＣ電圧
を出力できる電源回路。【解決手段】商用電源をラインフィルタ１を介し、ブ
リッジダイオード２で両波整流した出力電圧を分圧検出
する電圧検出手段Ｒ１，Ｒ２と、基準電圧Ｖｒｅｆと分
圧検出電圧を比較する比較手段３と、ブリッジダイオー
ドの直流側−端子と平滑コンデンサ５の−端子間に直列
に接続したスイッチ素子４を設け、スイッチ素子を比較
器の比較出力により開閉する、ＡＣ入力レベルに基づく
デューティ制御を行うものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
回路に関するものである。

【０００２】

【従来の技術】従来の一般的なスイッチング電源装置の
商用交流電源の整流回路は、図１５に示すようなコンデ
ンサインプット型整流回路が用いられている。図では商
用ＡＣ電源をＡＣラインフィルタ２０を介してブリッジ
ダイオード２１のＡＣ入力端子に印加し、両波整流後コ
ンデンサＣ０により平滑してＤＣ電圧に変換する。

【０００３】この種のＡＣアダプタ型の小型スイッチン
グ電源には、先の整流型ＡＣ−ＤＣ変換回路の後段に、
ＤＣ−ＤＣ等のスイッチング電源を組み合わせて必要な
定電圧に昇降圧し、各種電源として供給できるようにし
たタイプのものから、複数のＤＣ出力が可能なトラッキ
ングタイプのものや、ＡＣ−ＤＣ変換回路部分だけのタ
イプのもので、ＤＣ−ＤＣ電源部分を内蔵する電子機器
用に、ＡＣ入力１００Ｖ、１２０Ｖ、２４０Ｖに対応で
きるようにして、日本国内、アメリカ、ヨーロッパ共通
に使用可能としたもの等各種の小型電源がある。

【０００４】こうしたスイッチング電源装置には、従来
から出力端子のショートであるとか電源装置の通常の使
用状態を超えるような過負荷に対して、素子を保護する
ことが目的で必ず過電流保護機能が組み込まれている。

【０００５】ところが、ＡＣアダプタのように小型化さ
れた電源装置では、過電流保護機能が始動する臨界電流
値以下の負荷電流でも、連続して使用していると電源装
置内部、特にパワー半導体、トランス等の巻線部品の温
度が部品定格温度を超えてしまい、異常温度上昇による
過電流が流れて素子破壊に至る危険がある。このような
危険性を回避する手段としては、従来から図１６に示す
ような異常温度上昇保護回路が提案されている。なお、
スイッチング用ＦＥＴＱ３、電流検出用抵抗Ｒ１１、比
較器１０１、ラッチ回路１０２、発振コントロール回路
１０３等によるスイッチング制御動作は今必要としない
ので説明を省き、必要とする異常温度上昇時の保護動作
についてのみ説明する。

【０００６】図１６のＳＣＲ１はサイリスタであり、Ｓ
ＣＲ１のゲートには抵抗Ｒ２６とトランジスタＱ２６を
接続し、Ｑ２６のベースには定電圧源Ｖｒｅｆ４の電圧
をＮＴＣサーミスタＴＨ２と抵抗Ｒ２７で分圧した電圧
が印加される。ＮＴＣサーミスタＴＨ２は負の温度係数
を持った抵抗でサーミスタＴＨ２の温度が上昇すると抵
抗値が減少する。従って、定電圧Ｖｒｅｆ４をサーミス
タＴＨ２と抵抗Ｒ２７とで分圧したトランジスタＱ２６
のベースへの印加電圧は温度上昇に伴って上昇し、更に
温度が上昇するとトランジスタＱ２６がオンして、サイ
リスタＳＣＲ１のゲートにトリガ電流を供給する。する
とサイリスタＳＣＲ１がオンしてＭＯＳ−ＦＥＴＱ３
のゲートをローレベルに保持して、Ｑ３がオフし電源の
スイッチング動作が停止する。

【０００７】ここで、Ｖｒｅｆ４の分圧電圧が例えばＴ
Ｈ２の温度が１００℃以上に達した場合に、トランジス
タＱ２６をオンさせる電圧となるように抵抗Ｒ２７とサ
ーミスタＴＨ２の抵抗値を設定することによって、スイ
ッチング電源を連続過負荷で使用した場合でも、サーミ
スタＴＨ２の温度が１００℃に達するとスイッチング動
作が停止して、入力電圧の供給をやめない限り復帰する
ことができない。このように異常温度上昇保護回路によ
って構成素子の破壊を防止している。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来例では、図１５の場合は整流回路をブリッジダイオー
ド２１とコンデンサＣ０による簡単な構造で商用交流電
源の整流回路を実現しているが、このコンデンサインプ
ット型整流回路では、整流したＤＣ電圧は入力ＡＣ電圧
のピーク値とほぼ等しくなる。つまり、ＡＣ１００Ｖの
入力時には整流ＤＣ電圧は約１４０Ｖとなる。

【０００９】ところで、スイッチング電源装置は世界各
国対応という点から定格入力電圧範囲を広く設計するこ
とが要望されている。例えば、仕向け地が日本／北米共
通となると、入力電圧範囲がＡＣ１００Ｖ−１５％から
ＡＣ１２０Ｖ＋１０％といった設計が行われる。この場
合、従来のコンデンサインプット型整流回路での整流Ｄ
Ｃ電圧は、約ＤＣ１２０Ｖから約ＤＣ１８５Ｖの変動幅
を持つことになる。

【００１０】従って、これらの整流回路以降で動作する
ＤＣ／ＤＣコンバータ回路は、整流回路からの入力ＤＣ
電圧範囲に対して一定の出力電圧を得ること、さらに過
電圧保護回路や過電流保護回路が正常に作動すること、
量産時の部品バラツキに対しての歩留まりを向上させる
こと等の課題をクリアすることが要求され、結果として
高価で高精度の部品を使用しなければならないといった
問題があった。

【００１１】また、図１６に示すような、温度上昇保護
回路を設けたスィッチング電源装置は、製品の安全性確
保という観点から有効な手段であるが、一般的にスイッ
チング電源装置では過電流保護回路や出力過電圧保護回
路など既設の保護回路を有していて、これらの保護回路
とは別に電源装置内に異常温度上昇保護回路を設けると
なると、保護回路関連の部品点数が増加しサイリスタＳ
ＣＲ１やＮＴＣサーミスタＴＨ２等高価な部品が必要に
なるために、小型化、低コストが要求されるＡＣアダプ
タ等の電源装置には適用が難しいという問題があった。

【００１２】依って、本発明の目的は、小型のスイッチ
ング電源装置において、入力ＡＣ電圧のレベルに関わり
なく整流ＤＣ電圧値をほぼ一定にすることが可能で、整
流回路以降のＤＣ／ＤＣコンバータ等のスイッチング電
源回路の設計が容易であると共に、電源電圧の異なる国
又は地域への仕向け製品であっても共通に使用できる電
源装置を提供することにある。

【００１３】また、安全性を保証する保護回路について
も、過電流保護等の保護回路と兼用する構成をとって、
特別に異常温度上昇保護回路は設けずに部品のコストア
ップを最小限に抑えながら、過電流保護と異常温度上昇
保護等の複数の保護動作を効率良く実施して装置の安全
性、信頼度を高める電源回路を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、本出願に係る発明の目的を実現する構成は、請求項
１に記載のように、商用電源に接続しＡＣ−ＤＣ変換手
段を介してＤＣ電圧を出力する電源回路において、スイ
ッチング手段を制御してＡＣ入力の変動に関わりなく常
に一定の大きさのＤＣ電圧を出力するＡＣ−ＤＣ変換手
段を有することを特徴とする電源回路にある。

【００１５】この構成によれば、スイッチング手段の開
閉デューティを入力ＡＣ電圧レベルで制御して、入力Ａ
Ｃ電圧レベルには関係なくＡＣ−ＤＣ変換したＤＣ電圧
を一定に保つことができる。

【００１６】本出願に係る発明の目的を実現する具体的
な構成は、請求項２に記載のように、請求項１に記載の
電源回路において、前記ＡＣ−ＤＣ変換手段は、商用電
源をラインフィルタを介してブリッジダイオードで両波
整流した出力電圧を分圧検出する電圧検出手段と、第１
の基準電圧と前記検出電圧を比較する第１比較手段と、
前記ブリッジダイオードの直流側マイナス端子と平滑コ
ンデンサとの間に直列に接続したスイッチ素子を前記第
１比較手段の出力により開閉してＤＣ出力電圧を一定に
制御するスイッチング手段を有することを特徴とする電
源回路にある。

【００１７】この構成によれば、第１比較手段で整流出
力と第１の基準電圧を比較した出力によって、ブリッジ
ダイオードの直流側マイナス端子と平滑コンデンサの
間、つまりＤＣ出力のマイナス側に接続したスイッチ素
子を開閉制御することにより、入力ＡＣ電圧レベルには
無関係に第１の基準電圧で規定する一定のＤＣ電圧を出
力することができる。

【００１８】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項３に記載のように、請求項１に記
載の電源回路において、前記スイッチ素子を前記ブリッ
ジダイオードの直流側プラス端子と平滑コンデンサとの
間に直列に接続したことを特徴とする電源回路にある。

【００１９】この構成によれば、請求項２の電源回路と
同様に一定のＤＣ電圧が得られると共に、スイッチ素子
を出力回路のプラス側に接続したので正出力用に対応し
易い回路を構成することができる。

【００２０】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項４に記載のように、請求項２に記
載の電源回路において、分圧抵抗で構成する電圧検出回
路と、基準電圧生成回路で生成した第１の基準電圧と前
記電圧検出回路の検出電圧を比較するＰＮＰトランジス
タを用いた第１比較器と、スイッチ素子にＭＯＳ−ＦＥ
Ｔを使用し前記比較回路の出力により該ＭＯＳ−ＦＥＴ
を開閉制御するスイッチング回路を有することを特徴と
する電源回路にある。

【００２１】この構成によれば、分圧抵抗で分圧検出し
た直流電圧と、生成した一定の第１の基準電圧を比較器
で比較し、比較出力によりスイッチ素子のＭＯＳ−ＦＥ
Ｔを開閉制御するので、入力ＡＣ電圧レベルに関わりな
く生成した第１の基準電圧で規定される一定のＤＣ電圧
を出力することができる。

【００２２】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項５に記載のように、請求項２又は
３に記載の電源回路において、前記スイッチング手段の
スイッチ素子はＭＯＳ−ＦＥＴで構成したことを特徴と
する電源回路にある。

【００２３】この構成によれば、比較手段の出力電圧に
よりＭＯＳ−ＦＥＴのゲートを効率良く開閉制御でき
る。

【００２４】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項６に記載のように、請求項２又は
３に記載の電源回路において、前記電圧検出手段は、前
記ブリッジダイオードの直流出力側端子間に２つ以上の
分圧抵抗を接続し分圧点より検出電圧を出力することを
特徴とする電源回路にある。

【００２５】この構成によれば、分圧抵抗の分圧比に応
じたブリッジダイオードの直流出力電圧を正確に検出で
きる。

【００２６】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項７に記載のように、請求項４に記
載の電源回路において、前記電圧検出回路は、前記ブリ
ッジダイオードの直流出力端子間に２つ以上の分圧抵抗
を接続すると共に検出電圧を出力する分圧出力抵抗に平
行に過大な検出電圧を制限する定電圧ダイオードを接続
したことを特徴とする電源回路にある。

【００２７】この構成によれば、請求項６の回路と同様
に分圧比に応じた出力電圧を正確に検出できると共に、
不必要な過大入力は定電圧ダイオードで制限し回路を保
護することができる。

【００２８】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項８に記載のように、請求項２又は
３に記載の電源回路において、前記第１比較手段は、プ
ラス入力端子には一定のレベルの第１の基準電圧を、マ
イナス入力端子には分圧した前記検出電圧を入力して、
前記検出電圧が前記第１の基準電圧より小さく比較出力
がハイレベルの時にスイッチ素子を導通しローレベルの
時に開放する演算増幅器型の比較器であることを特徴と
する電源回路にある。

【００２９】この構成によれば、比較器の第１の基準電
圧レベルに基づいてスイッチ素子をオン／オフ制御する
ことによって、第１の基準電圧で規定する一定レベルの
ＤＣ電圧を出力することができる。

【００３０】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項９に記載のように、請求項４に記
載の電源回路において、前記第１比較器は前記ブリッジ
ダイオードの直流側出力端子間に抵抗と定電圧ダイオー
ドを接続して該定電圧ダイオードと並列にコンデンサを
接続し該定電圧ダイオードのツェナー電圧を第１の基準
電圧としてプラス端子相当のＰＮＰトランジスタのエミ
ッタに接続し、比較する分圧検出電圧をマイナス端子相
当のベースに接続し、スイッチ素子ＭＯＳ−ＦＥＴのソ
ースと前記トランジスタのコレクタ間には抵抗を接続す
ると共に前記ＭＯＳ−ＦＥＴのゲートを前記コレクタと
接続して比較出力により前記ＭＯＳ−ＦＥＴのゲートを
開閉制御するトランジスタ回路によって構成する比較器
であることを特徴とする電源回路にある。

【００３１】この構成によれば、基準電圧生成回路を抵
抗と定電圧ダイオードとを直列接続して定電圧ダイオー
ドには並列にコンデンサを接続した回路で構成し、定電
圧ダイオードのツェナー電圧を第１の基準電圧としてプ
ラス端子のＰＮＰトランジスタのエミッタに、分圧回路
からの検出電圧をマイナス端子のベースに入力して、エ
ミッタとベース間の比較出力によりスイッチ素子のＭＯ
Ｓ−ＦＥＴを開閉制御するので、ＡＣ入力レベルに関わ
りなくエミッタ基準電圧によって規定される一定のＤＣ
電圧を出力することができる。

【００３２】本出願に係る発明の目的を実現する他の構
成は、請求項１０に記載のように、１次回路のピーク電
流値を検出手段により電圧に変換して検出し第２比較手
段において基準レベルと比較した出力を基に過電流制限
手段による出力電流制限が行われるスイッチング方式の
電源回路において、過電流制限手段を作動させる第２比
較手段の第２の基準電圧を電源機器の内部温度に追従し
て可変生成し設定する基準電圧可変設定手段と、前記基
準電圧可変設定手段により設定された第２の可変基準電
圧を基に電源機器の過電流保護および異常温度上昇保護
を同時に実行することが可能なマルチ異常保護手段を有
することを特徴とする電源回路にある。

【００３３】この構成によれば、内部温度が高いと第２
の基準電圧値を下げ、内部温度が低いと第２の基準電圧
値を上げるように、電源機器の内部温度に追従して第２
の基準電圧を可変させ、過電流制限手段が作動する電流
値を内部温度に応じて可変するようにして異常保護制御
を行うので、同一保護機構で過電流保護と異常温度上昇
保護動作を同時に実施することができる。

【００３４】本出願に係る発明の目的を実現する具体的
な構成は、請求項１１に記載のように、請求項１０に記
載の電源回路において、ＤＣ電源を昇圧する昇圧用トラ
ンスの１次巻線に接続したスイッチ素子と、過電流保護
用の信号を両端電圧として検出するために１次側回路に
直列に接続した電流検出用の抵抗と、前記過電流保護用
の検出信号のレベルと第２の基準電圧を比較する第２比
較器と、負の温度係数を有する回路素子を用い電源機器
の温度上昇に追従して前記第２比較器の第２の基準電圧
を可変設定する基準電圧可変回路と、過電流保護動作が
始動する１次回路のピーク電流値を電源機器の温度上昇
に対応して可変となる前記基準電圧可変回路の設定値に
追従して可変低減させながら、前記第２比較器におい
て、ピーク電流値が設定基準値を超えた時の出力をラッ
チ回路でホールドしてスイッチング動作を停止させ、過
電流保護と異常温度上昇保護を同時に実行するマルチ異
常保護回路を有することを特徴とする電源回路にある。

【００３５】この構成によれば、スイッチ素子に直列に
接続した電流検出用の抵抗の両端電圧を検出して、比較
器で第２の基準電圧と比較し検出電圧が基準電圧を超え
たらスイッチ素子をオフするという過電流保護機構で、
負の温度係数を有する回路素子を用いて比較器の第２の
基準電圧を内部温度に追従して可変できるように第２の
基準電圧の設定を変更して、スイッチ素子をオフする臨
界電流値を内部温度上昇に応じて可変低減させて保護制
御を行うので、同一回路で過電流保護と異常温度上昇保
護を同時に実施することができる。

【００３６】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項１２に記載のように、請求項１１
に記載の電源回路において、前記負の温度係数を有する
回路素子は、接合温度によって比例変化するベース・エ
ミッタ間ＯＮ電圧を有するバイポーラ・トランジスタで
あることを特徴とする電源回路にある。

【００３７】この構成によれば、接合温度に比例して変
化するバイポーラ・トランジスタのベース・エミッタ間
ＯＮ電圧を、そのまま比較器の第２の可変基準電圧とし
て設定することができる。

【００３８】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項１３に記載のように、請求項１１
又は１２に記載の電源回路において、前記基準電圧可変
回路は、前記電流検出用の抵抗により検出した検出信号
を前記バイポーラ・トランジスタのベース・エミッタ間
に印加し、前記トランジスタのベース・エミッタ間ＯＮ
電圧を第２の可変基準電圧として比較する比較器兼用の
バイポーラ・トランジスタ回路であることを特徴とする
電源回路にある。

【００３９】この構成によれば、接合温度に比例して変
化するバイポーラ・トランジスタのベース・エミッタ間
ＯＮ電圧を第２の可変基準電圧として設定し、ベース・
エミッタ間に検出信号を印加して第２の可変基準電圧と
比較する比較器を構成することができる。

【００４０】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項１４に記載のように、請求項１１
に記載の電源回路において、前記負の温度係数を有する
回路素子は、負の温度係数を持って抵抗値が内部温度に
比例変化するサーミスタであることを特徴とする電源回
路にある。

【００４１】この構成によれば、サーミスタの負の温度
係数による抵抗変化を用いて、温度変化に追従して可変
する第２の可変基準電圧を設定することができる。

【００４２】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項１５に記載のように、請求項１１
又は１４に記載の電源回路において、前記基準電圧可変
回路は、共通エミッタ抵抗を介して接続した２個のトラ
ンジスタで構成する差動増幅器型比較器の片側トランジ
スタのベースに前記検出信号を入力し、一方のトランジ
スタのベースに印加する比較用の第２の基準電圧を、サ
ーミスタと抵抗で定電圧源を分圧して得られる電源機器
の温度上昇に追従して可変となる第２の基準電圧として
生成する回路であることを特徴とする電源回路にある。

【００４３】この構成によれば、定電圧源を抵抗と負の
温度係数を持って抵抗値が変化するサーミスタで分圧し
て、内部温度に追従する第２の可変基準電圧を設定する
ことができる。

【００４４】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項１６に記載のように、請求項１０
又は１１に記載の電源回路において、前記過電流保護お
よび異常温度保護によりスイッチング動作が停止した場
合は、“フの字”の垂下特性を持つ過電流保護を行い、
前記過電流保護が始動する臨界電流値は電源機器の内部
温度の上昇に伴って低減化することを特徴とする電源回
路にある。

【００４５】この構成によれば、過電流保護が始動して
スイッチ素子の動作をオフし回路電流を遮断する場合
に、急激な電流変化を避けて“フの字”状に緩やかにラ
ンプ状の電流切断を行うことにより回路素子を保護する
ことができる。

【００４６】

【発明の実施の形態】

（第１の実施の形態）以下、本発明の実施の形態につい
て図を参照して説明する。

【００４７】図１は本発明の第１の実施の形態に係る電
源回路の構成図である。図１において、１は商用ＡＣ電
源ラインを通って外部から入ってくる種々のノイズの除
去と、電子機器内部で発生して電源ラインを通って外部
に放射されるノイズの遮断のためのラインフィルタであ
り、相互誘導型インダクタとコンデンサを組み合わせた
構成が多く、コンデンサには高周波阻止用の貫通型コン
デンサ等が使用される。２はブリッジダイオードで、各
アームに４個の整流ダイオードを配置してブリッジを構
成し、電源トランスを省略してＡＣ入力より直接に両波
（全波）整流波形の直流を得るための整流素子である。

【００４８】Ｒ１，Ｒ２はブリッジダイオード２の直流
出力側端子（＋、−と表示）間に接続した分圧用抵抗
で、中点ａ点で分圧した電圧を直流出力値として検出す
る。３はＯｐアンプ型の第１比較器で、−端子にａ点か
らの検出電圧を、＋端子に第１の基準電圧のＶｒｅｆを
接続して比較する。４はブリッジダイオード２の直流側
−端子と回路出力−間に直列に接続したＦＥＴ、トラン
ジスタ等によるスイッチ素子ＳＷ１である。５は整流出
力を平均化する平滑コンデンサＣ１で両端電圧を出力す
る。

【００４９】つぎに動作について説明する。ブリッジダ
イオード２で両波整流された直流電圧は、分圧抵抗Ｒ１
とＲ２で分圧されて第１比較器（コンパレータ）３の−
端子に入力し、比較器３の＋端子に接続した第１の基準
電圧Ｖｒｅｆと比較し、ａ点の分圧電圧が第１の基準電
圧Ｖｒｅｆより小さい時にコンパレータ出力はハイレベ
ルとなり、スイッチ素子ＳＷ１を導通させる。ａ点電圧
が第１の基準電圧Ｖｒｅｆより大きい時にはコンパレー
タ出力はローレベルとなり、スイッチ素子ＳＷ１を開放
する。

【００５０】図３は図１に示すａ点の分圧電圧の波形図
である。図３（Ａ）には、ａ点の分圧電圧の波形の最大
の場合を、図３（Ｂ）には最小時の波形を示している
が、両方の場合共に、ａ点の電圧が第１の基準電圧Ｖｒ
ｅｆより小さい区間では、スイッチ素子ＳＷ１が導通し
てコンデンサＣ１の電圧は、Ｖｒｅｆ×（１＋Ｒ１／Ｒ
２）となるまで充電される。

【００５１】ａ点の電圧がＶｒｅｆより大きい区間では
スイッチ素子ＳＷ１を開放し、コンデンサＣ１両端の整
流ＤＣ電圧は一定に保たれる。従って、コンデンサＣ１
両端の整流ＤＣ電圧は、Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）
となって、入力電圧に関係なく第１の基準電圧Ｖｒｅｆ
と抵抗Ｒ１，Ｒ２によって決まる。但し、整流ＤＣ電圧
を設定する時に以下の条件を満足しなければならない。

【００５２】Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）＜最低入力ＡＣ電圧のピーク値Ｖｐｅａｋ（ｍｉｎ）図４は図１に示すスイッチ素子の開閉タイミングチャー
トである。図４はブリッジダイオード２による両波整流
後の電圧波形とコンデンサＣ１両端の整流電圧および、
その時のスイッチ素子ＳＷ１のオン／オフのタイミング
とを図示している。図４（Ａ）には入力ＡＣ電圧最大
時、図４（Ｂ）には入力ＡＣ最小時のタイミングを図示
している。このタイミング図からも分かるように、スイ
ッチ素子ＳＷ１の開閉のデューティを入力ＡＣ電圧レベ
ルにより制御することによって、ＡＣ入力に左右されず
にコンデンサＣ１両端の整流電圧を一定に保つことがで
きる。

【００５３】このように、本実施の形態によれば、ＡＣ
電圧のＶｐｅａｋに対する一定の条件内では、ＡＣ入力
電圧の大きさに無関係に第１の基準電圧Ｖｒｅｆと分圧
抵抗Ｒ１，Ｒ２で決まる一定のＤＣ出力を得ることがで
きる。

【００５４】また、通常ＣＰＵの各ポートはローアクテ
ィブ動作であり、該回路ではスイッチ素子を直流出力マ
イナス側に接続したので、動作電圧として−の負出力を
要する電源に対応しやすい。

【００５５】（第２の実施の形態）次に本発明の第２の
実施の形態について説明する。

【００５６】図２は本発明の第２の実施の形態に係る電
源回路の構成図である。前実施の形態の図１の回路と、
図２に示す回路で異なる構成は、スイッチ素子４（ＳＷ
１）の接続箇所の違いのみである。図２の回路ではスイ
ッチ素子ＳＷ１をブリッジダイオード２の直流側＋端子
とコンデンサＣ１の＋側に直列に接続している。その他
の構成は図１の回路と全く同一であり、回路の動作につ
いても第１の実施の形態の場合と同じなので、重複する
説明は省略する。

【００５７】このような第２の実施の形態においては、
第１の実施の形態の場合と同様にＡＣ電圧のＶｐｅａｋ
値に対するある条件下では、一定のＤＣ出力が得られ
る。

【００５８】また、＋側端子間にスイッチ素子ＳＷ１を
直列に接続したので、例えば、モータ等のアクチュエー
タに供給する電源としての、＋の正出力を要する電源に
対応しやすい。

【００５９】（第３の実施の形態）次に本発明の第３の
実施の形態について説明する。

【００６０】図５は本発明の第３の実施の形態に係る電
源回路の構成図である。図５に示す回路は、ブリッジダ
イオード２の直流出力端子間に分圧抵抗Ｒ１とＲ２を接
続し、一方のＲ２に並列に定電圧ダイオードＺＤ１を接
続してａ点の分圧電圧はＰＮＰトランジスタＱ２のベー
スへ接続している。図１ではＯｐアンプ３で構成した比
較器をここではＰＮＰトランジスタＱ２で構成し、ブリ
ッジダイオード２の直流出力端子間にＲ３と定電圧ダイ
オードＺＤ２を接続し、定電圧ダイオードＺＤ２には安
定用のコンデンサＣ２を並列に接続して、定電圧ダイオ
ードＺＤ２のツェナー電圧を第１の基準電圧とする基準
電圧生成回路を構成してＱ２のエミッタへ接続してい
る。

【００６１】Ｑ２のコレクタとブリッジダイオード２の
直流−端子側の間に抵抗Ｒ４を接続し、抵抗４の−端子
側とコンデンサＣ１の−側の間に直列にスイッチ素子Ｑ
１としてＭＯＳ−ＦＥＴを接続し、ＭＯＳ−ＦＥＴのゲ
ートをトランジスタＱ２のコレクタと接続している。そ
の他の構成は図１の場合と同一である。

【００６２】つぎに動作について説明する。ブリッジダ
イオード２の整流出力をＲ１，Ｒ２で分圧したａ点電圧
をトランジスタＱ２のベースに印加する。抵抗Ｒ２と並
列に接続した定電圧ダイオードＺＤ１は、入力ＡＣ電圧
が大きいとＲ１，Ｒ２により分圧する信号レベルも大き
くなって、トランジスタＱ２のベース、エミッタ間に過
大な逆電圧が印加されジャンクション破壊が起きるのを
防止するためのもので、ＺＤ１によりａ点の電圧を制限
している。

【００６３】抵抗３、定電圧ダイオードＺＤ２、コンデ
ンサＣ２による基準電圧生成回路によって、定電圧ダイ
オードＺＤ２のツェナー電圧と等しい第１の基準電圧を
生成してＱ２のエミッタに印加している。

【００６４】ＰＮＰトランジスタＱ２の動作は、図４に
示すタイミングチャートと同様にａ点電圧が第１の基準
電圧Ｖｒｅｆ（エミッタの電位）より低くなるとＯＮ
し、高くなるとＯＦＦすることから比較器として動作
し、ベースが比較器の−端子、エミッタが＋端子のよう
な動作となる。

【００６５】トランジスタＱ２がＯＮするとコレクタ電
流が抵抗４に流れ、スイッチ素子ＭＯＳ−ＦＥＴのゲー
トとソース間に、ＶＧＳ＝１ｃ×Ｒ４、の電圧が印加さ
れ、ＭＯＳ−ＦＥＴがＯＮする。また、トランジスタＱ
２がＯＦＦするとＭＯＳ−ＦＥＴのゲート、ソース間電
圧ＶＧＳ＝０となりＭＯＳ−ＦＥＴはＯＦＦする。これ
によって、スイッチ素子ＭＯＳ−ＦＥＴの開閉デューテ
ィを入力ＡＣ電圧レベルで制御することになり、コンデ
ンサＣ１間の整流ＤＣ電圧を一定に保つことができる。

【００６６】このように、第３の実施の形態によれば、
第１の実施の形態と同様に一定の条件下では、ＡＣ入力
に関わりなく一定のＤＣ出力が得られると共に、基準電
圧生成回路、比較器をＰＮＰトランジスタ１個の回路で
構成したので回路の簡略化により、部品コストの低減を
図ることができる。

【００６７】（第４の実施の形態）次に本発明の第４の
実施の形態について説明する。

【００６８】図６は本発明の第４の実施の形態に係る電
源回路の構成図である。図６の回路は図１〜３に示した
回路の出力ＤＣ電圧を、フライバック・コンバータ方式
のスイッチング電源によりＤＣ−ＤＣ昇降圧する電源回
路である。

【００６９】図６において、Ｖｉｎは入力のＤＣ電圧、
Ｑ３はスイッチ素子のＭＯＳ−ＦＥＴ、Ｒ１０はＱ３の
ゲート電圧を供給するバイアス抵抗、Ｔはスイッチング
電源の絶縁トランス、Ｄ１は２次側整流ダイオード、Ｃ
３は２次側整流コンデンサ、Ｖｏは出力のＤＣ電圧、Ｒ
１１は１次回路の電流を検出する検出抵抗、Ｖｒｅｆ１
は第２の基準電圧源であり負の温度係数を持ち温度上昇
に追従して可変設定となる第２の可変基準電圧である。

【００７０】１０はＲ１１の両端電圧と第２の基準電圧
Ｖｒｅｆ１を比較する第２比較器、１１は第２比較器１
０の出力をラッチ、ホールドするラッチ回路、１０３は
従来例と同じコンバータ出力電圧一定になるようにＭＯ
Ｓ−ＦＥＴをＯＮ／ＯＦＦ制御する発振コントロール回
路である。１２は後述する第５，６の実施の形態でも更
に詳しく説明する、過電流保護、異常温度上昇保護を同
時に実施できるマルチ異常保護回路（マルチ異常保護手
段）で、Ｒ１１、Ｖｒｅｆ１、比較器１０、ラッチ回路
１１で構成している。

【００７１】図９は図６に示すマルチ異常保護回路のタ
イミングチャートである。図１０は図６に示す第２の基
準電圧源の温度特性を示す図である。図１１は図６に示
す電源回路の動作時間と内部温度の関係を示す図であ
る。図１２は図６に示す電源回路の“フの字”垂下特性
の説明図である。

【００７２】つぎに動作について説明する。発振コント
ロール回路１０３によってスイッチ素子Ｑ１をＯＮ／Ｏ
ＦＦするスイッチ電源が動作すると１次回路に三角波電
流が流れ、抵抗１１の両端には、図９（ａ）に内部温度
２５℃の場合、図９（ｂ）に内部温度７５℃の場合を示
す検出波形が生ずる。この信号は比較器１０の＋端子に
入力する。一方、第２比較器１０の−端子に入力する第
２の基準電圧Ｖｒｅｆ１は、図１０に示すような負の温
度係数を持つ素子である。ここで、電源装置の内部温度
が２５℃の時の第２の基準電圧をＶｒｅｆ（ａ）、内部
温度が７５℃の時の第２の基準電圧をＶｒｅｆ（ｂ）と
すると、図９（ａ）の内部温度２５℃時の動作波形にお
いて、Ｒ１１の検出波形のピーク値がＶｒｅｆ１（ａ）
を超えると、比較器（コンパレータ）１０の出力がハイ
レベルとなり、このタイミングでラッチ回路１１の出力
がハイレベルでホールドされる。ラッチ出力がハイの時
にはＱ３のＭＯＳ−ＦＥＴがＯＦＦしてスイッチング動
作は停止する。なお、同時に整流段のスイッチ素子ＳＷ
１もＯＦＦ信号によってＯＦＦするようにしてもよい。

【００７３】なお、第２の基準電圧Ｖｒｅｆ１は内部温
度によって可変であって、図９（ｂ）の内部温度７５℃
の時の第２の基準電圧はＶｒｅｆ１（ｂ）＜Ｖｒｅｆ１
（ａ）なので、７５℃の場合には２５℃の時より小さな
レベル（ＣＬＭ電流値）でスイッチング動作が停止する
ことになる。

【００７４】次に、１次側回路の三角波電流のピーク値
とスイッチング電源の出力ＤＣ電流との関係を説明す
る。図６のような構成の電源回路のうち特にリンギング
チョーク・コンバータでは、出力電流値Ｉｏは次式で表
すことができる。

【００７５】Ｉｏ＝１／２×Ｉｐｐ／（Ｖｏ／Ｖｉｎ＋Ｎｓ／Ｎｐ）・・・（１）但し、Ｉｐｐは１次側回路のピーク電流値、Ｎｓはトラ
ンスＴの２次巻線の巻数、ＮｐはトランスＴの１次巻線
の巻数である。なお、電源の内部損失分は考慮していな
い。この関係式から出力電流Ｉｏは１次回路のピーク電
流値Ｉｐｐに比例することが分かる。

【００７６】以上の関係に基づいて、一例として内部温
度２５℃の時と７５℃の時の出力電流と電圧の関係を示
したのが図１２であり、過電流保護、異常温度上昇保護
による回路動作によりスイッチング動作が停止すると
“フの字”の垂下特性を持った過電流保護となる。これ
によって、過渡現象による異常サージの発生等を避ける
ように制御している。従って、この電源回路では図１２
にも示すように、過電流保護が始動する臨界電流値（Ｃ
ＬＭ電流値）は、実線から点線へと内部温度の上昇に伴
って低減化してくる。

【００７７】このように、第４の実施の形態によれば、
本発明の電源装置は負荷となる電子機器を正常に動作さ
せる使用状態（最大定格）で、過電流保護は動作しない
ように抵抗Ｒ１１の抵抗値、第２の可変基準電圧Ｖｒｅ
ｆ１の電圧値・温度係数を設定し、最大定格を超えて異
常な使用状態で連続使用して内部温度が異常に上昇した
場合には、構成部品の最高使用温度を超えることなく過
電流保護が動作するように、過電流保護回路の動作点
（ＣＬＭ電流値）に負の温度特性を持たせて内部温度の
上昇に追従して可変低減するようにして、過電流保護と
異常温度上昇保護を同一回路で同時に実施可能にしてい
る。

【００７８】その結果、図１１の動作時間に対する内部
温度の上昇特性図に示すように、実際に、負荷電流値を
増加させていくと最高到達温度（飽和温度）は上昇して
いくが、ある負荷電流値以上にして連続動作させると、
過電流保護が始動して、内部温度が低減化されることが
確認できた。

【００７９】（第５の実施の形態）図７は本発明の第５
の実施の形態に係る電源回路の構成図である。図１３は
図７に示すトランジスタの温度特性の一例を示す図であ
る。図１４は図７に示すトランジスタの温度とＣＬＭ電
流値の関係を示す図である。

【００８０】図７はマルチ異常保護回路１２の構成であ
り、図７において、Ｑ４はバイポーラ・トランジスタで
比較器（これも第２比較器）を構成している。Ｑ５，Ｑ
６，Ｒ１２，Ｃ４でラッチ回路を構成している。この回
路の負の温度係数にはＱ４のベース・エミッタ間ＯＮ電
圧を利用している。

【００８１】つぎに動作について説明する。トランジス
タＱ４にはＲ１１を流れる三角波電流によってベース・
エミッタ間に電圧ＶＢＥ＝Ｉ×Ｒ１１、が印加される。
この電圧に応じてＱ４にコレクタ電流Ｉｃが流れる。こ
こで、Ｑ５，６のラッチ回路をトリガするのに必要なコ
レクタ電流を発生させるベース・エミッタ間電圧をＶＢ
Ｅ（ｏｎ）とすると、１次側回路のピーク電流Ｉｐｐ
が、Ｉｐｐ＞ＶＢＥ（ｏｎ）／Ｒ１１・・・（２）となる時、Ｑ５，６のラッチ回路が動作してＭＯＳ−Ｆ
ＥＴのスイッチングが停止して過電流保護がかかる。こ
の時の出力電流値Ｉｏは（１）式で表される。

【００８２】バイポーラ・トランジスタＱ４のＯＮ電圧
ＶＢＥ（ｏｎ）は、トランジスタの接合温度によって変
化し、一般に−２ｍＶ／℃の温度特性を有していること
が知られている。この特性が図１３に示した特性あり、
ここでは２５℃の時のＯＮ電圧を０．７Ｖとしている。
つまり比較器として動作するＱ４の第２の基準電圧Ｖｒ
ｅｆがベース・エミッタ間ＯＮ電圧であり、この第２の
基準電圧は内部温度の上昇に追従して可変設定されるこ
とになる。これによって過電流保護のかかるＣＬＭ電流
値は内部温度の上昇に伴って低減化する。

【００８３】図１４には結果として、このような図７の
回路によって得られるＣＬＭ電流値と内部温度の関係を
（１）式により計算した一例を直線グラフに示し、×印
で示した実測値のプロットとの間の誤差が小さい様子を
併せて示している。

【００８４】このような、第５の実施の形態によれば、
簡単なトランジスタ回路で第２の可変基準電圧の設定と
比較器を兼用して、過電流保護と異常温度上昇保護を同
時に実施できるように構成したので、第４の実施の形態
と同等の異常保護効果を保持して、且つ、大幅な部品点
数削減と低コストが可能になる。

【００８５】（第６の実施の形態）図８は本発明の第６
の実施の形態に係る電源回路の構成図である。図８もマ
ルチ異常保護回路１２の一例であり、トランジスタＱ
４，Ｑ７と共通のエミッタ抵抗Ｒ１３により構成した差
動増幅器型の比較器（第２）と、定電圧源Ｖｒｅｆ５を
抵抗Ｒ１４とＮＴＣサーミスタＴＨ１とで分圧して、負
の温度特性により温度上昇に追従可変してＱ７のベース
に印加する第２の可変基準電圧Ｖｒｅｆ１の生成回路
と、トランジスタＱ５，６と抵抗Ｒ１２、コンデンサＣ
４によるラッチ回路によってマルチ異常保護回路１２を
構成している。

【００８６】つぎに動作について説明する。差動アンプ
の一方のトランジスタＱ４にはＲ１１に流れる三角波電
流によってベース・エミッタ間に電圧が印加され、もう
一方のトランジスタＱ７にはサーミスタＴＨ１により内
部温度に追従して変化するＶｒｅｆ１が印加され、Ｑ４
とＱ７の入力の差分が比較器出力となる。いま、Ｖｒｅ
ｆ１よりＱ４への検出入力か大きくなると比較出力はハ
イとなり、Ｑ５，６のラッチ回路でホールドしてスイッ
チ素子Ｑ３のスイッチングをＯＦＦし、マルチ異常保護
回路１２という同一回路によって過電流保護と、異常温
度上昇保護を同時に実施することができる。

【００８７】このように、第６の実施の形態によれば、
第４の実施の形態と同等の異常保護効果を保持して、且
つ、内部温度に正確に追従するＶｒｅｆ１の設定によ
り、より正確に内部温度上昇に追従する過電流保護が可
能になる。

【００８８】（その他の実施の形態）本発明では、これ
まで電源トランスを使用しないブリッジダイオードの整
流回路と、フライバック方式のＤＣ−ＤＣコンバータの
組み合わせによる電源回路について説明したが、この組
み合わせに限定されるものでは無く、整流回路ではトラ
ンスを利用した整流回路や、整流素子としてダイオード
の他にサイリスタ等各種の整流素子を用いたもの、整流
方式についても両波整流の他に半波整流方式等の他の方
式のもの等全ての整流方式が含まれることは勿論であ
る。

【００８９】また、本発明では後段のスイッチング電源
回路としてフライバック方式のＤＣ−ＤＣコンバータを
例にとったが、これ以外のリンギングチョーク方式、デ
ュアル方式等全ての方式のＤＣ−ＤＣコンバータが含ま
れることは勿論であり、その他のスイッチング電源であ
る各種のスイッチング・レギュレータ、ｕｐコンバー
タ、ｄｏｗｎコンバータ、トラッキング・レギュレータ
等のスイッチング電源全てに適用可能であることは勿論
であり、これら各種のスイッチング電源部と先に挙げた
各種の整流部との多様な組み合わせが可能なことも勿論
であるし、入力ＤＣ電源に電池を用いる場合も適用範囲
内であることも勿論である。

【００９０】また、ハウジングについても、ＡＣアダプ
タ形状の単独ハウジング式にした整流段のみの場合、あ
るいは機器側の必要ＤＣ電圧に合わせたスイッチング電
源までを含んでハウジングする場合、整流器とスイッチ
ング電源部をそれぞれを別々にハウジングする場合、整
流部とスイッチング電源回路共に機器内に内蔵する場
合、整流部はＡＣアダプタを用いスイッチング電源回路
を機器内に内蔵する場合等、如何なるバリエーションの
電源回路にも適用可能であることは勿論である。

【００９１】

【発明の効果】以上説明したように、本願の請求項１乃
至９記載の発明によれば、ブリッジダイオードを用いた
整流回路の整流出力を、設定した第１の基準電圧と比較
する第１比較器と、その比較器の出力によって開閉制御
してＤＣ出力を平均化するスイッチ素子を設けたので、
入力ＡＣ電圧レベルに関わりなく整流ＤＣ電圧値をほぼ
一定にすることが可能になり、以降に接続するＤＣ−Ｄ
Ｃコンバータ等のスイッチング電源回路の設計を容易に
すると共に、電源電圧の異なる国又は地域への仕向け製
品であっても共通に使用できるという効果がある。

【００９２】また、請求項１０乃至１６記載の発明によ
ればスイッチング電源回路の安全を確保するために、１
次回路の電流検出用抵抗両端の検出電圧と基準値を比較
して検出電圧が基準値を超えると、スイッチ素子をＯＦ
Ｆしてスイッチング動作を停止する過電流保護回路の第
２比較器に設定する第２の基準電圧を、負の温度特性を
有する回路素子を用いて内部温度の上昇に追従して可変
設定し、過電流保護が始動するＣＬＭ電流値を内部温度
の上昇に伴い低減するように制御するマルチ異常保護回
路を設けたので、過電流保護回路と兼用する構成にして
異常温度上昇保護用の回路を別に設けないで部品コスト
を最小限に抑えながら、簡単な回路構成によって過電流
保護と異常温度上昇保護を同時に効率良く実施すること
により装置の安全性、信頼度を高める効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る電源回路の構
成図である。

【図２】本発明の第２の実施の形態に係る電源回路の構
成図である。

【図３】図１に示すａ点の分圧電圧の波形図である。

【図４】図１に示すスイッチ素子の開閉タイミングチャ
ートである。

【図５】本発明の第３の実施の形態に係る電源回路の構
成図である。

【図６】本発明の第４の実施の形態に係る電源回路の構
成図である。

【図７】本発明の第５の実施の形態に係る電源回路の構
成図である。

【図８】本発明の第６の実施の形態に係る電源回路の構
成図である。

【図９】図６に示すマルチ異常保護回路のタイミングチ
ャートである。

【図１０】図６に示す基準電圧源の温度特性を示す図で
ある。

【図１１】図６に示す電源回路の動作時間と内部温度の
関係を示す図である。

【図１２】図６に示す電源回路の“フの字”垂下特性の
説明図である。

【図１３】図７に示すトランジスタの温度特性の一例を
示す図である。

【図１４】図７に示すトランジスタの温度とＣＬＭ電流
値の関係を示す図である。

【図１５】従来の整流回路の構成図である。

【図１６】従来の異常温度上昇保護回路の構成図であ
る。

【符号の説明】

１ラインフィルタ２ブリッジダイオード３第１比較器４スイッチ素子ＳＷ１５平滑コンデンサＣ１１０第２比較器１１ラッチ回路１２マルチ異常保護回路Ｑ１，Ｑ３スイッチ素子ＭＯＳ−ＦＥＴＲ１，Ｒ２分圧抵抗Ｒ１１検出抵抗Ｖｒｅｆ基準電圧Ｖｒｅｆ１可変基準電圧

Claims

【特許請求の範囲】

【請求項１】商用電源に接続しＡＣ−ＤＣ変換手段を
介してＤＣ電圧を出力する電源回路において、スイッチング手段を制御してＡＣ入力の変動に関わりな
く常に一定の大きさのＤＣ電圧を出力するＡＣ−ＤＣ変
換手段を有することを特徴とする電源回路。
【請求項２】請求項１記載の電源回路において、前記
ＡＣ−ＤＣ変換手段は、商用電源をラインフィルタを介
しブリッジダイオードで両波整流した出力電圧を分圧検
出する電圧検出手段と、第１の基準電圧と前記検出電圧
を比較する第１比較手段と、前記ブリッジダイオードの
直流側マイナス端子と平滑コンデンサとの間に直列に接
続したスイッチ素子を前記第１比較手段の出力により開
閉してＤＣ出力電圧を一定に制御するスイッチング手段
を有することを特徴とする電源回路。
【請求項３】請求項１記載の電源回路において、前記
ＡＣ−ＤＣ変換手段は、商用電源をラインフィルタを介
しブリッジダイオードで両波整流した出力電圧を分圧検
出する電圧検出手段と、第１の基準電圧と前記検出電圧
を比較する第１比較手段と、前記スイッチ素子を前記ブ
リッジダイオードの直流側プラス端子と平滑コンデンサ
との間に直列に接続したことを特徴とする電源回路。
【請求項４】請求項２記載の電源回路において、分圧
抵抗で構成する電圧検出回路と、基準電圧生成回路で生
成した第１の基準電圧と前記電圧検出回路の検出電圧を
比較するＰＮＰトランジスタを用いた第１比較器と、ス
イッチ素子にＭＯＳ−ＦＥＴを使用し前記第１比較回路
の出力により該ＭＯＳ−ＦＥＴを開閉制御するスイッチ
ング手段を有することを特徴とする電源回路。
【請求項５】請求項２又は３記載の電源回路におい
て、前記スイッチング手段のスイッチ素子はＭＯＳ−Ｆ
ＥＴで構成したことを特徴とする電源回路。
【請求項６】請求項２又は３記載の電源回路におい
て、前記電圧検出手段は、前記ブリッジダイオードの直
流出力側端子間に２つ以上の分圧抵抗を接続し分圧点よ
り検出電圧を出力することを特徴とする電源回路。
【請求項７】請求項４記載の電源回路において、前記
電圧検出回路は、前記ブリッジダイオードの直流出力端
子間に２つ以上の分圧抵抗を接続すると共に検出電圧を
出力する分圧出力抵抗に平行に過大な検出出力を制限す
る定電圧ダイオードを接続したことを特徴とする電源回
路。
【請求項８】請求項２又は３記載の電源回路におい
て、前記第１比較手段は、プラス入力端子には一定のレ
ベルの第１の基準電圧を、マイナス入力端子には分圧し
た前記検出電圧を入力して、前記検出電圧が前記第１の
基準電圧より小さく比較出力がハイレベルの時にスイッ
チ素子を導通しローレベルの時に開放する演算増幅器型
の比較器であることを特徴とする電源回路。
【請求項９】請求項４記載の電源回路において、前記
第１比較器は前記ブリッジダイオードの直流側出力端子
間に抵抗と定電圧ダイオードを接続し、さらに該定電圧
ダイオードと並列にコンデンサを接続することにより該
定電圧ダイオードのツェナー電圧を第１の基準電圧とし
てプラス端子相当のＰＮＰトランジスタのエミッタに接
続し、比較する分圧検出電圧をマイナス端子相当のＰＮ
Ｐトランジスタのベースに接続し、前記ＭＯＳ−ＦＥＴ
のソースと前記トランジスタのコレクタ間には抵抗を接
続すると共に前記ＭＯＳ−ＦＥＴのゲートを前記コレク
タと接続して比較出力により前記ＭＯＳ−ＦＥＴのゲー
トを開閉制御するトランジスタ回路によって構成する比
較器であることを特徴とする電源回路。
【請求項１０】１次回路のピーク電流値を検出手段に
より電圧に変換して検出し第２比較手段において第２の
基準電圧と比較した出力を基に過電流制限手段による出
力電流制限が行われるスイッチング方式の電源回路にお
いて、過電流制限手段を作動させる第２比較手段の第２の基準
電圧を電源機器の内部温度に追従して可変生成し設定す
る基準電圧可変設定手段と、前記基準電圧可変設定手段
により設定された第２の可変基準電圧を基に電源機器の
過電流保護および異常温度上昇保護を同時に実行するこ
とが可能なマルチ異常保護手段を有することを特徴とす
る電源回路。
【請求項１１】請求項１０記載の電源回路において、
ＤＣ電源を昇圧する昇圧用トランスの１次巻線に接続し
たスイッチ素子と、過電流保護用の信号を両端電圧とし
て検出するために１次側巻線に直列に接続した電流検出
用の抵抗と、前記過電流保護用の検出信号のレベルと第
２の基準電圧を比較する第２比較器と、負の温度係数を
有する回路素子を用いて電源機器の温度上昇に追従して
前記第２比較器の第２の基準電圧を可変設定する基準電
圧可変回路と、過電流保護動作が始動する１次回路のピ
ーク電流値を電源機器の温度上昇に対応して可変となる
前記基準電圧可変回路の設定値に追従して可変低減させ
ながら、前記第２比較器においてピーク電流値が設定基
準値を超えた時の出力をラッチ回路でホールドしてスイ
ッチング動作を停止させ、過電流保護と異常温度上昇保
護を同時に実行するマルチ異常保護回路を有することを
特徴とする電源回路。
【請求項１２】請求項１１記載の電源回路において、
前記負の温度係数を有する回路素子は、接合温度によっ
て比例変化するベース・エミッタ間ＯＮ電圧を有するバ
イポーラ・トランジスタであることを特徴とする電源回
路。
【請求項１３】請求項１１又は１２記載の電源回路に
おいて、前記基準電圧可変回路は、前記電流検出用の抵
抗により検出した検出信号を前記バイポーラ・トランジ
スタのベース・エミッタ間に印加し、前記トランジスタ
のベース・エミッタ間ＯＮ電圧を第２の可変基準電圧と
して比較する比較器兼用のバイポーラ・トランジスタ回
路であることを特徴とする電源回路。
【請求項１４】請求項１１記載の電源回路において、
前記負の温度係数を有する回路素子は、負の温度係数を
持って抵抗値が内部温度に比例変化するサーミスタであ
ることを特徴とする電源回路。
【請求項１５】請求項１１又は１４記載の電源回路に
おいて、前記基準電圧可変回路は、共通エミッタ抵抗を
介して接続した２個のトランジスタで構成する差動増幅
器型比較器の片側トランジスタのベースに前記検出信号
を入力し、一方のトランジスタのベースに印加する比較
用の第２の基準電圧を、サーミスタと抵抗で定電圧源を
分圧して得られる電源機器の温度上昇に追従して可変と
なる第２の基準電圧として生成する回路であることを特
徴とする電源回路。
【請求項１６】請求項１０又は１１記載の電源回路に
おいて、前記過電流保護および異常温度保護によりスイ
ッチング動作が停止した場合は、“フの字”の垂下特性
を持つ過電流保護を行い、前記過電流保護が始動するピ
ーク臨界電流値は電源機器の内部温度の上昇に伴って低
減化することを特徴とする電源回路。