JPH10200884A - Video synchronization switching device and recording and reproducing device using the same - Google Patents

Abstract

PROBLEM TO BE SOLVED: To obtain a video output of higher picture quality by preventing the video output from being switched in a field when asynchronous multi-input videos as a single video signal which is continuously switched. SOLUTION: Video inputs 1 are selected by video selecting circuits 2 and 3 in two stages, the video selected by the 1st selecting means is supplied to a clock generating circuit 3 and the 2nd selecting means, which selects and supplies two video signals to video synchronizing circuits 5 and 6; and the clock generating circuit 4 generates and supplies a clock having the phase locked to a subcarrier to the video synchronizing circuits 5 and 6, which perform writing to an FIFO by using a clock corresponding to the inputted video signal, so that videos synchronized with a synchronizing signal as a reference of output are switched by a system selecting circuit 8 as a video of one system with a readout control signal from an output timing generating circuit 7 and outputted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、複数の同期或は非
同期映像信号入力から映像信号を順次選択し、選択した
映像信号をある基準の信号に同期させて、複数の映像信
号を連続した単一の映像信号として出力する装置、特
に、監視システムにおいて、複数の監視カメラからの映
像入力を順次選択し、複数の映像信号を連続した単一の
映像信号として間欠記録装置等へ出力するための映像同
期化切替装置およびそれを用いた記録再生装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of sequentially selecting video signals from a plurality of synchronous or asynchronous video signal inputs, synchronizing the selected video signals with a reference signal, and converting a plurality of video signals into a continuous single video signal. A device for outputting as one video signal, in particular, in a surveillance system, for sequentially selecting video inputs from a plurality of surveillance cameras and outputting a plurality of video signals as a continuous single video signal to an intermittent recording device or the like The present invention relates to a video synchronization switching device and a recording / reproducing device using the same.

【０００２】[0002]

【従来の技術】監視カメラシステムでは、記録媒体に記
録された複数カメラ映像の多分割表示、各画面毎のフリ
ーズ、ズーム表示等、多彩な表示モードの再生方法の研
究開発が進んでいる。一方、各所に設置された複数のカ
メラ映像を記録媒体に記録する場合には、１台の記録装
置で１つの記録媒体に記録するという方式が主流であ
る。2. Description of the Related Art In a surveillance camera system, research and development of a variety of display mode reproduction methods such as multi-division display of a plurality of camera images recorded on a recording medium, freeze and zoom display for each screen, and the like have been advanced. On the other hand, when recording a plurality of camera images installed in various places on a recording medium, a method in which one recording device records the images on one recording medium is mainstream.

【０００３】特に、複数の映像入力を１つの記録媒体に
記録する場合には、複数のパラレルな映像入力を所定の
間隔でシリアルに切替えてつなげ、単一の映像信号とし
て１つの記録媒体に記録するという方法が研究されてい
る。また、カメラの追加等により、そのカメラが既存の
カメラとは非同期だという場合も有り得るため、複数の
非同期映像入力の場合の処理方法も研究されている。In particular, when a plurality of video inputs are recorded on one recording medium, a plurality of parallel video inputs are serially switched at predetermined intervals and connected to each other, and are recorded on a single recording medium as a single video signal. The method of doing is being studied. In addition, since a camera may be asynchronous with an existing camera due to addition of a camera or the like, a method of processing a plurality of asynchronous video inputs has been studied.

【０００４】従来、複数の非同期映像入力から単一の映
像を選択する方式としては、（１）複数の映像入力から
単一の映像を選択した後に同期化して出力する方式、
（２）複数の映像入力をそれぞれ同期化した後に単一の
映像を選択して出力する方式、がある。Conventionally, as a method of selecting a single video from a plurality of asynchronous video inputs, there are (1) a method of selecting a single video from a plurality of video inputs and then synchronizing and outputting the same.
(2) There is a method of synchronizing a plurality of video inputs and then selecting and outputting a single video.

【０００５】また、特公平５−７３３１２号公報に記載
の技術では、これら複数の非同期映像入力から単一の映
像を選択する方式について考慮した上で、（３）複数の
映像入力から単一の映像を選択し、基準となる同期信号
に同期化させる手段を２系統備え、２系統の映像を切り
替えて出力する方式、を開示している。The technique described in Japanese Patent Publication No. 5-73312 considers a method of selecting a single video from a plurality of asynchronous video inputs, and (3) a single video from a plurality of video inputs. A method is disclosed in which two systems are provided for selecting a video and synchronizing with a reference synchronization signal, and switching and outputting the two systems of video.

【０００６】[0006]

【発明が解決しようとする課題】上記（１）の従来技術
では、複数の映像入力から選択すべき映像を選択する映
像選択信号によって映像を選択するが、この場合、複数
の映像入力が非同期だと、画面の途中で切り替わりが行
われ、映像選択信号の切り替わり部分で出力が不連続な
映像となる。In the prior art (1), a video is selected by a video selection signal for selecting a video to be selected from a plurality of video inputs. In this case, the plurality of video inputs are asynchronous. Then, the switching is performed in the middle of the screen, and the output becomes a discontinuous video at the switching portion of the video selection signal.

【０００７】上記（２）の従来技術では、上記（１）で
の映像選択信号の切り替わり部分での映像の不連続の問
題を解決するものであるが、入力される複数の映像毎に
同期化回路が必要となり、回路の増大化、コスト等を考
えた場合、実用的ではない。The prior art (2) solves the problem of discontinuity of the video at the switching portion of the video selection signal in the above (1). However, synchronization is performed for each of a plurality of input videos. A circuit is required, and it is not practical when considering an increase in the circuit and cost.

【０００８】上記（３）の従来技術では、上記（１）及
び（２）での問題を解決するものと記載されているが、
特公平５−７３３１２号公報に記載されている技術によ
れば、２つの系統において複数の映像入力から単一の映
像を順次選択して同期化する際の処理についての具体的
な記述がなされていない。このため、例えば同期化の手
段として映像信号をメモリ等へ一時記憶させるときに、
映像信号の切り替わりにおいて、メモリに書き込むとき
のクロックがサブキャリアに位相ロックせず、不安定な
状態のクロックにより、書込み動作を行う可能性がある
ということが危惧される。In the prior art (3), it is described that the problems in (1) and (2) are solved.
According to the technology described in Japanese Patent Publication No. 5-73312, a specific description is given of a process for sequentially selecting and synchronizing a single video from a plurality of video inputs in two systems. Absent. For this reason, for example, when temporarily storing a video signal in a memory or the like as a means of synchronization,
At the time of switching of the video signal, there is a concern that a clock at the time of writing to the memory does not phase-lock to the subcarrier, and a writing operation may be performed by a clock in an unstable state.

【０００９】一般にコンポジットのカラー映像信号を処
理する場合、そのときの標本化周波数の選定が大きな意
味を持つ。その１つの理由としてビート妨害の問題があ
る。コンポジットのカラー映像信号では、サブキャリア
周波数ｆｓｃに大きな電力スペクトルがある。これが回
路の若干の非線形や量子化雑音により、標本化周波数と
ビートを起こし、画面上に輝度や色度のビート妨害とな
って現れる。これを帯域外（直流）へ落とすのが望まし
く、一般に、標本化周波数ｆｓをサブキャリア周波数ｆ
ｓｃのてい倍、すなわちｆｓ＝ｎｆｓｃ（ｎは自然数で
通常３以上の値）とすることが多い。上記従来技術に
は、以上のような標本化周波数（クロック信号）とサブ
キャリア周波数との関係については言及されていない。In general, when processing a composite color video signal, the selection of the sampling frequency at that time has great significance. One of the reasons is the problem of beat disturbance. In a composite color video signal, the subcarrier frequency fsc has a large power spectrum. This causes a sampling frequency and a beat due to some non-linearity and quantization noise of the circuit, and appears on the screen as a beat disturbance of luminance and chromaticity. It is desirable to drop this out of band (DC), and generally, the sampling frequency fs is changed to the subcarrier frequency f
In many cases, sc is multiplied, that is, fs = nfsc (n is a natural number and usually 3 or more). The above prior art does not mention the relationship between the sampling frequency (clock signal) and the subcarrier frequency as described above.

【００１０】また、入力映像信号においてカラーの映像
信号と白黒の映像信号が混在する場合、白黒の映像信号
にはカラーバースト信号は付加されていないと、カラー
映像信号と白黒映像信号がつながった映像信号がＶＨＳ
方式等のＶＴＲ装置へ供給されたときに、カラーバース
トのない白黒映像信号によって記録装置のカラーキラー
回路が働き、続いてカラー映像信号がきたときに、すぐ
にカラーキラー回路の動作が解除されない誤動作の可能
性がある。さらに、ＶＴＲ装置でのＡＣＣ（Automatic
Color level Control）回路においては、バーストレベ
ルを一定のレベルにしようとする働きがあるため、白黒
映像信号が入力されたときに、カラーバーストのない信
号を増幅させようとする作用が働き、余計なノイズをも
増幅して発生させる可能性がある。In a case where a color video signal and a black-and-white video signal are mixed in an input video signal, a color burst signal is not added to the black-and-white video signal. The signal is VHS
When the color killer circuit of the recording device is operated by a black and white video signal without a color burst when supplied to a VTR device of a system or the like, and then a color video signal comes, the operation of the color killer circuit is not immediately canceled. There is a possibility. In addition, ACC (Automatic
Since the color level control circuit has a function of trying to keep the burst level at a constant level, when a black-and-white video signal is input, a function of amplifying a signal without a color burst works, which causes unnecessary operation. There is a possibility that noise is also amplified and generated.

【００１１】本発明での第一の目的は、複数非同期の多
入力映像を連続して切り替わる単一の映像信号として出
力する際に、映像の切り替わりのつなぎめにおいて、フ
ィールドの途中で切り替わるような不連続な映像出力を
防ぎ、完全なフィールド毎に切り替わる映像出力を実現
し、輝度や色度のビート妨害の無い、より高画質な映像
出力を実現できる映像同期化切替装置およびこれを用い
た記録再生装置を提供することにある。A first object of the present invention is to output a plurality of asynchronous multi-input images as a single video signal which is continuously switched, such that the video is switched in the middle of a field when the video is switched. A video synchronization switching device capable of preventing discontinuous video output, realizing a video output that switches completely every field, and realizing a higher quality video output without beat interference of luminance and chromaticity, and recording using the same. A playback device is provided.

【００１２】本発明の第二の目的は、複数の入力映像に
おいてカラーの映像信号と白黒の映像信号が混在し、出
力としてカラー映像信号のフィールドと白黒映像信号の
フィールドがつながった映像信号がＶＴＲ装置等に供給
された場合に、ＶＴＲ装置のＡＣＣ回路やカラーキラー
回路の誤動作を防ぐことできる映像同期化切替装置およ
びこれを用いた記録再生装置を提供することにある。A second object of the present invention is to mix a color video signal and a black-and-white video signal in a plurality of input video and output a video signal in which a field of a color video signal and a field of a monochrome video signal are connected as a VTR. An object of the present invention is to provide a video synchronization switching device capable of preventing a malfunction of an ACC circuit and a color killer circuit of a VTR device when supplied to a device or the like, and a recording / reproducing device using the same.

【００１３】[0013]

【課題を解決するための手段】上記第一の目的を達成す
るため、本発明による映像同期化切替装置あるいは記録
再生装置に備えられた映像切替部においては、複数の入
力映像信号から４つの映像信号を選択する第１の選択手
段と、前記第１の選択手段により選択された４つの映像
信号の各々について、そのサブキャリアに位相ロックし
たクロック信号を発生させるクロック発生手段と、前記
第１の選択手段により選択された４つの映像信号から２
つの映像信号を選択する第２の選択手段と、出力の基準
信号を生成する出力タイミング発生手段と、前記第２の
選択手段から供給される２つの映像信号の各々について
前記クロック発生手段で生成したクロック信号と前記出
力タイミング発生手段で生成した基準信号とを用いて、
当該２つの映像信号を前記基準信号に同期させる２系統
の映像同期化手段と、前記映像同期化手段の２系統から
の映像信号を、前記基準信号に基づいて順次切り替えて
単一の映像信号として出力する系統選択手段とを備え
る。In order to achieve the first object, a video synchronization unit provided in a video synchronization switching device or a recording / reproducing device according to the present invention comprises four video signals from a plurality of input video signals. First selecting means for selecting a signal, clock generating means for generating, for each of the four video signals selected by the first selecting means, a clock signal phase-locked to its subcarrier, From the four video signals selected by the selection means, 2
Second selecting means for selecting one video signal, output timing generating means for generating a reference signal for output, and each of the two video signals supplied from the second selecting means being generated by the clock generating means. Using a clock signal and a reference signal generated by the output timing generation means,
Two video synchronizing means for synchronizing the two video signals with the reference signal; and video signals from two systems of the video synchronizing means are sequentially switched based on the reference signal to form a single video signal. System selection means for outputting.

【００１４】上記発明においては、前記系統選択手段か
ら出力される映像信号に垂直同期信号を作成、付加する
同期発生手段を設けたり、選択された映像信号のチャン
ネルを示すカメラコード信号を付加するカメラコード発
生付加手段をさらに設ける構成としても良い。In the above invention, there is provided a synchronization generating means for creating and adding a vertical synchronizing signal to the video signal output from the system selecting means, or a camera for adding a camera code signal indicating a channel of the selected video signal. A configuration in which code generation adding means is further provided may be adopted.

【００１５】また、上記第二の目的を達成するために本
発明では、上記第一の目的を達成する映像同期化切替装
置あるいは記録再生装置の映像切替部において、複数の
入力映像信号から白黒映像を検出するバーストレベル検
出手段と、白黒映像信号にカラーバースト信号を付加す
るバースト発生付加手段とをさらに設けた。According to another aspect of the present invention, there is provided a video synchronization switching apparatus or a video switching unit of a recording / reproducing apparatus which achieves the above-mentioned first object. And a burst generation adding means for adding a color burst signal to a monochrome video signal.

【００１６】[0016]

【発明の実施の形態】以下、本発明による映像同期化切
替装置を備える記録再生装置の一実施形態について図を
用いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a recording / reproducing apparatus provided with a video synchronization switching apparatus according to the present invention will be described below with reference to the drawings.

【００１７】本実施形態の記録再生装置は、例えば図１
に示すように、撮像装置である複数のテレビカメラ１に
接続され、撮像された複数の映像から単一の映像を選択
する映像同期化切替装置１００と、映像を記録及び再生
するための映像記録再生機構２００とから構成される。The recording / reproducing apparatus according to the present embodiment is, for example, shown in FIG.
As shown in FIG. 1, a video synchronization switching device 100 connected to a plurality of television cameras 1 as an imaging device and selecting a single video from a plurality of captured videos, and a video recording for recording and reproducing a video. And a playback mechanism 200.

【００１８】テレビカメラ１は、本実施形態では１６個
の非同期のテレビカメラで構成されるものとするが、本
発明ではカメラの個数はこれに限定されるものではな
い。また、映像記録再生機構２００は、記録動作の制御
を行なう制御部２０１と、テープやディスク状の媒体に
よって映像データを記録するための記録部２０２、記録
された映像を再生して出力する再生部２０３とを備え
る。In this embodiment, the television camera 1 is composed of 16 asynchronous television cameras, but the number of cameras is not limited to this in the present invention. The video recording / reproducing mechanism 200 includes a control unit 201 for controlling a recording operation, a recording unit 202 for recording video data on a tape or a disk-shaped medium, and a reproducing unit for reproducing and outputting the recorded video. 203.

【００１９】映像同期化切替装置１００は、本発明の特
徴的構成の一つであって、Ａ系統映像選択回路２、Ｂ系
統映像選択回路３、クロック発生回路４、Ａ系統映像同
期化回路５、Ｂ系統映像同期化回路６、出力タイミング
発生回路７、系統選択回路８、スイッチ９、１１、垂直
同期発生回路１０、カメラコード発生回路１２、およ
び、Ｄ／Ａコンバータ１３を備える。なお、１４は記録
用映像信号出力端子である。The video synchronization switching device 100 is one of the characteristic configurations of the present invention, and includes an A-system video selection circuit 2, a B-system video selection circuit 3, a clock generation circuit 4, and an A-system video synchronization circuit 5. , A B-system video synchronization circuit 6, an output timing generation circuit 7, a system selection circuit 8, switches 9, 11, a vertical synchronization generation circuit 10, a camera code generation circuit 12, and a D / A converter 13. Reference numeral 14 denotes a recording video signal output terminal.

【００２０】映像同期化切替装置１００の各部の動作に
ついて説明する。The operation of each section of the video synchronization switching device 100 will be described.

【００２１】最初、Ａ系統映像選択回路２及びＢ系統映
像選択回路３の動作を、両回路の構成例を示した図２の
ブロック図を用いて説明する。Ａ系統映像選択回路２
は、スイッチ１８、１９、２２と、２つのＡ系統第１映
像選択信号入力端子２４と、Ａ系統第２映像選択信号入
力端子２５と、Ａ系統第１選択映像出力端子２８、３０
と、Ａ系統第２選択映像出力端子２９とを有する。Ｂ系
統映像選択回路３も同様な構成を備えるもので、スイッ
チ２０、２１、２３と、２つのＢ系統第１映像選択信号
入力端子２６と、Ｂ系統第２映像選択信号入力端子２７
と、Ｂ系統第１選択映像出力端子３１、３３と、Ｂ系統
第２選択映像出力端子３２とを有する。First, the operation of the A-system video selection circuit 2 and the B-system video selection circuit 3 will be described with reference to the block diagram of FIG. A system video selection circuit 2
Are switches 18, 19, 22, two A-system first video selection signal input terminals 24, A-system second video selection signal input terminals 25, and A-system first selection video output terminals 28, 30
And an A-system second selection video output terminal 29. The B-system video selection circuit 3 also has a similar configuration, and includes switches 20, 21, and 23, two B-system first video selection signal input terminals 26, and a B-system second video selection signal input terminal 27.
And a B-system first selection video output terminal 31, 33 and a B-system second selection video output terminal 32.

【００２２】スイッチ１８、１９、２０、２１は１６個
の映像入力信号のうち、選択信号によって出力する信号
を１つ選択し、スイッチ２２、２３は２つの入力信号の
うち、選択信号によって出力する信号を選択する。スイ
ッチ１８、１９、２０、及び２１では、それぞれ選択す
る信号を順次４フィールド間隔で切り替えて出力し、各
スイッチ間の出力は、フィールド単位でフレキシブルに
ずらすことができるものとして出力される。スイッチ１
８、１９での切り替え制御信号は、Ａ系統第１映像選択
信号入力端子２４から入力される２種類のＡ系統第１映
像選択信号が、スイッチ２０、２１では、Ｂ系統第１映
像選択信号入力端子２６から入力される２種類のＢ系統
第１映像選択信号が行う。The switches 18, 19, 20, and 21 select one of the 16 video input signals to be output according to a selection signal, and the switches 22, 23 output according to the selection signal among two input signals. Select a signal. The switches 18, 19, 20, and 21 sequentially switch the signals to be selected at an interval of four fields and output the signals. The outputs between the switches are output as those which can be flexibly shifted in field units. Switch 1
The switching control signals at 8 and 19 include two types of A-system first video selection signals input from the A-system first video selection signal input terminal 24, and the B-system first video selection signal input at switches 20 and 21. Two types of B-system first video selection signals input from the terminal 26 are used.

【００２３】Ａ系統において、スイッチ１８及びスイッ
チ１９の出力はそれぞれＡ系統第１選択映像出力端子２
８、３０に供給されると同時に、スイッチ２２にも供給
される。スイッチ２２では２フィールド毎に変化するＡ
系統第２映像選択信号によって入力映像信号を切替えて
出力する。スイッチ２２の出力はＡ系統第２選択映像出
力端子２９に供給される。In the A system, the outputs of the switches 18 and 19 are respectively connected to the A system first selection video output terminal 2
8 and 30 and at the same time to switch 22. The switch 22 changes A every two fields.
The input video signal is switched and output by the system second video selection signal. The output of the switch 22 is supplied to the A-system second selection video output terminal 29.

【００２４】また、Ｂ系統においては、スイッチ２０及
びスイッチ２１の出力はそれぞれＢ系統第１選択映像出
力端子３１、３３に供給されると同時に、スイッチ２３
にも供給される。スイッチ２３では２フィールド毎に変
化するＢ系統第２映像選択信号によって入力映像信号を
切替えて出力する。スイッチ２３の出力はＢ系統第２選
択映像出力端子３２に供給される。In the B-system, the outputs of the switches 20 and 21 are supplied to the B-system first-selection video output terminals 31 and 33, respectively.
Is also supplied. The switch 23 switches and outputs an input video signal according to a B-system second video selection signal that changes every two fields. The output of the switch 23 is supplied to the B-system second selection video output terminal 32.

【００２５】なお、入力映像数が１６よりも少ない場
合、例えば４入力の場合には、スイッチ２２での出力が
２フィールド間隔で例えばＣｈ１，Ｃｈ３，Ｃｈ１，Ｃ
ｈ３，・・・となるようにＡ系統第１映像選択信号、Ａ
系統第２映像選択信号がスイッチ制御を行い、スイッチ
２３での出力が２フィールド間隔で例えばＣｈ２，Ｃｈ
４，Ｃｈ２，Ｃｈ４，・・・となるようにＢ系統第１映
像選択信号、Ｂ系統第２映像選択信号がスイッチ制御を
行う。When the number of input images is less than 16, for example, when there are four inputs, the output from the switch 22 is output at intervals of two fields, for example, Ch1, Ch3, Ch1, C2.
h3,..., the A-system first video selection signal, A
The system second video selection signal performs switch control, and the output from the switch 23 is output at intervals of two fields, for example, Ch2, Ch.
, Ch2, Ch4,..., The B-system first video selection signal and the B-system second video selection signal perform switch control.

【００２６】次に、上記図１のクロック発生回路４で
は、４つのデコーダ回路４ａを備え、各デコーダ回路４
ａにはそれぞれ映像信号が入力される。各デコーダ回路
４ａでは、入力された各映像信号のサブキャリア位相に
ロックしたｆｓｃのてい倍の周波数（４ｆｓｃ）のクロ
ック、及びコンポジットシンク信号を抽出し、出力す
る。このような動作をする回路として、例えば三菱電気
株式会社製のＭ５１２７１ＦＰがある。Next, the clock generation circuit 4 shown in FIG. 1 includes four decoder circuits 4a.
Video signals are input to a. Each decoder circuit 4a extracts and outputs a clock having a frequency (4fsc) which is a multiple of fsc locked to the subcarrier phase of each input video signal and a composite sync signal. As a circuit that performs such an operation, for example, there is M51271FP manufactured by Mitsubishi Electric Corporation.

【００２７】続いて、Ａ系統映像同期化回路５及びＢ系
統映像同期化回路６の動作を、その回路構成例を示す図
３のブロック図を参照して説明する。ここで、図３の回
路構成は、Ａ系統及びＢ系統の両者に共通のものであ
る。Next, the operation of the A-system video synchronization circuit 5 and the B-system video synchronization circuit 6 will be described with reference to the block diagram of FIG. Here, the circuit configuration of FIG. 3 is common to both the A system and the B system.

【００２８】Ａ系統（Ｂ系統）映像同期化回路５（６）
は、リード制御信号入力端子３４、映像入力端子３５、
４ｆｓｃ１入力端子３６、４ｆｓｃ２入力端子３７、コ
ンポジットシンク信号１入力端子３８、コンポジットシ
ンク信号２入力端子３９、第２映像選択信号（Ａ２、Ｂ
２）入力端子４０、Ａ／Ｄコンバータ４１、スイッチ４
２、４３、ＦＩＦＯメモリ４４、ライト制御回路４５、
メモリライト開始信号入力端子４６、および、映像出力
端子４７を備える。A system (B system) video synchronization circuit 5 (6)
Are the read control signal input terminal 34, the video input terminal 35,
4 fsc 1 input terminal 36, 4 fsc 2 input terminal 37, composite sync signal 1 input terminal 38, composite sync signal 2 input terminal 39, second video selection signal (A 2, B
2) Input terminal 40, A / D converter 41, switch 4
2, 43, FIFO memory 44, write control circuit 45,
A memory write start signal input terminal 46 and a video output terminal 47 are provided.

【００２９】映像入力端子３５にはＡ系統（Ｂ系統）映
像選択回路２（３）からの映像信号が入力され、Ａ／Ｄ
コンバータ４１にその映像信号は供給される。Ａ／Ｄコ
ンバータ４１では、入力される映像信号をスイッチ４２
から供給されるクロックのタイミングでアナログ／デジ
タル変換し、ＦＩＦＯメモリ４４へ映像信号を供給す
る。A video signal from the A-system (B-system) video selection circuit 2 (3) is input to the video input terminal 35, and the A / D
The video signal is supplied to the converter 41. In the A / D converter 41, the input video signal is
The analog-to-digital conversion is performed at the timing of the clock supplied from the controller, and a video signal is supplied to the FIFO memory 44.

【００３０】４ｆｓｃ１入力端子３６及び４ｆｓｃ２入
力端子３７には各入力チャンネル映像に対応したライト
クロック信号が供給され、それらの信号はスイッチ４２
に入力される。スイッチ４２には、第２映像選択信号入
力端子４０から入力される２フィールド間隔毎に切り替
わる選択信号が入力され、スイッチ４２からは、ＦＩＦ
Ｏメモリ４４に入力される映像信号に対応したライトク
ロック信号が出力される。ライトクロック信号は、Ａ／
Ｄコンバータ４１、ライト制御回路４５、及びＦＩＦＯ
メモリ４４に供給される。A write clock signal corresponding to each input channel video is supplied to the 4fsc1 input terminal 36 and the 4fsc2 input terminal 37.
Is input to The switch 42 receives a selection signal which is input from the second video selection signal input terminal 40 and is switched at every two field intervals.
A write clock signal corresponding to the video signal input to the O memory 44 is output. The write clock signal is A /
D converter 41, write control circuit 45, and FIFO
The data is supplied to the memory 44.

【００３１】一方、コンポジットシンク信号１入力端子
３８及びコンポジットシンク信号２入力端子３９には各
入力チャンネル映像に対応したコンポジットシンク信号
が供給され、スイッチ４３にそのコンポジットシンク信
号が入力される。スイッチ４３には、第２映像選択信号
入力端子４０から入力される選択信号が入力され、スイ
ッチ４３からは、ＦＩＦＯメモリ４４に入力される映像
信号に対応したコンポジットシンク信号がライト制御回
路４５へ出力される。On the other hand, a composite sync signal corresponding to each input channel video is supplied to the composite sync signal 1 input terminal 38 and the composite sync signal 2 input terminal 39, and the composite sync signal is input to the switch 43. A selection signal input from the second video selection signal input terminal 40 is input to the switch 43, and a composite sync signal corresponding to the video signal input to the FIFO memory 44 is output from the switch 43 to the write control circuit 45. Is done.

【００３２】ライト制御回路４５には、ライトクロック
信号、コンポジットシンク信号、及びメモリライト可能
信号入力端子４６からメモリライト可能信号が入力され
る。ライト制御回路４５では、コンポジットシンク信号
から垂直同期信号を抽出することにより、フィールドの
開始点を検出して、ＦＩＦＯメモリ４４へ映像信号を書
き込むときの制御信号、即ちＦＩＦＯメモリ４４に各チ
ャンネル映像信号の映像を１フィールド書き込むための
ライトイネーブル信号、ライトリセット信号が作成さ
れ、これら制御信号はＦＩＦＯメモリ４４へ入力され
る。The write control circuit 45 receives a write clock signal, a composite sync signal, and a memory write enable signal from a memory write enable signal input terminal 46. The write control circuit 45 detects the starting point of the field by extracting the vertical synchronizing signal from the composite sync signal, and controls the writing of the video signal to the FIFO memory 44, that is, the video signal for each channel is stored in the FIFO memory 44. A write enable signal and a write reset signal for writing the video of one field are created, and these control signals are input to the FIFO memory 44.

【００３３】一方、リード制御信号入力端子３４から、
ＦＩＦＯメモリ４４に書き込まれた１フィールド分の映
像信号を順次読みだすための制御信号、即ち、リードク
ロック信号、リードイネーブル信号及びリードリセット
信号がＦＩＦＯメモリ４４に供給され、ＦＩＦＯメモリ
４４ではリード制御信号によって読みだされた１フィー
ルドの映像信号を映像出力端子４７に出力する。On the other hand, from the read control signal input terminal 34,
A control signal for sequentially reading one field of the video signal written in the FIFO memory 44, that is, a read clock signal, a read enable signal, and a read reset signal are supplied to the FIFO memory 44. And outputs the one-field video signal read out to the video output terminal 47.

【００３４】上記図１の出力タイミング発生回路７で
は、本発明の映像同期化切替装置１００の出力の基準と
なる信号を生成し出力する。出力タイミング発生回路７
は、安定した４ｆｓｃの固定クロックを基にＡ系統映像
選択回路２及びＢ系統映像選択回路３への選択制御信
号、Ａ系統映像同期化回路５及びＢ系統映像同期化回路
６へのリード制御信号、系統選択回路８への系統切替信
号、カメラコード発生回路１２への選択映像チャンネル
情報、同期化以後の処理回路へのリードクロック、或は
リードクロックに同期した制御信号の供給を行なう。The output timing generation circuit 7 shown in FIG. 1 generates and outputs a signal serving as a reference of the output of the video synchronization switching device 100 of the present invention. Output timing generation circuit 7
Is a selection control signal to the A-system video selection circuit 2 and the B-system video selection circuit 3 based on a stable fixed clock of 4 fsc, and a read control signal to the A-system video synchronization circuit 5 and the B-system video synchronization circuit 6. The system switching circuit 8 supplies a system switching signal to the system selection circuit 8, selected video channel information to the camera code generation circuit 12, a read clock to a processing circuit after synchronization, or a control signal synchronized with the read clock.

【００３５】系統選択回路８は２系統から入力される映
像信号を上記系統切替信号により切替え、単一の映像信
号として出力する。The system selection circuit 8 switches video signals input from the two systems by the system switching signal and outputs a single video signal.

【００３６】垂直同期発生回路１０は、入力されるリー
ドクロックを分周して、垂直同期信号、等価パルス信号
を作成し（ＮＴＳＣの場合、９Ｈ期間）、また、出力タ
イミング発生回路７から供給される制御タイミングを基
に垂直同期信号の置き換え期間を決定する選択信号を作
成して出力する。The vertical synchronization generation circuit 10 divides the input read clock to generate a vertical synchronization signal and an equivalent pulse signal (9H period in the case of NTSC) and is supplied from the output timing generation circuit 7. And generating a selection signal for determining the replacement period of the vertical synchronization signal based on the control timing.

【００３７】カメラコード発生回路１２は、入力される
選択映像チャンネル情報をもとに、入力映像のフィール
ド毎に付加すべきチャンネル番号を決定し、入力される
リードクロック、同期信号を用いてフィールド毎のカメ
ラコードを付加する位置、即ち図７に示すように垂直ブ
ランキング期間の後半部の６Ｈ期間に、そのフィールド
のチャンネル番号を表すカメラコードを付加する。カメ
ラコードは、例えば水平映像期間を４つに分割して、レ
ベルに対応した４ビット信号にすることにより、１６個
のカメラに対応できる。The camera code generation circuit 12 determines the channel number to be added for each field of the input video based on the input selected video channel information, and uses the input read clock and synchronization signal for each field. The camera code indicating the channel number of the field is added to the position where the camera code is added, that is, the 6H period in the latter half of the vertical blanking period as shown in FIG. The camera code can correspond to 16 cameras, for example, by dividing a horizontal video period into four and forming a 4-bit signal corresponding to the level.

【００３８】スイッチ９、１１は２つの入力のうち、選
択信号によって出力を選択する。The switches 9 and 11 select an output according to a selection signal from the two inputs.

【００３９】Ｄ／Ａコンバータ１３は、入力されるディ
ジタル映像信号をアナログ信号に変換し、出力する。The D / A converter 13 converts an input digital video signal into an analog signal and outputs the analog signal.

【００４０】次に、上記図１に示す映像同期化切替装置
１００の全体動作を、図８のタイミング図を用いて説明
する。なお以下の説明では、入力には非同期の１６チャ
ンネルの映像入力Ｃｈ１〜Ｃｈ１６があるものとする。
１６個の映像入力はＡ系統映像選択回路２及びＢ系統映
像選択回路３に映像信号を供給する。Next, the overall operation of the video synchronization switching device 100 shown in FIG. 1 will be described with reference to the timing chart of FIG. In the following description, it is assumed that the inputs include asynchronous 16-channel video inputs Ch1 to Ch16.
The 16 video inputs supply video signals to the A-system video selection circuit 2 and the B-system video selection circuit 3.

【００４１】Ａ系統映像選択回路２及びＢ系統映像選択
回路３での、上記図２に示すような計４つのスイッチ１
８、１９、２０、２１からなる第１選択回路３００にお
いては、各々４フィールドに一度、選択映像の切替えを
第１映像選択信号（Ａ１，Ｂ１）に従って行う。この第
１選択回路３００で選択された映像出力は系統ごとに別
けられて第２選択回路４００に入力される。計２つのス
イッチ２２、２３からなる第２の選択回路４００では、
２フィールド毎に切り替わる選択信号Ａ２，Ｂ２によ
り、入力の２つの映像信号を切替えて出力する。以上に
より１６個の入力映像は２つの系統に分けられ、各系統
の映像選択回路からは複数の映像信号が２フィールド毎
に連続してＡ系統映像同期化回路５及びＢ系統映像同期
化回路６に出力される（ＡＯ，ＢＯ）。In the A-system video selection circuit 2 and the B-system video selection circuit 3, a total of four switches 1 as shown in FIG.
In the first selection circuit 300 including 8, 19, 20, and 21, switching of the selected video is performed once every four fields in accordance with the first video selection signal (A1, B1). The video output selected by the first selection circuit 300 is input to the second selection circuit 400 separately for each system. In the second selection circuit 400 including the two switches 22 and 23 in total,
The two input video signals are switched and output by selection signals A2 and B2 which are switched every two fields. As described above, the 16 input videos are divided into two systems, and a plurality of video signals are continuously output from the video selection circuits of each system for every two fields in the A system video synchronization circuit 5 and the B system video synchronization circuit 6. (AO, BO).

【００４２】一方、Ａ系統映像選択回路２及びＢ系統映
像選択回路３での計４つの第１選択回路３００から出力
される映像信号は、クロック発生回路４の４つのデコー
ダにもそれぞれ供給される。各デコーダでは、入力され
る４フィールド毎に切り替わる映像信号に対して、各映
像信号のサブキャリアに位相ロックしたクロック及びコ
ンポジットシンク信号を抽出する。前記第２選択回路４
００へ入力された映像信号が選択されて出力されるまで
には、２フィールド期間の余裕があるため、ここでのク
ロック及びコンポジットシンク信号抽出は、４フィール
ド期間入力される各チャンネルの映像信号に対して、前
半の２フィールド期間の間に行えばよい。クロック発生
回路４で抽出されたライトクロック及びコンポジットシ
ンク信号は、Ａ系統映像同期化回路５及びＢ系統映像同
期化回路６に供給される。On the other hand, the video signals output from the four first selection circuits 300 in the A-system video selection circuit 2 and the B-system video selection circuit 3 are also supplied to the four decoders of the clock generation circuit 4, respectively. . Each decoder extracts a clock and a composite sync signal that are phase-locked to the subcarriers of each video signal from the video signal that is switched every four fields. The second selection circuit 4
Since there is a margin of two field periods before the video signal input to 00 is selected and output, the extraction of the clock and composite sync signal here is performed on the video signal of each channel input for four field periods. On the other hand, it may be performed during the first two field periods. The write clock and the composite sync signal extracted by the clock generation circuit 4 are supplied to the A-system video synchronization circuit 5 and the B-system video synchronization circuit 6.

【００４３】Ａ系統映像同期化回路５及びＢ系統映像同
期化回路６では、入力される映像信号ＡＯ，ＢＯをＡ／
Ｄ変換の後にＦＩＦＯメモリ４４に供給する。この入力
映像は２フィールド毎に入力映像チャンネルが切り替わ
るが、その切替制御に用いられた第２映像選択信号Ａ
２，Ｂ２により、映像同期化回路に入力されるライトク
ロックも切り替わるので、ＦＩＦＯメモリ４４には、２
フィールド毎に入力チャンネルの映像信号及びそのサブ
キャリアに位相ロックしたクロックが切り替わって入力
される。また、コンポジットシンク信号も映像信号の切
り替わりと同時に切り替わって、ライト制御回路４５に
入力される。ライト制御回路４５では、メモリライト可
能信号、コンポジットシンク信号、ライトクロック信号
を用いて、ＦＩＦＯメモリ４４に供給される入力映像２
フィールドのうち、完全な1フィールドの映像信号をＦ
ＩＦＯメモリ４４に書き込むために、ライトイネーブル
信号及びライトリセット信号を生成し、ＦＩＦＯメモリ
４４への映像信号の書き込みを制御する。以上により、
ＦＩＦＯメモリ４４には、1フィールドの映像信号が書
き込まれる。The A-system video synchronization circuit 5 and the B-system video synchronization circuit 6 convert the input video signals AO and BO into A /
After the D conversion, the data is supplied to the FIFO memory 44. The input video channel of this input video is switched every two fields, and the second video selection signal A used for the switching control is switched.
2 and B2, the write clock input to the video synchronization circuit is also switched.
A video signal of an input channel and a clock phase-locked to its subcarrier are switched and input for each field. The composite sync signal also switches at the same time as the switching of the video signal, and is input to the write control circuit 45. The write control circuit 45 uses the memory write enable signal, the composite sync signal, and the write clock signal to input the input video 2 supplied to the FIFO memory 44.
The video signal of one complete field is
In order to write to the IFO memory 44, a write enable signal and a write reset signal are generated, and writing of a video signal to the FIFO memory 44 is controlled. From the above,
In the FIFO memory 44, a video signal of one field is written.

【００４４】出力タイミング発生回路７では、Ａ系統及
びＢ系統におけるＦＩＦＯメモリ４４に書き込まれた1
フィールドの映像信号を読み出すために、Ａ系統、Ｂ系
統各々に対するリード制御信号（１フィールド期間のリ
ードイネーブル信号、リードリセット信号、リードクロ
ック）をＦＩＦＯメモリ４４に供給し、ＦＩＦＯメモリ
４４に書き込まれた映像信号の読み出しを行う。Ａ系
統、Ｂ系統各々に対するリード制御は、1フィールド間
隔毎に交互に行なわれる。In the output timing generation circuit 7, 1 is written to the FIFO memory 44 in the A system and the B system.
In order to read the video signal of the field, a read control signal (read enable signal, read reset signal, read clock for one field period) for each of the A system and the B system is supplied to the FIFO memory 44 and written into the FIFO memory 44. The video signal is read. The read control for each of the A system and the B system is performed alternately at intervals of one field.

【００４５】Ａ系統映像同期化回路５及びＢ系統映像同
期化回路６のＦＩＦＯメモリ４４から読み出された映像
信号は系統選択回路８に各々供給される。系統選択回路
８には、出力タイミング発生回路７から、ＦＩＦＯリー
ド制御信号に同期した系統切替信号ＭＳＬが入力され、
Ａ系統及びＢ系統の映像信号を１フィールド毎に切替え
てスイッチ９に出力（ＤＯ）する。以上により、スイッ
チ９には各入力チャンネルの映像信号が１フィールド毎
に順次連なった不連続のない単一の映像信号ＤＯとして
出力される。The video signals read from the FIFO memories 44 of the A-system video synchronization circuit 5 and the B-system video synchronization circuit 6 are supplied to the system selection circuit 8 respectively. A system switching signal MSL synchronized with the FIFO read control signal is input from the output timing generation circuit 7 to the system selection circuit 8,
The video signals of the A system and the B system are switched for each field and output to the switch 9 (DO). As described above, the video signal of each input channel is output to the switch 9 as a single video signal DO having no discontinuity, which is sequentially connected for each field.

【００４６】スイッチ９には、系統選択回路８からの映
像信号、及び垂直同期発生回路１０からの垂直同期信号
が入力される。また、映像信号と垂直同期信号を切り替
える制御信号として、垂直同期発生回路１０から選択信
号がスイッチ９に入力され、各フィールドの先頭に垂直
同期信号が置き換えられる。The switch 9 receives the video signal from the system selection circuit 8 and the vertical synchronization signal from the vertical synchronization generation circuit 10. Further, a selection signal is input from the vertical synchronization generation circuit 10 to the switch 9 as a control signal for switching between the video signal and the vertical synchronization signal, and the vertical synchronization signal is replaced at the head of each field.

【００４７】スイッチ９から出力される映像信号は、ス
イッチ１１に供給される。スイッチ１１には、カメラコ
ード発生回路１２からカメラコード信号が供給される。
カメラコード発生回路１２では、スイッチ１１に入力さ
れる映像信号のフィールド単位で切り替わる映像信号に
対して適切なカメラコード信号を生成し、上記図７に示
されるように映像信号の垂直ブランキング期間に付加す
る。The video signal output from the switch 9 is supplied to the switch 11. The switch 11 is supplied with a camera code signal from the camera code generation circuit 12.
The camera code generation circuit 12 generates an appropriate camera code signal for a video signal which is switched to a field unit of the video signal input to the switch 11, and generates a camera code signal during the vertical blanking period of the video signal as shown in FIG. Add.

【００４８】スイッチ１１から出力される映像信号は、
Ｄ／Ａコンバータ１３に入力され、Ｄ／Ａコンバータ１
３では、入力された映像信号に対し、ディジタル／アナ
ログ変換処理を行い、記録用映像信号出力端子１４に出
力する。The video signal output from the switch 11 is
The signal is input to the D / A converter 13 and the D / A converter 1
In 3, digital / analog conversion processing is performed on the input video signal, and the signal is output to the recording video signal output terminal 14.

【００４９】本実施形態によれば、複数の入力映像を順
次選択するにあたり、２段の選択手段（第１選択回路３
００及び第２選択回路４００）を設け、２段目の選択手
段により選択された映像信号を同期化する際に、該映像
信号が１段目の選択手段により選択されたときにサブキ
ャリアに位相ロックしたクロックを抽出しておくことに
よりメモリへの書き込みにおいてビート妨害の無い処理
を実現できる。According to the present embodiment, in order to sequentially select a plurality of input images, two-stage selection means (first selection circuit 3)
00 and a second selection circuit 400), when synchronizing the video signal selected by the second-stage selection means, when the video signal is selected by the first-stage selection means, By extracting the locked clock, it is possible to realize processing without beat disturbance in writing to the memory.

【００５０】さらに、前記２段の選択手段及び同期化回
路を２系統設け、出力の基準信号に合せて２系統の出力
を切り替えることにより、本発明による映像同期化切替
装置の出力においては、フィールド毎に切り替わる映像
信号のつなぎめにおいて不連続の無い、且つ輝度や色度
のビート妨害の無い映像信号を得ることができる。Furthermore, by providing two systems of the two-stage selection means and the synchronization circuit, and switching the two systems of outputs in accordance with the output reference signal, the output of the video synchronization switching device according to the present invention is It is possible to obtain a video signal having no discontinuity in the connection of the video signal that is switched every time and having no beat disturbance of luminance and chromaticity.

【００５１】また、本実施形態では、入力映像信号がＮ
ＴＳＣ方式の連続記録モードの場合を想定したが、ＰＡ
Ｌ方式に対しても、サンプリング周波数の変更や１ライ
ンの長さ、ライン数の相違に伴うＦＩＦＯ制御回路の制
御タイミングの変更を行うことにより対応でき、各選択
信号の周期等を変えることによって間欠記録モードの記
録再生装置等への出力も可能である。In this embodiment, the input video signal is N
The case of the continuous recording mode of the TSC system is assumed,
The L system can also be handled by changing the sampling frequency, changing the control timing of the FIFO control circuit in accordance with the difference in the length of one line, and the number of lines, and changing the cycle of each selection signal, etc. Output to a recording / reproducing device or the like in the recording mode is also possible.

【００５２】次に、本発明による映像同期化切替装置の
第２の実施形態を図９のタイミング図を用いて説明す
る。本実施形態では間欠記録モードで、入力が１６チャ
ンネル、３フィールド間欠記録の場合を例に挙げて説明
する。Next, a video synchronization switching apparatus according to a second embodiment of the present invention will be described with reference to the timing chart of FIG. In the present embodiment, an example will be described in which the input is 16 channels, 3 fields intermittent recording in the intermittent recording mode.

【００５３】ここで間欠記録周期は、上記図１の実施形
態と同じ構成を備える本実施形態の記録再生装置の制御
部２０１等が発生する記録動作を制御するための制御信
号の一つである間欠モード信号、例えば３フィールド間
欠モードのときには３フィールド間隔で発生するパルス
により判別され、Ａ系統映像選択回路２、Ｂ系統映像選
択回路３での選択信号、出力タイミング発生回路７での
ＦＩＦＯリード制御タイミング及び系統切替信号ＭＳＬ
の各周期が決定される。Here, the intermittent recording cycle is one of the control signals for controlling the recording operation generated by the control unit 201 and the like of the recording / reproducing apparatus of the present embodiment having the same configuration as the embodiment of FIG. An intermittent mode signal, for example, in a three-field intermittent mode, is determined by a pulse generated at three-field intervals, a selection signal in the A-system video selection circuit 2 and the B-system video selection circuit 3, and a FIFO read control in the output timing generation circuit 7. Timing and system switching signal MSL
Are determined.

【００５４】Ａ系統映像選択回路２及びＢ系統映像選択
回路３での、計４つのスイッチ１８、１９、２０、２１
からなる第１選択回路３００においては、各々１２フィ
ールドに一度、選択映像の切替えを第１映像選択信号
（Ａ１，Ｂ１）に従って行う。第１選択回路３００で選
択された映像出力は系統ごとに第２選択回路４００に入
力される。計２つのスイッチ２２、２３からなる第２選
択回路４００では、６フィールド毎に切り替わる選択信
号Ａ２，Ｂ２により、入力の２つの映像信号を切替えて
出力する。以上により１６個の入力映像は２つの系統に
分けられ、各系統の映像選択回路からは複数の映像信号
が６フィールド毎に連続してＡ系統映像同期化回路５及
びＢ系統映像同期化回路６に出力される（ＡＯ，Ｂ
Ｏ）。A total of four switches 18, 19, 20, 21 in the A-system video selection circuit 2 and the B-system video selection circuit 3
In the first selection circuit 300 composed of, the selected video is switched once every 12 fields in accordance with the first video selection signal (A1, B1). The video output selected by the first selection circuit 300 is input to the second selection circuit 400 for each system. The second selection circuit 400, which includes a total of two switches 22 and 23, switches and outputs two input video signals in response to selection signals A2 and B2 that are switched every six fields. As described above, the 16 input videos are divided into two systems, and a plurality of video signals are continuously output from the video selection circuits of each system for every six fields in the A system video synchronization circuit 5 and the B system video synchronization circuit 6. (AO, B
O).

【００５５】一方、Ａ系統映像選択回路２及びＢ系統映
像選択回路３での計４つの第１選択回路３００から出力
される映像信号は、各々クロック発生回路４の４つのデ
コーダ４ａにそれぞれ供給される。各デコーダ４ａで
は、入力される１２フィールド毎に切り替わる映像信号
に対して、各映像信号のサブキャリアに位相ロックした
クロック及びコンポジットシンク信号を抽出する。前記
第２選択回路４００へ入力された映像信号が選択されて
出力されるまでには、６フィールド期間の余裕があるた
め、ここでのクロック及びコンポジットシンク信号抽出
は、１２フィールド期間入力される各チャンネルの映像
信号に対して、前半の６フィールド期間の間に行えばよ
い。クロック発生回路４で抽出されたライトクロック及
びコンポジットシンク信号は、Ａ系統映像同期化回路５
及びＢ系統映像同期化回路６に供給される。On the other hand, video signals output from a total of four first selection circuits 300 in the A-system video selection circuit 2 and the B-system video selection circuit 3 are supplied to four decoders 4a of the clock generation circuit 4, respectively. You. Each decoder 4a extracts a clock and a composite sync signal that are phase-locked to the subcarriers of each video signal from the video signal that is switched every 12 fields. Since there is a margin of 6 field periods before the video signal input to the second selection circuit 400 is selected and output, the clock and composite sync signal extraction here is performed for each of the input signals during the 12 field period. It may be performed during the first six field periods for the channel video signal. The write clock and the composite sync signal extracted by the clock generation circuit 4 are supplied to the A-system video synchronization circuit 5.
And the B-system video synchronization circuit 6.

【００５６】Ａ系統映像同期化回路５及びＢ系統映像同
期化回路６では、入力される映像信号ＡＯ，ＢＯをＡ／
Ｄ変換の後にＦＩＦＯメモリ４４に供給する。この入力
映像は６フィールド毎に入力映像チャンネルが切り替わ
るが、その切替制御に用いられた第２映像選択信号Ａ
２，Ｂ２により、映像同期化回路に入力されるライトク
ロックも切り替わるので、ＦＩＦＯメモリ４４には、６
フィールド毎に入力チャンネルの映像信号及びそのサブ
キャリアに位相ロックしたクロックが切り替わって入力
される。また、コンポジットシンク信号も映像信号の切
り替わりと同時に切り替わって、ライト制御回路４５に
入力される。ライト制御回路４５では、メモリライト可
能信号、コンポジットシンク信号、ライトクロック信号
を用いて、ＦＩＦＯメモリ４４に供給される入力映像６
フィールドのうち、最初の完全な1フィールドの映像信
号をＦＩＦＯメモリ４４に書き込むために、ライトイネ
ーブル信号及びライトリセット信号を生成し、ＦＩＦＯ
メモリ４４への映像信号の書き込みを制御する。以上に
より、ＦＩＦＯメモリ４４には、1フィールドの映像信
号が書き込まれる。The A-system video synchronization circuit 5 and the B-system video synchronization circuit 6 convert the input video signals AO and BO into A /
After the D conversion, the data is supplied to the FIFO memory 44. The input video channel of this input video is switched every six fields, and the second video selection signal A used for the switching control is switched.
2 and B2, the write clock input to the video synchronization circuit is also switched.
A video signal of an input channel and a clock phase-locked to its subcarrier are switched and input for each field. The composite sync signal also switches at the same time as the switching of the video signal, and is input to the write control circuit 45. The write control circuit 45 uses the memory write enable signal, the composite sync signal, and the write clock signal to input the video data 6 supplied to the FIFO memory 44.
In order to write the video signal of the first complete one of the fields into the FIFO memory 44, a write enable signal and a write reset signal are generated, and the FIFO
The writing of the video signal to the memory 44 is controlled. As described above, the video signal of one field is written into the FIFO memory 44.

【００５７】出力タイミング発生回路７では、Ａ系統及
びＢ系統におけるＦＩＦＯメモリ４４に書き込まれた1
フィールドの映像信号を読み出すために、Ａ系統、Ｂ系
統各々に対するリード制御信号（１フィールド期間のリ
ードイネーブル信号、リードリセット信号、リードクロ
ック）をＦＩＦＯメモリ４４に供給し、ＦＩＦＯメモリ
４４に書き込まれた映像信号の読み出しを行う。Ａ系
統、Ｂ系統各々に対するリード制御は、３フィールド間
隔毎に交互に行なわれる。In the output timing generation circuit 7, 1 is written to the FIFO memories 44 in the A system and the B system.
In order to read the video signal of the field, a read control signal (read enable signal, read reset signal, read clock for one field period) for each of the A system and the B system is supplied to the FIFO memory 44 and written into the FIFO memory 44. The video signal is read. The read control for each of the A system and the B system is performed alternately every three fields.

【００５８】Ａ系統映像同期化回路５及びＢ系統映像同
期化回路６のＦＩＦＯメモリ４４から読み出された映像
信号は系統選択回路８に各々供給される。系統選択回路
８には出力タイミング発生回路７から、ＦＩＦＯ制御信
号に同期した系統切替信号ＭＳＬが入力され、Ａ系統及
びＢ系統の映像信号を３フィールド毎に切替えてスイッ
チ９に出力（ＤＯ）する。以上により、スイッチ９には
各入力チャンネルの映像信号が３フィールド毎に順次連
なった不連続のない単一の映像信号ＤＯとして出力され
る。The video signals read from the FIFO memories 44 of the A-system video synchronization circuit 5 and the B-system video synchronization circuit 6 are supplied to the system selection circuit 8 respectively. A system switching signal MSL synchronized with the FIFO control signal is input from the output timing generation circuit 7 to the system selection circuit 8, and the system A and B system video signals are switched every three fields and output to the switch 9 (DO). . As described above, the video signal of each input channel is output to the switch 9 as a single video signal DO having no discontinuity, which is sequentially connected every three fields.

【００５９】以降の処理は、上記図８により説明した連
続記録の場合と同様に行われる。The subsequent processing is performed in the same manner as in the case of the continuous recording described with reference to FIG.

【００６０】本実施形態によれば、ＶＴＲ等の記録再生
装置から発生する間欠モード信号により、出力タイミン
グ発生回路７で発生する制御タイミング周期を変更する
ことにより、間欠記録にも柔軟に対応することができ、
長時間の映像記録を実現することができる。According to the present embodiment, the control timing cycle generated by the output timing generation circuit 7 is changed by the intermittent mode signal generated from a recording / reproducing apparatus such as a VTR, thereby flexibly supporting intermittent recording. Can be
Long-term video recording can be realized.

【００６１】次に、本発明による映像同期化切替装置の
第３の実施形態を図４〜図６を参照して説明する。本実
施形態では、複数の入力映像の中にカラー映像信号と白
黒映像信号が混在する場合を例に挙げて説明する。Next, a third embodiment of the video synchronization switching device according to the present invention will be described with reference to FIGS. In the present embodiment, a case where a color video signal and a black-and-white video signal are mixed in a plurality of input videos will be described as an example.

【００６２】本実施形態の映像同期化切替装置は、図４
に示すように、上記図１の実施形態の構成において、バ
ーストレベル検出回路１７、バースト発生回路１５、及
びスイッチ１６をさらに加えたものとなる。以下の説明
では、前記追加された構成についてのみ動作説明を行な
うものとし、上記図１の実施形態を同じ構成については
同じ符号を付し、その説明を省略する。The video synchronization switching device of this embodiment is similar to that of FIG.
As shown in FIG. 1, the burst level detecting circuit 17, the burst generating circuit 15, and the switch 16 are further added to the configuration of the embodiment of FIG. In the following description, the operation will be described only for the added configuration, and the same components as those in the embodiment of FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【００６３】本実施形態において、バーストレベル検出
回路１７は、入力された映像信号のフィールド毎にバー
スト付加期間の信号をサンプリングし、信号の振幅レベ
ルを算出し、カラーバーストが付加されているか否かを
検出する。さらにサンプリングしたフィールドにカラー
バーストが付加されていない場合には、そのフィールド
を白黒映像信号と見なし、その情報を出力する。In this embodiment, the burst level detection circuit 17 samples the signal in the burst addition period for each field of the input video signal, calculates the signal amplitude level, and determines whether or not a color burst is added. Is detected. If no color burst is added to the sampled field, the field is regarded as a monochrome video signal, and the information is output.

【００６４】バースト発生回路１５及びスイッチ１６の
動作を説明するために、図５にその構成例を表したブロ
ック図を示す。また、図６に作成するバーストの補足図
を示す。FIG. 5 is a block diagram showing an example of the configuration of the burst generation circuit 15 and the switch 16 in order to explain the operation. FIG. 6 shows a supplementary diagram of the created burst.

【００６５】バースト発生回路１５は、バースト波形作
成部５００とバースト付加期間決定部６００とにより構
成される。バースト付加期間決定部６００は、同期分離
回路４８、バースト付加期間デコード回路４９、バース
ト付加指示信号入力端子５０、映像信号入力端子５８、
およびＬＰＦ（ローパスフィルター）５９を備えてい
る。バースト波形作成部５００は、ペデスタル信号入力
端子５２、シンクチップレベル信号入力端子５３、バー
スト最高レベル計算回路５４、バースト最低レベル計算
回路５５、レベル選択回路５６、およびリード側カウン
タ下位２ビット入力端子５７を備えている。また、５１
はバースト付加後映像信号出力端子である。The burst generation circuit 15 includes a burst waveform creation section 500 and a burst addition period determination section 600. The burst addition period determination unit 600 includes a synchronization separation circuit 48, a burst addition period decoding circuit 49, a burst addition instruction signal input terminal 50, a video signal input terminal 58,
And an LPF (low-pass filter) 59. The burst waveform generation unit 500 includes a pedestal signal input terminal 52, a sync tip level signal input terminal 53, a burst maximum level calculation circuit 54, a burst minimum level calculation circuit 55, a level selection circuit 56, and a read side counter lower 2 bit input terminal 57. It has. Also, 51
Is a video signal output terminal after adding a burst.

【００６６】レベル選択回路５６は、４つの入力を、リ
ード側カウンタ下位２ビット入力端子５７より入力され
る選択信号によって切替えて出力する。バースト最高レ
ベル計算回路５４は、作成するバーストの最高レベルを
図６のａの算出式ａ＝ｂ＋（ｂ−ｄ）／２により算出
し、レベル選択回路５６に供給する。バースト最低レベ
ル計算回路５５は、作成するバーストの最低レベルを図
６のｃの算出式ｃ＝ｂ−（ｂ−ｄ）／２により算出し、
レベル選択回路５６に供給する。The level selection circuit 56 switches the four inputs according to a selection signal input from the read-side counter lower 2-bit input terminal 57 and outputs the same. The burst highest level calculation circuit 54 calculates the highest level of the burst to be created by the calculation formula a = b + (b−d) / 2 in FIG. The lowest burst level calculation circuit 55 calculates the lowest level of the burst to be created by the calculation formula c = b− (b−d) / 2 in FIG.
It is supplied to the level selection circuit 56.

【００６７】ＬＰＦ５９は、入力される映像信号にロー
パスフィルタリング処理を行ない、リンギングや高周波
ノイズを取り除いた映像信号を出力する。同期分離回路
４８は、２つの入力のレベル比較を行い、比較結果をも
とに水平同期信号を抽出する。バースト付加期間デコー
ド回路４９は入力される水平同期信号からバーストを付
加する期間を１ライン毎に算出し、バースト付加の指示
があるフィールドにのみバーストを付加するように制御
信号を出力する。例えば、バースト付加の指示があるフ
ィールドのライン毎にバーストを付加する期間でハイの
信号を出力する。スイッチ１６は２つの入力を制御信号
により、切り替えて出力する。The LPF 59 performs a low-pass filtering process on the input video signal, and outputs a video signal from which ringing and high-frequency noise have been removed. The sync separation circuit 48 compares the levels of the two inputs and extracts a horizontal sync signal based on the comparison result. The burst addition period decoding circuit 49 calculates a period for adding a burst from the input horizontal synchronizing signal for each line, and outputs a control signal so that a burst is added only to a field instructed to add a burst. For example, a high signal is output during a period in which a burst is added for each line of a field in which a burst addition instruction is given. The switch 16 switches and outputs two inputs according to a control signal.

【００６８】続いてバースト発生回路１５の全体動作を
説明する。本実施形態において、バースト波形作成部５
００は、カラーバーストの信号波形を作成する。レベル
選択回路５６には、ペデスタルレベル信号、シンクチッ
プレベル信号、バースト最高レベル信号、及びバースト
最低レベル信号が入力される。また、出力切り替え制御
信号として、出力のカラー映像信号のバースト信号と常
に一定の位相関係になるように、ＦＩＦＯメモリ制御を
行うリード側カウンタの下位２ビット出力信号が入力さ
れる。レベル選択回路５６では、上記制御信号に従い４
つの入力を切り替えて選択することにより、カラーバー
スト波形信号が出力される。Next, the overall operation of the burst generation circuit 15 will be described. In the present embodiment, the burst waveform creation unit 5
00 creates a color burst signal waveform. The level selection circuit 56 receives a pedestal level signal, a sync tip level signal, a burst maximum level signal, and a burst minimum level signal. Further, as an output switching control signal, a lower 2 bit output signal of a read-side counter for performing FIFO memory control is input so as to always have a fixed phase relationship with a burst signal of an output color video signal. In the level selection circuit 56, 4
By switching and selecting one input, a color burst waveform signal is output.

【００６９】バースト付加期間決定部６００では、白黒
映像信号のフィールドが入力されたときにカラーバース
ト信号を付加するように、ライン毎にバースト信号を付
加する期間を決定し、スイッチ１６への制御信号として
出力する。ＬＰＦ５９は映像信号入力端子４２から供給
される映像信号にローパスフィルタ処理を行ない、リン
ギングやノイズを取り除き、同期分離回路４８に映像信
号を供給する。同期分離回路４８には、バースト最低レ
ベル計算回路４６からバースト最低レベル信号が入力さ
れ、ＬＰＦ５９から入力される映像信号とレベル比較を
行い、映像信号がバースト最低レベル信号よりも大きい
場合にハイの信号を出力する。即ち同期分離回路４８で
は水平同期信号を抽出する。The burst addition period determining section 600 determines a period during which a burst signal is added for each line so that a color burst signal is added when a field of a black and white video signal is input. Output as The LPF 59 performs a low-pass filter process on the video signal supplied from the video signal input terminal 42 to remove ringing and noise, and supplies the video signal to the sync separation circuit 48. The sync separation circuit 48 receives the burst minimum level signal from the burst minimum level calculation circuit 46, compares the level with the video signal input from the LPF 59, and outputs a high signal when the video signal is larger than the burst minimum level signal. Is output. That is, the sync separation circuit 48 extracts the horizontal sync signal.

【００７０】バースト付加期間決定部６００ではさら
に、同期分離回路４８から出力される水平同期信号が、
バースト付加期間デコード回路４９に供給される。バー
スト付加期間デコード回路４９では、入力された水平同
期信号から、ライン毎にバーストを付加する期間を算出
し、バースト付加指示信号入力端子５０から入力される
信号、即ちバーストレベル検出回路１７の出力である白
黒映像信号のフィールドを指示する信号のときにのみ、
算出したバースト付加期間を指示する制御信号をスイッ
チ１６に供給する。The burst addition period determining section 600 further outputs the horizontal synchronization signal output from the synchronization separation circuit 48 as
The burst addition period is supplied to the decoding circuit 49. The burst addition period decoding circuit 49 calculates a period for adding a burst for each line from the input horizontal synchronizing signal, and calculates a period input from the burst addition instruction signal input terminal 50, that is, the output of the burst level detection circuit 17. Only when the signal indicates a certain black and white video signal field,
A control signal indicating the calculated burst addition period is supplied to the switch 16.

【００７１】スイッチ１６には、レベル選択回路５６か
ら出力されるバースト波形信号と、映像信号入力端子４
２からの映像信号が入力され、バースト付加期間デコー
ド回路４９からの制御信号に従い、２つの入力信号を切
り替えて出力する。以上により、バースト付加後映像信
号出力端子５１（スイッチ１１の入力）には、白黒映像
信号のフィールドにカラーバースト信号が付加した映像
信号が出力される。The switch 16 has a burst waveform signal output from the level selection circuit 56 and a video signal input terminal 4.
2, and switches and outputs two input signals in accordance with a control signal from the burst addition period decoding circuit 49. As described above, the video signal obtained by adding the color burst signal to the field of the black and white video signal is output to the video signal output terminal 51 after burst addition (input of the switch 11).

【００７２】本実施形態によれば、複数の入力映像の中
にカラー映像信号と白黒映像信号が混在する場合には、
複数の映像信号が単一の映像信号として連続してフィー
ルド毎に切り替わり出力される映像信号のフィールド毎
に、バースト付加期間の振幅レベルを検出して白黒映像
信号のフィールドを検出し、カラーバースト信号を作成
して白黒映像信号のフィールドに付加することことがで
きる。したがって、本実施形態による映像同期化切替装
置の出力をＶＴＲ装置等の映像記録再生装置に供給する
際に、ＡＣＣ回路やカラーキラー回路の誤動作を防ぐこ
とができる。According to the present embodiment, when a color video signal and a black-and-white video signal are mixed in a plurality of input videos,
A plurality of video signals are continuously switched as a single video signal for each field, and for each field of the output video signal, the amplitude level of the burst addition period is detected to detect the field of the monochrome video signal, and the color burst signal is detected. Can be created and added to the field of the black and white video signal. Therefore, when the output of the video synchronization switching device according to the present embodiment is supplied to a video recording / reproducing device such as a VTR device, malfunction of the ACC circuit and the color killer circuit can be prevented.

【００７３】[0073]

【発明の効果】本発明によれば、複数非同期の多入力映
像を、連続して切り替わる単一の映像信号として出力す
る際に、映像の切り替わりのつなぎめにおいて、フィー
ルドの途中で切り替わるような不連続な映像出力を防
ぎ、完全なフィールド毎に切り替わる映像出力を実現
し、輝度や色度のビート妨害の無い、より高画質な映像
出力を実現可能な映像同期化切替装置及びこれを用いた
記録再生装置を提供することができる。According to the present invention, when a plurality of asynchronous multi-input images are output as a single video signal which is continuously switched, it is not possible to perform switching in the middle of a field at the time of video switching. A video synchronization switching device that prevents continuous video output, realizes video output that switches completely every field, and does not interfere with beats of luminance and chromaticity, and that can achieve higher quality video output and recording using this device A playback device can be provided.

【００７４】さらに、本発明によれば、複数の入力映像
においてカラーの映像信号と白黒の映像信号が混在し、
出力としてカラー映像信号のフィールドと白黒映像信号
のフィールドがつながった映像信号がＶＴＲ装置等の映
像記録再生装置に供給された場合に、当該装置のＡＣＣ
回路やカラーキラー回路の誤動作を防ぐことが可能な映
像同期化切替装置およびこれを用いた記録再生装置を提
供することができる。Further, according to the present invention, in a plurality of input images, a color image signal and a black and white image signal are mixed,
When a video signal in which a field of a color video signal and a field of a black-and-white video signal are connected is supplied to a video recording / reproducing device such as a VTR device, the ACC of the device is output.
It is possible to provide a video synchronization switching device capable of preventing a malfunction of a circuit or a color killer circuit, and a recording / reproducing device using the same.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の映像同期化切替装置の第１の実施形態
のブロック図。FIG. 1 is a block diagram of a first embodiment of a video synchronization switching device according to the present invention.

【図２】図１における映像選択回路２、３の構成例を示
すブロック図。FIG. 2 is a block diagram showing a configuration example of video selection circuits 2 and 3 in FIG. 1;

【図３】図１における映像同期化回路５、６の構成例を
示すブロック図。FIG. 3 is a block diagram showing a configuration example of video synchronization circuits 5 and 6 in FIG. 1;

【図４】本発明の映像同期化切替装置の第３の実施形態
のブロック図。FIG. 4 is a block diagram of a video synchronization switching device according to a third embodiment of the present invention.

【図５】図４におけるバースト発生回路１５の構成例を
示すブロック図。FIG. 5 is a block diagram showing a configuration example of a burst generation circuit 15 in FIG. 4;

【図６】バースト発生回路１５でのバースト作成におけ
るバーストの最大及び最低レベルの算出方法を示す波形
図及び算出式を示す説明図。FIG. 6 is a waveform diagram showing a method of calculating the maximum and minimum levels of a burst in burst generation in a burst generation circuit 15 and an explanatory diagram showing a calculation formula.

【図７】カメラコード発生回路１２において、映像信号
に付加されるカメラコードのイメージを示す波形図。FIG. 7 is a waveform diagram showing an image of a camera code added to a video signal in the camera code generation circuit 12.

【図８】第１の実施形態における入力映像信号が１６チ
ャンネルの非同期映像信号、連続記録の場合の映像信号
の流れを示すタイミング図。FIG. 8 is a timing chart showing the flow of a video signal when the input video signal is a 16-channel asynchronous video signal and continuous recording in the first embodiment.

【図９】本発明による映像同期化切替装置における入力
映像信号が１６チャンネルの非同期映像信号、３フィー
ルド間欠記録の場合の映像信号の流れを示す第２の実施
形態のタイミング図。FIG. 9 is a timing chart of the second embodiment showing a flow of a video signal when an input video signal in a video synchronization switching device according to the present invention is an asynchronous video signal of 16 channels and intermittent recording of three fields.

【符号の説明】[Explanation of symbols]

１・・・テレビカメラ、２・・・Ａ系統映像選択回路、
３・・・Ｂ系統映像選択回路、４・・・クロック発生回
路、５・・・Ａ系統映像同期化回路、６・・・Ｂ系統映
像同期化回路、７・・・出力タイミング発生回路、８・
・・系統選択回路、１０・・・垂直同期発生回路、１２
・・・カメラコード発生回路、１５・・・バースト発生
回路、１７・・・バーストレベル検出回路、４４・・・
ＦＩＦＯメモリ、４５・・・ライト制御回路、４８・・
・同期分離回路、４９・・・バースト付加期間デコード
回路、５４・・・バースト最高レベル計算回路、５５・
・・バースト最低レベル計算回路、５６・・・レベル選
択回路、５９・・・ＬＰＦ。1 ... TV camera, 2 ... A system video selection circuit,
3 ... B system video selection circuit, 4 ... clock generation circuit, 5 ... A system video synchronization circuit, 6 ... B system video synchronization circuit, 7 ... output timing generation circuit, 8・
..System selection circuit, 10 ... vertical synchronization generation circuit, 12
... camera code generation circuit, 15 ... burst generation circuit, 17 ... burst level detection circuit, 44 ...
FIFO memory, 45 ... write control circuit, 48 ...
Synchronization separation circuit, 49: burst addition period decoding circuit, 54: burst highest level calculation circuit, 55
.. A burst lowest level calculation circuit, 56... A level selection circuit, 59.

フロントページの続き (72)発明者 小野 公一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マルチメディアシステム 開発本部内 (72)発明者 岡田 義憲 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所家電・情報メディア事 業本部内Continuing on the front page (72) Inventor Koichi Ono 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Multimedia Systems Development Division, Hitachi, Ltd. (72) Inventor Yoshinori Okada 4-6-1 Kanda Surugadai, Chiyoda-ku, Tokyo Hitachi, Ltd. Home Appliances & Information Media Business Division

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】複数の入力映像信号から４つの映像信号を
選択する第１の選択手段と、 前記第１の選択手段により選択された４つの映像信号の
各々について、そのサブキャリアに位相ロックしたクロ
ック信号を発生させるクロック発生手段と、 前記第１の選択手段により選択された４つの映像信号か
ら２つの映像信号を選択する第２の選択手段と、 出力の基準信号を生成する出力タイミング発生手段と、 前記第２の選択手段から供給される２つの映像信号の各
々について前記クロック発生手段で生成したクロック信
号と前記出力タイミング発生手段で生成した基準信号と
を用いて、当該２つの映像信号を前記基準信号に同期さ
せる２系統の映像同期化手段と、 前記映像同期化手段の２系統からの映像信号を、前記基
準信号に基づいて順次切り替えて単一の映像信号として
出力する系統選択手段とを備えることを特徴とする映像
同期化切替装置。1. A first selection means for selecting four video signals from a plurality of input video signals, and a phase lock to a subcarrier for each of the four video signals selected by the first selection means. Clock generating means for generating a clock signal; second selecting means for selecting two video signals from the four video signals selected by the first selecting means; output timing generating means for generating an output reference signal And using the clock signal generated by the clock generation means and the reference signal generated by the output timing generation means for each of the two video signals supplied from the second selection means, Two video synchronizing means for synchronizing with the reference signal; and video signals from the two video synchronizing means are sequentially cut off based on the reference signal. Instead it video synchronization switching device, characterized in that it comprises a channel selection means for outputting a single video signal. 【請求項２】請求項１において、 前記系統選択手段から供給される映像信号に対し、垂直
同期信号を作成し、付加する垂直同期付加手段をさらに
備えることを特徴とする映像同期化切替装置。2. The video synchronization switching device according to claim 1, further comprising a vertical synchronization addition unit that creates and adds a vertical synchronization signal to the video signal supplied from the system selection unit. 【請求項３】請求項２において、 前記系統選択手段により選択され出力される映像信号の
各々に対応する撮像装置を特定するための情報を生成し
て、当該映像信号の各々に付加する撮像装置情報付加手
段をさらに備えることを特徴とする映像同期化切替装
置。3. The image pickup apparatus according to claim 2, wherein information for specifying an image pickup apparatus corresponding to each of the video signals selected and output by said system selection means is generated and added to each of said video signals. A video synchronization switching device further comprising information adding means. 【請求項４】請求項１において、 前記出力タイミング発生手段は、外部から入力される間
欠記録モードに関する制御情報に応じて、前記生成する
出力の基準信号の周期を決定することを特徴とする映像
同期化切替装置。4. An image according to claim 1, wherein said output timing generating means determines a cycle of said output reference signal to be generated in accordance with control information relating to an intermittent recording mode inputted from outside. Synchronization switching device. 【請求項５】請求項２において、 前記垂直同期付加手段から出力される映像信号からカラ
ーバーストのレベルを検出することにより、当該映像信
号がカラーか白黒かを判定するバーストレベル検出手段
と、 白黒映像信号であると判定された場合、当該映像信号の
フィールドにカラーバースト信号を付加するバースト発
生付加手段とをさらに備えたことを特徴とする映像同期
化切替装置。5. A burst level detecting means according to claim 2, wherein a level of a color burst is detected from the video signal outputted from said vertical synchronization adding means, so as to determine whether said video signal is color or black and white. A video synchronization switching device, further comprising: a burst generation adding unit that adds a color burst signal to a field of the video signal when the video synchronization signal is determined. 【請求項６】入力される複数の映像信号の中から単一の
映像信号を選択する映像切替部と、選択された映像信号
を記録及び再生する映像記録再生部とを備える記録再生
装置であって、前記映像切替部は、 複数の入力映像信号から４つの映像信号を選択する第１
の選択手段と、 前記第１の選択手段により選択された４つの映像信号の
各々について、そのサブキャリアに位相ロックしたクロ
ック信号を発生させるクロック発生手段と、 前記第１の選択手段により選択された４つの映像信号か
ら２つの映像信号を選択する第２の選択手段と、 出力の基準信号を生成する出力タイミング発生手段と、 前記第２の選択手段から供給される２つの映像信号の各
々について前記クロック発生手段で生成したクロック信
号と前記出力タイミング発生手段で生成した基準信号と
を用いて、当該２つの映像信号を前記基準信号に同期さ
せる２系統の映像同期化手段と、 前記映像同期化手段の２系統からの映像信号を、前記基
準信号に基づいて順次切り替えて単一の映像信号として
出力する系統選択手段とを備えることを特徴とする記録
再生装置。6. A recording and reproducing apparatus comprising: a video switching unit for selecting a single video signal from a plurality of input video signals; and a video recording and reproducing unit for recording and reproducing the selected video signal. The video switching unit may select four video signals from a plurality of input video signals.
Selecting means; and for each of the four video signals selected by the first selecting means, a clock generating means for generating a clock signal phase-locked to its subcarrier; and Second selection means for selecting two video signals from the four video signals; output timing generation means for generating an output reference signal; and for each of the two video signals supplied from the second selection means, Two-system video synchronization means for synchronizing the two video signals with the reference signal using a clock signal generated by clock generation means and a reference signal generated by the output timing generation means; System selection means for sequentially switching the video signals from the two systems based on the reference signal and outputting as a single video signal Recording reproducing apparatus according to claim. 【請求項７】複数の入力映像信号から単一の映像信号を
選択する方法において、 複数の入力映像信号から４つの映像信号を選択し、 前記選択された４つの映像信号の各々について、そのサ
ブキャリアに位相ロックしたクロック信号を発生させ、 前記選択された４つの映像信号から、さらに２つの映像
信号を選択し、 前記選択された２つの映像信号の各々について生成した
前記クロック信号と、出力基準タイミングを設定するた
めに生成された基準信号とを用いて、当該２つの映像信
号を前記基準信号に同期させ、 前記基準信号に同期化した２つの映像信号を順次切り替
えて単一の映像信号として出力することを特徴とする映
像同期化切替方法。7. A method for selecting a single video signal from a plurality of input video signals, comprising: selecting four video signals from a plurality of input video signals; Generating a clock signal phase-locked to a carrier, selecting two more video signals from the selected four video signals, the clock signal generated for each of the two selected video signals, and an output reference Using the reference signal generated for setting the timing, the two video signals are synchronized with the reference signal, and the two video signals synchronized with the reference signal are sequentially switched as a single video signal A video synchronization switching method characterized by outputting.