JP3824250B2 - クワドラチャ検波器 - Google Patents
クワドラチャ検波器 Download PDFInfo
- Publication number
- JP3824250B2 JP3824250B2 JP2000100347A JP2000100347A JP3824250B2 JP 3824250 B2 JP3824250 B2 JP 3824250B2 JP 2000100347 A JP2000100347 A JP 2000100347A JP 2000100347 A JP2000100347 A JP 2000100347A JP 3824250 B2 JP3824250 B2 JP 3824250B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- variable
- circuit
- input terminal
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、無線通信においてＦＭ検波を行うクワドラチャ検波器に関するものである。
【０００２】
【従来の技術】
一般的に使用されている従来のクワドラチャ検波器の構成のブロック図を図５に示す。本構成では、受信された入力ＦＭ信号は分岐され、片方の信号は外付けＬＣ共振回路４０により位相シフト（移相）され、その後ミキサ２０において、周波数が等しく位相の異なる入力ＦＭ信号との間で乗算処理される。外付けＬＣ共振回路４０の共振周波数は入力ＦＭ信号の中心周波数に設定されている。
【０００３】
このため周波数変調された信号が外付けＬＣ共振回路４０に入力されると、入力信号周波数に応じて移相量が変動する。この移相量がミキサ２０のＤＣ出力となるため、ミキサ２０の出力をローパスフィルタ（ＬＰＦ）３０に通すことで周波数変調に応じた検波出力が得られる。
【０００４】
図６は別の従来のクワドラチャ検波器の構成を示すブロック図である。この構成では、外付けＬＣ共振回路４０の代わりに、ｇｍ−Ｃフィルタ５０により位相シフト回路を構成している。
【０００５】
【発明が解決しようとする課題】
図５に示した従来のクワドラチャ検波器では、位相シフト回路として外付けのＬＣ共振回路４０を用いているため、実装面積および実装コストが増大するという問題があった。一方、図６に示した別の従来のクワドラチャ検波器では、ｇｍ−Ｃフィルタ５０により位相シフト回路を構成しているため、外付け部品が不要であり、実装面積および実装コスト増大の問題は回避できる。しかしながら、フィルタにトランスコンダクタンス増幅器を用いるため、１Ｖ程度での低電圧動作が困雑であるという問題があった。
【０００６】
本発明は以上のような点に鑑みてなされたものであり、その目的は、外付け部品を不要にし、かつ１Ｖ以下の低電圧動作が可能となったクワドラチャ検波器を実現することで、携帯無線機の低電力・低コスト化に寄与することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するための第１の発明のクワドラチャ検波器は、入力端子に入力するＦＭ信号の位相をシフトする位相シフト回路と、前記入力端子から入力するＦＭ信号と前記位相シフト回路の出力側から出力するＦＭ信号を乗算するミキサと、該ミキサの出力信号から高周波成分を除去するローパスフィルタとを具備するクワドラチャ検波器において、
前記位相シフト回路は、可変ＲＣ時定数回路と該可変ＲＣ時定数回路の出力信号を増幅する差動アンプ又はソースフォロア回路あるいはエミッタフォロア回路よりなるバッファ回路とからなる可変ＲＣ移相器を複数カスケード接続してなり、且つ入力ＦＭ信号の位相を９０度の奇数倍シフトし、前記位相シフト回路における周波数変調に伴う位相シフト量の変化分が周波数変位に対して線形であり、検波出力が周波数変位に対して線形であるように構成した。
【０００８】
第２の発明のクワドラチャ検波器は、入力端子に入力するＦＭ信号の位相をシフトする位相シフト回路と、前記入力端子から入力するＦＭ信号と前記位相シフト回路の出力側から出力するＦＭ信号を乗算するミキサと、該ミキサの出力信号から高周波成分を除去するローパスフィルタとを具備するクワドラチャ検波器において、前記位相シフト回路は、可変ＲＣ時定数回路と該可変ＲＣ時定数回路の出力信号を増幅する差動アンプ又はソースフォロア回路あるいはエミッタフォロア回路よりなるバッファ回路とからなる可変ＲＣ移相器の１又は２以上と、固定ＲＣ時定数回路および該固定ＲＣ時定数回路の出力信号を増幅する別の差動アンプ又は別のソースフォロア回路あるいは別のエミッタフォロア回路よりなるバッファ回路とからなる固定ＲＣ移相器の１又は２以上とをカスケード接続してなり、且つ入力ＦＭ信号の位相を９０度の奇数倍シフトし、前記位相シフト回路における周波数変調に伴う位相シフト量の変化分が周波数変位に対して線形であり、検波出力が周波数変位に対して線形であるように構成した。
【０００９】
第３の発明は、第１の発明のクワドラチャ検波器において、前記可変ＲＣ時定数回路は、第１の容量の一端と第１の可変抵抗の一端を共通接続し、第２の容量の一端と第２の可変抵抗の一端を共通接続し、前記第１の容量の他端と前記第２の可変抵抗の他端を非反転入力端子に接続し、前記第２の容量の他端と前記第１の可変抵抗の他端を反転入力端子に接続し、前記第１の容量と前記第１の可変抵抗の共通接続点を前記差動アンプの非反転入力端子に接続し、前記第２の容量と前記第２の可変抵抗の共通接続を前記差動アンプの反転入力端子に接続し、前記第１の容量と前記第２の容量の容量値を同一とし、且つ前記第１の可変抵抗と前記第２の可変抵抗の抵抗値を同一の条件で可変できるように構成した。
【００１０】
第４の発明は、第２の発明のクワドラチャ検波器において、前記可変ＲＣ時定数回路は、第１の容量の一端と第１の可変抵抗の一端を共通接続し、第２の容量の一端と第２の可変抵抗の一端を共通接続し、前記第１の容量の他端と前記第２の可変抵抗の他端を非反転入力端子に接続し、前記第２の容量の他端と前記第１の可変抵抗の他端を反転入力端子に接続し、前記第１の容量と前記第１の可変抵抗の共通接続点を前記差動アンプの非反転入力端子に接続し、前記第２の容量と前記第２の可変抵抗の共通接続を前記差動アンプの反転入力端子に接続し、前記第１の容量と前記第２の容量の容量値を同一とし、且つ前記第１の可変抵抗と前記第２の可変抵抗の抵抗値を同一の条件で可変できるように構成し、前記固定ＲＣ時定数回路は、第３の容量の一端と第１の固定抵抗の一端を共通接続し、第４の容量の一端と第２の固定抵抗の一端を共通接続し、前記第３の容量の他端と前記第２の固定抵抗の他端を非反転入力端子に接続し、前記第４の容量の他端と前記第１の固定抵抗の他端を反転入力端子に接続し、前記第３の容量と前記第１の固定抵抗の共通接続点を前記別の差動アンプの非反転入力端子に接続し、第４の容量と前記第２の固定抵抗の共通接続を前記別の差動アンプの反転入力端子に接続し、前記第３の容量と前記第４の容量の容量値を同一とし、且つ前記第１の固定抵抗と前記第２の固定抵抗の抵抗値を同一として構成した。
【００１１】
【発明実施の形態】
［第１の実施形態］
図１は本発明の第１の実施形態のクワドラチャ検波器の構成を示すブロック図である。本実施形態では、可変ＲＣ移相器１１を複数段カスケード接続して位相シフト回路１０を構成している。
【００１２】
本構成では受信されたＦＭ信号は分岐され、片方の信号はカスケード接続の多段の可変ＲＣ移相器１１による位相シフト回路１０により位相シフトされ、その後ミキサ２０において、周波数が等しく位相の異なる入力ＦＭ信号との間で乗算処理が行われる。多段の可変ＲＣ移相器１１は、入力ＦＭ信号の位相シフト量をその変移周波数に応じて変動させる。このシフト量がミキサ２０のＤＣ出力となるため、ミキサ２０の出力をローパスフィルタ３０に通すことで検彼出力が得られる。
【００１３】
ここで入力ＦＭ信号の中心周波数に対する位相シフト回路１０の位相シフト量をθ0、周波数変調に伴う位相シフト量の変化分をΔθ、信号振幅を１、信号周波数をｆとすると、入力ＦＭ信号はsin（２πｆｔ＋φ）、位相シフト回路１０の出力ＦＭ信号はsin（２πｆｔ＋φ＋θ0＋Δθ）である（φは固定値）ので、ミキサ２０の出力は、
sin（２πｆｔ＋φ）・sin（２πｆｔ＋φ＋θ0＋Δθ） (1)
となり、そのＤＣ成分はcos（θ0＋Δθ）に比例する。したがって、検波出力が周波数変位に対して線形になるには、θ0は９０度の奇数倍であることが必要がある。
【００１４】
図２に、本実施形態に用いる可変ＲＣ移相器１１の構成を示す。本図に示すように可変ＲＣ移相器１１は、可変抵抗Ｒ１、Ｒ２と容量Ｃ１、Ｃ２によりなるＲＣ時定数回路と、差動アンプ１１１から構成されている。Ｃ１＝Ｃ２であり、可変抵抗はＲ１＝Ｒ２の条件を保持して可変される。差動アンプ１１１は、可変ＲＣ移相器１１の多段化による信号減衰を防ぐために挿入したのものであるが、１Ｖ以下の低電圧動作が可能であるため、本実施形態に用いられる可変ＲＣ移相器１１は、電源電圧が１Ｖ以下の低電力ＩＣに適している。
【００１５】
ＲＣ移相器１１の１段当たりの位相シフト量ψは、差動アンプ１１１による位相シフト量をψ0とし、Ｒ１＝Ｒ２＝Ｒ、Ｃ１＝Ｃ２＝Ｃとすると、
ψ＝２・tan-1｛１／（２πｆＲＣ）｝＋ψ0 (2)
と表される。ここでψ0は通常非常に小さいため、ＲＣ時定数を信号中心周波数に一致させることで、ψ≒９０度となる。またＲＣ移相器１１の１段当たりの周波数変調（周波数変移がδｆ）に対する位相シフト量感度δθは、δθ≒δｆ／ｆとなる。したがって、可変ＲＣ移相器１１が１段のみの場合では、位相シフト量の感度が小さくなる。
【００１６】
そこで、本実施形態では可変ＲＣ移相器１１を多段にカスケード接続し、その多段の可変ＲＣ移相器１１から構成される位相シフト回路１０全体による位相シフト量を９０度の奇数倍になるように、可変ＲＣ移相器１１の段数およびＲＣ時定数を調整している。例えば可変ＲＣ移相器１１を７段として約６３０度の位相シフトを行った場合、位相シフトの感度を１段に比べて７倍に向上できる。
【００１７】
［第２の実施形態］
図３は本発明の第２の実施形態のクワドラチャ検波器の構成を示すブロック図である。本実施形態では、位相シフト回路１０’を１又は２以上の可変ＲＣ移相器１１と１又は２以上の固定ＲＣ移相器１２のカスケード接続により構成している。可変ＲＣ移相器１１の数を少なくすることで、位相シフト量の調整範囲を狭くし、その代わりに位相シフト量の調整精度を向上させることができる。
【００１８】
図４に本実施形態に用いる固定ＲＣ移相器１２の構成を示す。本図に示すように固定ＲＣ移相器１２は、固定抵抗Ｒ３，Ｒ４と容量Ｃ３，Ｃ４によりなるＲＣ時定数回路と差動アンプ１２１から構成されている。Ｒ３＝Ｒ４，Ｃ３＝Ｃ４である。
【００１９】
以上から、固定ＲＣ移相器１２の１段あたりの位相シフト量が製造プロセスによりばらついたときでも、本実施形態では可変ＲＣ移相器１１のＲＣ時定数を調整することで、位相シフト回路１０’の総位相シフト量が９０度の奇数倍になるようにできる。
【００２０】
［その他の実施形態］
なお、以上説明した第１又は第２の実施形態では、可変ＲＣ移相器１１や固定ＲＣ移相器１２の多段化による信号減衰を防ぐために差動アンプ１１１、１２１を用いたが、差動アンプ１１１、１２１の代わりにソースフォロア回路やエミッタフォロア回路等のバッファ回路を用いてもよい。
【００２１】
【発明の効果】
以上から本発明によれば、位相シフト回路として多段のＲＣ移相器を用いることにより、外付け部品が不要でかつ１Ｖ以下の低電圧動作可能なクワドラチャ検波器が実現でき、携帯無線機の低電力・低コスト化に寄与することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態のクワドラチャ検波器の構成を示すブロック図である。
【図２】 図１の可変ＲＣ移相器の具体的な回路図である。
【図３】 本発明の第２の実施形態のクワドラチャ検波器の構成を示すブロック図である。
【図４】 図３の固定ＲＣ移相器の具体的な回路図である。
【図５】 従来のクワドラチャ検波器の構成を示すブロック図である。
【図６】 従来の別のクワドラチャ検波器の構成を示すブロック図である。
【符号の説明】
１０、１０’：位相シフト回路、１１：可変ＲＣ移相回路、１２：固定ＲＣ移相回路、１１１：１２１：差動アンプ
２０：ミキサ
３０：ローパスフィルタ
４０：外付けＬＣ共振回路による位相シフト回路
５０：ｇｍ−Ｃフィルタによる位相シフト回路
【発明の属する技術分野】
本発明は、無線通信においてＦＭ検波を行うクワドラチャ検波器に関するものである。
【０００２】
【従来の技術】
一般的に使用されている従来のクワドラチャ検波器の構成のブロック図を図５に示す。本構成では、受信された入力ＦＭ信号は分岐され、片方の信号は外付けＬＣ共振回路４０により位相シフト（移相）され、その後ミキサ２０において、周波数が等しく位相の異なる入力ＦＭ信号との間で乗算処理される。外付けＬＣ共振回路４０の共振周波数は入力ＦＭ信号の中心周波数に設定されている。
【０００３】
このため周波数変調された信号が外付けＬＣ共振回路４０に入力されると、入力信号周波数に応じて移相量が変動する。この移相量がミキサ２０のＤＣ出力となるため、ミキサ２０の出力をローパスフィルタ（ＬＰＦ）３０に通すことで周波数変調に応じた検波出力が得られる。
【０００４】
図６は別の従来のクワドラチャ検波器の構成を示すブロック図である。この構成では、外付けＬＣ共振回路４０の代わりに、ｇｍ−Ｃフィルタ５０により位相シフト回路を構成している。
【０００５】
【発明が解決しようとする課題】
図５に示した従来のクワドラチャ検波器では、位相シフト回路として外付けのＬＣ共振回路４０を用いているため、実装面積および実装コストが増大するという問題があった。一方、図６に示した別の従来のクワドラチャ検波器では、ｇｍ−Ｃフィルタ５０により位相シフト回路を構成しているため、外付け部品が不要であり、実装面積および実装コスト増大の問題は回避できる。しかしながら、フィルタにトランスコンダクタンス増幅器を用いるため、１Ｖ程度での低電圧動作が困雑であるという問題があった。
【０００６】
本発明は以上のような点に鑑みてなされたものであり、その目的は、外付け部品を不要にし、かつ１Ｖ以下の低電圧動作が可能となったクワドラチャ検波器を実現することで、携帯無線機の低電力・低コスト化に寄与することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するための第１の発明のクワドラチャ検波器は、入力端子に入力するＦＭ信号の位相をシフトする位相シフト回路と、前記入力端子から入力するＦＭ信号と前記位相シフト回路の出力側から出力するＦＭ信号を乗算するミキサと、該ミキサの出力信号から高周波成分を除去するローパスフィルタとを具備するクワドラチャ検波器において、
前記位相シフト回路は、可変ＲＣ時定数回路と該可変ＲＣ時定数回路の出力信号を増幅する差動アンプ又はソースフォロア回路あるいはエミッタフォロア回路よりなるバッファ回路とからなる可変ＲＣ移相器を複数カスケード接続してなり、且つ入力ＦＭ信号の位相を９０度の奇数倍シフトし、前記位相シフト回路における周波数変調に伴う位相シフト量の変化分が周波数変位に対して線形であり、検波出力が周波数変位に対して線形であるように構成した。
【０００８】
第２の発明のクワドラチャ検波器は、入力端子に入力するＦＭ信号の位相をシフトする位相シフト回路と、前記入力端子から入力するＦＭ信号と前記位相シフト回路の出力側から出力するＦＭ信号を乗算するミキサと、該ミキサの出力信号から高周波成分を除去するローパスフィルタとを具備するクワドラチャ検波器において、前記位相シフト回路は、可変ＲＣ時定数回路と該可変ＲＣ時定数回路の出力信号を増幅する差動アンプ又はソースフォロア回路あるいはエミッタフォロア回路よりなるバッファ回路とからなる可変ＲＣ移相器の１又は２以上と、固定ＲＣ時定数回路および該固定ＲＣ時定数回路の出力信号を増幅する別の差動アンプ又は別のソースフォロア回路あるいは別のエミッタフォロア回路よりなるバッファ回路とからなる固定ＲＣ移相器の１又は２以上とをカスケード接続してなり、且つ入力ＦＭ信号の位相を９０度の奇数倍シフトし、前記位相シフト回路における周波数変調に伴う位相シフト量の変化分が周波数変位に対して線形であり、検波出力が周波数変位に対して線形であるように構成した。
【０００９】
第３の発明は、第１の発明のクワドラチャ検波器において、前記可変ＲＣ時定数回路は、第１の容量の一端と第１の可変抵抗の一端を共通接続し、第２の容量の一端と第２の可変抵抗の一端を共通接続し、前記第１の容量の他端と前記第２の可変抵抗の他端を非反転入力端子に接続し、前記第２の容量の他端と前記第１の可変抵抗の他端を反転入力端子に接続し、前記第１の容量と前記第１の可変抵抗の共通接続点を前記差動アンプの非反転入力端子に接続し、前記第２の容量と前記第２の可変抵抗の共通接続を前記差動アンプの反転入力端子に接続し、前記第１の容量と前記第２の容量の容量値を同一とし、且つ前記第１の可変抵抗と前記第２の可変抵抗の抵抗値を同一の条件で可変できるように構成した。
【００１０】
第４の発明は、第２の発明のクワドラチャ検波器において、前記可変ＲＣ時定数回路は、第１の容量の一端と第１の可変抵抗の一端を共通接続し、第２の容量の一端と第２の可変抵抗の一端を共通接続し、前記第１の容量の他端と前記第２の可変抵抗の他端を非反転入力端子に接続し、前記第２の容量の他端と前記第１の可変抵抗の他端を反転入力端子に接続し、前記第１の容量と前記第１の可変抵抗の共通接続点を前記差動アンプの非反転入力端子に接続し、前記第２の容量と前記第２の可変抵抗の共通接続を前記差動アンプの反転入力端子に接続し、前記第１の容量と前記第２の容量の容量値を同一とし、且つ前記第１の可変抵抗と前記第２の可変抵抗の抵抗値を同一の条件で可変できるように構成し、前記固定ＲＣ時定数回路は、第３の容量の一端と第１の固定抵抗の一端を共通接続し、第４の容量の一端と第２の固定抵抗の一端を共通接続し、前記第３の容量の他端と前記第２の固定抵抗の他端を非反転入力端子に接続し、前記第４の容量の他端と前記第１の固定抵抗の他端を反転入力端子に接続し、前記第３の容量と前記第１の固定抵抗の共通接続点を前記別の差動アンプの非反転入力端子に接続し、第４の容量と前記第２の固定抵抗の共通接続を前記別の差動アンプの反転入力端子に接続し、前記第３の容量と前記第４の容量の容量値を同一とし、且つ前記第１の固定抵抗と前記第２の固定抵抗の抵抗値を同一として構成した。
【００１１】
【発明実施の形態】
［第１の実施形態］
図１は本発明の第１の実施形態のクワドラチャ検波器の構成を示すブロック図である。本実施形態では、可変ＲＣ移相器１１を複数段カスケード接続して位相シフト回路１０を構成している。
【００１２】
本構成では受信されたＦＭ信号は分岐され、片方の信号はカスケード接続の多段の可変ＲＣ移相器１１による位相シフト回路１０により位相シフトされ、その後ミキサ２０において、周波数が等しく位相の異なる入力ＦＭ信号との間で乗算処理が行われる。多段の可変ＲＣ移相器１１は、入力ＦＭ信号の位相シフト量をその変移周波数に応じて変動させる。このシフト量がミキサ２０のＤＣ出力となるため、ミキサ２０の出力をローパスフィルタ３０に通すことで検彼出力が得られる。
【００１３】
ここで入力ＦＭ信号の中心周波数に対する位相シフト回路１０の位相シフト量をθ0、周波数変調に伴う位相シフト量の変化分をΔθ、信号振幅を１、信号周波数をｆとすると、入力ＦＭ信号はsin（２πｆｔ＋φ）、位相シフト回路１０の出力ＦＭ信号はsin（２πｆｔ＋φ＋θ0＋Δθ）である（φは固定値）ので、ミキサ２０の出力は、
sin（２πｆｔ＋φ）・sin（２πｆｔ＋φ＋θ0＋Δθ） (1)
となり、そのＤＣ成分はcos（θ0＋Δθ）に比例する。したがって、検波出力が周波数変位に対して線形になるには、θ0は９０度の奇数倍であることが必要がある。
【００１４】
図２に、本実施形態に用いる可変ＲＣ移相器１１の構成を示す。本図に示すように可変ＲＣ移相器１１は、可変抵抗Ｒ１、Ｒ２と容量Ｃ１、Ｃ２によりなるＲＣ時定数回路と、差動アンプ１１１から構成されている。Ｃ１＝Ｃ２であり、可変抵抗はＲ１＝Ｒ２の条件を保持して可変される。差動アンプ１１１は、可変ＲＣ移相器１１の多段化による信号減衰を防ぐために挿入したのものであるが、１Ｖ以下の低電圧動作が可能であるため、本実施形態に用いられる可変ＲＣ移相器１１は、電源電圧が１Ｖ以下の低電力ＩＣに適している。
【００１５】
ＲＣ移相器１１の１段当たりの位相シフト量ψは、差動アンプ１１１による位相シフト量をψ0とし、Ｒ１＝Ｒ２＝Ｒ、Ｃ１＝Ｃ２＝Ｃとすると、
ψ＝２・tan-1｛１／（２πｆＲＣ）｝＋ψ0 (2)
と表される。ここでψ0は通常非常に小さいため、ＲＣ時定数を信号中心周波数に一致させることで、ψ≒９０度となる。またＲＣ移相器１１の１段当たりの周波数変調（周波数変移がδｆ）に対する位相シフト量感度δθは、δθ≒δｆ／ｆとなる。したがって、可変ＲＣ移相器１１が１段のみの場合では、位相シフト量の感度が小さくなる。
【００１６】
そこで、本実施形態では可変ＲＣ移相器１１を多段にカスケード接続し、その多段の可変ＲＣ移相器１１から構成される位相シフト回路１０全体による位相シフト量を９０度の奇数倍になるように、可変ＲＣ移相器１１の段数およびＲＣ時定数を調整している。例えば可変ＲＣ移相器１１を７段として約６３０度の位相シフトを行った場合、位相シフトの感度を１段に比べて７倍に向上できる。
【００１７】
［第２の実施形態］
図３は本発明の第２の実施形態のクワドラチャ検波器の構成を示すブロック図である。本実施形態では、位相シフト回路１０’を１又は２以上の可変ＲＣ移相器１１と１又は２以上の固定ＲＣ移相器１２のカスケード接続により構成している。可変ＲＣ移相器１１の数を少なくすることで、位相シフト量の調整範囲を狭くし、その代わりに位相シフト量の調整精度を向上させることができる。
【００１８】
図４に本実施形態に用いる固定ＲＣ移相器１２の構成を示す。本図に示すように固定ＲＣ移相器１２は、固定抵抗Ｒ３，Ｒ４と容量Ｃ３，Ｃ４によりなるＲＣ時定数回路と差動アンプ１２１から構成されている。Ｒ３＝Ｒ４，Ｃ３＝Ｃ４である。
【００１９】
以上から、固定ＲＣ移相器１２の１段あたりの位相シフト量が製造プロセスによりばらついたときでも、本実施形態では可変ＲＣ移相器１１のＲＣ時定数を調整することで、位相シフト回路１０’の総位相シフト量が９０度の奇数倍になるようにできる。
【００２０】
［その他の実施形態］
なお、以上説明した第１又は第２の実施形態では、可変ＲＣ移相器１１や固定ＲＣ移相器１２の多段化による信号減衰を防ぐために差動アンプ１１１、１２１を用いたが、差動アンプ１１１、１２１の代わりにソースフォロア回路やエミッタフォロア回路等のバッファ回路を用いてもよい。
【００２１】
【発明の効果】
以上から本発明によれば、位相シフト回路として多段のＲＣ移相器を用いることにより、外付け部品が不要でかつ１Ｖ以下の低電圧動作可能なクワドラチャ検波器が実現でき、携帯無線機の低電力・低コスト化に寄与することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態のクワドラチャ検波器の構成を示すブロック図である。
【図２】 図１の可変ＲＣ移相器の具体的な回路図である。
【図３】 本発明の第２の実施形態のクワドラチャ検波器の構成を示すブロック図である。
【図４】 図３の固定ＲＣ移相器の具体的な回路図である。
【図５】 従来のクワドラチャ検波器の構成を示すブロック図である。
【図６】 従来の別のクワドラチャ検波器の構成を示すブロック図である。
【符号の説明】
１０、１０’：位相シフト回路、１１：可変ＲＣ移相回路、１２：固定ＲＣ移相回路、１１１：１２１：差動アンプ
２０：ミキサ
３０：ローパスフィルタ
４０：外付けＬＣ共振回路による位相シフト回路
５０：ｇｍ−Ｃフィルタによる位相シフト回路
Claims (4)
- 入力端子に入力するＦＭ信号の位相をシフトする位相シフト回路と、前記入力端子から入力するＦＭ信号と前記位相シフト回路の出力側から出力するＦＭ信号を乗算するミキサと、該ミキサの出力信号から高周波成分を除去するローパスフィルタとを具備するクワドラチャ検波器において、
前記位相シフト回路は、可変ＲＣ時定数回路と該可変ＲＣ時定数回路の出力信号を増幅する差動アンプ又はソースフォロア回路あるいはエミッタフォロア回路よりなるバッファ回路とからなる可変ＲＣ移相器を複数カスケード接続してなり、且つ入力ＦＭ信号の位相を９０度の奇数倍シフトし、
前記位相シフト回路における周波数変調に伴う位相シフト量の変化分が周波数変位に対して線形であり、検波出力が周波数変位に対して線形であることを特徴とするクワドラチャ検波器。 - 入力端子に入力するＦＭ信号の位相をシフトする位相シフト回路と、前記入力端子から入力するＦＭ信号と前記位相シフト回路の出力側から出力するＦＭ信号を乗算するミキサと、該ミキサの出力信号から高周波成分を除去するローパスフィルタとを具備するクワドラチャ検波器において、
前記位相シフト回路は、可変ＲＣ時定数回路と該可変ＲＣ時定数回路の出力信号を増幅する差動アンプ又はソースフォロア回路あるいはエミッタフォロア回路よりなるバッファ回路とからなる可変ＲＣ移相器の１又は２以上と、固定ＲＣ時定数回路および該固定ＲＣ時定数回路の出力信号を増幅する別の差動アンプ又は別のソースフォロア回路あるいは別のエミッタフォロア回路よりなるバッファ回路とからなる固定ＲＣ移相器の１又は２以上とをカスケード接続してなり、且つ入力ＦＭ信号の位相を９０度の奇数倍シフトし、
前記位相シフト回路における周波数変調に伴う位相シフト量の変化分が周波数変位に対して線形であり、検波出力が周波数変位に対して線形であることを特徴とするクワドラチャ検波器。 - 請求項１に記載のクワドラチャ検波器において、
前記可変ＲＣ時定数回路は、第１の容量の一端と第１の可変抵抗の一端を共通接続し、第２の容量の一端と第２の可変抵抗の一端を共通接続し、前記第１の容量の他端と前記第２の可変抵抗の他端を非反転入力端子に接続し、前記第２の容量の他端と前記第１の可変抵抗の他端を反転入力端子に接続し、前記第１の容量と前記第１の可変抵抗の共通接続点を前記差動アンプの非反転入力端子に接続し、前記第２の容量と前記第２の可変抵抗の共通接続を前記差動アンプの反転入力端子に接続し、前記第１の容量と前記第２の容量の容量値を同一とし、且つ前記第１の可変抵抗と前記第２の可変抵抗の抵抗値を同一の条件で可変できるように構成した、
ことを特徴とするクワドラチャ検波器。 - 請求項２に記載のクワドラチャ検波器において、
前記可変ＲＣ時定数回路は、第１の容量の一端と第１の可変抵抗の一端を共通接続し、第２の容量の一端と第２の可変抵抗の一端を共通接続し、前記第１の容量の他端と前記第２の可変抵抗の他端を非反転入力端子に接続し、前記第２の容量の他端と前記第１の可変抵抗の他端を反転入力端子に接続し、前記第１の容量と前記第１の可変抵抗の共通接続点を前記差動アンプの非反転入力端子に接続し、前記第２の容量と前記第２の可変抵抗の共通接続を前記差動アンプの反転入力端子に接続し、前記第１の容量と前記第２の容量の容量値を同一とし、且つ前記第１の可変抵抗と前記第２の可変抵抗の抵抗値を同一の条件で可変できるように構成し、
前記固定ＲＣ時定数回路は、第３の容量の一端と第１の固定抵抗の一端を共通接続し、第４の容量の一端と第２の固定抵抗の一端を共通接続し、前記第３の容量の他端と前記第 ２の固定抵抗の他端を非反転入力端子に接続し、前記第４の容量の他端と前記第１の固定抵抗の他端を反転入力端子に接続し、前記第３の容量と前記第１の固定抵抗の共通接続点を前記別の差動アンプの非反転入力端子に接続し、第４の容量と前記第２の固定抵抗の共通接続を前記別の差動アンプの反転入力端子に接続し、前記第３の容量と前記第４の容量の容量値を同一とし、且つ前記第１の固定抵抗と前記第２の固定抵抗の抵抗値を同一として構成した、
ことを特徴とするクワドラチャ検波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000100347A JP3824250B2 (ja) | 2000-04-03 | 2000-04-03 | クワドラチャ検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000100347A JP3824250B2 (ja) | 2000-04-03 | 2000-04-03 | クワドラチャ検波器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284967A JP2001284967A (ja) | 2001-10-12 |
| JP3824250B2 true JP3824250B2 (ja) | 2006-09-20 |
Family
ID=18614568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000100347A Expired - Lifetime JP3824250B2 (ja) | 2000-04-03 | 2000-04-03 | クワドラチャ検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3824250B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110927453B (zh) * | 2019-11-28 | 2022-04-08 | 加特兰微电子科技(上海)有限公司 | 移相器的测试装置及测试方法 |
-
2000
- 2000-04-03 JP JP2000100347A patent/JP3824250B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001284967A (ja) | 2001-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100341231B1 (ko) | 이상기 | |
| US6236847B1 (en) | Receiver and filter arrangement comprising polyphase filters | |
| US7158774B2 (en) | Method for tuning a filter | |
| US7873342B2 (en) | Low IF receiver of rejecting image signal and image signal rejection method | |
| WO2002084778A2 (en) | Tunable phase shifter and applications for same | |
| US20030194984A1 (en) | Tunable phase shifter and applications for same | |
| US4054840A (en) | FM demodulator using multiplier to which delayed and undelayed input signals are applied | |
| US6831506B1 (en) | Reconfigurable filter architecture | |
| JP4705041B2 (ja) | フィードバックを有するミキサ | |
| JP3824250B2 (ja) | クワドラチャ検波器 | |
| US7984093B1 (en) | Polyphase filter having a tunable notch for image rejection | |
| JP2000261250A (ja) | 周波数変換回路 | |
| US7142614B2 (en) | Signal generating circuit for generating a reference phase signal and a quadrature signal | |
| AU752635B2 (en) | Demodulator circuits | |
| JPH09503369A (ja) | ゼロｉｆ受信機における又はこれに関する改良 | |
| JP3840024B2 (ja) | 増幅回路およびそれを用いた受信装置 | |
| JP4322649B2 (ja) | 受信装置および無線信号処理用半導体集積回路 | |
| JP3868871B2 (ja) | クワドラチャ検波器 | |
| US11879917B2 (en) | Phase detector | |
| JP3484845B2 (ja) | 高インピーダンス電位設定回路と電子回路 | |
| JP2578769B2 (ja) | Ｆｍ復調回路 | |
| EP2141806A1 (en) | System for automatic tuning of an analogue filter | |
| JP3234479B2 (ja) | Ｆｍ検波回路 | |
| JP2000174570A (ja) | 多機能演算回路 | |
| JP2001136051A (ja) | 片相変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060623 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3824250 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |