JPH10200054A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH10200054A JPH10200054A JP1202897A JP1202897A JPH10200054A JP H10200054 A JPH10200054 A JP H10200054A JP 1202897 A JP1202897 A JP 1202897A JP 1202897 A JP1202897 A JP 1202897A JP H10200054 A JPH10200054 A JP H10200054A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- control
- over
- circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、負荷の駆動回路
と制御回路が同一チップ上に構成された半導体集積回路
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit in which a load driving circuit and a control circuit are formed on a single chip.
【0002】[0002]
【従来の技術】従来の半導体集積回路としては、例え
ば、図5示すようなものがある。この半導体集積回路
は、チップ300内に負荷51の駆動回路52とその論
理制御回路53と過温度検知回路54が搭載されてい
る。過温度検知回路54は論理制御回路53とチップ外
部配置されたCPU55に接続されている。CPU55
は論理制御回路53を介して、駆動回路52を制御して
いる。このような回路では、駆動回路52の能力が高
く、大電流の負荷を駆動可能な場合は、駆動回路のON
抵抗が小さく設計されているため、負荷の短絡や、配線
と電源の短絡等の異常が発生した場合、駆動回路52に
流れる電流が著しく増加し、チップ300の温度が上昇
し、駆動回路52の動作可能な上限温度を越えてしまう
可能性がある。そのために、駆動回路52の近傍にチッ
プ300の温度が駆動回路52の動作可能な上限温度を
越えた場合に警告信号を出力する過温度検知回路54を
設け、チップの温度上昇時には、この警告信号により、
論理制御回路53とCPU55が、駆動回路52の制御
信号をOFF側に固定したり、PWM制御を行い、チッ
プ300の温度上昇を抑えるという保護手段がとられて
きた。2. Description of the Related Art As a conventional semiconductor integrated circuit, for example, there is one as shown in FIG. In this semiconductor integrated circuit, a drive circuit 52 of a load 51, a logic control circuit 53 thereof, and an over-temperature detection circuit 54 are mounted in a chip 300. The over-temperature detection circuit 54 is connected to the logic control circuit 53 and a CPU 55 arranged outside the chip. CPU 55
Controls the drive circuit 52 via the logic control circuit 53. In such a circuit, when the driving circuit 52 has a high capability and can drive a load with a large current, the driving circuit 52 is turned on.
Since the resistance is designed to be small, when an abnormality such as a short circuit of a load or a short circuit between a wiring and a power supply occurs, the current flowing through the drive circuit 52 increases significantly, the temperature of the chip 300 rises, and the The temperature may exceed the operable upper limit temperature. For this purpose, an over-temperature detection circuit 54 is provided in the vicinity of the drive circuit 52 for outputting a warning signal when the temperature of the chip 300 exceeds the upper limit temperature at which the drive circuit 52 can operate. By
Protective measures have been taken in which the logic control circuit 53 and the CPU 55 fix the control signal of the drive circuit 52 to the OFF side or perform PWM control to suppress the temperature rise of the chip 300.
【0003】しかし、近年、電子機器の小型化が進み、
構成部品点数や実装面積の削減に対する要求が一段と高
まっている。このような要求に応じて図6に示すよう
な、システムを構成する機能の多くを1チップ上に構成
するシステムオンシリコンチップが開発されている。こ
のチップ400は、単純な論理制御回路に代わり、マイ
コンに代表される、クロック信号を用いた高機能な制御
回路が搭載されている。すなわち、負荷の駆動回路61
と、クロック信号を用いた制御回路としてのCPU62
と、過温度検知回路63と、複数の入出力に対応する入
出力回路64が同一チップ上に搭載され、半導体集積回
路が構成されている。 通常、CPUの動作可能な上限
温度は、駆動回路の動作可能な上限温度より低いので、
過温度検知回路はCPUの動作可能な上限温度を検知し
て、警告信号を出力し、負荷をOFF固定するなどの、
チップ温度の上昇を防止する処理を行う。However, in recent years, electronic devices have been miniaturized,
The demand for reducing the number of components and the mounting area has been further increased. In response to such demands, a system-on-silicon chip as shown in FIG. 6 has been developed in which many of the functions constituting the system are implemented on one chip. The chip 400 is equipped with a high-performance control circuit using a clock signal, such as a microcomputer, instead of a simple logic control circuit. That is, the load driving circuit 61
And a CPU 62 as a control circuit using a clock signal.
, An over-temperature detection circuit 63 and an input / output circuit 64 corresponding to a plurality of inputs / outputs are mounted on the same chip to form a semiconductor integrated circuit. Usually, the upper limit temperature at which the CPU can operate is lower than the upper limit temperature at which the drive circuit can operate.
The over-temperature detection circuit detects the upper limit temperature at which the CPU can operate, outputs a warning signal, and fixes the load to OFF.
A process for preventing a rise in chip temperature is performed.
【0004】[0004]
【発明が解決しようとする課題】しかしながらこのよう
な従来の半導体集積回路では、CPUの動作可能な上限
温度を検知した警告信号が発生されたときには、CPU
のゲート遅延が大きくなりすぎ、通常のクロック周波数
では制御回路が正常な動作をできない場合があるため、
負荷の駆動回路をOFF固定すると同時に制御動作も停
止してしまう。そのために、駆動回路をOFF固定する
まえに、異常箇所の診断やシステムの保護動作などの異
常処理を実行したい場合でも、駆動回路のOFF固定と
異常処理の両動作を行えず、制御を停止するタイミング
によっては、制御される機器にとっては望ましくない状
態のまま、制御機能が停止するという問題があった。ま
た、CPUと駆動回路とが同一のチップ上に搭載されて
いるため、駆動回路が本来動作可能な上限温度よりも低
い温度で、過温度検知回路が警告信号を発生してしまう
ため、駆動回路の温度上昇をCPUの動作可能な上限温
度以下に抑えるために、駆動回路のON抵抗が低くなる
ように設計する必要があり、駆動回路が本来動作可能な
上限温度内で動作するように設計する場合に比べて、チ
ップサイズが増大してしまうという問題点があった。さ
らに、駆動回路の動作可能な上限温度以下の温度でも、
駆動回路の制御が停止してしまうため、駆動回路の機能
を十分に生かすことができないという問題があった。し
たがって本発明は上記従来の問題点に鑑み、小型で、チ
ップ温度上昇時に適切な異常処理を実行するとともに、
駆動回路の動作可能な上限温度以下の場合には、駆動回
路の制御が停止しない、信頼性が向上した半導体集積回
路を提供することを目的とする。However, in such a conventional semiconductor integrated circuit, when a warning signal for detecting the upper limit temperature at which the CPU can operate is generated, the CPU is turned off.
Gate delay becomes too large, and the control circuit may not operate normally at the normal clock frequency.
The control operation is stopped at the same time as the load driving circuit is fixed to OFF. Therefore, even if it is desired to execute an abnormal process such as diagnosis of an abnormal part or a system protection operation before fixing the drive circuit to OFF, the control is stopped because both the operation of fixing the drive circuit to OFF and the abnormal process cannot be performed. Depending on the timing, there is a problem that the control function stops in an undesired state for the device to be controlled. In addition, since the CPU and the drive circuit are mounted on the same chip, the over-temperature detection circuit generates a warning signal at a temperature lower than the upper limit temperature at which the drive circuit can operate. In order to keep the temperature rise below the upper limit temperature at which the CPU can operate, it is necessary to design the drive circuit so that the ON resistance of the drive circuit is reduced. The drive circuit is designed to operate within the upper limit temperature at which the CPU can operate. There is a problem that the chip size increases as compared with the case. Furthermore, even at a temperature lower than the upper limit temperature at which the drive circuit can operate,
Since the control of the drive circuit stops, there is a problem that the function of the drive circuit cannot be fully utilized. Therefore, the present invention has been made in view of the above-described conventional problems, and is small in size, and performs appropriate abnormality processing when the chip temperature rises.
An object of the present invention is to provide a semiconductor integrated circuit with improved reliability in which control of a drive circuit does not stop when the temperature is equal to or lower than an operable upper limit temperature of the drive circuit.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、負荷を駆動する駆動手段と、駆動手段を
制御するクロック信号を用いた制御手段が同一チップ上
に構成された半導体集積回路において、チップ上に、異
なる温度を検知し警告信号を出力する複数の過温度検知
手段が設けられるとともに、各過温度検知手段から出力
された警告信号は制御手段に接続され、制御手段は各警
告信号の受信により制御内容を変更するように構成され
るものとした。また、過温度検知手段は制御手段が平常
周波数のクロック信号で動作可能な上限温度を検知する
第1の過温度検知手段を有し、第1の過温度検知手段か
ら出力された警告信号により、制御手段のクロック信号
の周波数が低下するように構成することができる。In order to achieve the above object, the present invention provides a semiconductor device in which a driving means for driving a load and a control means using a clock signal for controlling the driving means are formed on the same chip. In the integrated circuit, a plurality of over-temperature detecting means for detecting different temperatures and outputting a warning signal are provided on the chip, and the warning signal output from each of the over-temperature detecting means is connected to the control means, and the control means The control content is changed by receiving each warning signal. Further, the over-temperature detecting means has first over-temperature detecting means for detecting an upper limit temperature at which the control means can operate with a clock signal of a normal frequency, and a warning signal output from the first over-temperature detecting means, The control means may be configured so that the frequency of the clock signal is reduced.
【0006】過温度検知手段は駆動手段が動作可能な上
限温度を検知する第2の過温度検知手段を有し、前記第
2の過温度検知手段から出力された警告信号により、駆
動回路の制御が停止されるとともに、第1の過温度検知
手段から出力された警告信号により、前記制御手段のク
ロック信号の周波数が第2の過温度検知手段の検知温度
までチップ温度が上昇しても制御手段が動作可能な周波
数まで低下するように構成されることが好ましい。さら
に、制御手段は、第1の過温度検知手段から出力された
警告信号を受信すると、あらかじめ設定された異常処理
制御を実行し、制御内容を駆動手段を駆動するために必
要な基本的な制御に限定して実行するように構成するこ
とができる。The over-temperature detecting means has a second over-temperature detecting means for detecting an upper limit temperature at which the driving means can operate, and controls the driving circuit in accordance with a warning signal output from the second over-temperature detecting means. Is stopped, and the warning signal output from the first over-temperature detecting means causes the control means to operate even if the frequency of the clock signal of the controlling means rises to the temperature detected by the second over-temperature detecting means. Is preferably configured to be reduced to an operable frequency. Further, when the control means receives the warning signal output from the first over-temperature detection means, the control means executes a preset abnormality processing control, and performs basic control necessary for driving the drive means. It can be configured to execute only.
【0007】[0007]
【作用】負荷を駆動する駆動手段と、駆動手段を制御す
るクロック信号を用いた制御手段が同一チップ上に構成
された半導体集積回路において、チップの温度が上昇
し、制御手段が平常周波数のクロック信号で動作可能な
上限温度まで達した場合、第1の過温度検知手段が警告
信号を出力する。この警告信号により、制御手段のクロ
ック周波数が低下し、制御手段は動作を継続可能にな
り、異常箇所の診断やシステムの保護動作などの異常処
理を実行できる。また、自己診断や冗長系の演算を停止
し、制御手段が制御する内容を、駆動手段の制御のため
に必要な基本的な制御に限定することにより、チップの
温度が駆動手段が動作可能な上限温度以下の場合には、
制御手段は駆動回路の制御を続行できるため、システム
の機能が維持できる。In a semiconductor integrated circuit in which driving means for driving a load and control means using a clock signal for controlling the driving means are formed on the same chip, the temperature of the chip rises and the control means operates at a clock having a normal frequency. When the temperature reaches the operable upper limit temperature by the signal, the first over-temperature detecting means outputs a warning signal. With this warning signal, the clock frequency of the control unit is reduced, and the control unit can continue its operation, and can execute abnormal processing such as diagnosis of an abnormal part and operation of protecting the system. In addition, the self-diagnosis and the operation of the redundant system are stopped, and the contents controlled by the control unit are limited to the basic control necessary for the control of the drive unit, so that the temperature of the chip can operate the drive unit. If the temperature is below the upper limit temperature,
Since the control means can continue the control of the drive circuit, the function of the system can be maintained.
【0008】[0008]
【発明の実施の形態】発明の実施の形態を実施例により
説明する。図1は本発明の第1の実施例を示す図であ
る。本実施例は、自動車のアンチロックブレーキシステ
ムの制御回路に本発明を適用したものである。アンチロ
ックブレーキシステムは、滑りやすい路面上で運転者が
ブレーキにより制動操作を行った場合、各車輪に取り付
けられた車輪速センサやブレーキランプのスイッチから
の信号をもとに、ブレーキにおける油圧配管の各所に設
けられた複数のソレノイドバルブの開閉を断続して行う
ことにより、車輪のスリップ率が低下するように各車輪
のホイールシリンダに加えられる油圧を制御し、車輪の
ホイールシリンダに加えられる油圧を制御し、車輌の挙
動を運転者が制御しやすいように補正するシステムであ
る。システムオンシリコンチップであるチップ100上
にはCPU1とCPU1を駆動するクロック信号を供給
する発振回路2とソレノイドバルブ3の開閉を行う駆動
回路4と入力回路5と過温度検知回路6および7が搭載
されている。発振回路2にはチップ外部に配置された発
振器8が接続され、発振回路2内の分周器9の分周数を
切り替えることにより、通常のクロック周波数F1とF
1より小さいクロック周波数F2を選択して出力するこ
とができる。ソレノイドバルブ3は抵抗を介してCPU
1と接続されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to examples. FIG. 1 is a diagram showing a first embodiment of the present invention. In this embodiment, the present invention is applied to a control circuit of an anti-lock brake system of an automobile. The anti-lock brake system is designed so that when a driver performs a braking operation on a slippery road surface with a brake, the hydraulic piping for the brake is controlled based on signals from wheel speed sensors attached to each wheel and brake lamp switches. By intermittently opening and closing a plurality of solenoid valves provided in various places, the hydraulic pressure applied to the wheel cylinder of each wheel is controlled so that the slip rate of the wheel is reduced, and the hydraulic pressure applied to the wheel cylinder of the wheel is controlled. This is a system that controls and corrects the behavior of the vehicle so that the driver can easily control it. On a chip 100, which is a system-on-silicon chip, a CPU 1, an oscillation circuit 2 for supplying a clock signal for driving the CPU 1, a drive circuit 4 for opening and closing a solenoid valve 3, an input circuit 5, and over-temperature detection circuits 6 and 7 are mounted. Have been. An oscillator 8 arranged outside the chip is connected to the oscillation circuit 2, and by switching the frequency division number of a frequency divider 9 in the oscillation circuit 2, the normal clock frequencies F1 and F
A clock frequency F2 smaller than 1 can be selected and output. The solenoid valve 3 is connected to the CPU via a resistor.
1 is connected.
【0009】チップ外部の車輪速センサ10およびブレ
ーキランプスイッチ11は、入力回路5を介してそれぞ
れCPU1に接続される。過温度検知回路6は、チップ
温度を検知し、CPU1がクロック周波数F1で動作可
能な上限温度T1まで、チップ温度が上昇すると警告信
号S1を発生する。警告信号S1は発振回路2およびC
PU1へ送られれる。過温度検知回路7はチップ温度が
駆動回路4が動作可能な上限温度T2まで、チップ温度
が上昇すると警告信号S2を発生し、警告信号S2はC
PU1へ送られる。また、チップ外部に設けられた警告
灯14とソレノイドバルブの電源リレー16は、ラッチ
回路13および15を介して、CPU1に接続されてい
る。なお、CPU1は発明の制御手段を構成する。The wheel speed sensor 10 and the brake lamp switch 11 outside the chip are connected to the CPU 1 via the input circuit 5. The over-temperature detection circuit 6 detects the chip temperature and generates a warning signal S1 when the chip temperature rises to an upper limit temperature T1 at which the CPU 1 can operate at the clock frequency F1. The warning signal S1 is output from the oscillation circuit 2 and C
Sent to PU1. The over-temperature detection circuit 7 generates a warning signal S2 when the chip temperature rises to the upper limit temperature T2 at which the drive circuit 4 can operate, and the warning signal S2
Sent to PU1. A warning light 14 provided outside the chip and a power supply relay 16 of a solenoid valve are connected to the CPU 1 via latch circuits 13 and 15. Note that the CPU 1 constitutes control means of the present invention.
【0010】次に、何等かの異常が発生し、チップ温度
が上昇した時の動作について説明する。まず、チップ温
度が温度T1に達すると過温度検知回路6が警告信号S
1を発生する。警告信号S1は発振回路2およびCPU
1のレジスタ12と外部割り込み端子に送られる。発振
回路2では、警告信号S1を受けると、分周器9の分周
周波数を切り替えて、通常のクロック周波数F1からク
ロック周波数F2に低下させる。クロック周波数F2は
チップ100の温度が温度T1を越えて、駆動回路4が
動作可能な上限温度T2まで上昇しても、CPU1が動
作可能なクロック周波数に設定されている。Next, the operation when some abnormality occurs and the chip temperature rises will be described. First, when the chip temperature reaches the temperature T1, the over-temperature detecting circuit 6 issues a warning signal S.
Generates 1. The warning signal S1 is output from the oscillation circuit 2 and the CPU.
1 to the register 12 and the external interrupt terminal. Upon receiving the warning signal S1, the oscillation circuit 2 switches the frequency of the frequency divider 9 to lower the frequency from the normal clock frequency F1 to the clock frequency F2. The clock frequency F2 is set to a clock frequency at which the CPU 1 can operate even when the temperature of the chip 100 exceeds the temperature T1 and rises to the upper limit temperature T2 at which the drive circuit 4 can operate.
【0011】また、外部割り込み端子に送られた警告信
号S1を受信すると、CPU1は、あらかじめ設定され
た異常処理プログラムに従い、負荷の短絡診断を行う。
駆動端子の電圧をCPU1でモニタし、負荷駆動時に予
想される端子電圧よりもモニタ電圧が高い場合には、負
荷系統の短絡であると判断し、チップ外部のラッチ回路
13を介して警告灯14を点灯すると共に、ラッチ回路
15を介してソレノイドバルブの電源リレー15を遮断
し、ブレーキ系統をアンチロックブレーキシステムを解
除した状態とする。従来の電子制御ユニットのようにC
PUと負荷駆動回路が別々の素子で構成されている場合
には、負荷駆動回路素子のチップ温度とCPUのチップ
温度が必ずしも一致しないために、負荷短絡故障を検出
するためには、常時短絡診断を行う必要があるが、本実
施例の場合、両回路がひとつのチップ上に構成されてい
るので、過温度検知回路が警告信号を出力した場合の
み、短絡診断を行えばよい。When receiving the warning signal S1 sent to the external interrupt terminal, the CPU 1 performs a load short-circuit diagnosis in accordance with a preset abnormality processing program.
The voltage of the drive terminal is monitored by the CPU 1, and when the monitor voltage is higher than the terminal voltage expected at the time of driving the load, it is determined that the load system is short-circuited, and the warning light 14 is output via the latch circuit 13 outside the chip. Is turned on, the power supply relay 15 of the solenoid valve is cut off via the latch circuit 15, and the brake system is brought into a state in which the antilock brake system is released. C like the conventional electronic control unit
When the PU and the load drive circuit are composed of different elements, the chip temperature of the load drive circuit element does not always match the chip temperature of the CPU. However, in the case of the present embodiment, since both circuits are configured on one chip, it is sufficient to perform the short-circuit diagnosis only when the over-temperature detection circuit outputs a warning signal.
【0012】CPU1では、レジスタ12に送られた警
告信号S1により、制御内容選択フラグがセットされ
る。通常状態では、CPU1は、アンチロックブレーキ
システムを動作させる基本的な制御に加えて、演算結果
の信頼性を向上させるために、内部の各ブロックの自己
診断を行ったり、演算を冗長的に行っている。通常のク
ロック周波数F1が供給されていれば、プログラムされ
たすべての制御が可能である。しかし、警告信号S1に
より、CPU1に供給されるクロック周波数がF2に低
下したときには、すべての制御をリアルタイムで行うに
は、制御内容が多すぎる。制御内容を削減する為に、制
御内容選択フラグがセットされると、自己診断や冗長系
の制御は停止され、アンチロックブレーキシステムを動
作させる基本的な制御のみが実行される。In the CPU 1, the control content selection flag is set by the warning signal S1 sent to the register 12. In the normal state, in addition to the basic control for operating the antilock brake system, the CPU 1 performs a self-diagnosis of each internal block and performs the calculation redundantly in order to improve the reliability of the calculation result. ing. If the normal clock frequency F1 is supplied, all programmed controls are possible. However, when the clock frequency supplied to the CPU 1 is reduced to F2 by the warning signal S1, there are too many control contents to perform all the controls in real time. When the control content selection flag is set to reduce the control content, the self-diagnosis and the control of the redundant system are stopped, and only the basic control for operating the antilock brake system is executed.
【0013】警告信号S1により、限定された制御のみ
が実行されている間にチップ温度が温度T1を下回った
場合には、警告信号S1の出力が停止されるため、クロ
ック信号の周波数は通常の周波数F1に切り替えられ、
制御内容選択フラグも解除され、通常の制御状態に復帰
する。チップ温度の上昇が続く場合には、駆動回路4の
動作可能な上限温度であるT2に達した時点で、過温度
検知回路7が警告信号S2を発生する。警告信号S2は
CPUに送られる。CPU1では、警告信号S2が一定
時間継続した場合は、チップ温度が確実に温度T2を越
えていると判断し、ソレノイド3の駆動回路4の制御信
号をOFF状態に固定する。When the chip temperature falls below the temperature T1 while only the limited control is being executed by the warning signal S1, the output of the warning signal S1 is stopped, so that the frequency of the clock signal becomes the normal frequency. Switched to frequency F1,
The control content selection flag is also released, and the control returns to the normal control state. If the chip temperature continues to rise, the over-temperature detection circuit 7 generates a warning signal S2 when the temperature reaches T2, which is the upper limit temperature at which the drive circuit 4 can operate. The warning signal S2 is sent to the CPU. When the warning signal S2 continues for a certain period of time, the CPU 1 determines that the chip temperature has definitely exceeded the temperature T2, and fixes the control signal of the drive circuit 4 of the solenoid 3 to the OFF state.
【0014】つぎに、チップの温度上昇とシステムの動
作状況を示した図2を用いて、異常が発生した場合の動
作について説明する。チップ温度の上昇を伴う故障とし
ては、まず、負荷の短絡が考えられる。この場合には、
チップは急激に温度上昇し、図2の(a)に示すグラフ
の曲線G1のように上限温度T1を越えたあとすぐに温
度T2も越えてしまう。図2の(b)にその制御動作を
示すように、異常処理制御として、負荷短絡診断を行っ
た後は、制御内容を基本的な制御に限定した限定制御を
行う時間はほとんど無いが、駆動回路がOFF固定され
たフェールセイフ状態で、システムが固定される。ま
た、他の、ベアチップ実装での放熱構造故障や、正常状
態では予想できない周囲温度の上昇や、駆動FETのゲ
ート電圧不足などの回路的な故障等の場合には、図2の
(a)に示すグラフの曲線G2のようにチップの温度上
昇が穏やかであり、その制御動作においては、図2の
(c)に示されるように、限定制御を行う時間は十分確
保される。この場合には、チップ温度が駆動回路の動作
可能な上限温度以下の状態ならば、ソレノイドバルブは
故障していないため、アンチロックブレーキシステムを
作動させることが可能である。Next, the operation in the case where an abnormality has occurred will be described with reference to FIG. 2 showing the temperature rise of the chip and the operating state of the system. As a failure accompanied by an increase in the chip temperature, first, a short circuit of a load can be considered. In this case,
The temperature of the chip rapidly rises, and immediately after the temperature exceeds the upper limit temperature T1 as shown by a curve G1 in the graph shown in FIG. As shown in FIG. 2B, after the load short-circuit diagnosis is performed as the abnormality processing control, there is almost no time for performing the limited control in which the control content is limited to the basic control. The system is fixed in the fail-safe state in which the circuit is fixed OFF. Further, in the case of other heat radiation structure failure in bare chip mounting, an increase in ambient temperature which cannot be expected in a normal state, or a circuit failure such as insufficient gate voltage of the driving FET, etc., FIG. As shown by the curve G2 in the graph, the temperature rise of the chip is gentle, and in the control operation, as shown in FIG. In this case, if the chip temperature is equal to or lower than the upper limit temperature at which the drive circuit can operate, the solenoid valve has not failed and the antilock brake system can be operated.
【0015】本実施例は以上の様に構成され、小型で、
温度上昇時には負荷短絡診断を実行するとともに、駆動
回路の動作可能な上限温度以下の場合には、駆動回路の
制御が停止せず、アンチロックブレーキシステムを作動
させることができる、信頼性が向上した半導体集積回路
が得られた。This embodiment is configured as described above, and is small in size.
In addition to performing load short-circuit diagnosis when the temperature rises, if the temperature is lower than the upper limit temperature at which the drive circuit can operate, the control of the drive circuit does not stop and the anti-lock brake system can be activated, improving reliability. A semiconductor integrated circuit was obtained.
【0016】次に発振回路の構成を変えた第2の実施例
について説明する。図3および図4は、自動車のエンジ
ンコントロールシステムの制御回路に適用した本実施例
の構成を示す図である。図3は全体構成図であり、図4
は発振回路の詳細図である。エンジンコントロールシス
テムは、アクセルの開度を検出するスロットルセンサや
エンジンの吸気量を検出するエアフロメータ、クランク
の位置検出をするクランク角センサなどが出力する信号
によるエンジン回転の基本的な制御に加えて、排気内の
酸素濃度を検出するO2センサやノッキング時の異音を
検出するノックセンサ、冷却水温を検出する水温センサ
などが出力する信号により、燃費、出力向上を目的とし
て燃費噴射量や点火時期の補正や、学習制御などを行っ
ている。またオートマチックトランスミッションの制御
ユニットより変速に関する信号を受信し、乗り心地向上
のための変速ショック低減制御を行っている。Next, a description will be given of a second embodiment in which the configuration of the oscillation circuit is changed. 3 and 4 are diagrams showing a configuration of the present embodiment applied to a control circuit of an engine control system of an automobile. FIG. 3 is an overall configuration diagram, and FIG.
3 is a detailed diagram of an oscillation circuit. In addition to the basic control of engine rotation based on signals output by a throttle sensor that detects the degree of opening of the accelerator, an air flow meter that detects the amount of intake air from the engine, a crank angle sensor that detects the position of the crank, etc. A signal output from an O2 sensor for detecting oxygen concentration in exhaust gas, a knock sensor for detecting abnormal noise at the time of knocking, a water temperature sensor for detecting cooling water temperature, and the like, a fuel consumption amount and an ignition timing for the purpose of improving fuel consumption and output. Correction and learning control. In addition, it receives signals related to shifting from the control unit of the automatic transmission, and performs shift shock reduction control to improve ride comfort.
【0017】システムオンシリコンチップ200上には
CPU21、CPU21を駆動するクロック信号を供給
する発振回路2、燃料噴射弁23を駆動する駆動回路2
4、点火回路25を駆動する駆動回路26、燃料ポンプ
回路27を駆動する駆動回路28、入力回路29、過温
度検知回路30、ラッチ回路31およびラッチ回路32
が搭載されている。発振回路2は前実施例と同じく内部
分周器の分周数を切り替えることにより、通常のクロッ
ク周波数F1とF1より小さいクロック周波数F2を選
択して出力することができる。On the system-on-silicon chip 200, a CPU 21, an oscillation circuit 2 for supplying a clock signal for driving the CPU 21, and a driving circuit 2 for driving the fuel injection valve 23
4. A drive circuit 26 for driving the ignition circuit 25, a drive circuit 28 for driving the fuel pump circuit 27, an input circuit 29, an over-temperature detection circuit 30, a latch circuit 31, and a latch circuit 32
Is installed. The oscillation circuit 2 can select and output the normal clock frequencies F1 and the clock frequency F2 smaller than F1 by switching the frequency division number of the inner partial divider as in the previous embodiment.
【0018】チップ外部に設けられたスロットルセンサ
35、エアフロメータ36、クランク角センサ37、O
2センサ38やノックセンサ39、水温センサ40およ
びオートマチックトランスミッション制御ユニット41
は入力回路29を介してそれぞれCPU21に接続され
る。過温度検知回路30はCPU21に接続され、チッ
プ温度を検知し、CPUがクロック周波数F1で動作可
能な上限温度T1まで、チップ温度が上昇すると警告信
号S3をラインL1へ出力し、駆動回路が動作可能な上
限温度T2まで、チップ温度が上昇すると警告信号S4
をラインL2へ出力する。警告信号S3は、発振回路2
とCPU21の外部読み込み端子とレジスタ42へ、警
告信号S4はCPU21へ送られる。また、チップ外部
に設けられ警告灯43およびラジエータファン44はラ
ッチ回路31および32を介してCPUに接続される。
チップ外部のEEPROM45もCPU21へ接続され
る。図4は過温度検知回路30の詳細図であり、チップ
上に形成されるPN接合における電圧降下の温度特性
を、バンドギャップ基準電圧源46を基準とした電圧比
較器で取り出して、それぞれの警告信号を出力してい
る。温度T1で警告信号S3がラインL1から、温度T
2で警告信号S4がラインL2から出力される。なお、
CPU21は発明の制御手段を構成する。A throttle sensor 35, an air flow meter 36, a crank angle sensor 37,
2 sensor 38, knock sensor 39, water temperature sensor 40, and automatic transmission control unit 41
Are connected to the CPU 21 via the input circuit 29, respectively. The over-temperature detecting circuit 30 is connected to the CPU 21, detects the chip temperature, outputs a warning signal S3 to the line L1 when the chip temperature rises to the upper limit temperature T1 at which the CPU can operate at the clock frequency F1, and the driving circuit operates. When the chip temperature rises to a possible upper limit temperature T2, a warning signal S4
Is output to the line L2. The warning signal S3 is output from the oscillation circuit 2
And an external reading terminal of the CPU 21 and the register 42, and a warning signal S4 is sent to the CPU 21. The warning light 43 and the radiator fan 44 provided outside the chip are connected to the CPU via the latch circuits 31 and 32.
An EEPROM 45 outside the chip is also connected to the CPU 21. FIG. 4 is a detailed diagram of the over-temperature detection circuit 30. The temperature characteristics of the voltage drop at the PN junction formed on the chip are extracted by a voltage comparator based on the band gap reference voltage source 46, and the respective warnings are given. Signal is being output. At the temperature T1, the warning signal S3 is output from the line L1 to the temperature T.
At 2, the warning signal S4 is output from the line L2. In addition,
The CPU 21 constitutes control means of the present invention.
【0019】何等かの異常が発生し、チップ温度が上昇
した時の、動作について説明する。まず、チップ温度が
温度T1に達すると過温度検知回路30が警告信号S3
を発生する。ラインL1を通って警告信号S3は発振回
路2およびCPU21に送られる。発振回路2は、警告
信号S3を受けると、分周器9の分周周波数を切り替え
て、通常のクロック周波数F1からクロック周波数F2
に低下させる。クロック周波数F2はチップの温度が温
度T1を越えて、駆動回路が動作可能な上限温度T2ま
で上昇しても、CPU21が動作可能なクロック周波数
に設定されている。The operation when some abnormality occurs and the chip temperature rises will be described. First, when the chip temperature reaches the temperature T1, the over-temperature detection circuit 30 outputs a warning signal S3.
Occurs. The warning signal S3 is sent to the oscillation circuit 2 and the CPU 21 through the line L1. Upon receiving the warning signal S3, the oscillation circuit 2 switches the frequency of the frequency divider 9 to change the frequency from the normal clock frequency F1 to the clock frequency F2.
To lower. The clock frequency F2 is set to a clock frequency at which the CPU 21 can operate even when the temperature of the chip exceeds the temperature T1 and rises to the upper limit temperature T2 at which the drive circuit can operate.
【0020】また、外部割り込み端子に送られた警告信
号S3を受信すると、、CPU21は、あらかじめ設定
された異常処理制御プログラムに従いプロテクトコマン
ドをEEPPOM45に送り、学習制御パラメータを記
憶する記憶素子であるEEPROM45を消去から保護
する。さらに、CPU21では、レジスタ42に送られ
た警告信号S3により、制御内容選択フラグがセットさ
れ、通常の制御内容の中の、補正や学習制御、乗り心地
向上を目的とした制御が停止され、エンジン回転を制御
する基本的な制御のみに限定された限定制御が実行され
る。Upon receiving the warning signal S3 sent to the external interrupt terminal, the CPU 21 sends a protect command to the EEPROM 45 according to a preset abnormality processing control program, and stores the learning control parameters in the EEPROM 45. To protect it from erasure. Further, in the CPU 21, the control content selection flag is set by the warning signal S3 sent to the register 42, and the correction, learning control, and control for improving the riding comfort in the normal control content are stopped, and the engine 21 is stopped. Limited control limited to only basic control for controlling rotation is executed.
【0021】警告信号S3により、限定された制御のみ
が実行されている間にチップ温度が温度T1を下回った
場合には、通常の制御状態に復帰するが、チップ温度の
上昇が続く場合には駆動回路の動作可能な上限温度であ
る温度T2に達した時点で、過温度検知回路30が警告
信号S4を発生する。警告信号S4はラインL2を通っ
てCPU21に送られる。CPU21では、警告信号S
4が一定時間継続した場合は、チップ温度が確実に温度
T2を越えていると判断し、燃料噴射弁23、点火回路
25、燃料ポンプ回路27の駆動回路24、26および
28をOFF固定し、警告灯43およびラジエータファ
ン44をONにする。警告灯43およびラジエータファ
ン44の制御出力は回路的に保護され、イグニッション
がOFFされるまでは、解除されることはない。また、
過温度検知回路として、異なる温度を一つの回路で検知
する回路を使用するため、チップ上に占める過温度検知
回路の面積を低減できる。When the chip temperature falls below the temperature T1 while only the limited control is being executed by the warning signal S3, the control returns to the normal control state. When the temperature reaches the upper limit temperature T2 at which the drive circuit can operate, the over-temperature detection circuit 30 generates a warning signal S4. The warning signal S4 is sent to the CPU 21 through the line L2. In the CPU 21, the warning signal S
4 continues for a certain time, it is determined that the chip temperature has definitely exceeded the temperature T2, and the fuel injection valve 23, the ignition circuit 25, and the drive circuits 24, 26 and 28 of the fuel pump circuit 27 are fixed to OFF, The warning light 43 and the radiator fan 44 are turned on. The control outputs of the warning light 43 and the radiator fan 44 are protected in terms of circuitry and are not released until the ignition is turned off. Also,
Since a circuit that detects different temperatures with one circuit is used as the over-temperature detection circuit, the area of the over-temperature detection circuit occupying on the chip can be reduced.
【0022】本実施例は以上のように構成され、小型
で、温度上昇時には学習制御用の記憶素子を消去から保
護するとともに、駆動回路の動作可能な上限温度以下の
場合には、駆動回路の制御が停止せず、エンジンコント
ロールシステムを作動させることができる、信頼性が向
上した半導体集積回路が得られた。また、複数の温度を
検知するにもかかわらず、チップの面積が増大すること
はない。The present embodiment is constructed as described above, is small in size, protects the storage element for learning control from erasure when the temperature rises, and when the temperature is lower than the operable upper limit temperature of the drive circuit, A semiconductor integrated circuit with improved reliability that can operate the engine control system without stopping control is obtained. Further, the area of the chip does not increase despite detecting a plurality of temperatures.
【0023】[0023]
【発明の効果】以上のとおり、本発明は、負荷を駆動す
る駆動手段と、駆動手段を制御するクロック信号を用い
た制御手段が同一チップ上に構成された半導体集積回路
において、チップ上に、異なる温度を検知し警告信号を
出力する複数の過温度検知手段が設けられ、チップの温
度が上昇し、制御手段が平常周波数のクロック信号で動
作可能な上限温度まで達した場合、第1の過温度検知手
段が警告信号を出力する。この警告信号により、制御手
段のクロック周波数が低下し、制御手段は動作を継続可
能になり、異常箇所の診断やシステムの保護動作などの
異常処理を実行できる。また、自己診断や冗長系の演算
を停止し、制御手段が制御する内容を、駆動手段の制御
のために必要な基本的な制御に限定することにより、チ
ップの温度が駆動手段が動作可能な上限温度以下の場合
には、駆動回路の制御を続行することができる。これに
より、小型で、温度上昇時に適切な異常処理を実行する
とともに、駆動回路の動作可能な上限温度以下の場合に
は、駆動回路の制御が停止しない、信頼性が向上した半
導体集積回路が得られた。As described above, the present invention relates to a semiconductor integrated circuit in which a driving means for driving a load and a control means using a clock signal for controlling the driving means are formed on the same chip. A plurality of over-temperature detecting means for detecting different temperatures and outputting a warning signal are provided, and when the temperature of the chip rises and the control means reaches an upper limit temperature at which the control means can operate with a clock signal of a normal frequency, a first over-temperature is detected. The temperature detecting means outputs a warning signal. With this warning signal, the clock frequency of the control unit is reduced, and the control unit can continue its operation, and can execute abnormal processing such as diagnosis of an abnormal part and operation of protecting the system. In addition, the self-diagnosis and the operation of the redundant system are stopped, and the contents controlled by the control unit are limited to the basic control necessary for the control of the drive unit, so that the temperature of the chip can operate the drive unit. When the temperature is equal to or lower than the upper limit temperature, the control of the drive circuit can be continued. As a result, a small-sized semiconductor integrated circuit with improved reliability, which performs appropriate abnormal processing when the temperature rises and does not stop the control of the drive circuit when the temperature is lower than the operable upper limit temperature of the drive circuit, is obtained. Was done.
【図1】本発明の第1の実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.
【図2】第1の実施例のチップ温度と制御動作の関係を
示す図である。FIG. 2 is a diagram illustrating a relationship between a chip temperature and a control operation according to the first embodiment.
【図3】本発明の第2の実施例を示す図である。FIG. 3 is a diagram showing a second embodiment of the present invention.
【図4】過温度検知回路の詳細図である。FIG. 4 is a detailed diagram of an over-temperature detection circuit.
【図5】従来例を示す図である。FIG. 5 is a diagram showing a conventional example.
【図6】他の従来例を示す図である。FIG. 6 is a diagram showing another conventional example.
1、21、55、62 CPU(制御手段) 2 発振回路(発振手段) 3 ソレノイドバルブ 4、24、26、28、52、61 駆動回路(駆
動手段) 5、29 入力回路 6、7、30、54、63 過温度検知回路(過温
度検知手段) 8 発振器 9 分周器 10 車輪速センサ 11 ブレーキランプスイッチ 12、42 レジスタ 13、15、31、32 ラッチ回路 14、43 警告灯 16 電源リレー 23 燃料噴射弁 25 点火回路 27 燃料ポンプ回路 35 スロットルセンサ 36 エアフロメータ 37 クランク角センサ 38 O2センサ 39 ノックセンサ 40 水温センサ 41 オートマチックトランスミッション制御ユニ
ット 44 ラジエータファン 45 EEPROM 46 バンドギャップ基準電圧源 51 負荷 53 論理制御回路 64 入出力回路 100、200、300、400 チップ L1、L2 ライン1, 21, 55, 62 CPU (control means) 2 oscillation circuit (oscillation means) 3 solenoid valve 4, 24, 26, 28, 52, 61 drive circuit (drive means) 5, 29 input circuit 6, 7, 30, 54, 63 Over-temperature detection circuit (over-temperature detection means) 8 Oscillator 9 Divider 10 Wheel speed sensor 11 Brake lamp switch 12, 42 Register 13, 15, 31, 32 Latch circuit 14, 43 Warning light 16 Power supply relay 23 Fuel Injection valve 25 Ignition circuit 27 Fuel pump circuit 35 Throttle sensor 36 Air flow meter 37 Crank angle sensor 38 O2 sensor 39 Knock sensor 40 Water temperature sensor 41 Automatic transmission control unit 44 Radiator fan 45 EEPROM 46 Band gap reference voltage source 51 Load 53 Logical control circuit 64 Output circuit 100, 200, 300, and 400 chips L1, L2 line
Claims (5)
を制御するクロック信号を用いた制御手段が同一チップ
上に構成された半導体集積回路において、前記チップ上
に、異なる温度を検知し警告信号を出力する複数の過温
度検知手段が設けられるとともに、各過温度検知手段か
ら出力された警告信号は前記制御手段に入力され、前記
制御手段は各警告信号の受信に対応して制御内容を変更
するように構成されたことを特徴とする半導体集積回
路。1. A semiconductor integrated circuit in which a driving unit for driving a load and a control unit using a clock signal for controlling the driving unit detect different temperatures on the chip and issue a warning. A plurality of over-temperature detecting means for outputting a signal are provided, and a warning signal output from each over-temperature detecting means is input to the control means, and the control means controls the control in response to reception of each warning signal. A semiconductor integrated circuit configured to change.
常周波数のクロック信号で動作可能な上限温度を検知す
る第1の過温度検知手段を有し、前記第1の過温度検知
手段から出力された警告信号により、前記制御手段のク
ロック信号の周波数が低下するように構成されたことを
特徴とする請求項1記載の半導体集積回路。2. The over-temperature detecting means includes first over-temperature detecting means for detecting an upper limit temperature at which the control means can operate with a clock signal of a normal frequency, and an output from the first over-temperature detecting means. 2. The semiconductor integrated circuit according to claim 1, wherein the frequency of the clock signal of the control unit is reduced by the issued warning signal.
作可能な上限温度を検知する第2の過温度検知手段を有
し、前記第2の過温度検知手段から出力された警告信号
により、駆動回路の制御が停止されるとともに、前記第
1の過温度検知手段から出力された警告信号により、前
記制御手段のクロック信号の周波数が前記第2の過温度
検知手段の検知温度までチップ温度が上昇しても前記制
御手段が動作可能な周波数まで低下するように構成され
たことを特徴とする請求項2記載の半導体集積回路。3. The over-temperature detecting means has a second over-temperature detecting means for detecting an upper limit temperature at which the driving means can operate, and according to a warning signal output from the second over-temperature detecting means, While the control of the driving circuit is stopped, the frequency of the clock signal of the control means is increased by the warning signal output from the first over-temperature detection means until the chip temperature reaches the detection temperature of the second over-temperature detection means. 3. The semiconductor integrated circuit according to claim 2, wherein the frequency is reduced to a frequency at which the control means can operate even if the frequency increases.
手段から出力された警告信号を受信すると、あらかじめ
設定された異常処理制御を実行するように構成されたこ
とを特徴とする請求項2または3記載の半導体集積回
路。4. The apparatus according to claim 1, wherein said control means executes a preset abnormality processing control when receiving a warning signal output from said first over-temperature detecting means. 4. The semiconductor integrated circuit according to 2 or 3.
手段から出力された警告信号を受信すると、制御内容を
前記駆動手段を駆動するために必要な基本的な制御に限
定して実行するように構成されたことを特徴とする請求
項2、3または4記載の半導体集積回路。5. When the control means receives a warning signal output from the first over-temperature detecting means, the control means executes control by limiting the control contents to basic control necessary for driving the driving means. 5. The semiconductor integrated circuit according to claim 2, wherein the semiconductor integrated circuit is configured to:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1202897A JPH10200054A (en) | 1997-01-07 | 1997-01-07 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1202897A JPH10200054A (en) | 1997-01-07 | 1997-01-07 | Semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10200054A true JPH10200054A (en) | 1998-07-31 |
Family
ID=11794160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1202897A Withdrawn JPH10200054A (en) | 1997-01-07 | 1997-01-07 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10200054A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009143459A (en) * | 2007-12-17 | 2009-07-02 | Hitachi Ltd | On-vehicle electronic system and automobile |
JP2013199166A (en) * | 2012-03-23 | 2013-10-03 | Denso Corp | Vehicle behavior control system |
JP2015158505A (en) * | 2015-04-21 | 2015-09-03 | ルネサスエレクトロニクス株式会社 | semiconductor device |
JP2017193197A (en) * | 2016-04-18 | 2017-10-26 | 株式会社ジェイテクト | Steering control device |
-
1997
- 1997-01-07 JP JP1202897A patent/JPH10200054A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009143459A (en) * | 2007-12-17 | 2009-07-02 | Hitachi Ltd | On-vehicle electronic system and automobile |
US8150578B2 (en) | 2007-12-17 | 2012-04-03 | Hitachi, Ltd. | Vehicle electronic system and vehicle |
JP2013199166A (en) * | 2012-03-23 | 2013-10-03 | Denso Corp | Vehicle behavior control system |
JP2015158505A (en) * | 2015-04-21 | 2015-09-03 | ルネサスエレクトロニクス株式会社 | semiconductor device |
JP2017193197A (en) * | 2016-04-18 | 2017-10-26 | 株式会社ジェイテクト | Steering control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782584B2 (en) | Load drive controller and control system | |
US7154194B2 (en) | Power circuit of a vehicular electronic control unit | |
JP2003037929A (en) | Fuse trigger circuit and method for protecting electric hydraulic system including fuse | |
US20010006309A1 (en) | Activating device for vehicle passenger protection system | |
JP3970196B2 (en) | Engine intake air amount control device and engine intake air amount control method | |
JPH10200054A (en) | Semiconductor integrated circuit | |
JP3817855B2 (en) | Electronic control device | |
JPH09284999A (en) | Motor-driven fan control system | |
JP6753691B2 (en) | Electronic control unit and electronic control method | |
JPS61271131A (en) | Hard cancel circuit of constant-speed driving gear | |
JP5769403B2 (en) | Monitoring device and electronic device | |
US7269492B2 (en) | Control system | |
US20020107631A1 (en) | Electronic control system and method having monitor program monitoring function | |
JP3610878B2 (en) | Load drive circuit | |
US6928346B2 (en) | Method for monitoring the functioning of a control unit | |
JP3702585B2 (en) | Engine control device | |
JP2001313368A (en) | Integrated circuit | |
US5398148A (en) | Protection circuit for high side drivers | |
JPH01216057A (en) | Car equipped with engine rotation control circuit | |
JPH11268599A (en) | Vehicle control device | |
JP2000240491A (en) | Electronic throttle control device | |
KR970044679A (en) | How to diagnose throttle position sensor failure | |
JPS60142033A (en) | Failsafe system for electronically controlled engine | |
JPH10103084A (en) | Throttle controller | |
JPH03105044A (en) | Engine controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |