JPH10190203A - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JPH10190203A JPH10190203A JP34378096A JP34378096A JPH10190203A JP H10190203 A JPH10190203 A JP H10190203A JP 34378096 A JP34378096 A JP 34378096A JP 34378096 A JP34378096 A JP 34378096A JP H10190203 A JPH10190203 A JP H10190203A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pad
- printed wiring
- dummy
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プリント配線板に
関し、特にはそのパッド列部分の構造に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board, and more particularly to a structure of a pad row portion thereof.
【０００２】[0002]
【従来の技術】図５には、ＱＦＰやＴＣＰ等の半導体パ
ッケージを表面実装するための従来のプリント配線板４
１が例示されている。このプリント配線板４１を構成す
る基板４２における部品実装部には、複数の同じ形状を
したパッド４３からなる４つのパッド列４４が正方形状
に配列されている。また、前記基板４２上にはソルダー
レジスト４５が設けられ、そのソルダーレジスト４５の
開口部４６からはパッド列４４が露出されている。2. Description of the Related Art FIG. 5 shows a conventional printed wiring board 4 for surface mounting a semiconductor package such as QFP or TCP.
1 is illustrated. In a component mounting portion of a substrate 42 constituting the printed wiring board 41, four pad rows 44 composed of a plurality of pads 43 having the same shape are arranged in a square shape. A solder resist 45 is provided on the substrate 42, and a pad row 44 is exposed from an opening 46 of the solder resist 45.
【０００３】ところで、近年ではプリント配線板４１の
ファイン化が著しく、それに伴ってパッド４３間のピッ
チも０．５mm、０．３mm…というように狭くなる傾向に
ある。また、このような狭ピッチのパッド４３に対する
はんだ付けを可能とする手段として、あらかじめパッド
４３上にはんだプリコート層４７を形成しておく方法
（いわゆるはんだプリコート法）が従来より提案されて
いる。[0003] In recent years, the fineness of the printed wiring board 41 has been remarkably reduced, and accordingly, the pitch between the pads 43 has tended to be reduced to 0.5 mm, 0.3 mm. As a means for enabling soldering to such a narrow pitch pad 43, a method of forming a solder precoat layer 47 on the pad 43 in advance (so-called solder precoat method) has been conventionally proposed.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、はんだ
プリコート層４７を厚く形成した場合、はんだプリコー
ト層４７の頂部の高さがソルダーレジスト４５の表面の
高さよりも１０μm 以上高くなってしまうことがある
（図５(b) ，図５(c) のΔＴ参照）。However, when the solder pre-coat layer 47 is formed thick, the height of the top of the solder pre-coat layer 47 may be 10 μm or more higher than the height of the surface of the solder resist 45 (see FIG. 1). (See ΔT in FIGS. 5B and 5C).
【０００５】そして、このような状態のプリント配線板
４１を複数枚重ね合わせて載置すると、特に下層におい
ては、突出したはんだプリコート層４７が基板４２の裏
面に接触することにより、はんだプリコート層４７が傷
付いたり潰れたりする。When a plurality of printed wiring boards 41 in such a state are placed on top of each other, especially in the lower layer, the protruding solder pre-coat layer 47 comes into contact with the back surface of the substrate 42 so that the solder pre-coat layer 47 Is damaged or crushed.
【０００６】また、パッド４３が０．３mmピッチ以下で
ある場合には、上記の傷付きや潰れにより、とりわけは
んだブリッジＢ1 （図６参照）やはんだの偏り等が生じ
やすくなり、このことが不良発生の原因となっていた。If the pad 43 has a pitch of 0.3 mm or less, the above-mentioned damage and crushing tend to cause solder bridges B1 (see FIG. 6) and unevenness of the solder. Was causing the outbreak.
【０００７】本発明は上記の課題を解決するためなされ
たものであり、その目的は、複数枚重ね合わせて載置し
たときでも、パッド上のはんだ層に傷付きや潰れが起こ
りにくいプリント配線板を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a printed wiring board in which a solder layer on a pad is less likely to be damaged or crushed even when a plurality of sheets are placed one upon another. Is to provide.
【０００８】[0008]
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、複数のパッドからな
るパッド列を備えるプリント配線板において、前記パッ
ド列は、配線に関与しかつはんだプリコート層が形成さ
れる通常のパッドと配線に関与しないダミーパッドとに
よって構成され、前記ダミーパッドの高さを、前記はん
だプリコート層を加えた前記通常のパッドの高さよりも
相対的に高くしたことを特徴とするプリント配線板をそ
の要旨とする。According to a first aspect of the present invention, there is provided a printed wiring board having a pad row including a plurality of pads, wherein the pad row is involved in wiring. And it is configured by a normal pad on which a solder precoat layer is formed and a dummy pad not involved in wiring, and the height of the dummy pad is relatively higher than the height of the normal pad to which the solder precoat layer is added. The gist of the present invention is a printed wiring board characterized by the above.
【０００９】請求項２に記載の発明は、請求項１におい
て、前記ダミーパッドははんだ凝集部を備え、そのはん
だ凝集部にははんだが凝集して盛り上がったはんだ盛り
上がり部が形成されているとした。According to a second aspect of the present invention, in the first aspect, the dummy pad has a solder aggregation portion, and the solder aggregation portion has a solder swell portion formed by agglomeration of the solder and swelling. .
【００１０】請求項３に記載の発明は、請求項２におい
て、前記ダミーパッドの長さを、前記通常のパッドの長
さと略等しく設定した。以下、本発明の「作用」を説明
する。According to a third aspect of the present invention, in the second aspect, the length of the dummy pad is set substantially equal to the length of the normal pad. Hereinafter, the “action” of the present invention will be described.
【００１１】請求項１〜３に記載の発明によると、プリ
ント配線板を複数枚重ね合わせて載置したとき、通常の
パッドよりも相対的に高く形成されたダミーパッドが基
板に対して優先的に接触することで、通常のパッドと基
板との接触が回避される。その結果、通常のパッド上の
はんだ層に傷付きや潰れが起こりにくくなる。According to the first to third aspects of the present invention, when a plurality of printed wiring boards are placed one on top of the other, a dummy pad formed relatively higher than a normal pad has priority over the substrate. , Contact between the normal pad and the substrate is avoided. As a result, the solder layer on the normal pad is less likely to be damaged or crushed.
【００１２】請求項２に記載の発明によると、はんだ凝
集部にあるはんだ盛り上がり部が基板に対して優先的に
接触することで、通常のパッドと基板との接触が回避さ
れる。また、このようなはんだ盛り上がり部は、ダミー
パッド上に載せられたはんだを熱で溶融させて前記はん
だ凝集部に凝集させることによって、容易に形成するこ
とができる。これは、溶融したはんだは表面張力が作用
する結果、はんだがダミーパッドにおける幅広領域に凝
集するという性質を利用したものである。さらに、前記
はんだ盛り上がり部は、通常のパッド上にはんだプリコ
ート層を形成する既存の工程において同時に形成するこ
とも可能である。従って、製造が容易なプリント配線板
とすることができる。According to the second aspect of the present invention, the contact between the normal pad and the substrate is avoided by preferentially contacting the solder bulging portion in the solder aggregation portion with the substrate. Further, such a raised portion of solder can be easily formed by melting the solder placed on the dummy pad by heat and aggregating the solder on the solder aggregation portion. This utilizes the property that the molten solder is subjected to surface tension, and as a result, the solder aggregates in a wide area of the dummy pad. Further, the solder bumps can be formed simultaneously in an existing step of forming a solder precoat layer on a normal pad. Therefore, a printed wiring board that can be easily manufactured can be obtained.
【００１３】請求項３に記載の発明の作用を以下に述べ
る。ダミーパッドが通常のパッドよりも相対的に長いも
のであると、基板上に形成用スペースが要ることでパタ
ーン設計上不利になり、かつ製造容易化やファイン化の
妨げになる。逆に、ダミーパッドが通常のパッドよりも
相対的に短いものであると、はんだがはんだ凝集部に充
分に供給されず、はんだ盛り上がり部を高くすることが
できなくなる。従って、通常のパッドと略等しい長さの
ダミーパッドにしておけば、上記の問題を解消すること
ができる。The operation of the present invention will be described below. If the dummy pad is relatively longer than the normal pad, a space for formation is required on the substrate, which is disadvantageous in pattern design, and hinders manufacturing and fineness. On the other hand, if the dummy pad is relatively shorter than a normal pad, the solder is not sufficiently supplied to the solder aggregation portion, and the solder swell portion cannot be increased. Therefore, if a dummy pad having a length substantially equal to that of a normal pad is used, the above problem can be solved.
【００１４】[0014]
【発明の実施の形態】以下、本発明をＱＦＰ（Quad fla
t package ）実装用のプリント配線板に具体化した一実
施形態を図１，図２に基づき詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention is referred to as QFP (Quad
t package) One embodiment embodied in a printed wiring board for mounting will be described in detail with reference to FIGS.
【００１５】このプリント配線板１を構成する基板２
は、表面実装部品としてのＱＦＰを表面実装するための
部品実装部をその片側面に備えている。前記部品実装部
にはパッド列３が４つ形成され、それらはＱＦＰのリー
ドの突出位置に対応すべく正方形状に配置されている。
また、基板２上にはソルダーレジスト５が設けられ、そ
のソルダーレジスト５の開口部６からは前記各パッド列
３が露出されている。A substrate 2 constituting the printed wiring board 1
Has a component mounting portion for surface mounting a QFP as a surface mounting component on one side thereof. Four pad rows 3 are formed in the component mounting portion, and are arranged in a square shape so as to correspond to the protruding positions of the leads of the QFP.
Further, a solder resist 5 is provided on the substrate 2, and the respective pad rows 3 are exposed from openings 6 of the solder resist 5.
【００１６】本実施形態では、各々のパッド列３は通常
のパッド７とダミーパッド８とによって構成されてい
る。通常のパッド７（ここでは長さ２mm，幅１２５μm
，０．２５mmピッチ）とは、ＱＦＰのリードのうち配
線に関与するものがはんだを介して必ず接合される矩形
状のパッドをいう。前記通常のパッド７は、１つのパッ
ド列３内において数十個から百数十個ほど一直線上に配
置されている。そして、これらの通常のパッド７上に
は、ソルダーレジスト５の表面の高さよりも頂部が高く
なるようにはんだプリコート層９が形成されている。In this embodiment, each pad row 3 is composed of normal pads 7 and dummy pads 8. Normal pad 7 (here 2 mm long and 125 μm wide)
, 0.25 mm pitch) means a rectangular pad to which a lead of a QFP that is involved in wiring is always joined via solder. The ordinary pads 7 are arranged in a straight line from several tens to one hundred and several tens in one pad row 3. A solder precoat layer 9 is formed on these ordinary pads 7 so that the top is higher than the surface of the solder resist 5.
【００１７】一方、ダミーパッド８とは、ＱＦＰのいず
れのリードも接合されないパッドをいう。本実施形態で
は、ダミーパッド８は１つのパッド列３において２つ形
成されていて、それらは複数の通常のパッド７の最も外
側に配置されている。従って、１つの部品実装部におい
てかかるダミーパッド８は合計８つ存在している。On the other hand, the dummy pad 8 is a pad to which neither lead of the QFP is bonded. In the present embodiment, two dummy pads 8 are formed in one pad row 3, and they are arranged on the outermost side of a plurality of normal pads 7. Therefore, there are a total of eight such dummy pads 8 in one component mounting part.
【００１８】本実施形態のダミーパッド８は略Ｈ字状の
形状を呈している。即ち、等しい幅を有する２つの直線
部８ａが所定間隔を隔てて平行に形成され、両直線部８
ａを互いの中央部において連結すべく連結部８ｂが形成
されている。そして、この連結部８ｂを中心とする幅広
部分がはんだ凝集部Ｇ1 になっている。それに対して、
幅広部分でない幅狭の部分はいわばはんだ凝集部Ｇ1 に
はんだを供給するための部分となっている。前記ダミー
パッド８の長さは、通常のパッド７と等しい長さに、即
ち２mmに設定されている。また、ダミーパッド８の幅
（具体的には幅広のはんだ凝集部Ｇ1 における幅）は、
約２５０μm に設定されており、両直線部８ａの幅は７
５μm に設定されている。The dummy pad 8 of the present embodiment has a substantially H-shape. That is, two straight portions 8a having the same width are formed in parallel at a predetermined interval, and both straight portions 8a are formed.
A connecting portion 8b is formed so as to connect "a" at the center of each other. A wide portion centered on the connecting portion 8b is a solder aggregation portion G1. On the other hand,
The narrow part other than the wide part is a part for supplying the solder to the solder aggregation part G1. The length of the dummy pad 8 is set equal to the length of the normal pad 7, that is, 2 mm. The width of the dummy pad 8 (specifically, the width at the wide solder aggregation portion G1) is
The width of both straight portions 8a is 7 μm.
It is set to 5 μm.
【００１９】はんだプリコート層９はダミーパッド８上
にも形成されている。ただし、はんだは、はんだ凝集部
Ｇ1 において特に凝集して盛り上がり、それ以外の箇所
（例えば両直線部８ａの端部）でははんだ凝集部Ｇ1 よ
りも相対的に少なくなっている。そして、はんだ凝集部
Ｇ1 に形成されたはんだ盛り上がり部Ｍ1 は、図２
（ｄ）に示されるように、通常のパッド７上に形成され
たはんだプリコート層９に比べていくぶん高くなってい
る。言い換えると、はんだプリコート層９を加えたダミ
ーパッド８の頂部の高さ（即ちはんだ盛り上がり部Ｍ1
の高さ）Ｔ2 は、はんだプリコート層９を加えた通常の
パッド７の頂部の高さＴ1 よりも相対的に高くなってい
る。パッド７，８の厚さが３５μｍである本実施形態の
場合、Ｔ1 ＝６５μｍ，Ｔ2 ＝１０５μｍであって、そ
の差は４０μｍである。The solder precoat layer 9 is also formed on the dummy pad 8. However, the solder is particularly agglomerated and bulged at the solder agglomerated portion G1, and is relatively smaller than the solder agglomerated portion G1 at other portions (for example, the ends of both the linear portions 8a). The solder bulging portion M1 formed in the solder aggregation portion G1 is shown in FIG.
As shown in (d), the height is somewhat higher than the solder precoat layer 9 formed on the normal pad 7. In other words, the height of the top of the dummy pad 8 to which the solder precoat layer 9 is added (that is, the solder swell M1)
The height T2 is relatively higher than the height T1 of the top of the normal pad 7 to which the solder precoat layer 9 is added. In the case of this embodiment in which the thickness of the pads 7 and 8 is 35 μm, T1 = 65 μm and T2 = 105 μm, and the difference is 40 μm.
【００２０】次に、上記のプリント配線板１を製造する
手順を説明する。まず、従来公知の手法を用いて基板２
上に通常のパッド７及びダミーパッド８をそれぞれパタ
ーン形成した後、ソルダーレジスト５を形成する（図２
(a) ，(b) 参照）。続いて、ソルダーレジスト５の開口
部６から露出している通常のパッド７及びダミーパッド
８上に、印刷法によりクリームはんだ（ここでは共晶は
んだを主成分とするクリームはんだ）Ｃ1 を所定厚さで
印刷する（図２(c) 参照）。なお、印刷法に代わる手法
として、例えばディスペンス法、部分はんだ剥離法、は
んだキャリアを用いた転写法等の従来公知の方法を採用
してもよい。そして、リフローを行うことによりパッド
７，８上のはんだを溶融させた後、冷却及び洗浄の各工
程を行う。以上の結果、図２（ｄ）に示されるような所
望のプリント配線板１が得られるようになっている。Next, a procedure for manufacturing the printed wiring board 1 will be described. First, the substrate 2 is formed using a conventionally known method.
After patterning normal pads 7 and dummy pads 8 on each, a solder resist 5 is formed.
(See (a) and (b).) Subsequently, a cream solder (here, a cream solder mainly composed of eutectic solder) C1 is applied to a predetermined thickness on the normal pads 7 and the dummy pads 8 exposed from the openings 6 of the solder resist 5 by a printing method. (See FIG. 2 (c)). As a method instead of the printing method, a conventionally known method such as a dispense method, a partial solder peeling method, a transfer method using a solder carrier, or the like may be adopted. After the solder on the pads 7 and 8 is melted by performing reflow, each step of cooling and cleaning is performed. As a result, a desired printed wiring board 1 as shown in FIG. 2D can be obtained.
【００２１】次に、本実施形態において特徴的な作用効
果を列挙する。 （イ）このプリント配線板１では、上記のはんだ盛り上
がり部Ｍ1 を含むダミーパッド８の頂部の高さＴ2 を、
はんだプリコート層９を加えた通常のパッド７の頂部の
高さＴ1 よりも相対的に高くしたことを特徴としてい
る。従って、プリント配線板１を１５０枚以上重ね合わ
せて載置したときでも、通常のパッド７上のはんだプリ
コート層９ではなく、はんだ盛り上がり部Ｍ1 が基板２
の底面に対して優先的に接触する。このように、通常の
パッド７上のはんだプリコート層９と基板２との接触が
回避される結果、そのはんだプリコート層９に傷付きや
潰れが起こりにくくなる。よって、パッド７が０．３mm
ピッチ以下であっても、はんだブリッジやはんだの偏り
等が生じることがなく、不良のない品質に優れたプリン
ト配線板１を確実に得ることができる。Next, the characteristic effects of this embodiment will be listed. (A) In the printed wiring board 1, the height T2 of the top of the dummy pad 8 including the solder bulge M1 is set as follows:
It is characterized in that the height is relatively higher than the height T1 of the top of the normal pad 7 to which the solder precoat layer 9 is added. Therefore, even when 150 or more printed wiring boards 1 are stacked and placed, not the solder pre-coat layer 9 on the normal pad 7 but the solder swell M1
Contacts the bottom surface of As described above, the contact between the solder precoat layer 9 on the normal pad 7 and the substrate 2 is avoided, so that the solder precoat layer 9 is less likely to be damaged or crushed. Therefore, pad 7 is 0.3mm
Even if the pitch is equal to or less than the pitch, the printed wiring board 1 having no defect and excellent quality can be reliably obtained without occurrence of solder bridges and bias of the solder.
【００２２】（ロ）また、本実施形態では、ダミーパッ
ド８に設けられたはんだ凝集部Ｇ1にはんだ盛り上がり
部Ｍ1 を形成することで、前記高さＴ2 を前記高さＴ1
よりも相対的に高くすることとしている。そして、はん
だ盛り上がり部Ｍ1 は、ダミーパッド８上に載せられた
クリームはんだＣ1 を熱で溶融させ、表面張力の作用に
よってはんだをはんだ凝集部Ｇ1 に凝集させることによ
り形成される。従って、はんだ盛り上がり部Ｍ1 を極め
て容易に形成することができる。さらに、はんだ盛り上
がり部Ｍ1 は、通常のパッド７上にはんだプリコート層
９を形成する既存の工程において同時に形成することも
可能であり、工程の複雑化や生産性の低下を伴うことも
ない。以上の二点からも明らかなように、本実施形態の
構成にであると、上記のプリント配線板１を容易に製造
することができる。(B) In the present embodiment, the height T2 is reduced by forming the solder bulging portion M1 at the solder aggregation portion G1 provided on the dummy pad 8.
It is set to be relatively higher than that. The solder bulge M1 is formed by melting the cream solder C1 placed on the dummy pad 8 by heat and aggregating the solder into the solder aggregate G1 by the action of surface tension. Therefore, the solder bump M1 can be formed very easily. Further, the solder bulging portion M1 can be formed simultaneously with the existing process of forming the solder precoat layer 9 on the normal pad 7, without complicating the process and reducing productivity. As is clear from the above two points, with the configuration of the present embodiment, the printed wiring board 1 can be easily manufactured.
【００２３】（ハ）また、本実施形態のプリント配線板
１では、ダミーパッド８の長さを通常のパッド７と略等
しいものとしている。ここで、ダミーパッド８が通常の
パッド７よりも相対的に長いものであると、基板２上に
形成用スペースが要ることでパターン設計上不利にな
り、かつ製造容易化やファイン化の妨げになる。逆に、
ダミーパッド８が通常のパッド７よりも相対的に短いも
のであると、はんだがはんだ凝集部Ｇ1 に充分に供給さ
れず、はんだ盛り上がり部Ｍ1 を高くすることができな
くなる。従って、上記のように略等しい長さのダミーパ
ッド８にしておけば、上記の問題を解消することができ
る。(C) In the printed wiring board 1 of the present embodiment, the length of the dummy pad 8 is substantially equal to that of the normal pad 7. Here, if the dummy pad 8 is relatively longer than the normal pad 7, a space for formation on the substrate 2 is required, which is disadvantageous in pattern design, and is difficult to manufacture and hinder fineness. Become. vice versa,
If the dummy pad 8 is relatively shorter than the normal pad 7, the solder will not be sufficiently supplied to the solder aggregation portion G1, and the solder protrusion M1 will not be able to be raised. Therefore, if the dummy pads 8 having substantially the same length are provided as described above, the above problem can be solved.
【００２４】（ニ）本実施形態のダミーパッド８は略Ｈ
字状であるため、２本の直線部８ａ上にて溶融したはん
だが、連結部８ｂを中心とするはんだ凝集部Ｇ1 へと４
つの領域から凝集してくる。従って、所定高さのはんだ
盛り上がり部Ｍ1 を形成しうるはんだ量が確実に確保さ
れる。この場合、ダミーパッド８においてはんだ凝集部
Ｇ1 以外の部分のはんだ量が少なくなったとしても、格
段の支障はない。即ち、ダミーパッド８は上記のように
配線に関与しないものであって、ＱＦＰのリードとの間
にはんだフィレットを形成する必要がないからである。(D) The dummy pad 8 of this embodiment is substantially H
The solder melted on the two straight portions 8a is formed into a solder aggregated portion G1 centered on the connecting portion 8b.
From one area. Therefore, the amount of solder that can form the solder protrusion M1 of a predetermined height is reliably ensured. In this case, even if the amount of solder in the portion other than the solder aggregation portion G1 in the dummy pad 8 is reduced, there is no significant problem. That is, the dummy pad 8 does not participate in wiring as described above, and it is not necessary to form a solder fillet between the dummy pad 8 and the QFP lead.
【００２５】なお、本発明は上記実施形態に代えて、例
えば次のような形態に変更することが可能である。 ◎図３に示される別例１のダミーパッド１１は、いわば
矩形状をした既存のパッドを長手方向に沿って２箇所か
ら切り欠いたような形状をしている。このような切り欠
き部１２を備えるダミーパッド１１の場合、切り欠き部
１２の切り欠き端の間に存在する部分が幅広になってい
るため、当該部分がはんだ凝集部Ｇ1 として機能する。
このような形態のダミーパッド１１であっても、積層載
置時おける通常のパッド７上のはんだプリコート層９の
傷付きや潰れを低減することができる。The present invention can be modified, for example, in the following manner instead of the above embodiment. The dummy pad 11 of the other example 1 shown in FIG. 3 has a shape in which an existing rectangular pad is cut out from two places along the longitudinal direction. In the case of the dummy pad 11 having such a notch portion 12, the portion existing between the notch ends of the notch portion 12 is wide, so that the portion functions as a solder aggregation portion G1.
Even with the dummy pad 11 having such a configuration, it is possible to reduce the damage and crushing of the solder precoat layer 9 on the normal pad 7 at the time of stacking and mounting.
【００２６】◎図４には各種の別例が示されている。図
４（ａ）に示される別例２のダミーパッド１４は略菱形
状であって、幅広の中央部がはんだ凝集部Ｇ1 として機
能する。図４（ｂ）に示される別例３のダミーパッド１
７では、その中央部にはんだ凝集部Ｇ1 として機能する
円形状幅広部分があり、その円形状幅広部分から２方向
に二等辺三角形状の幅狭部分が延設されている。図４
（ｃ）に示される別例４のダミーパッド２１は全体が二
等辺三角形状であって、その底辺側にある幅広部分がは
んだ凝集部Ｇ1 として機能する。即ち、はんだ凝集部Ｇ
1 は必ずしもダミーパッドの中央部になくてもよい。図
４（ｄ）に示される別例５のダミーパッド２４では、そ
の中央部にはんだ凝集部Ｇ1 として機能する略円形状幅
広部分があり、その略円形状幅広部分から２方向に矩形
状の幅狭部分が延設されている。なお、幅広部分と幅狭
部分とはいくぶん偏心している。図４（ｅ）に示される
別例６のダミーパッド２７は実施形態と類似の形態を有
しているものの、はんだ凝集部Ｇ1 となる連結部の位置
が中心からずれている。図４（ｆ）に示される別例７の
ダミーパッド３１は、細長い直角三角形状のパッドを底
辺側において連結したような形態になっている。従っ
て、その底辺側端部がはんだ凝集部Ｇ1 として機能する
幅広部分になっていて、それ以外の部分が幅狭部分にな
っている。図４（ｇ）に示される別例８ダミーパッド３
４は略Ｖ字状であって、鋭角的に屈曲している屈曲部分
がはんだ凝集部Ｇ1 として機能するようになっている。
図４（ｈ）に示される別例９のダミーパッド３７は略Ｘ
字状であって、その中央部にある幅広のクロス部分がは
んだ凝集部Ｇ1 として機能するようになっている。以上
列挙した各種ダミーパッド１４，１７…３７でも、積層
載置時おける通常のパッド７上のはんだプリコート層９
の傷付きや潰れを低減することができる。FIG. 4 shows various other examples. The dummy pad 14 of another example 2 shown in FIG. 4A has a substantially rhombic shape, and a wide central portion functions as a solder aggregation portion G1. Dummy pad 1 of another example 3 shown in FIG.
In FIG. 7, a circular wide portion functioning as a solder aggregation portion G1 is provided at the center thereof, and an isosceles triangular narrow portion extends in two directions from the circular wide portion. FIG.
The dummy pad 21 of another example 4 shown in (c) has an isosceles triangular shape as a whole, and a wide portion on the bottom side functions as a solder aggregation portion G1. That is, the solder aggregation portion G
1 need not necessarily be at the center of the dummy pad. In a dummy pad 24 of another example 5 shown in FIG. 4D, there is a substantially circular wide portion functioning as a solder aggregation portion G1 at the center thereof, and a rectangular width in two directions from the substantially circular wide portion. The narrow part is extended. Note that the wide and narrow portions are somewhat eccentric. Although the dummy pad 27 of another example 6 shown in FIG. 4E has a form similar to that of the embodiment, the position of the connecting portion serving as the solder aggregation portion G1 is shifted from the center. The dummy pad 31 of another example 7 shown in FIG. 4F has a form in which elongated right triangle pads are connected on the bottom side. Therefore, the bottom side end is a wide portion functioning as the solder aggregation portion G1, and the other portion is a narrow portion. Another example 8 dummy pad 3 shown in FIG.
Numeral 4 is substantially V-shaped, and a bent portion bent at an acute angle functions as a solder aggregation portion G1.
The dummy pad 37 of another example 9 shown in FIG.
It is shaped like a letter, and the wide cross portion at the center thereof functions as a solder aggregation portion G1. Even with the various dummy pads 14, 17,...
Can be reduced.
【００２７】◎ダミーパッド８，１１…３７は通常のパ
ッド７と略同じ長さであることが好ましいものの、それ
を通常のパッド７より長くまたは短くした構成を採るこ
ともある程度は許容される。The dummy pads 8, 11,... 37 are preferably approximately the same length as the normal pads 7, but it is possible to some extent to adopt a configuration in which they are longer or shorter than the normal pads 7.
【００２８】◎ダミーパッド８上へのはんだプリコート
層９の形成は、通常のパッド７上へのはんだプリコート
層９を形成する工程において同時に行うことが好ましい
ものの、それを別工程で行なうことも可能である。The formation of the solder pre-coat layer 9 on the dummy pad 8 is preferably performed simultaneously with the usual step of forming the solder pre-coat layer 9 on the pad 7, but may be performed in a separate step. It is.
【００２９】◎ダミーパッド８，１１…３７の頂部の高
さＴ2 を、前記はんだプリコート層９を加えた通常のパ
ッド７の頂部の高さＴ1 よりも相対的に高くするために
は、勿論、はんだ以外の手法（例えば接着剤等の塗布な
ど）を用いることも可能である。ただし、製造容易とい
う点においてはんだを用いた手法のほうが優れている。In order to make the height T2 of the tops of the dummy pads 8, 11... 37 relatively higher than the height T1 of the tops of the normal pads 7 to which the solder precoat layer 9 is added, of course, It is also possible to use a method other than soldering (for example, application of an adhesive or the like). However, the method using solder is superior in terms of ease of manufacture.
【００３０】（６）また、ダミーパッドには必ずしもは
んだプリコート層９が形成されていなくてもよく、例え
ばそのダミーパッド単独によって、前記はんだプリコー
ト層９を加えた通常のパッド７の頂部の高さＴ1 よりも
相対的に高くしてもよい。ただし、パターン形成が面倒
になるおそれがあることから、一般的には実施形態の構
成のほうが好ましい。(6) Further, the solder pre-coat layer 9 may not necessarily be formed on the dummy pad. For example, the height of the top of the normal pad 7 to which the solder pre-coat layer 9 is added may be formed by the dummy pad alone. It may be relatively higher than T1. However, since the pattern formation may be troublesome, the configuration of the embodiment is generally preferable.
【００３１】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施形態によって把握される
技術的思想をその効果とともに以下に列挙する。 （１） 請求項１〜３のいずれかにおいて、前記ダミー
パッドは１つのパッド列を構成する複数の通常のパッド
の最も外側に配置されることを特徴とするプリント配線
板。この構成であると、設計上ダミーパッドを配置しや
すくなり、ひいてはプリント配線板の製造容易化を図る
ことができる。Here, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-described embodiments are listed below together with their effects. (1) The printed wiring board according to any one of claims 1 to 3, wherein the dummy pad is arranged at the outermost side of a plurality of normal pads constituting one pad row. With this configuration, the dummy pads can be easily arranged in design, and the production of the printed wiring board can be facilitated.
【００３２】（２） 請求項２，３、技術的思想１のい
ずれかにおいて、前記ダミーパッドの前記はんだ凝集部
は同ダミーパッドの略中央部に形成されていることを特
徴とするプリント配線板。この構成であると、はんだ凝
集部をダミーパッドの端部に設けた場合に比べて、溶融
したはんだをスムーズに凝集させることができ、はんだ
盛り上がり部を確実に高くすることができる。(2) The printed wiring board according to any one of claims 2 and 3 and the technical idea 1, wherein the solder aggregation portion of the dummy pad is formed substantially at the center of the dummy pad. . With this configuration, compared with the case where the solder aggregation portion is provided at the end of the dummy pad, the molten solder can be aggregated more smoothly, and the solder swell portion can be reliably increased.
【００３３】（３） 請求項２，３、技術的思想１，２
のいずれかにおいて、前記ダミーパッドは略Ｈ状である
ことを特徴とするプリント配線板。この構成であると、
技術的思想２と同様の作用効果を奏することができる。(3) Claims 2 and 3, technical ideas 1 and 2
In any one of the above, the dummy pad is substantially H-shaped. With this configuration,
The same operation and effect as in the technical idea 2 can be obtained.
【００３４】（４） 請求項１〜３、技術的思想１〜３
のいずれかにおいて、前記ダミーパッドは１つの部品搭
載部において離間した位置に複数個形成されていること
を特徴とするプリント配線板。この構成であると、はん
だ盛り上がり部が１箇所のみの場合とは異なり、複数箇
所にできるはんだ盛り上がり部によって通常のパッド上
のはんだ層と基板との接触が確実に回避される。(4) Claims 1-3, technical ideas 1-3
In any one of the above, a plurality of the dummy pads are formed at separated positions in one component mounting portion. With this configuration, unlike the case where there is only one solder bulging portion, the contact between the solder layer on the normal pad and the substrate is reliably avoided by the solder bulging portions formed at a plurality of locations.
【００３５】なお、本明細書中において使用した技術用
語を次のように定義する。 「はんだ： 共晶はんだに代表されるＰｂ系のはんだを
いうほか、例えばＡｕ系やＩｎ系のはんだ等も含む。」The technical terms used in this specification are defined as follows. "Solder: Pb-based solder typified by eutectic solder, as well as, for example, Au-based and In-based solders."
【００３６】[0036]
【発明の効果】以上詳述したように、請求項１〜３に記
載の発明によれば、複数枚重ね合わせて載置したときで
も、パッド上のはんだ層に傷付きや潰れが起こりにくい
プリント配線板を提供することができる。As described in detail above, according to the first to third aspects of the present invention, even when a plurality of sheets are placed one on top of the other, the solder layer on the pad is hardly damaged or crushed. A wiring board can be provided.
【００３７】請求項２に記載の発明によれば、製造が容
易なプリント配線板を提供することができる。請求項３
に記載の発明によれば、製造容易化やファイン化を妨げ
ることもなく、しかも確実にはんだ盛り上がり部を高く
することができる。According to the second aspect of the present invention, it is possible to provide a printed wiring board which is easy to manufacture. Claim 3
According to the invention described in (1), it is possible to reliably increase the height of the solder swell without obstructing the facilitation of manufacturing and the fineness.
【図１】（ａ）は実施形態のプリント配線板を示す部分
平面図、（ｂ）はその要部拡大平面図。FIG. 1A is a partial plan view showing a printed wiring board of an embodiment, and FIG. 1B is an enlarged plan view of a main part thereof.
【図２】（ａ）〜（ｄ）は、同プリント配線板における
パッド列形成部位を示す要部拡大断面図。FIGS. 2A to 2D are enlarged cross-sectional views of a main part showing a pad row formation site in the printed wiring board.
【図３】別例１のプリント配線板におけるパッド列形成
部位を示す要部拡大平面図。FIG. 3 is an enlarged plan view of a main part showing a pad row formation site in a printed wiring board of another example 1.
【図４】（ａ）〜（ｈ）は、別例２〜別例９のダミーパ
ッドの平面図。FIGS. 4A to 4H are plan views of dummy pads according to other examples 2 to 9;
【図５】（ａ）は従来のプリント配線板を示す部分平面
図、（ｂ）は同プリント配線板のパッド列形成部位の要
部拡大斜視図、（ｃ）は同じく要部拡大断面図。5A is a partial plan view showing a conventional printed wiring board, FIG. 5B is an enlarged perspective view of a main part of a pad row forming portion of the printed wiring board, and FIG.
【図６】従来の問題点を説明するための要部拡大斜視
図。FIG. 6 is an enlarged perspective view of a main part for describing a conventional problem.
１…プリント配線板、２…基板、３…パッド列、５…ソ
ルダーレジスト、６…開口部、８，１１，１４，１７，
２１，２４，２７，３１，３４，３７…ダミーパッド、
９…はんだプリコート層、Ｔ2 …ダミーパッドの高さ、
Ｔ1 …通常のパッドの高さ、Ｇ1 …はんだ凝集部、Ｍ1
…はんだ盛り上がり部。DESCRIPTION OF SYMBOLS 1 ... Printed wiring board, 2 ... Board, 3 ... Pad row, 5 ... Solder resist, 6 ... Opening, 8, 11, 14, 17,
21, 24, 27, 31, 34, 37 ... dummy pad,
9: solder precoat layer, T2: height of dummy pad,
T1: Normal pad height, G1: Solder aggregation, M1
... Soldering swell.
Claims (3)
リント配線板において、 前記パッド列は、配線に関与しかつはんだプリコート層
が形成される通常のパッドと配線に関与しないダミーパ
ッドとによって構成され、前記ダミーパッドの高さを、
前記はんだプリコート層を加えた前記通常のパッドの高
さよりも相対的に高くしたことを特徴とするプリント配
線板。1. A printed wiring board provided with a pad row composed of a plurality of pads, wherein said pad row is constituted by a normal pad on which a solder pre-coat layer is formed and a dummy pad which does not participate in the wiring. , The height of the dummy pad,
A printed wiring board, which is relatively higher than the height of the normal pad to which the solder precoat layer is added.
そのはんだ凝集部にははんだが凝集して盛り上がったは
んだ盛り上がり部が形成されていることを特徴とする請
求項１に記載のプリント配線板。2. The method according to claim 1, wherein the dummy pad includes a solder aggregation portion.
The printed wiring board according to claim 1, wherein the solder aggregation portion has a solder bulge portion formed by agglomeration of the solder.
ッドの長さと略等しく設定したことを特徴とする請求項
２に記載のプリント配線板。3. The printed wiring board according to claim 2, wherein the length of said dummy pad is set substantially equal to the length of said normal pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34378096A JP3795600B2 (en) | 1996-12-24 | 1996-12-24 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34378096A JP3795600B2 (en) | 1996-12-24 | 1996-12-24 | Printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190203A true JPH10190203A (en) | 1998-07-21 |
| JP3795600B2 JP3795600B2 (en) | 2006-07-12 |
Family
ID=18364189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34378096A Expired - Fee Related JP3795600B2 (en) | 1996-12-24 | 1996-12-24 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3795600B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100355327C (en) * | 2005-03-25 | 2007-12-12 | 华为技术有限公司 | A printed circuit board and production method thereof |
| CN100416807C (en) * | 2004-10-20 | 2008-09-03 | 力晶半导体股份有限公司 | Semiconductor package structure and producing method thereof |
| JP2009135403A (en) * | 2007-11-30 | 2009-06-18 | Hynix Semiconductor Inc | Substrate for semiconductor package, and semiconductor package having the same |
| JP2009289999A (en) * | 2008-05-29 | 2009-12-10 | Renesas Technology Corp | Semiconductor device and method for manufacturing it |
| KR20210001894A (en) * | 2019-06-28 | 2021-01-06 | 엘지디스플레이 주식회사 | Electronic device and manufacturing method thereof, and display device and manufacturing method thereof |
-
1996
- 1996-12-24 JP JP34378096A patent/JP3795600B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416807C (en) * | 2004-10-20 | 2008-09-03 | 力晶半导体股份有限公司 | Semiconductor package structure and producing method thereof |
| CN100355327C (en) * | 2005-03-25 | 2007-12-12 | 华为技术有限公司 | A printed circuit board and production method thereof |
| JP2009135403A (en) * | 2007-11-30 | 2009-06-18 | Hynix Semiconductor Inc | Substrate for semiconductor package, and semiconductor package having the same |
| US8581397B2 (en) | 2007-11-30 | 2013-11-12 | Hynix Semiconductor Inc. | Substrate for semiconductor package with improved bumping of chip bumps and contact pads and semiconductor package having the same |
| JP2009289999A (en) * | 2008-05-29 | 2009-12-10 | Renesas Technology Corp | Semiconductor device and method for manufacturing it |
| KR20210001894A (en) * | 2019-06-28 | 2021-01-06 | 엘지디스플레이 주식회사 | Electronic device and manufacturing method thereof, and display device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3795600B2 (en) | 2006-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889326A (en) | Structure for bonding semiconductor device to substrate | |
| US7285734B2 (en) | Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same | |
| JPH09129686A (en) | Tape carrier and its mounting structure | |
| JP2008252042A (en) | Circuit substrate and forming method therefor | |
| JPH10190203A (en) | Printed wiring board | |
| JPH07273119A (en) | Semiconductor device | |
| JP3315871B2 (en) | Wiring board having solder bumps and method of manufacturing the same | |
| JPH08195548A (en) | Electronic component mounting method | |
| JP2800691B2 (en) | Circuit board connection structure | |
| JPH06169153A (en) | Printed wiring board | |
| JPH0357223A (en) | Semiconductor device | |
| JP3739229B2 (en) | Semiconductor device | |
| JPH0739220B2 (en) | Cream Solder screen mask | |
| JPH05166812A (en) | Semiconductor device | |
| JPH09252074A (en) | Package with lead and bonding method thereof | |
| JPH05327020A (en) | Printed wiring board | |
| JPH06244541A (en) | Circuit board device | |
| JP2526796B2 (en) | Tape carrier package | |
| JPH04196332A (en) | Electronic circuit device | |
| JPS58165394A (en) | Mounting structure for electronic part | |
| JPH0342691Y2 (en) | ||
| JPH1197205A (en) | Chip resistor | |
| JP2002246203A (en) | Chip resistor | |
| JPH0269992A (en) | Method of soldering lead of surface mounting part | |
| JP2008004757A (en) | Mounting structure of semiconductor component, and mounting board used for it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20050927 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20051128 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060404 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060413 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100421 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110421 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120421 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |