JPH10189792A - Semiconductor package - Google Patents
Semiconductor packageInfo
- Publication number
- JPH10189792A JPH10189792A JP34921096A JP34921096A JPH10189792A JP H10189792 A JPH10189792 A JP H10189792A JP 34921096 A JP34921096 A JP 34921096A JP 34921096 A JP34921096 A JP 34921096A JP H10189792 A JPH10189792 A JP H10189792A
- Authority
- JP
- Japan
- Prior art keywords
- package
- resin
- base metal
- package resin
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体チップを気
密封止する中空構造の半導体パッケージに関するもので
ある。The present invention relates to a semiconductor package having a hollow structure for hermetically sealing a semiconductor chip.
【０００２】[0002]
【従来の技術】一般に、中空構造をなす気密封止タイプ
の半導体パッケージには、パッケージベースとしてセラ
ミックスが採用されているが、近年では低コスト化を実
現するためにパッケージベースとして樹脂を採用したも
のが開発されている。この種の半導体パッケージでは、
図６に示すように、リードフレームのリード端子３０と
パッケージ樹脂３１とを一体構造とし、パッケージ樹脂
３１に一体形成した凹部３２に図示せぬ半導体チップを
実装している。また、リード端子３０のインナーリード
部３０ａと半導体チップとを図示せぬワイヤで電気的に
接続したうえで、パッケージ樹脂３１の上端に図示せぬ
蓋体を被せて半導体チップを気密状態に封止している。2. Description of the Related Art In general, ceramics are used as a package base in a hermetically sealed type semiconductor package having a hollow structure. In recent years, a resin is used as a package base to realize a low cost. Is being developed. In this type of semiconductor package,
As shown in FIG. 6, a lead terminal 30 of a lead frame and a package resin 31 are integrated, and a semiconductor chip (not shown) is mounted in a recess 32 formed integrally with the package resin 31. Further, after the inner lead portion 30a of the lead terminal 30 and the semiconductor chip are electrically connected by a wire (not shown), the semiconductor chip is hermetically sealed by covering the upper end of the package resin 31 with a lid (not shown). doing.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら上記従来
の半導体パッケージにおいては、樹脂のバルクを通して
パッケージ内部に水分が浸入することから、耐湿性がき
わめて低いという問題があった。この対策としては、図
７に示すように、パッケージ樹脂３１の底部にリードフ
レームの一部（ダイパッド部分）３０ｂを沈めたものも
提案されているが、その場合でも樹脂バルクからの水分
の浸入を部分的にしか防ぐことができないため、十分に
満足のいく効果が得られるものではなかった。However, in the above-mentioned conventional semiconductor package, there is a problem that the moisture resistance is extremely low because moisture enters the package through the bulk of the resin. As a countermeasure for this, as shown in FIG. 7, a part of the lead frame (die pad part) 30b submerged at the bottom of the package resin 31 has also been proposed. Since it can only be partially prevented, a sufficiently satisfactory effect has not been obtained.
【０００４】また、図６及び図７に示す半導体パッケー
ジでは、パッケージ樹脂３１を金型でモールド成形する
場合、半導体チップとの電気的な接続部分となるインナ
ーリード部３０ａを金型で上から押えるようにしている
が、インナーリード部３０ａが非常に撓みやすく且つフ
リー（動きが自由）の状態にあるため確実に押さえ込む
ことができなかった。そのため、金型キャビティに樹脂
を注入した際には、インナーリード部３０ａとこれを押
える金型との界面に樹脂が浸入し、これによってインナ
ーリード部３０ａの上に厚い樹脂バリ（以下、厚バリと
いう）が発生するという問題があった。その結果、ワイ
ヤボンディングを行うのに先立って、モールド成形時に
発生した厚バリを除去しなければならず、その除去作業
が非常に面倒で時間のかかるものとなっていた。また、
厚バリを除去する際にインナーリード部３０ａの表面が
荒れてしまい、これが原因で上記ワイヤとのボンディン
グ性が悪化するなどの不具合も招いていた。In the semiconductor package shown in FIGS. 6 and 7, when the package resin 31 is molded by a mold, an inner lead portion 30a serving as an electrical connection portion with a semiconductor chip is pressed from above by a mold. However, since the inner lead portion 30a is very easily bent and is in a free state (free movement), it cannot be reliably held down. Therefore, when the resin is injected into the mold cavity, the resin penetrates into the interface between the inner lead portion 30a and the mold that holds the inner lead portion 30a, thereby causing a thick resin burr (hereinafter referred to as a thick burr) on the inner lead portion 30a. There is a problem that occurs). As a result, prior to performing wire bonding, thick burrs generated during molding must be removed, and the removal operation is very troublesome and time-consuming. Also,
When the thick burrs are removed, the surface of the inner lead portion 30a becomes rough, which causes a problem such as deterioration of the bonding property with the wire.
【０００５】[0005]
【課題を解決するための手段】本発明に係る半導体パッ
ケージは、チップ実装用の段付凹部を有するパッケージ
樹脂と、このパッケージ樹脂の段付凹部内に実装された
半導体チップと、上記パッケージ樹脂の段付凹部の段差
面上に水平配置された肩部と、この肩部からパッケージ
樹脂の内部を通して下方に延出した側壁部と、この側壁
部の下端から水平に延出した脚部とを有する板状のベー
スメタルと、上記脚部、側壁部及び脚部に亘ってベース
メタルの外側表面に積層され、脚部上の積層領域を半導
体チップとの電気的接続部とし、脚部上の積層領域を外
部接続用の電極部としてパッケージ樹脂の底部に露出配
置してなる配線層と、パッケージ樹脂の段付凹部を塞ぐ
状態で該パッケージ樹脂の上端に接合された蓋体とを備
えた構成となっている。A semiconductor package according to the present invention comprises: a package resin having a stepped recess for chip mounting; a semiconductor chip mounted in the stepped recess of the package resin; It has a shoulder horizontally disposed on the step surface of the stepped recess, a side wall extending downward from the shoulder through the interior of the package resin, and a leg extending horizontally from the lower end of the side wall. A plate-shaped base metal and the leg portion, the side wall portion, and the leg portion are laminated on the outer surface of the base metal, and the lamination region on the leg portion is used as an electrical connection portion with the semiconductor chip, and the lamination portion on the leg portion is formed. A configuration including a wiring layer formed by exposing the region to the bottom of the package resin as an electrode portion for external connection, and a lid joined to an upper end of the package resin in a state in which the stepped concave portion of the package resin is closed. Become That.
【０００６】上記構成からなる半導体パッケージにおい
ては、パッケージ樹脂の内部にベースメタルの側壁部が
広範囲に埋め込まれた状態となり、これによって側壁部
が樹脂バルクからの水分の浸入を阻止する、いわゆる防
湿板として機能することから、パッケージ全体の耐湿性
が格段に高まる。また、パッケージ樹脂をモールド成形
するに際には、配線層を積層したベースメタルの肩部と
脚部とを上下方向から金型で押え込み、この状態で金型
キャビティに樹脂を注入することにより、上記配線層の
電気的接続部及び外部接続用の電極部での樹脂バリの発
生が抑えられる。In the semiconductor package having the above structure, the side wall of the base metal is widely buried in the interior of the package resin, whereby the side wall prevents moisture from penetrating from the resin bulk. As a result, the moisture resistance of the entire package is significantly improved. Also, when molding the package resin, the shoulder and the leg of the base metal with the wiring layer laminated are pressed down from above and below by a mold, and in this state, the resin is injected into the mold cavity, The generation of resin burrs at the electrical connection portion and the external connection electrode portion of the wiring layer is suppressed.
【０００７】[0007]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１は本発明に係
る半導体パッケージの一実施形態を示す側断面図であ
る。図示した半導体パッケージ１は、主として、チップ
実装用の段付凹部２を有するパッケージ樹脂３と、この
パッケージ樹脂３の段付凹部２内に実装された半導体チ
ップ４と、板状のベースメタル５と、このベースメタル
５の外側表面に積層された配線層６と、上記パッケージ
樹脂３の上端に接合された蓋体７とから構成されてい
る。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a side sectional view showing one embodiment of a semiconductor package according to the present invention. The illustrated semiconductor package 1 mainly includes a package resin 3 having a stepped recess 2 for chip mounting, a semiconductor chip 4 mounted in the stepped recess 2 of the package resin 3, and a plate-shaped base metal 5. A wiring layer 6 laminated on the outer surface of the base metal 5 and a lid 7 joined to the upper end of the package resin 3.
【０００８】パッケージ樹脂３は、熱伝導性を高めるた
めのフィラー（シリカ等の充填剤）を混合したエポキシ
系等の熱硬化性樹脂から成るもので、その上部にチップ
実装用の段付凹部２が設けられている。段付凹部２の底
部は、そこに半導体チップ４を実装し得るように、チッ
プ外形寸法に対応して平面視矩形状に形成されている。
なお、パッケージ樹脂３の材料としては、上記エポキシ
系等の熱硬化性樹脂に限らず、例えばＰＰＳ（ポリフェ
ニレンスルフィド）、ＰＥＳ（ポリエーテルスルホ
ン）、液晶ポリマーなどの熱可塑性樹脂を採用するよう
にしてもよい。The package resin 3 is made of a thermosetting resin such as an epoxy resin mixed with a filler (a filler such as silica) for enhancing thermal conductivity, and has a stepped concave portion 2 for chip mounting thereon. Is provided. The bottom of the stepped recess 2 is formed in a rectangular shape in plan view corresponding to the chip outer dimensions so that the semiconductor chip 4 can be mounted thereon.
The material of the package resin 3 is not limited to the above-described thermosetting resin such as an epoxy resin, but may be a thermoplastic resin such as PPS (polyphenylene sulfide), PES (polyether sulfone), or a liquid crystal polymer. Is also good.
【０００９】ベースメタル５は、例えば高強度で且つ低
熱膨張特性を示す４２アロイ（鉄−ニッケル合金）等の
金属材料から成るもので、形状的には、パッケージ樹脂
３の凹部形状に倣った断面略Ｕ字形の曲げ凹部５ａと、
この曲げ凹部５ａの上端からパッケージ外方に向けて水
平に延出した肩部５ｂと、この肩部５ｂからパッケージ
樹脂３の内部を通して下方に延出した側壁部５ｃと、こ
の側壁部５ｃの下端からパッケージ内方に向けて水平に
延出した脚部５ｄとを有し、全体的に見ると断面略Ｍ字
形に曲げ成形されている。The base metal 5 is made of a metal material such as a 42 alloy (iron-nickel alloy) having high strength and low thermal expansion characteristics, and has a sectional shape following the concave shape of the package resin 3. A substantially U-shaped bending recess 5a;
A shoulder 5b extending horizontally from the upper end of the bending recess 5a toward the outside of the package, a side wall 5c extending downward from the shoulder 5b through the interior of the package resin 3, and a lower end of the side wall 5c And a leg 5d extending horizontally toward the inside of the package, and is bent into a substantially M-shaped cross section when viewed as a whole.
【００１０】このうち、曲げ凹部５ａの底面は、パッケ
ージ樹脂３の段付凹部２の底面に水平配置され、この曲
げ凹部５ａの底面に半導体チップ４がダイボンド剤８に
よって接合固定されている。また、肩部５ｂは、パッケ
ージ樹脂３の段付凹部２の段差面２ａ上に水平配置され
ており、その一部（外側端部）が上記側壁部５ｃととも
にパッケージ樹脂３の内部に埋め込まれている。The bottom surface of the bent concave portion 5a is horizontally arranged on the bottom surface of the stepped concave portion 2 of the package resin 3, and the semiconductor chip 4 is bonded and fixed to the bottom surface of the bent concave portion 5a by the die bonding agent 8. The shoulder 5b is horizontally arranged on the step surface 2a of the stepped concave portion 2 of the package resin 3, and a part (outer end) of the shoulder 5b is embedded inside the package resin 3 together with the side wall 5c. I have.
【００１１】配線層６は、上述した肩部５ｂ、側壁部５
ｃ及び脚部５ｄに亘ってベースメタル５の外側表面に積
層されたもので、図示はしないがベースメタル５の外側
表面を被覆するポリイミド等の絶縁層と、この絶縁層の
上に形成された銅パターンとから構成されている。そし
て、ベースメタル５の肩部５ｂ上の積層領域を半導体チ
ップ４との電気的接続部６ａとし、同脚部５ｄ上の積層
領域を外部接続用の電極部６ｂとしてパッケージ樹脂３
の底部に露出配置している。The wiring layer 6 includes the shoulder 5b and the side wall 5 described above.
(c) are laminated on the outer surface of the base metal 5 over the leg portion 5d. Although not shown, an insulating layer such as polyimide covering the outer surface of the base metal 5 and an insulating layer such as polyimide are formed on the insulating layer. It consists of a copper pattern. The laminated region on the shoulder 5b of the base metal 5 is used as an electrical connection 6a to the semiconductor chip 4, and the laminated region on the leg 5d is used as an electrode 6b for external connection.
It is exposed at the bottom.
【００１２】ここで、半導体チップ４上には所定数の電
極パッド（不図示）が形成されており、この電極パッド
とこれに対応する配線層６の電気的接続部（銅パターン
の一端部）６ａとがワイヤ９を介して電気的に接続され
ている。また、配線層６の外部接続用の電極部６ｂは、
それぞれパッケージ樹脂３の底面から所定量（例えば
０．３ｍｍ程度）だけ突出した状態で配置されている。
さらに、パッケージ樹脂３の底面においては、上述した
外部接続用の電極部６ｂがパッケージ実装形態に対応し
て、例えば図２（ａ）に示すようにパッケージ外周部に
沿って四角い枠状に配列されるか、或いは図２（ｂ）に
示すようにパッケージ長辺部に沿って二列に配列されて
いる。Here, a predetermined number of electrode pads (not shown) are formed on the semiconductor chip 4, and an electrical connection (one end of the copper pattern) between the electrode pads and the corresponding wiring layer 6 is formed. 6a is electrically connected via a wire 9. The external connection electrode portion 6b of the wiring layer 6 is
Each is arranged so as to protrude from the bottom surface of the package resin 3 by a predetermined amount (for example, about 0.3 mm).
Further, on the bottom surface of the package resin 3, the above-described external connection electrode portions 6b are arranged in a rectangular frame shape along the outer peripheral portion of the package, for example, as shown in FIG. Alternatively, as shown in FIG. 2B, they are arranged in two rows along the long side of the package.
【００１３】蓋板（リッド）７は、平面視四角形の平板
構造をなすもので、上述したチップ実装用の段付凹部２
を塞ぐ状態で、パッケージ樹脂３の上端にシール剤１０
にて接合され、これによって半導体チップ４がパッケー
ジ樹脂３の段付凹部２内に気密封止されている。この蓋
体７の材料としては、ガラス、樹脂、セラミックス、金
属などを採用することができるが、パッケージの耐湿性
を考慮すると、樹脂以外のものを採用した方が好適であ
る。The lid plate (lid) 7 has a rectangular flat plate structure in plan view, and has the stepped recess 2 for chip mounting described above.
With the sealing agent 10 on the upper end of the package resin 3.
Thus, the semiconductor chip 4 is hermetically sealed in the stepped concave portion 2 of the package resin 3. As the material of the lid 7, glass, resin, ceramics, metal, or the like can be adopted. However, in consideration of the moisture resistance of the package, it is preferable to use a material other than resin.
【００１４】続いて、本実施形態における半導体パッケ
ージ１の製造手順につき、図３及び図４を用いて説明す
る。先ず、図３（ａ）に示すように、厚さ０．２ｍｍ程
度の平板状のベースメタル５を用意する。なお、このベ
ースメタル５は、従来のリードフレーム材と同様に複数
個取り用、つまり複数の半導体パッケージを同時進行で
製造し得るように長尺状をなすもので、以下の製造手順
ではそのうちの単個の半導体パッケージに対応した各種
の処理について説明することとする。Next, a manufacturing procedure of the semiconductor package 1 according to the present embodiment will be described with reference to FIGS. First, as shown in FIG. 3A, a flat base metal 5 having a thickness of about 0.2 mm is prepared. The base metal 5 is formed in a long shape so that a plurality of base metals 5 can be formed in the same manner as a conventional lead frame material, that is, a plurality of semiconductor packages can be manufactured simultaneously. Various processes corresponding to a single semiconductor package will be described.
【００１５】次いで、図３（ｂ）に示すように、ベース
メタル５の片面に絶縁層となる接着剤付きポリイミドフ
ィルム１１を貼り付け、このポリイミドフィルム１１を
介して例えば厚さ数十μｍの銅箔１２をラミネートす
る。このとき、ベースメタル５の両面をポリイミドフィ
ルム１１で被覆してもよいが、銅箔１２のラミネートは
ベースメタル５の片面だけにする。Next, as shown in FIG. 3B, a polyimide film 11 with an adhesive serving as an insulating layer is attached to one surface of the base metal 5, and a copper film having a thickness of, for example, several tens μm is formed through the polyimide film 11. The foil 12 is laminated. At this time, both surfaces of the base metal 5 may be covered with the polyimide film 11, but the copper foil 12 is laminated on only one surface of the base metal 5.
【００１６】次に、図３（ｃ）に示すように、周知のフ
ォトレジスト技術、エッチング技術を用いて上記銅箔１
２をパターニングし、これによってベースメタル５上に
ポリイミドフィルム（絶縁層）１１を介して所望の銅パ
ターン１２ａを形成する。この段階で、上記ポリイミド
フィルム１１及び銅パターン１２ａから成る配線層６が
得られ、この配線層６がベースメタル５の片面に積層さ
れた状態となる。Next, as shown in FIG. 3C, the copper foil 1 is formed by using a well-known photoresist technique and etching technique.
2, a desired copper pattern 12a is formed on the base metal 5 with the polyimide film (insulating layer) 11 interposed therebetween. At this stage, the wiring layer 6 including the polyimide film 11 and the copper pattern 12a is obtained, and the wiring layer 6 is in a state of being laminated on one surface of the base metal 5.
【００１７】続いて、精度重視の観点から、図３（ｄ）
及び図３（ｅ）に示すように、ベースメタル５を二段階
に分けて曲げ加工し、これによってベースメタル５に曲
げ凹部５ａ、肩部５ｂ、側壁部５ｃ及び脚部５ｄを一体
形成する。このとき、ベースメタル５が十分な強度を有
しているので、金型で精度良く曲げ加工することができ
る。Next, from the viewpoint of emphasizing accuracy, FIG.
As shown in FIG. 3 (e), the base metal 5 is bent in two stages, whereby the bent recess 5a, the shoulder 5b, the side wall 5c, and the leg 5d are integrally formed on the base metal 5. At this time, since the base metal 5 has a sufficient strength, the base metal 5 can be bent with high accuracy using a metal mold.
【００１８】次に、図４（ａ）に示すように、配線層６
を構成する銅パターン１２ａ上に貴金属（ノーブルメタ
ル）によるメッキ膜１３を形成する。このメッキ膜１３
は、例えば銅パターン１２ａの上に下地膜として厚さ５
０〜３００μｍのニッケルメッキを施し、その上に厚さ
０．１〜２．０μｍの金メッキを施すか、或いは厚さ
０．０５〜１．０μｍのパラジウムメッキを施したうえ
で、厚さ１０Å〜０．５μｍの金メッキを施すことによ
り形成される。なお、メッキ膜１３の形成については、
ベースメタル５の曲げ加工前に行うようにしてもよい
が、その場合には曲げ加工によるメッキ膜１３のダメー
ジも懸念されるため、上述のごとく曲げ加工後に行った
方が好適である。Next, as shown in FIG.
A plating film 13 made of a noble metal (noble metal) is formed on the copper pattern 12a constituting the above. This plating film 13
Has a thickness of 5 as a base film on the copper pattern 12a, for example.
A nickel plating of 0 to 300 μm and a gold plating of a thickness of 0.1 to 2.0 μm or a palladium plating of a thickness of 0.05 to 1.0 μm and a thickness of 10 to It is formed by applying a gold plating of 0.5 μm. In addition, about formation of the plating film 13,
It may be performed before the bending of the base metal 5, but in that case, since the plating film 13 may be damaged by the bending, it is more preferable to perform the bending after the bending as described above.
【００１９】次いで、図４（ｂ）に示すように、ベース
メタル５をモールド成形用の金型１４にセットする。こ
のとき、ベースメタル５の構造上、その上下端で肩部５
ｂと脚部５ｄとがいずれも同じ向き（水平）に曲げ加工
されているため、ベースメタル５自体の剛性又はバネ性
を利用して金型１４の押えコマ１４ａ，１４ｂによりベ
ースメタル５を上下方向から確実に押え込むことができ
る。この状態で加熱加圧し可塑化させた樹脂（液状樹
脂）を金型キャビティ１５に注入し、これをキュアする
ことで、図４（ｃ）に示すように、金型キャビティ１５
の形状に倣ったパッケージ樹脂３が成形される。Next, as shown in FIG. 4B, the base metal 5 is set in a mold 14 for molding. At this time, due to the structure of the base metal 5, the shoulder 5
b and the leg 5d are both bent in the same direction (horizontal direction), so that the rigidity or spring property of the base metal 5 itself is used to raise and lower the base metal 5 by the holding pieces 14a and 14b of the mold 14. It can be securely pressed down from the direction. In this state, a resin (liquid resin) plasticized by heating and pressurizing is injected into the mold cavity 15 and cured, thereby forming the mold cavity 15 as shown in FIG.
The package resin 3 following the shape of the above is molded.
【００２０】その後、パッケージ樹脂３の段付凹部２内
（本形態例ではベースメタル５の曲げ凹部５ａの底面）
にダイボンド剤８を用いて半導体チップ４を搭載し、さ
らに半導体チップ４と配線層６とをワイヤ９で結線した
のち、パッケージ樹脂３の上端にシール剤１０を用いて
蓋体７を接合することにより、図１に示した半導体パッ
ケージ１が得られる。ちなみに、製品化された半導体パ
ッケージ１をプリント配線板等に実装するにあたって
は、一般的な表面実装部品と同様のハンダリフロー方式
又は導電接着剤による実装方式などを採用することがで
きる。Thereafter, the inside of the stepped concave portion 2 of the package resin 3 (the bottom surface of the bent concave portion 5a of the base metal 5 in this embodiment).
After the semiconductor chip 4 is mounted using the die bonding agent 8 and the semiconductor chip 4 and the wiring layer 6 are connected with the wires 9, the lid 7 is bonded to the upper end of the package resin 3 using the sealing agent 10. Thereby, the semiconductor package 1 shown in FIG. 1 is obtained. Incidentally, when the commercialized semiconductor package 1 is mounted on a printed wiring board or the like, a solder reflow method or a mounting method using a conductive adhesive similar to a general surface mount component can be adopted.
【００２１】このように本実施形態の半導体パッケージ
１においては、パッケージ樹脂３をモールド成形するに
あたり、ベースメタル５の肩部５ｂと脚部５ｄとを金型
１４で上下方向から確実に押え込むことができるため、
ベースメタル５に積層された配線層６の電気的接続部
（ワイヤ接続部）６ａ及び外部接続用の電極部６ｂでの
樹脂バリの発生を抑えることができる。これにより、モ
ールド成形後に樹脂バリを除去する必要がなくなるとと
もに、バリ取り作業に伴うワイヤボンディング性の悪化
も解消される。また、パッケージ樹脂３の材質によって
は樹脂バリが発生することもあるが、その場合でも従来
の厚バリに比較すれば格段に薄い樹脂バリとなるため、
液体ホーニングなどの機械的処理や溶剤膨潤などの化学
的処理等によって簡単に取り除くことができる。As described above, in the semiconductor package 1 of the present embodiment, when molding the package resin 3, the shoulder 5 b and the leg 5 d of the base metal 5 are securely pressed down by the mold 14 from above and below. Can be
It is possible to suppress the occurrence of resin burrs at the electrical connection portion (wire connection portion) 6a of the wiring layer 6 laminated on the base metal 5 and the electrode portion 6b for external connection. This eliminates the necessity of removing the resin burrs after the molding, and eliminates the deterioration of the wire bonding property due to the deburring operation. Further, depending on the material of the package resin 3, resin burrs may be generated. However, even in such a case, the resin burrs are much thinner than conventional thick burrs.
It can be easily removed by mechanical treatment such as liquid honing or chemical treatment such as solvent swelling.
【００２２】さらに本実施形態の半導体パッケージ１で
は、パッケージ樹脂３の内部にベースメタル５の側壁部
５ｃが埋め込まれた状態となり、この状態で上記側壁部
５ｃが樹脂バルクからの水分の浸入を阻止する防湿板と
して機能することから、パッケージ全体の耐湿性が格段
に向上したものとなる。また、パッケージ樹脂３の段付
凹部２形状に倣った曲げ凹部５ａをベースメタル５に一
体形成し、その曲げ凹部５ａの上端から肩部５ｂを水平
に延出した構成を採用することで、リードと樹脂界面か
らの湿気の浸入が図１のリード顔出し部分（６ｂ）で従
来よりリードパスが大幅に長くなり、これによって耐湿
性の向上が可能となる。さらに、チップ実装領域となる
段付凹部２がベースメタル５の曲げ凹部５ａ及び肩部５
ｂによって樹脂部分から遮蔽された状態となり、これに
よってチップ実装領域への湿気の浸入がベースメタル５
の曲げ凹部５ａ及び肩部５ｂによって確実に阻止される
ため、パッケージ全体の耐湿性がより一層向上したもの
となる。Further, in the semiconductor package 1 of the present embodiment, the side wall 5c of the base metal 5 is buried inside the package resin 3, and in this state, the side wall 5c prevents the permeation of moisture from the resin bulk. As a result, the moisture resistance of the entire package is significantly improved. Further, a lead 5 is formed by integrally forming a bent concave portion 5a following the shape of the stepped concave portion 2 of the package resin 3 with the base metal 5 and horizontally extending a shoulder portion 5b from an upper end of the bent concave portion 5a. The infiltration of moisture from the interface between the resin and the resin makes the lead path significantly longer at the lead exposed portion (6b) in FIG. 1 than in the prior art, thereby improving the moisture resistance. Further, the stepped concave portion 2 serving as a chip mounting area is formed by a bent concave portion 5a and a shoulder portion 5 of the base metal 5.
b, it is shielded from the resin portion, so that infiltration of moisture into the chip mounting area is prevented by the base metal 5.
Is reliably prevented by the bent concave portion 5a and the shoulder portion 5b, so that the moisture resistance of the entire package is further improved.
【００２３】加えて、ベースメタル５の曲げ凹部５ａの
底面に半導体チップ４を搭載することにより、半導体チ
ップ４で発生した熱をチップ裏面（図中下面）からベー
スメタル５を通して効率良く外部に逃がすことができる
ため、パッケージの放熱性も格段に高いものとなる。さ
らに、ベースメタル５の材料を上述した４２アロイに代
えて、例えば銅やアルミニウムなどの高熱伝導性の金属
材料で構成することにより、ベースメタル５自体の熱抵
抗が小さくなるため、パッケージ全体の放熱性をより一
層高めることができる。In addition, by mounting the semiconductor chip 4 on the bottom surface of the bent concave portion 5a of the base metal 5, the heat generated in the semiconductor chip 4 is efficiently released from the chip back surface (the lower surface in the figure) to the outside through the base metal 5. As a result, the heat dissipation of the package is significantly higher. Further, by replacing the material of the base metal 5 with the above-mentioned 42 alloy and using a metal material having high thermal conductivity such as copper or aluminum, the thermal resistance of the base metal 5 itself becomes small, so that the heat radiation of the entire package is reduced. Properties can be further enhanced.
【００２４】また従来のパッケージ構造では、外部接続
用のリード端子がパッケージ樹脂から外側に延出したか
たちで設けられていたが、本実施形態では外部接続用の
電極部６ｂがパッケージ樹脂３の内側に位置する、いわ
ゆるリードレス構造を採用しているため、パッケージの
小型化、ひいてはパッケージ実装面積の縮小化を図るこ
とができる。In the conventional package structure, the external connection lead terminals are provided so as to extend outward from the package resin. In the present embodiment, however, the external connection electrode portion 6 b is provided inside the package resin 3. , The so-called leadless structure is adopted, so that the size of the package can be reduced and the package mounting area can be reduced.
【００２５】さらに従来では、モールド成形後のバリ取
り作業によってリード表面のメッキが剥がれてしまうこ
とから、どうしてもバリ取り後に個々のパッケージに対
してメッキ処理を行う必要があったが、本実施形態では
モールド成形時に樹脂バリの発生が抑えられることか
ら、モールド成形前の段階でベースメタル５上の配線層
６にメッキ処理を行うことができる。これにより、複数
個取り用のベースメタル５に対して一括にメッキ処理を
行うことが可能となるため、パッケージのコストダウン
が期待できる。Further, in the prior art, since the plating on the lead surface is peeled off by the deburring operation after the molding, it is necessary to perform the plating treatment on each package after the deburring. Since the occurrence of resin burrs is suppressed during molding, the wiring layer 6 on the base metal 5 can be plated at a stage before the molding. This makes it possible to collectively perform the plating process on the base metal 5 for obtaining a plurality of packages, so that cost reduction of the package can be expected.
【００２６】なお、上記実施形態においては、パッケー
ジ樹脂３の底面をほぼフラットに形成したものを例示し
たが、例えば図５に示すように、脚部５ｄ及び電極部６
ｂの厚み分に対応した凹状の座ぐり部分３ａをパッケー
ジ樹脂３の底面に設けるようにすれば、パッケージ実装
に際して各電極部６ｂでの半田濡れ性がきわめて良好な
ものとなる。In the above embodiment, the bottom surface of the package resin 3 is formed to be substantially flat. However, for example, as shown in FIG.
If the concave counterbore portion 3a corresponding to the thickness of b is provided on the bottom surface of the package resin 3, the solder wettability at each electrode portion 6b at the time of package mounting becomes extremely good.
【００２７】[0027]
【発明の効果】以上説明したように本発明の半導体パッ
ケージによれば、パッケージ樹脂の内部を通るベースメ
タルの側壁部が防湿板として機能し、その側壁部の防湿
効果によって樹脂バルクからの水分の浸入が大幅に低減
されるため、パッケージの耐湿性が格段に向上したもの
となる。また、パッケージ樹脂をモールド成形するにあ
たり、配線層を積層したベースメタルの肩部と脚部とを
上下方向から金型で確実に押え込むことができるため、
配線層の電気的接続部及び外部接続用の電極部での樹脂
バリの発生を抑えることができる。これにより、モール
ド成形後に面倒なバリ取り作業を行わなくても済むよう
になる。また、バリ取り作業に起因したワイヤボンディ
ング性の悪化も確実に回避することができる。As described above, according to the semiconductor package of the present invention, the side wall portion of the base metal passing through the inside of the package resin functions as a moisture-proof plate, and the moisture-proof effect of the side wall portion allows moisture from the resin bulk to be removed. Since penetration is greatly reduced, the moisture resistance of the package is significantly improved. In addition, when molding the package resin, the shoulder and the leg of the base metal on which the wiring layer is laminated can be securely pressed down from above and below with a mold.
It is possible to suppress the occurrence of resin burrs at the electrical connection portion of the wiring layer and the electrode portion for external connection. Thereby, it is not necessary to perform a troublesome deburring operation after molding. In addition, it is possible to reliably prevent the wire bonding property from deteriorating due to the deburring operation.
【図１】本発明に係る半導体パッケージの一実施形態を
示す側断面図である。FIG. 1 is a side sectional view showing one embodiment of a semiconductor package according to the present invention.
【図２】外部接続用の電極部の配置例を説明する図であ
る。FIG. 2 is a diagram illustrating an example of the arrangement of electrode portions for external connection.
【図３】実施形態における半導体パッケージの製造手順
を示す図（その１）である。FIG. 3 is a diagram (part 1) illustrating a procedure for manufacturing the semiconductor package according to the embodiment;
【図４】実施形態における半導体パッケージの製造手順
を示す図（その２）である。FIG. 4 is a diagram (part 2) illustrating a procedure for manufacturing the semiconductor package according to the embodiment;
【図５】本発明の変形例を示す図である。FIG. 5 is a diagram showing a modification of the present invention.
【図６】従来のパッケージ構造を説明する図である。FIG. 6 is a diagram illustrating a conventional package structure.
【図７】従来の他のパッケージ構造を説明する図であ
る。FIG. 7 is a diagram illustrating another conventional package structure.
１ 半導体パッケージ ２ 段付凹部 ２ａ 段差
面 ３ パッケージ樹脂 ４ 半導体チップ ５ ベー
スメタル ５ａ 曲げ凹部 ５ｂ 肩部 ５ｃ 側壁部 ５
ｄ 脚部 ６ 配線層 ６ａ 電気的接続部 ６ｂ 電極部
７ 蓋体DESCRIPTION OF SYMBOLS 1 Semiconductor package 2 Stepped recess 2a Step surface 3 Package resin 4 Semiconductor chip 5 Base metal 5a Bent recess 5b Shoulder 5c Side wall 5
d Leg 6 Wiring layer 6a Electrical connection 6b Electrode
7 Lid
Claims (4)
ージ樹脂と、 前記パッケージ樹脂の段付凹部内に実装された半導体チ
ップと、 前記パッケージ樹脂の段付凹部の段差面上に水平配置さ
れた肩部と、この肩部から前記パッケージ樹脂の内部を
通して下方に延出した側壁部と、この側壁部の下端から
水平に延出した脚部とを有する板状のベースメタルと、 前記脚部、前記側壁部及び前記脚部に亘って前記ベース
メタルの外側表面に積層され、前記脚部上の積層領域を
前記半導体チップとの電気的接続部とし、前記脚部上の
積層領域を外部接続用の電極部として前記パッケージ樹
脂の底部に露出配置してなる配線層と、 前記パッケージ樹脂の段付凹部を塞ぐ状態で該パッケー
ジ樹脂の上端に接合された蓋体とを備えたことを特徴と
する半導体パッケージ。A package resin having a stepped recess for chip mounting; a semiconductor chip mounted in the stepped recess of the package resin; and a semiconductor chip mounted horizontally on a step surface of the stepped recess of the package resin. A plate-shaped base metal having a shoulder, a side wall extending downward from the shoulder through the interior of the package resin, and a leg horizontally extending from a lower end of the side wall; The lamination region on the leg portion is laminated on the outer surface of the base metal over the side wall portion and the leg portion, the lamination region on the leg portion serves as an electrical connection portion with the semiconductor chip, and the lamination region on the leg portion is used for external connection. A wiring layer exposed at the bottom of the package resin, and a lid joined to an upper end of the package resin in a state of closing a stepped recess of the package resin. Semiconduct Package.
脂の凹部形状に倣った断面略Ｕ字形の曲げ凹部を有し、
この曲げ凹部の上端から前記肩部が水平に延出している
ことを特徴とする請求項１記載の半導体パッケージ。2. The base metal has a bent concave portion having a substantially U-shaped cross section following the concave shape of the package resin.
2. The semiconductor package according to claim 1, wherein the shoulder extends horizontally from an upper end of the bending recess.
記半導体チップを搭載してなることを特徴とする請求項
２記載の半導体パッケージ。3. The semiconductor package according to claim 2, wherein said semiconductor chip is mounted on a bottom surface of a bent concave portion of said base metal.
料で構成してなることを特徴とする請求項３記載の半導
体パッケージ。4. The semiconductor package according to claim 3, wherein said base metal is made of a metal material having high thermal conductivity.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34921096A JPH10189792A (en) | 1996-12-27 | 1996-12-27 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34921096A JPH10189792A (en) | 1996-12-27 | 1996-12-27 | Semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189792A true JPH10189792A (en) | 1998-07-21 |
Family
ID=18402229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34921096A Pending JPH10189792A (en) | 1996-12-27 | 1996-12-27 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189792A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002533926A (en) * | 1998-12-21 | 2002-10-08 | インテル・コーポレーション | Non-ceramic package with window with embedded frame |
| CN1316610C (en) * | 2003-10-16 | 2007-05-16 | 威盛电子股份有限公司 | Chip packaging structure and chip and subtrate electric connection structure |
| JP2007158217A (en) * | 2005-12-08 | 2007-06-21 | Yamaha Corp | Semiconductor device |
| JP2007158216A (en) * | 2005-12-08 | 2007-06-21 | Yamaha Corp | Semiconductor device |
-
1996
- 1996-12-27 JP JP34921096A patent/JPH10189792A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002533926A (en) * | 1998-12-21 | 2002-10-08 | インテル・コーポレーション | Non-ceramic package with window with embedded frame |
| CN1316610C (en) * | 2003-10-16 | 2007-05-16 | 威盛电子股份有限公司 | Chip packaging structure and chip and subtrate electric connection structure |
| JP2007158217A (en) * | 2005-12-08 | 2007-06-21 | Yamaha Corp | Semiconductor device |
| JP2007158216A (en) * | 2005-12-08 | 2007-06-21 | Yamaha Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3619773B2 (en) | Manufacturing method of semiconductor device | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| JPH05129473A (en) | Resin-sealed surface-mounting semiconductor device | |
| JPH10261753A (en) | Resin sealed type semiconductor device | |
| JPH09162322A (en) | Surface-mount semiconductor device and manufacture thereof | |
| JP2003017518A (en) | Method for manufacturing hybrid integrated circuit device | |
| JP2000294719A (en) | Lead frame, semiconductor device using the same, and manufacture thereof | |
| JP2915282B2 (en) | Plastic molded integrated circuit package | |
| JP3427874B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP2001035961A (en) | Semiconductor and manufacture thereof | |
| JP2005191146A (en) | Method of manufacturing hybrid integrated circuit device | |
| JPH10242385A (en) | Power hybrid integrated-circuit device | |
| JPH10189792A (en) | Semiconductor package | |
| JP2005191147A (en) | Method for manufacturing hybrid integrated circuit device | |
| JPH0917910A (en) | Semiconductor device and its manufacture, inspection method and mounting board | |
| JPH0936155A (en) | Manufacture of semiconductor device | |
| JP2002100710A (en) | Semiconductor device and method for manufacturing the same | |
| JP3446695B2 (en) | Semiconductor device | |
| JP2612468B2 (en) | Substrate for mounting electronic components | |
| JP7419474B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR20000035215A (en) | Semiconductor device and method of producing same | |
| JPH06163812A (en) | Semiconductor device and manufacture thereof | |
| JPH07326690A (en) | Package for semiconductor device and semiconductor device | |
| JPH06314719A (en) | Semiconductor device |