JP7419474B2 - Semiconductor device and semiconductor device manufacturing method - Google Patents

Semiconductor device and semiconductor device manufacturing method Download PDF

Info

Publication number
JP7419474B2
JP7419474B2 JP2022161174A JP2022161174A JP7419474B2 JP 7419474 B2 JP7419474 B2 JP 7419474B2 JP 2022161174 A JP2022161174 A JP 2022161174A JP 2022161174 A JP2022161174 A JP 2022161174A JP 7419474 B2 JP7419474 B2 JP 7419474B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
material layer
organic material
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022161174A
Other languages
Japanese (ja)
Other versions
JP2022173569A (en
Inventor
欣一 熊谷
徹 高橋
勇人 奥田
Original Assignee
株式会社アムコー・テクノロジー・ジャパン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アムコー・テクノロジー・ジャパン filed Critical 株式会社アムコー・テクノロジー・ジャパン
Priority to JP2022161174A priority Critical patent/JP7419474B2/en
Publication of JP2022173569A publication Critical patent/JP2022173569A/en
Priority to JP2024001882A priority patent/JP2024026696A/en
Application granted granted Critical
Publication of JP7419474B2 publication Critical patent/JP7419474B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

近年、電子機器の小型化に対応するために、電子機器に搭載される半導体部品を高密度に実装することが要求され、それにともなって、半導体部品の小型化、薄型化が進んでいる。このため更なる薄型化を廉価に達成できる樹脂封止型半導体装置を含むパッケージが求められている。 In recent years, in order to keep up with the miniaturization of electronic devices, there has been a demand for high-density packaging of semiconductor components mounted on electronic devices, and as a result, semiconductor components have become smaller and thinner. Therefore, there is a need for a package including a resin-sealed semiconductor device that can achieve further thinning at a low cost.

半導体パッケージにはその形状、材質および対応する実装の方式によって多くの種類がある。半導体パッケージは大きく分けると、パッケージのリードをプリント配線基板などのスルーホールに挿入してはんだ実装するリード挿入型と、配線基板の表面に平面的に直接はんだ付実装する表面実装型とがある。
なかでも表面実装型のＱＦＮ（Quad Flat Non-leaded package）と呼ばれる、樹脂封止体の側面ではなく、底面にリードが露出するように形成されたタイプの半導体装置が注目されている。 There are many types of semiconductor packages depending on their shape, material, and corresponding mounting method. Semiconductor packages can be roughly divided into lead insertion type, in which the leads of the package are inserted into through-holes in a printed wiring board and mounted by soldering, and surface mount type, in which the package is mounted by soldering directly onto the surface of the wiring board.
Among these, a type of semiconductor device called a surface-mounted QFN (Quad Flat Non-leaded package), in which the leads are exposed on the bottom surface of a resin-sealed body rather than on the side surfaces, is attracting attention.

図６に従来の一般的なＱＦＮの構成を示す。
半導体装置１は、ベッド部(半導体素子搭載部)２ｂとその周囲にその先端が延設されている複数のリード部２ａとを有するリードフレーム２と、ベッド部２ｂの上に載置されている半導体素子６と、半導体素子６の電極４と各リード部２ａとを連結するボンディングワイヤ３と、リードフレーム２の半導体素子搭載側、半導体素子６及びボンディングワイヤ３を密閉する封止樹脂５とを有している。
この半導体装置１は樹脂封止を行う際にモールド工程時の樹脂漏れを防止するためバックテープを用いており、樹脂封止工程後にバックテープは除去される。 FIG. 6 shows the configuration of a conventional general QFN.
The semiconductor device 1 is placed on the bed portion 2b and a lead frame 2 having a bed portion (semiconductor element mounting portion) 2b and a plurality of lead portions 2a whose tips extend around the bed portion 2b. A semiconductor element 6, a bonding wire 3 that connects the electrode 4 of the semiconductor element 6 and each lead part 2a, and a sealing resin 5 that seals the semiconductor element mounting side of the lead frame 2, the semiconductor element 6, and the bonding wire 3. have.
This semiconductor device 1 uses a back tape to prevent resin leakage during the molding process when performing resin sealing, and the back tape is removed after the resin sealing process.

しかしながら、バックテープを用いると、以下のような問題が生じる。
・樹脂面がリードフレームと同一面になるため、図７Ａに示すように、はんだ１１による接続がリード部２ａ及びベッド部２ｂの表面のみとなり、二次実装信頼性を向上させることが難しい。
・バックテープ１２の密着が悪いと図７Ｂに示すようにモールド樹脂バリ５ａが発生し、また、密着が良すぎると剥離時にバックテープ１２の糊残り１２ａが発生し、どちらの場合も信頼性を低下させる要因となる。
・リードフレーム２は基材が金属であるため、基材の表面に粗面化等の改善を加えても、有機材料であるモールド樹脂との密着が悪い。信頼性保証期間を確定するための加速環境下での評価を行ったところ、繰り返し応力によるダメージ、高温による熱的ダメージ、加湿による化学的ダメージ、などにより、一定期間経過後に図７Ｃに示すように内部剥離１３が発生した。 However, the use of backing tape causes the following problems.
- Since the resin surface is on the same surface as the lead frame, as shown in FIG. 7A, the connection by the solder 11 is only on the surfaces of the lead part 2a and the bed part 2b, making it difficult to improve the reliability of secondary mounting.
- If the adhesion of the back tape 12 is poor, mold resin burrs 5a will occur as shown in FIG. 7B, and if the adhesion is too good, adhesive residue 12a will be generated on the back tape 12 when peeled off.In either case, reliability may be reduced. This will cause a decrease in the amount of water.
- Since the base material of the lead frame 2 is metal, even if the surface of the base material is improved such as roughening, it does not adhere well to the mold resin, which is an organic material. When we conducted an evaluation under an accelerated environment to determine the reliability guarantee period, we found that damage due to repeated stress, thermal damage due to high temperatures, chemical damage due to humidification, etc. occurred after a certain period of time as shown in Figure 7C. Internal peeling 13 occurred.

特許文献１には、ＱＦＮの製造工程において、樹脂封止前に、前記リードの露出面に金属めっきを施し、樹脂封止後、前記金属めっきを化学的に除去することにより、前記リード露出面に生じた樹脂バリをも同時に除去するようにした半導体装置の製造方法が記載されている。 Patent Document 1 discloses that in a QFN manufacturing process, metal plating is applied to the exposed surface of the lead before resin sealing, and after resin sealing, the metal plating is chemically removed. A method for manufacturing a semiconductor device is described in which resin burrs generated during the process are also removed at the same time.

また、特許文献２には、図８に示すようにリードフレーム２１のベッド部２２上に搭載された半導体素子２４と、該半導体素子２４の電極とリードフレームのリード部２３とを電気的に接続するボンディングワイヤ２５と、半導体素子２４、ボンディングワイヤ２５及びリード部２３を封止する封止樹脂２６と、リードフレーム２１の開口部の一方の面側に、リードフレーム２１の厚さよりも所定の厚さｄだけ薄い厚さで充填された樹脂２７とを備えた半導体装置２０が示されている。この半導体装置は、半導体装置２０の裏面からリード部２３及びベッド部２２を均一な高さで突出させることにより半導体装置２０の実装時の信頼性を高めている。 Furthermore, as shown in FIG. 8, Patent Document 2 describes a semiconductor element 24 mounted on a bed part 22 of a lead frame 21, and an electrical connection between an electrode of the semiconductor element 24 and a lead part 23 of the lead frame. The bonding wire 25 that seals the semiconductor element 24, the bonding wire 25, and the lead part 23, and the sealing resin 26 that seals the semiconductor element 24, the bonding wire 25, and the lead part 23, and a sealing resin 26 that has a predetermined thickness than the thickness of the lead frame 21 on one side of the opening of the lead frame 21. A semiconductor device 20 is shown having a resin 27 filled with a thinner thickness of d. In this semiconductor device, reliability during mounting of the semiconductor device 20 is improved by making the lead portion 23 and the bed portion 22 protrude from the back surface of the semiconductor device 20 at a uniform height.

特開２００１－１５６２３３号公報Japanese Patent Application Publication No. 2001-156233 特開２００２－９３９８２号公報Japanese Patent Application Publication No. 2002-93982

本発明は、樹脂封止の際に、従来のように、リードフレームの半導体素子搭載面の反対側にバックテープを設けるという方法を用いないようにすることにより、二次実装信頼性を向上させた半導体装置を提供することを目的とする。 The present invention improves the reliability of secondary mounting by eliminating the conventional method of providing a back tape on the side opposite to the semiconductor element mounting surface of the lead frame during resin sealing. The purpose of this invention is to provide a semiconductor device with improved performance.

すなわち、本発明は以下に記載する通りのものである。
（１）リード部及びベッド部とからなるリードフレームと、
少なくとも、該リードフレームの空間部分を半導体素子搭載面側から覆う有機材層と、
ボンディングワイヤと接続されるリード部分の有機材層に設けられた開口部と、
ベッド部上に搭載された半導体素子と、
前記開口部のリード部と半導体素子の電極とを電気的に接続するボンディングワイヤと、
前記有機材層、ボンディングワイヤ及び半導体素子を樹脂封止する封止樹脂と、
を有する半導体装置。
（２）前記有機材層はベッド部の半導体素子搭載位置にも形成されており、半導体素子はこの半導体搭載位置の有機材層上に搭載されている上記（１）に記載の半導体装置。
（３）前記有機材層はベッド部の半導体素子搭載位置にも開口部を有し、半導体素子はこの半導体素子搭載位置の開口部においてベッド部上に搭載されている上記（１）に記載の半導体装置。
（４）半導体素子が複数個であり、ベッド部に形成された有機材層上に搭載されている半導体素子と、有機材層に形成された開口部においてベッド部上に搭載されている半導体素子とを有する上記（１）に記載の半導体装置。
（５）前記ベッド部の周縁部及び／又はリード部の周縁部の少なくとも一部は、段差を有する上記（１）～（４）のいずれか１項に記載の半導体装置。
（６）ベッド部及びリード部を有するリードフレームの半導体素子搭載面側に有機材層を形成する工程と、
リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、
ベッド部の半導体素子搭載位置の有機材層に開口部Ｂを形成する工程と、
前記リード部のボンディングワイヤとの接続部分に形成されている有機材層の開口部Ａにめっき膜を形成する工程と、
ベッド部の前記開口部においてベッド部に半導体素子を接着剤により固定する工程と、
前記半導体素子の電極とリード部の前記めっき膜とをボンディングワイヤにより電気的に接続する工程と、
前記半導体素子、ボンディングワイヤ及び有機材層を封止樹脂により樹脂封止する工程と、
を含む半導体装置の製造方法。
（７）前記リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、ベッド部の半導体素子搭載位置の有機材層に開口部Ｂを形成する工程とを同時に行う、上記（６）に記載の半導体装置の製造方法。
（８）ベッド部及びリード部を有するリードフレームの半導体素子搭載面側に有機材層を形成する工程と、
リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、
ベッド部の複数の半導体素子搭載位置の少なくとも一つに開口部Ｂを形成する工程と、
前記開口部Ａにめっき膜を形成する工程と、
有機材層を有する半導体素子搭載位置には有機材層上に半導体素子を接着剤により固定し、開口部Ｂを有する半導体素子搭載位置にはベッド部上に半導体素子を接着剤により固定する工程と、
前記半導体素子の電極とリード部の前記めっき膜とをボンディングワイヤにより電気的に接続する工程と、
前記半導体素子、ボンディングワイヤ及び有機材層を封止樹脂により樹脂封止する工程と、
を含む半導体装置の製造方法。
（９）前記リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、ベッド部の半導体素子搭載位置の少なくとも一つに開口部Ｂを形成する工程とを同時に行う、上記（８）に記載の半導体装置の製造方法。 That is, the present invention is as described below.
(1) A lead frame consisting of a lead part and a bed part,
an organic material layer that covers at least the space portion of the lead frame from the semiconductor element mounting surface side;
an opening provided in the organic material layer of the lead portion connected to the bonding wire;
A semiconductor element mounted on the bed part,
a bonding wire that electrically connects the lead portion of the opening and the electrode of the semiconductor element;
a sealing resin that seals the organic material layer, the bonding wire, and the semiconductor element;
A semiconductor device having
(2) The semiconductor device according to (1) above, wherein the organic material layer is also formed at a semiconductor element mounting position of the bed portion, and the semiconductor element is mounted on the organic material layer at this semiconductor mounting position.
(3) The organic material layer also has an opening at the semiconductor element mounting position of the bed, and the semiconductor element is mounted on the bed at the opening at the semiconductor element mounting position. Semiconductor equipment.
(4) A plurality of semiconductor elements, one semiconductor element mounted on an organic material layer formed in a bed part, and one semiconductor element mounted on the bed part at an opening formed in the organic material layer. The semiconductor device according to (1) above, comprising:
(5) The semiconductor device according to any one of (1) to (4) above, wherein at least a portion of the peripheral edge of the bed portion and/or the peripheral edge of the lead portion has a step.
(6) forming an organic material layer on the semiconductor element mounting surface side of the lead frame having a bed portion and a lead portion;
forming an opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire;
forming an opening B in the organic material layer at the semiconductor element mounting position of the bed;
forming a plating film on the opening A of the organic material layer formed at the connection portion of the lead portion with the bonding wire;
a step of fixing a semiconductor element to the bed part with an adhesive in the opening of the bed part;
a step of electrically connecting the electrode of the semiconductor element and the plating film of the lead portion with a bonding wire;
a step of resin-sealing the semiconductor element, bonding wire, and organic material layer with a sealing resin;
A method for manufacturing a semiconductor device including:
(7) A step of forming an opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire, and a step of forming an opening B in the organic material layer at the semiconductor element mounting position of the bed portion. The method for manufacturing a semiconductor device according to (6) above, wherein the above steps are performed at the same time.
(8) forming an organic material layer on the semiconductor element mounting surface side of the lead frame having a bed portion and a lead portion;
forming an opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire;
forming an opening B in at least one of the plurality of semiconductor element mounting positions in the bed;
forming a plating film in the opening A;
fixing the semiconductor element on the organic material layer with an adhesive at the semiconductor element mounting position having the organic material layer, and fixing the semiconductor element on the bed part with the adhesive at the semiconductor element mounting position having the opening B; ,
a step of electrically connecting the electrode of the semiconductor element and the plating film of the lead portion with a bonding wire;
a step of resin-sealing the semiconductor element, bonding wire, and organic material layer with a sealing resin;
A method for manufacturing a semiconductor device including:
(9) A step of forming an opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire, and a step of forming an opening B in at least one of the semiconductor element mounting positions of the bed portion. The method for manufacturing a semiconductor device according to (8) above, wherein the above steps are performed at the same time.

本発明の半導体装置を用いることにより半導体装置の二次実装信頼性を向上させることができる。 By using the semiconductor device of the present invention, the reliability of secondary mounting of the semiconductor device can be improved.

図１は本発明の第１の実施形態に係る半導体装置を示す図である。FIG. 1 is a diagram showing a semiconductor device according to a first embodiment of the present invention. 図２－１は本発明の第２の実施形態に係る半導体装置を示す図である。FIG. 2-1 is a diagram showing a semiconductor device according to a second embodiment of the present invention. 図２－２は図２－１に示した半導体装置におけるリードフレームの構造を示す図である。FIG. 2-2 is a diagram showing the structure of a lead frame in the semiconductor device shown in FIG. 2-1. 図３－１は本発明の第３の実施形態に係る半導体装置を示す図である。FIG. 3-1 is a diagram showing a semiconductor device according to a third embodiment of the present invention. 図３－２は図３－１に示した半導体装置におけるリードフレーム及び有機材層を示す図である。FIG. 3-2 is a diagram showing a lead frame and an organic material layer in the semiconductor device shown in FIG. 3-1. 図４は本発明の第４の実施形態に係る半導体装置を示す図である。FIG. 4 is a diagram showing a semiconductor device according to a fourth embodiment of the present invention. 図５Ａ～図５Ｅは本発明の実施形態に係る半導体装置の製造方法を説明する図である。各図の（ａ）は平面図であり、（ｂ）は断面図である。 図５Ａはリードフレームを示す図である。 図５Ｂはリードフレームの表面に有機材層を形成した状態を示す図である。 図５Ｃはリードフレームのリード部上の有機材層にワイヤ接続部用の開口部を形成した状態を示す図である。 図５Ｄはワイヤ接続部用の開口部にメッキ膜を形成した状態を示す図である。 図５Ｅはリードフレームの半導体素子搭載部上の有機材層に半導体素子を搭載した状態を示す図である。5A to 5E are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. (a) of each figure is a plan view, and (b) is a sectional view. FIG. 5A is a diagram showing a lead frame. FIG. 5B is a diagram showing a state in which an organic material layer is formed on the surface of the lead frame. FIG. 5C is a diagram showing a state in which an opening for a wire connection portion is formed in the organic material layer on the lead portion of the lead frame. FIG. 5D is a diagram showing a state in which a plating film is formed in the opening for the wire connection portion. FIG. 5E is a diagram showing a state in which a semiconductor element is mounted on the organic material layer on the semiconductor element mounting portion of the lead frame. 図６は従来の半導体装置の断面を示す図である。FIG. 6 is a diagram showing a cross section of a conventional semiconductor device. 図７Ａ～図７Ｃは従来の半導体装置の断面を示す図である。 図７Ａはリードフレームにはんだを付けた図である。 図７Ｂは半導体装置からバックテープを剥がしている状態を示す図である。 図７Ｃは半導体装置内で封止樹脂の内部剥離が生じている状態を示す図である。7A to 7C are cross-sectional views of conventional semiconductor devices. FIG. 7A is a diagram with solder attached to the lead frame. FIG. 7B is a diagram showing a state in which the back tape is peeled off from the semiconductor device. FIG. 7C is a diagram showing a state in which internal peeling of the sealing resin occurs within the semiconductor device. 図８は従来の半導体装置の断面を示す図である。FIG. 8 is a diagram showing a cross section of a conventional semiconductor device.

以下に、本発明を実施するための形態を図面に基づいて説明する。なお、いわゆる当業者は特許請求の範囲内における本発明を変更・修正をして他の実施形態をなすことは容易であり、これらの変更・修正はこの特許請求の範囲に含まれるものであり、以下の説明はこの発明における実施の形態の例を例示するものであって、この特許請求の範囲を限定するものではない。 EMBODIMENT OF THE INVENTION Below, the form for implementing this invention is demonstrated based on drawing. It should be noted that it is easy for a person skilled in the art to make changes and modifications to the present invention within the scope of the claims to create other embodiments, and these changes and modifications are not included in the scope of the claims. The following description is intended to illustrate examples of embodiments of the present invention, and is not intended to limit the scope of the claims.

（第１の実施形態）
本実施形態の半導体装置を図１に示す。
図１に示した半導体装置１は、リード部２ａとベッド部２ｂとからなるリードフレーム２と、リードフレーム２の半導体素子搭載面側を覆い、かつ開口部９を有する有機材層１０と、半導体素子搭載部２ｂ上に有機材層１０及び接着剤層７を介して搭載された半導体素子６と、前記開口部９のリード部２ａに形成されためっき膜８と、半導体素子６の電極４と前記めっき膜８とを電気的に接続するボンディングワイヤ３と、半導体素子６を樹脂封止する封止樹脂５と、からなっている。 (First embodiment)
FIG. 1 shows a semiconductor device of this embodiment.
A semiconductor device 1 shown in FIG. 1 includes a lead frame 2 including a lead portion 2a and a bed portion 2b, an organic material layer 10 that covers the semiconductor element mounting surface side of the lead frame 2 and has an opening 9, and a semiconductor device. The semiconductor element 6 mounted on the element mounting part 2b via the organic material layer 10 and the adhesive layer 7, the plating film 8 formed on the lead part 2a of the opening 9, and the electrode 4 of the semiconductor element 6. It consists of a bonding wire 3 that electrically connects the plating film 8 and a sealing resin 5 that seals the semiconductor element 6 with the resin.

本実施形態の半導体装置は、有機材層１０がリードフレーム２の空間部を覆っているため、樹脂封止を行う際にモールド樹脂がリードフレーム２の端子面に回り込むことがないため、リード部２ａの底面に加えてリード部２の側面２ｃも実装面として確保することができる。
これにより、リード部２ａ及びベッド部２ｂ共に全方向にフィレットが形成されるため、二次実装信頼性が向上する。 In the semiconductor device of this embodiment, since the organic material layer 10 covers the space of the lead frame 2, the mold resin does not wrap around the terminal surface of the lead frame 2 during resin sealing. In addition to the bottom surface of the lead portion 2a, the side surface 2c of the lead portion 2 can also be secured as a mounting surface.
As a result, fillets are formed in all directions on both the lead portion 2a and the bed portion 2b, thereby improving the reliability of secondary mounting.

また、本実施形態の半導体装置は、樹脂封止を行う際に、樹脂漏れ防止のバックテープ（モールドテープ）に代えて、半導体装置の構成部材として有機材層１０を用いているため、バックテープを剥離する必要がなく、糊残りが発生することがない。また、コストダウン効果が期待できる。
有機材層１０の材料としては、モールドの注入圧に対して耐久性を有するものが好ましく、ドライフィルムや、住友ベークライト株式会社製の高Ｔｇ材であるＬαＺなどが使用できる。 Furthermore, when performing resin sealing, the semiconductor device of this embodiment uses the organic material layer 10 as a component of the semiconductor device instead of the back tape (mold tape) to prevent resin leakage. There is no need to peel it off, and there is no adhesive residue. Moreover, a cost reduction effect can be expected.
The material for the organic material layer 10 is preferably one that is durable against the injection pressure of the mold, and dry film, LαZ, a high Tg material manufactured by Sumitomo Bakelite Co., Ltd., and the like can be used.

本実施形態の半導体装置は、リード部２ａ上に形成された有機材層１０の一部に開口部９を設けて、この開口部９のリード部２ａの表面をめっき処理している。このため、半導体素子搭載面側のリードフレーム２の金属暴露面積を最小化することができ、これにより、有機材層１０と封止樹脂５との高密着化が期待でき、各種信頼性評価における剥離抑制の効果が期待できる。 In the semiconductor device of this embodiment, an opening 9 is provided in a part of the organic material layer 10 formed on the lead portion 2a, and the surface of the lead portion 2a of the opening 9 is plated. Therefore, the metal exposed area of the lead frame 2 on the semiconductor element mounting surface side can be minimized, and as a result, high adhesion between the organic material layer 10 and the sealing resin 5 can be expected, which is useful in various reliability evaluations. The effect of suppressing peeling can be expected.

第１の実施形態の半導体装置の製造方法について図５Ａ～図５Ｅを参照して説明する。半導体装置は複数の単位リードフレームがタイバーを用いて連結して形成されてなるリードフレームを用いて多数の半導体装置を一括して製造し、最後に個々の半導体装置に個片化することによって作製される。
単位リードフレーム２は、中央部に形成されたベッド部２ｂと、ベッド部の周囲にベッド部と間隔を置いて形成されたリード部とからなる。以下では単位リードフレームを単に「リードフレーム」ということがある。
各図における左側の図（ａ）は半導体装置の製造工程におけるリードフレーム及び半製品の一部の領域の平面図であり、右側の図（ｂ）は単位リードフレーム及び単位半導体装置の半製品の断面図である。 A method for manufacturing a semiconductor device according to the first embodiment will be described with reference to FIGS. 5A to 5E. Semiconductor devices are manufactured by manufacturing a large number of semiconductor devices at once using a lead frame formed by connecting multiple unit lead frames using tie bars, and finally separating them into individual semiconductor devices. be done.
The unit lead frame 2 includes a bed portion 2b formed in the center and lead portions formed around the bed portion at intervals from the bed portion. Hereinafter, the unit lead frame may be simply referred to as a "lead frame."
In each figure, the figure (a) on the left is a plan view of a partial area of a lead frame and a semi-finished product in the manufacturing process of a semiconductor device, and the figure (b) on the right is a plan view of a unit lead frame and a semi-finished product of a unit semiconductor device. FIG.

＜リードフレームの準備工程（図５Ａ参照）＞
ベッド部２ｂ及びその周囲のリード部２ａを備えた単位リードフレーム２が複数個連結されたシート状のリードフレームを準備する。
リードフレームは、鉄系合金、或いは銅系合金等の良導体である金属薄板をエッチング処理して複数の単位リードフレームを形成することによって得られる。
以下では、リードフレームの半導体素子を搭載する側を表側といい、半導体素子を搭載する側と反対側を裏側という。 <Lead frame preparation process (see Figure 5A)>
A sheet-like lead frame is prepared in which a plurality of unit lead frames 2 each having a bed portion 2b and a lead portion 2a surrounding the bed portion 2 are connected.
The lead frame is obtained by etching a thin metal plate that is a good conductor such as an iron-based alloy or a copper-based alloy to form a plurality of unit lead frames.
Hereinafter, the side of the lead frame on which the semiconductor element is mounted is referred to as the front side, and the side opposite to the side on which the semiconductor element is mounted is referred to as the back side.

＜有機材層形成工程（図５Ｂ参照）＞
リードフレーム２の表側の表面に有機材層１０を形成する。
リードフレーム２の表側の表面に有機材層１０を形成することによってリードフレーム２におけるリード部２ａとベッド部２ｂとの間の空間が有機材層１０によって蓋をされた状態となる。 <Organic material layer formation process (see Figure 5B)>
An organic material layer 10 is formed on the front surface of the lead frame 2.
By forming the organic material layer 10 on the front surface of the lead frame 2, the space between the lead portion 2a and the bed portion 2b in the lead frame 2 is covered with the organic material layer 10.

＜ボンディングワイヤ接続部開口形成工程（図５Ｃ参照）＞
リード部２ａのボンディングワイヤ接続部上に形成されている有機材層１０に開口部９を形成する。この穴開け加工はＣＯ２レーザやＹＡＧレーザによって行うことができる。 <Bonding wire connection opening formation process (see Figure 5C)>
An opening 9 is formed in the organic material layer 10 formed on the bonding wire connection portion of the lead portion 2a. This drilling process can be performed using a CO2 laser or a YAG laser.

＜めっき処理工程（図５Ｄ参照）＞
リード部２ａの開口部９に電解めっきによって導電性金属からなるめっき膜８を形成する。このめっき膜８はリード部２ａとのボンディングワイヤとの電気的接続状態を良好にするために設ける。めっき膜８の厚さは１．０μｍ～１０．０μｍが好ましい。 <Plating process (see Figure 5D)>
A plating film 8 made of a conductive metal is formed on the opening 9 of the lead portion 2a by electrolytic plating. This plating film 8 is provided to improve the electrical connection between the lead portion 2a and the bonding wire. The thickness of the plating film 8 is preferably 1.0 μm to 10.0 μm.

＜半導体素子搭載工程（図５Ｅ参照）＞
リードフレーム２のベッド部２ｂ上に半導体素子６を接着剤層７を介して固定する。接着剤７としては銀ペースト等の接着剤や接着テープを用いることができる。 <Semiconductor element mounting process (see Figure 5E)>
A semiconductor element 6 is fixed onto the bed portion 2b of the lead frame 2 via an adhesive layer 7. As the adhesive 7, an adhesive such as silver paste or an adhesive tape can be used.

以降の工程（ワイヤボンディング工程、樹脂封止工程、個片化工程）は従来の方法と同様に行うことができるが、一応、下記に以降の工程について示す。 Although the subsequent steps (wire bonding step, resin sealing step, singulation step) can be performed in the same manner as in the conventional method, the following steps will be described below.

＜ワイヤボンディング工程＞
半導体素子６の電極パッド４とこれに対応するリード部２ａのめっき膜８とを接続部材であるボンディングワイヤ３によって接続する。 <Wire bonding process>
Electrode pads 4 of semiconductor element 6 and corresponding plating films 8 of lead portions 2a are connected by bonding wires 3, which are connection members.

＜樹脂封止工程＞
半導体素子６を封止樹脂５によって樹脂封止する。
樹脂封止工程においては、リードフレーム２の表側の表面に有機材層１０が形成されているため、リード部２ａ及びベッド部２ｂの側面が封止樹脂に覆われることがない。このため、リード部２ａ及びベッド部２ｂの側面も実装面として確保することでき、リードフレームのリード部２ａ及びベッド部２ｂとも全方向にフィレットが形成されるため、二次実装信頼性が向上する。
また、樹脂封止に際してバックテープを用いないため、樹脂バリが発生したり、バックテープの剥離時にバックテープの糊残りが発生したりすることがないため、二次実装信頼性が向上する。 <Resin sealing process>
The semiconductor element 6 is sealed with a sealing resin 5.
In the resin sealing process, since the organic material layer 10 is formed on the front surface of the lead frame 2, the side surfaces of the lead part 2a and the bed part 2b are not covered with the sealing resin. Therefore, the side surfaces of the lead part 2a and the bed part 2b can also be secured as mounting surfaces, and fillets are formed in all directions in both the lead part 2a and the bed part 2b of the lead frame, improving the reliability of secondary mounting. .
Furthermore, since no back tape is used during resin sealing, no resin burrs are generated, and no adhesive residue is left on the back tape when the back tape is peeled off, which improves the reliability of secondary mounting.

＜半導体素子の個片化工程＞
リードフレーム上の複数の単位フレーム毎に形成された複数の半導体装置を個々の半導体装置に個片化する。 <Semiconductor element singulation process>
A plurality of semiconductor devices formed in each of a plurality of unit frames on a lead frame are diced into individual semiconductor devices.

（第２の実施形態）
本実施形態の半導体装置を図２－１に示す。
本実施形態の半導体装置は実施形態１の半導体装置において、リード部２の周囲部分及びベッド部２ｂの周囲部分の厚さを薄くして段差部ｓを設けたものである。
図２－２に実施形態２の半導体装置のリードフレーム２の形状を示す。リードフレームのリード部２ａの周囲部分及びベッド部２ｂの周囲部分を所定の厚さｄだけエッチングにより除去して段差部ｓを設ける。この段差部ｓは有機材層１０とリードフレーム２との密着性を向上させることができる。
段差部ｓはリード部２ａ及びベッド部２ｂの周囲部分の一部に設けても良い。 (Second embodiment)
The semiconductor device of this embodiment is shown in FIG. 2-1.
The semiconductor device of this embodiment is the same as the semiconductor device of Embodiment 1, except that the peripheral portions of the lead portion 2 and the bed portion 2b are thinner, and a step portion s is provided.
FIG. 2-2 shows the shape of the lead frame 2 of the semiconductor device of the second embodiment. A stepped portion s is provided by removing a predetermined thickness d from the peripheral portion of the lead portion 2a and the peripheral portion of the bed portion 2b of the lead frame by etching. This stepped portion s can improve the adhesion between the organic material layer 10 and the lead frame 2.
The step portion s may be provided in a part of the periphery of the lead portion 2a and the bed portion 2b.

（第３の実施形態）
本実施形態の半導体装置を図３－１に示す。
本実施形態の半導体装置は実施形態１の半導体装置において、図３－２に示すようにベッド部２ｂ上に形成した有機材層１０の半導体素子搭載領域にも開口部１４を設けて、半導体素子６を接着剤層７を介してベッド部２ｂに接着し固定したものである。
このように、半導体素子６をベッド部２ｂに直接固定することにより、半導体素子の稼働によって発生した熱を効率よく外部に放出することが可能となる。
開口部９と開口部１４とは同時に形成しても良いし、開口部９を形成する工程と開口部１４を形成する工程を別にしても良い。 (Third embodiment)
The semiconductor device of this embodiment is shown in FIG. 3-1.
The semiconductor device of this embodiment is different from the semiconductor device of Embodiment 1 in that an opening 14 is also provided in the semiconductor element mounting area of the organic material layer 10 formed on the bed portion 2b as shown in FIG. 6 is adhered and fixed to the bed portion 2b via an adhesive layer 7.
By directly fixing the semiconductor element 6 to the bed portion 2b in this way, it becomes possible to efficiently release heat generated by the operation of the semiconductor element to the outside.
The opening 9 and the opening 14 may be formed at the same time, or the process of forming the opening 9 and the process of forming the opening 14 may be performed separately.

開口部９と開口部１４とは同時に形成する場合には、めっき膜８を形成する工程において、開口部１４をめっきマスクで覆って、めっき膜８を形成する方法を採用することができる。
開口部９を形成する工程と開口部１４を形成する工程を別に設ける場合には、まず、開口部９を形成してめっき膜８を形成した後に、開口部１４を形成する方法を採用することができる。
開口工程は一回で行うことが好ましいので、前者の方法を採用することが好ましい。 When the openings 9 and 14 are formed at the same time, a method may be adopted in which the openings 14 are covered with a plating mask in the process of forming the plating film 8.
When the process of forming the opening 9 and the process of forming the opening 14 are provided separately, a method is adopted in which the opening 9 is first formed and the plating film 8 is formed, and then the opening 14 is formed. I can do it.
Since it is preferable to perform the opening step only once, it is preferable to adopt the former method.

（第４の実施形態）
本実施形態の半導体装置を図４に示す。
ベッド部２ｂには半導体素子を複数個搭載しても良く、また、半導体素子の他に半導体部品を搭載しても良い。
本実施形態はベッド部２ｂに２個の半導体素子（６ａ、６ｂ）を搭載した例を示す。
本実施形態の半導体装置は実施形態１の半導体装置において、ベッド部２ｂ上に複数の半導体素子６ａ及び半導体素子６ｂを搭載したものである。
図４に示したものは、半導体素子６ａを有機材層１０を介してベッド部２ｂに搭載し、半導体素子６ｂを有機材層１０を介さずにベッド部２ｂ上に搭載した例を示したものである。
半導体素子６ａ、６ｂを有機材層１０を介してベッド部２ｂ上に搭載しても良いし、半導体素子６ａ、６ｂを有機材層１０を介さずにベッド部２ｂ上に搭載しても良い。
このような構造とすることにより、半導体装置の多機能化が可能となる。また、半導体素子の特性に応じて、有機材層１０を開口することにより、半導体素子の特性に合わせたパッケージ構造が実現可能となる。 (Fourth embodiment)
FIG. 4 shows the semiconductor device of this embodiment.
A plurality of semiconductor elements may be mounted on the bed portion 2b, and semiconductor components may be mounted in addition to the semiconductor elements.
This embodiment shows an example in which two semiconductor elements (6a, 6b) are mounted on the bed portion 2b.
The semiconductor device of this embodiment is the same as the semiconductor device of Embodiment 1, in which a plurality of semiconductor elements 6a and semiconductor elements 6b are mounted on the bed portion 2b.
What is shown in FIG. 4 is an example in which the semiconductor element 6a is mounted on the bed part 2b via the organic material layer 10, and the semiconductor element 6b is mounted on the bed part 2b without intervening the organic material layer 10. It is.
The semiconductor elements 6a and 6b may be mounted on the bed part 2b via the organic material layer 10, or the semiconductor elements 6a and 6b may be mounted on the bed part 2b without the organic material layer 10 interposed therebetween.
Such a structure allows the semiconductor device to have multiple functions. Further, by opening the organic material layer 10 according to the characteristics of the semiconductor element, it is possible to realize a package structure that matches the characteristics of the semiconductor element.

１ 半導体装置
２ リードフレーム
２ａ リード部
２ｂ ベッド部(半導体素子搭載部)
２ｃ リードフレームの側面
３ ボンディングワイヤ
４ 電極
５ 封止樹脂
６、６ａ、６ｂ 半導体素子
７ 接着剤層
８ めっき膜
９ 開口部
１０ 有機材層
１１ はんだ
１２ バックテープ
１２ａ 糊残り
１３ 内部剥離
１４ 開口部
２０ 半導体装置
２１ リードフレーム
２２ ベッド部
２３ リード部
２４ 半導体素子
２５ ボンディングワイヤ
２６ 封止樹脂
２７ 樹脂
ｄ 厚さ
ｓ 段差 1 Semiconductor device 2 Lead frame 2a Lead part 2b Bed part (semiconductor element mounting part)
2c Side surface of lead frame 3 Bonding wire 4 Electrode 5 Sealing resin 6, 6a, 6b Semiconductor element 7 Adhesive layer 8 Plating film 9 Opening 10 Organic material layer 11 Solder 12 Back tape 12a Adhesive residue 13 Internal peeling 14 Opening 20 Semiconductor device 21 Lead frame 22 Bed section 23 Lead section 24 Semiconductor element 25 Bonding wire 26 Sealing resin 27 Resin d Thickness s Step

Claims (16)

ベッド部及び第１リード部を含むリードフレームと、
前記リードフレームの上方の有機材層と、
前記リードフレームの上方であって、前記ベッド部の上方の第１半導体素子と、
前記有機材層の上方かつ前記第１半導体素子の上方の封止樹脂と、
前記第１半導体素子の電極と前記第１リード部とを接続する第１ボンディングワイヤと、を有し、
前記第１ボンディングワイヤは、前記封止樹脂の内部にあり、
前記第１半導体素子と前記リードフレームとの間の前記リードフレームの前記ベッド部には、前記有機材層が設けられていない、半導体装置であって、
前記第１リード部は、前記半導体装置の周辺側の段差部を含み、
前記有機材層は、少なくとも前記段差部の一部を覆う、半導体装置。 a lead frame including a bed portion and a first lead portion;
an organic material layer above the lead frame;
a first semiconductor element above the lead frame and above the bed portion;
a sealing resin above the organic material layer and above the first semiconductor element;
a first bonding wire connecting the electrode of the first semiconductor element and the first lead part;
the first bonding wire is inside the sealing resin;
A semiconductor device, wherein the bed portion of the lead frame between the first semiconductor element and the lead frame is not provided with the organic material layer,
The first lead portion includes a stepped portion on the peripheral side of the semiconductor device,
A semiconductor device, wherein the organic material layer covers at least a part of the step portion . 前記第１リード部の一部は、前記封止樹脂の外部にある、請求項１に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein a portion of the first lead portion is located outside the sealing resin. 前記有機材層の一部は、前記リードフレームと前記封止樹脂との間にある、請求項１に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein a portion of the organic material layer is between the lead frame and the sealing resin. 前記第１リード部は、段差形状を含む、請求項１に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the first lead portion includes a stepped shape. 前記有機材層の一部は、前記リードフレームの前記ベッド部にある、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein a portion of the organic material layer is located in the bed portion of the lead frame. 前記第１ボンディングワイヤは、前記有機材層の開口を通って、前記第１リード部に接続されている、請求項１に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the first bonding wire passes through an opening in the organic material layer and is connected to the first lead portion. 前記第１半導体素子を含む複数の半導体素子と、
前記第１ボンディングワイヤを含む複数のボンディングワイヤと、
前記第１リード部を含む複数のリード部と、をさらに有し、
前記複数の半導体素子は、前記ベッド部の上方にあり、
前記複数のボンディングワイヤの各々は、前記複数の半導体素子の一つの電極と前記複数のリード部の一つとをそれぞれ接続する、請求項１に記載の半導体装置。 a plurality of semiconductor elements including the first semiconductor element;
a plurality of bonding wires including the first bonding wire;
further comprising a plurality of lead parts including the first lead part,
the plurality of semiconductor elements are above the bed section,
2. The semiconductor device according to claim 1, wherein each of the plurality of bonding wires connects one electrode of the plurality of semiconductor elements and one of the plurality of lead parts, respectively. ベッド部及び第１リード部を含むリードフレームを提供し、
前記リードフレームの上方であって、前記ベッド部の上方に第１半導体素子を提供し、
前記第１半導体素子の電極と前記第１リード部とを接続する第１ボンディングワイヤを提供し、
前記リードフレームの上方に有機材層を提供し、
前記有機材層の上方かつ前記第１半導体素子の上方に封止樹脂を提供し、
前記第１ボンディングワイヤは、前記封止樹脂の内部にあり、
前記第１半導体素子と前記リードフレームとの間の前記リードフレームの前記ベッド部には、前記有機材層が設けられていない、半導体装置の製造方法であって、
前記第１リード部は、前記半導体装置の周辺側の段差部を含み、
前記有機材層は、少なくとも前記段差部の一部を覆う、半導体装置の製造方法。 providing a lead frame including a bed portion and a first lead portion;
providing a first semiconductor element above the lead frame and above the bed portion;
providing a first bonding wire connecting the electrode of the first semiconductor element and the first lead part;
providing an organic material layer above the lead frame;
providing a sealing resin above the organic material layer and above the first semiconductor element;
the first bonding wire is inside the sealing resin;
The method for manufacturing a semiconductor device, wherein the bed portion of the lead frame between the first semiconductor element and the lead frame is not provided with the organic material layer ,
The first lead portion includes a stepped portion on the peripheral side of the semiconductor device,
The method for manufacturing a semiconductor device, wherein the organic material layer covers at least a part of the step portion . 前記第１リード部の一部は、前記封止樹脂の外部にある、請求項８に記載の半導体装置の製造方法。 9. The method of manufacturing a semiconductor device according to claim 8, wherein a part of the first lead portion is located outside the sealing resin. 前記有機材層の一部は、前記リードフレームと前記封止樹脂との間にある、請求項８に記載の半導体装置の製造方法。 9. The method of manufacturing a semiconductor device according to claim 8, wherein a part of the organic material layer is between the lead frame and the sealing resin. 前記第１リード部は、段差形状を含む、請求項８に記載の半導体装置の製造方法。 9. The method of manufacturing a semiconductor device according to claim 8, wherein the first lead portion includes a stepped shape. 前記有機材層の一部は、前記リードフレームの前記ベッド部にある、請求項８に記載の半導体装置の製造方法。 9. The method for manufacturing a semiconductor device according to claim 8, wherein a part of the organic material layer is located in the bed portion of the lead frame. 前記第１ボンディングワイヤは、前記有機材層の開口を通って、前記第１リード部に接続されている、請求項８に記載の半導体装置の製造方法。 9. The method of manufacturing a semiconductor device according to claim 8, wherein the first bonding wire is connected to the first lead portion through an opening in the organic material layer. 前記第１半導体素子を含む複数の半導体素子を提供し、
前記第１ボンディングワイヤを含む複数のボンディングワイヤを提供し、
前記第１リード部を含む複数のリード部を提供することをさらに含み、
前記複数の半導体素子は、前記ベッド部の上方にあり、
前記複数のボンディングワイヤの各々は、前記複数の半導体素子の一つの電極と前記複数のリード部の一つとをそれぞれ接続する、請求項８に記載の半導体装置の製造方法。 providing a plurality of semiconductor devices including the first semiconductor device;
providing a plurality of bonding wires including the first bonding wire;
further comprising providing a plurality of lead parts including the first lead part,
the plurality of semiconductor elements are above the bed section,
9. The method of manufacturing a semiconductor device according to claim 8, wherein each of the plurality of bonding wires connects one electrode of the plurality of semiconductor elements and one of the plurality of lead parts, respectively. 前記段差部は、第１水平部と、前記第１水平部と異なるレベルの第２水平部とを有し、The stepped portion has a first horizontal portion and a second horizontal portion at a different level from the first horizontal portion,
前記有機材層は、前記第１水平部と前記第２水平部との少なくとも一つを覆う、請求項１に記載の半導体装置。The semiconductor device according to claim 1, wherein the organic material layer covers at least one of the first horizontal portion and the second horizontal portion. 前記段差部は、第１水平部と、前記第１水平部と異なるレベルの第２水平部とを有し、The stepped portion has a first horizontal portion and a second horizontal portion at a different level from the first horizontal portion,
前記有機材層は、前記第１水平部と前記第２水平部との少なくとも一つを覆う、請求項８に記載の半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 8, wherein the organic material layer covers at least one of the first horizontal portion and the second horizontal portion.
JP2022161174A 2016-09-26 2022-10-05 Semiconductor device and semiconductor device manufacturing method Active JP7419474B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022161174A JP7419474B2 (en) 2016-09-26 2022-10-05 Semiconductor device and semiconductor device manufacturing method
JP2024001882A JP2024026696A (en) 2016-09-26 2024-01-10 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016186789A JP6923299B2 (en) 2016-09-26 2016-09-26 Semiconductor devices and methods for manufacturing semiconductor devices
JP2021124734A JP2021170679A (en) 2016-09-26 2021-07-29 Semiconductor device
JP2022161174A JP7419474B2 (en) 2016-09-26 2022-10-05 Semiconductor device and semiconductor device manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021124734A Division JP2021170679A (en) 2016-09-26 2021-07-29 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024001882A Division JP2024026696A (en) 2016-09-26 2024-01-10 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2022173569A JP2022173569A (en) 2022-11-18
JP7419474B2 true JP7419474B2 (en) 2024-01-22

Family

ID=61833086

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016186789A Active JP6923299B2 (en) 2016-09-26 2016-09-26 Semiconductor devices and methods for manufacturing semiconductor devices
JP2021124734A Withdrawn JP2021170679A (en) 2016-09-26 2021-07-29 Semiconductor device
JP2022161174A Active JP7419474B2 (en) 2016-09-26 2022-10-05 Semiconductor device and semiconductor device manufacturing method
JP2024001882A Pending JP2024026696A (en) 2016-09-26 2024-01-10 Semiconductor device and method for manufacturing the same

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016186789A Active JP6923299B2 (en) 2016-09-26 2016-09-26 Semiconductor devices and methods for manufacturing semiconductor devices
JP2021124734A Withdrawn JP2021170679A (en) 2016-09-26 2021-07-29 Semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024001882A Pending JP2024026696A (en) 2016-09-26 2024-01-10 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (4) JP6923299B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347494A (en) 2002-05-24 2003-12-05 Dainippon Printing Co Ltd Lead frame and manufacturing method therefor
US20040038471A1 (en) 2000-09-06 2004-02-26 Noriaki Sakamoto Semiconductor device and method of manufacturing the same
JP2007134585A (en) 2005-11-11 2007-05-31 Renesas Technology Corp Semiconductor device and its manufacturing method
JP2011233811A (en) 2010-04-30 2011-11-17 Renesas Electronics Corp Lead frame and semiconductor device manufacturing method using the same
US20130106388A1 (en) 2004-11-30 2013-05-02 Masaki Shiraishi Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133763A (en) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd Circuit member for resin-sealing semiconductor device and manufacture thereof
JP2000286378A (en) * 1999-03-31 2000-10-13 Mitsui High Tec Inc Resin sealed semiconductor device
JP2002110888A (en) * 2000-09-27 2002-04-12 Rohm Co Ltd Island exposure type semiconductor device
JP2003007917A (en) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd Method manufacturing circuit device
JP2003007916A (en) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd Method of manufacturing circuit device
JP2003037345A (en) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd Circuit device and its manufacturing method
JP2003037213A (en) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd Circuit device and method for manufacturing the same
JP4679000B2 (en) * 2001-07-31 2011-04-27 三洋電機株式会社 Plate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038471A1 (en) 2000-09-06 2004-02-26 Noriaki Sakamoto Semiconductor device and method of manufacturing the same
JP2003347494A (en) 2002-05-24 2003-12-05 Dainippon Printing Co Ltd Lead frame and manufacturing method therefor
US20130106388A1 (en) 2004-11-30 2013-05-02 Masaki Shiraishi Semiconductor device
JP2007134585A (en) 2005-11-11 2007-05-31 Renesas Technology Corp Semiconductor device and its manufacturing method
JP2011233811A (en) 2010-04-30 2011-11-17 Renesas Electronics Corp Lead frame and semiconductor device manufacturing method using the same

Also Published As

Publication number Publication date
JP2022173569A (en) 2022-11-18
JP6923299B2 (en) 2021-08-18
JP2018056165A (en) 2018-04-05
JP2024026696A (en) 2024-02-28
JP2021170679A (en) 2021-10-28

Similar Documents

Publication Publication Date Title
JP6030970B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US11004775B2 (en) SMDS integration on QFN by 3D stacked solution
JP3436159B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2002076228A (en) Resin-sealed semiconductor device
US7402459B2 (en) Quad flat no-lead (QFN) chip package assembly apparatus and method
JP4329678B2 (en) Manufacturing method of lead frame used in semiconductor device
JP2001345414A (en) Lead frame, semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP7419474B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5217291B2 (en) Resin-sealed semiconductor device and manufacturing method thereof, substrate for semiconductor device, and laminated resin-sealed semiconductor device
JP2001077285A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP6191664B2 (en) Multifaceted body of semiconductor device and semiconductor device
JP3503502B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
KR101297662B1 (en) Manufacture method of lead frame
JPH10189792A (en) Semiconductor package
JP2004266109A (en) Circuit board for ic card, ic module and manufacturing method thereof
JP4311294B2 (en) Electronic device and manufacturing method thereof
JP2001077136A (en) Manufacture of plastic molded semiconductor device
JP2006324270A (en) Semiconductor device and its manufacturing method
JP2001077271A (en) Lead frame and manufacture of resin sealed semiconductor device using the same
JP2001077273A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP2007081307A (en) Method for manufacturing surface-mounting-type hollow package made of resin
JP2001077284A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP2001077272A (en) Lead frame and manufacture of resin-semiconductor device using the same
JP2001156233A (en) Manufacturing method of semiconductor device
JP2003197842A (en) Semiconductor device, method and device for manufacturing it, circuit board and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240110

R150 Certificate of patent or registration of utility model

Ref document number: 7419474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150