JPH10189537A - Dry etching method - Google Patents
Dry etching methodInfo
- Publication number
- JPH10189537A JPH10189537A JP8358736A JP35873696A JPH10189537A JP H10189537 A JPH10189537 A JP H10189537A JP 8358736 A JP8358736 A JP 8358736A JP 35873696 A JP35873696 A JP 35873696A JP H10189537 A JPH10189537 A JP H10189537A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- dry etching
- layer
- silicon compound
- compound layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置等の製
造分野において好ましく適用されるシリコン化合物層の
エッチング方法に関する。特に、ＳｉＯＦ膜などの低誘
電率シリコン化合物層を、高アスペクト比、高異方性、
高選択性、高速、及び低パーティクル汚染性を実現しつ
つドライエッチングする方法に関する。The present invention relates to a method for etching a silicon compound layer, which is preferably applied in the field of manufacturing semiconductor devices and the like. In particular, a low dielectric constant silicon compound layer such as a SiOF film is formed with a high aspect ratio, a high anisotropy,
The present invention relates to a method of performing dry etching while achieving high selectivity, high speed, and low particle contamination.
【０００２】[0002]
【従来の技術】近年のＶＬＳＩ、ＵＬＳＩ等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、酸化シリコン（ＳｉＯ2）系材料層のドライエ
ッチング加工に対しても技術的要求がますます厳しくな
ってきている。2. Description of the Related Art As the integration and performance of semiconductor devices have increased as seen in recent VLSIs, ULSIs, etc., techniques for dry etching of a silicon oxide (SiO 2 ) -based material layer have been developed. Demands are becoming more stringent.
【０００３】例えば、半導体デバイスの高速化や微細化
を図るために、不純物拡散領域の接合深さが浅くなり、
また、各種の材料層が薄くなっている状況下では、従来
以上に対下地選択性に優れ且つプロセスダメージの少な
いドライエッチング技術が要求される。そのようなエッ
チング技術の例としては、半導体基板内に形成された不
純物拡散領域やＳＲＡＭの抵抗負荷素子として用いられ
るＰＭＯＳトランジスタのソース領域又はドレイン領域
にコンタクトを形成する場合において、下地のシリコン
基板や多結晶シリコン層の上に形成されているＳｉＯ2
層間絶縁膜をドライエッチングする技術が挙げられる。
この場合、対レジスト選択比の向上も重要な課題であ
る。これは、サブミクロンデバイスでは、レジストマス
クの後退によるわずかな寸法変換差の発生も許容されな
くなつてきているからである。For example, in order to increase the speed and miniaturization of a semiconductor device, the junction depth of an impurity diffusion region becomes shallower.
In addition, in a situation where various material layers are thin, a dry etching technique which has superior selectivity to the underlayer and less process damage than before is required. As an example of such an etching technique, when a contact is formed in an impurity diffusion region formed in a semiconductor substrate or a source region or a drain region of a PMOS transistor used as a resistance load element of an SRAM, an underlying silicon substrate or SiO 2 formed on polycrystalline silicon layer
There is a technique for dry-etching an interlayer insulating film.
In this case, improvement of the resist selectivity is also an important issue. This is because in a submicron device, the generation of a slight dimensional conversion difference due to the receding of the resist mask is becoming unacceptable.
【０００４】従来、酸化シリコン系材料層をドライエッ
チングする場合、強固なＳｉ−Ｏ結合を切断するために
イオン性を高めたモードで行われている。このモードに
おいては、エッチングガスであるＣＨＦ3、ＣＦ4等のフ
ルオロカーボン系ガスから生成するＣＦX +の入射イオン
エネルギーを利用している。この場合、エッチングの際
に高い選択比と異方性とを実現することも要請されてい
るが、その要請に応えるために、従来においてレジスト
や被エッチング層の側壁にガスケミストリー条件下で保
護ポリマーを厚く形成することが行われている。Conventionally, dry etching of a silicon oxide-based material layer is performed in a mode in which ionicity is increased in order to cut a strong Si—O bond. In this mode, the incident ion energy of CF X + generated from a fluorocarbon-based gas such as CHF 3 or CF 4 as an etching gas is used. In this case, it is also required to realize a high selectivity and anisotropy at the time of etching.However, in order to meet the demand, a protective polymer is conventionally applied to the side wall of a resist or a layer to be etched under gas chemistry conditions. Is formed thickly.
【０００５】[0005]
【発明が解決しようとする課題】しかし、高速エッチン
グを行なうために、ＣＦX +の入射イオンエネルギーを高
めると、エッチング反応が物理的なスパッタリングに近
くなるため、エッチング選択性が低下するという問題が
あり、エッチングの高速性と選択性を両立させることが
困難であった。しかも、ガスケミストリー条件下でエッ
チングを行った場合、連続処理時にエッチングレートの
低下やパーティクルレベルの低下を引き起こすという問
題があった。特に、エッチングレートの低下の問題は、
微細パターンを形成する場合ほど顕著となっている。However, if the incident ion energy of CF X + is increased to perform high-speed etching, the etching reaction becomes closer to physical sputtering, and the etching selectivity decreases. Therefore, it was difficult to achieve both high-speed etching and selectivity. In addition, when etching is performed under gas chemistry conditions, there is a problem in that the etching rate and the particle level decrease during continuous processing. In particular, the problem of lowering the etching rate
This is more noticeable when a fine pattern is formed.
【０００６】特に、最近、ロジックＬＳＩ等の高速デバ
イスにおいて、配線の多層化、高密度化に伴い、配線容
量による信号遅延の問題が深刻化してきており、その解
決策としてＳｉＯＦ膜に代表される低誘電率層間絶縁膜
の採用が検討されているが、ＳｉＯＦ膜のエッチングの
際にレジストマスクや下地シリコン材料層のエッチャン
トとなるＦ*ラジカルが逐次生成し、エッチングの際の
選択性及び異方性の確保がますます困難となっている。In particular, recently, in high-speed devices such as logic LSIs, the problem of signal delay due to wiring capacitance has become more serious with the increase in wiring layers and density, and a solution to this problem is represented by an SiOF film. The adoption of a low dielectric constant interlayer insulating film is being studied, but F * radicals are sequentially generated as an etchant for the resist mask and the underlying silicon material layer during the etching of the SiOF film. It is becoming increasingly difficult to secure the sex.
【０００７】また、上述したようなドライエッチングの
際には、デバイス特性に影響を及ぼすような汚染の発生
を防止することが常に求められている。[0007] In the dry etching as described above, it is always required to prevent the occurrence of contamination which affects device characteristics.
【０００８】本発明は、以上の従来の技術の問題を解決
しようとするものであり、シリコン化合物層、特に、Ｓ
ｉＯＦ膜に代表される低誘電率層間絶縁膜を高異方性及
び高選択性でドライエッチングできるようにすることを
目的とする。The present invention has been made to solve the above-mentioned problems of the prior art, and has been made to solve the above-mentioned problems.
An object of the present invention is to enable low-dielectric-constant interlayer insulating films represented by iOF films to be dry-etched with high anisotropy and high selectivity.
【０００９】[0009]
【課題を解決するための手段】本発明者は、シリコン化
合物層をドライエッチングする際に使用するエッチング
ガスの一成分として、比較的質量の大きな不活性ガスを
使用することにより上述の目的を達成できることを見出
し、本発明を完成させるに至った。The present inventors have achieved the above object by using an inert gas having a relatively large mass as one component of an etching gas used for dry etching a silicon compound layer. They have found that they can do this and have completed the present invention.
【００１０】即ち、本発明の第１の態様は、シリコン化
合物層をドライエッチングする際に、クリプトン、キセ
ノン及びラドンからなる群より選択される少なくとも１
種類の不活性ガスを含有するエッチングガスを用いるこ
とを特徴とするドライエッチング方法を提供する。That is, in the first aspect of the present invention, when dry etching a silicon compound layer, at least one selected from the group consisting of krypton, xenon and radon is used.
Provided is a dry etching method characterized by using an etching gas containing various kinds of inert gases.
【００１１】また、本発明の第２の態様は、シリコン化
合物層をドライエッチングする際に、クリプトン、キセ
ノン及びラドンからなる群より選ばれる少なくとも１種
類の不活性ガスとフルオロカーボン系化合物とを含むエ
ッチングガスを用いてシリコン化合物層を実質的にその
層厚を超えない深さまでジャストエッチングする第１の
工程； 及び第１の工程でエッチングされたシリコン化
合物層を、アルゴン、ネオン及びヘリウムからなる群よ
り選択される少なくとも１種類の不活性ガスとフルオロ
カーボン系化合物とを含むエッチングガスを用いてオー
バーエッチングを行う第２の工程を有することを特徴と
するドライエッチング方法を提供する。According to a second aspect of the present invention, when dry etching a silicon compound layer, at least one inert gas selected from the group consisting of krypton, xenon and radon and a fluorocarbon-based compound are used. A first step of just etching the silicon compound layer using a gas to a depth substantially not exceeding its thickness; and removing the silicon compound layer etched in the first step from the group consisting of argon, neon and helium. A dry etching method comprising a second step of performing over-etching using an etching gas containing at least one selected inert gas and a fluorocarbon-based compound.
【００１２】更に、本発明の第３の態様は、シリコン化
合物層をドライエッチングする際に、シリコン化合物層
を有する被エッチング基板の温度を室温以下に制御しな
がら、クリプトン、キセノン及びラドンからなる群より
選ばれる少なくとも１種類の不活性ガスと、放電解離条
件下のプラズマ中で遊離の硫黄を生成し得る硫黄系化合
物とを含むエッチングガスを用いることを特徴とするド
ライエッチング方法を提供する。Further, a third aspect of the present invention is a method for dry-etching a silicon compound layer, wherein the temperature of a substrate to be etched having a silicon compound layer is controlled to a room temperature or lower while a group consisting of krypton, xenon, and radon. A dry etching method characterized by using an etching gas containing at least one kind of inert gas selected from the group consisting of sulfur and a sulfur-based compound capable of producing free sulfur in plasma under discharge dissociation conditions.
【００１３】以上説明した第１〜第３の態様のドライエ
ッチング方法において、シリコン化合物層として、ハロ
ゲン元素を含有する低誘電率シリコン酸化物層、特に、
ＳｉＯＦ層を使用することが好ましい。In the dry etching method according to the first to third aspects described above, the silicon compound layer may be a low dielectric constant silicon oxide layer containing a halogen element,
Preferably, an SiOF layer is used.
【００１４】本発明の他の特徴、目的及び効果は、以下
の記述において明らかとなる。[0014] Other features, objects, and advantages of the invention will be apparent from the description below.
【００１５】[0015]
【発明の実施の形態】以下、本発明を詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail.
【００１６】本発明の第１の態様においては、シリコン
化合物層をドライエッチングする際に、クリプトン（Ｋ
ｒ）、キセノン（Ｘｅ）及びラドン（Ｒｎ）からなる群
より選択される少なくとも１種類の不活性ガスを含有す
るエッチングガスを用いる。このエッチングガスには、
不活性ガスの他にこの種のドライエッチングの際に用い
られる通常のフルオロカーボン系化合物を含有させるこ
とが好ましい。In the first aspect of the present invention, when dry etching a silicon compound layer, krypton (K
r), an etching gas containing at least one inert gas selected from the group consisting of xenon (Xe) and radon (Rn) is used. This etching gas contains
In addition to the inert gas, it is preferable to contain a normal fluorocarbon-based compound used in this type of dry etching.
【００１７】このように、ヘリウム（Ｈｅ）やアルゴン
（Ａｒ）などに比べて比較的原子量（質量）の大きな不
活性ガスを使用すると、フルオロカーボン系化合物のみ
を用いた場合やＨｅやＡｒ等の不活性ガスを含有するエ
ッチングガスを用いた場合に比べて、放電プラズマ中に
解離生成する荷電粒子のうち大きな質量をもつイオンの
絶対量が増加し、イオンアシスト反応を主とするＳｉＯ
2などのシリコン化合物層のドライエッチングにおいて
高い異方性で且高速の加工を効率良く行うことができ
る。また、エッチングガスに質量の大きな不活性ガス粒
子が存在することは、放電プラズマ中の電子の衝突確率
を増加させるため、メインエッチング種であるＣＦxの
解離を促進し、その結果、エッチングと競合して堆積す
るフルオロカーボン系ポリマー中のＦ濃度が低下し、そ
れに相応してそのポリマーに占める炭素原子の含有割合
を安定的に増大させることができる。これにより、フル
オロカーボン系ポリマーの膜質が強化され、入射イオン
やラジカルの攻撃に対する耐性を高めることができる。
従って、レジストマスクやシリコン材料層の下地層のエ
ッチングが抑制され、エッチング選択性が大きく向上す
る。As described above, when an inert gas having a relatively large atomic weight (mass) as compared with helium (He) or argon (Ar) is used, when only a fluorocarbon compound is used or when an inert gas such as He or Ar is used. Compared to the case where an etching gas containing an active gas is used, the absolute amount of ions having a large mass among charged particles dissociated and generated in discharge plasma increases, and SiO
High-anisotropic and high-speed processing can be efficiently performed in dry etching of a silicon compound layer such as 2 . In addition, the presence of inert gas particles having a large mass in the etching gas promotes the dissociation of the main etching species CF x in order to increase the collision probability of electrons in the discharge plasma, and consequently competes with etching. As a result, the F concentration in the fluorocarbon-based polymer to be deposited decreases, and the proportion of carbon atoms in the polymer can be correspondingly stably increased. Thereby, the film quality of the fluorocarbon-based polymer is strengthened, and the resistance to the attack of incident ions and radicals can be increased.
Therefore, the etching of the resist mask and the underlying layer of the silicon material layer is suppressed, and the etching selectivity is greatly improved.
【００１８】ここで、エッチングガス中の不活性ガスの
含有割合や流量、また、フルオロカーボン系ポリマーの
種類、含有割合等については、被エッチング対象物であ
るシリコン化合物層、あるいはレジストや下地層等の材
料の種類や層厚などに応じて適宜決定することができ
る。また、他のドライエッチング条件（圧力、温度、プ
ラズマ発生用高周波パワー等）についても適宜決定する
ことができる。Here, the content ratio and flow rate of the inert gas in the etching gas, the type and the content ratio of the fluorocarbon polymer, and the like are determined with respect to the silicon compound layer to be etched or the resist or underlayer. It can be appropriately determined according to the type of the material, the layer thickness, and the like. Further, other dry etching conditions (pressure, temperature, high-frequency power for plasma generation, and the like) can be appropriately determined.
【００１９】特に、シリコン化合物層がハロゲン元素を
含有する低誘電率シリコン酸化物層、中でもフッ素原子
（Ｆ）を構成元素として含有するＳｉＯＦ膜である場合
に、本発明の方法の利点がよりいっそう生かされる。こ
れは、ハロゲン元素を含有するＳｉＯＦ膜等の誘電率層
間絶縁膜のエッチングにおいては、エッチング中に反応
生成物として逐次Ｆ*ラジカルなどのハロゲンラジカル
が生じるため、従来においては選択性及び異方性の確保
が困難な状況となっているためである。In particular, when the silicon compound layer is a low-dielectric-constant silicon oxide layer containing a halogen element, in particular, a SiOF film containing a fluorine atom (F) as a constituent element, the advantage of the method of the present invention is further enhanced. Be alive. This is because in the etching of a dielectric constant interlayer insulating film such as a SiOF film containing a halogen element, halogen radicals such as F * radicals are successively generated as a reaction product during the etching, so that conventionally, selectivity and anisotropy have been considered. This is because it is difficult to secure the security.
【００２０】次に本発明の第２の態様について説明す
る。Next, a second embodiment of the present invention will be described.
【００２１】第２の態様のドライエッチング方法は、シ
リコン化合物層をドライエッチングする際に、シリコン
化合物層を実質的にその層厚を超えない深さまでエッチ
ング（ジャストエッチング）する第１の工程と、オーバ
ーエッチングする第２の工程とを有する。ここで、第１
の工程のエッチングガスとして、比較的質量の大きなＫ
ｒ、Ｘｅ及びＲｎからなる群より選ばれる少なくとも１
種類の不活性ガスとフルオロカーボン系化合物とを含む
エッチングガスを用い、第２の工程のエッチングガスと
して、比較的質量の大きな不活性ガスに代えて比較的質
量の小さなＡｒ、Ｎｅ及びＨｅからなる群より選択され
る少なくとも一種の不活性ガスと、フルオロカーボン系
化合物とを含有するエッチングガスを使用する。In the dry etching method of the second aspect, when the silicon compound layer is dry-etched, a first step of etching (just etching) the silicon compound layer to a depth substantially not exceeding the thickness of the silicon compound layer; And a second step of over-etching. Here, the first
K, which has a relatively large mass,
at least one selected from the group consisting of r, Xe and Rn
A group consisting of relatively small masses of Ar, Ne and He instead of a relatively large mass inert gas as an etching gas in the second step using an etching gas containing various kinds of inert gas and a fluorocarbon compound; An etching gas containing at least one inert gas selected from the group consisting of a fluorocarbon compound and an inert gas is used.
【００２２】このように不活性ガスを使い分ける本発明
の第２の態様の第１の工程は、本発明の第１の態様のド
ライエッチング方法が適用されているので、第１の態様
の場合と同様に、高い異方性で且つ高速の加工を効率良
く行うことができ、また、入射イオンやラジカルの攻撃
に対する耐性を高めることができ、従って、レジストマ
スクやシリコン材料層の下地層のエッチングが抑制さ
れ、エッチング選択性が大きく向上する。In the first step of the second aspect of the present invention, in which the inert gas is properly used, the dry etching method of the first aspect of the present invention is applied. Similarly, highly anisotropic and high-speed processing can be performed efficiently, and the resistance to attack of incident ions and radicals can be increased. Therefore, etching of a resist mask and an underlayer of a silicon material layer can be performed. It is suppressed and the etching selectivity is greatly improved.
【００２３】また、本発明の第２の態様の第２の工程
は、シリコン化合物層のジャストエッチングされた状態
をオーバーエッチングする工程であるが、この工程にお
いては基板に入射するイオン種の質量が相対的に小さく
なり、シリコン化合物層がエッチオフされて下地が露出
した時に、イオン衝撃エネルギーでデバイスが受ける物
理的なエッチングダメージを軽減することができる。ま
た、エッチング面に競合してデポジットするフルオロカ
ーボン系ポリマーをノックオンする形で下地層に不純物
が混入するコンタミネーションの発生を抑制することが
できるようになる。このため、本発明の第２の態様は、
本発明の第１の態様の場合よりも更に低ダメージ性と低
汚染性とに優れ、しかも高異方性且つ高選択性でシリコ
ン化合物層のドライエッチングが可能となる。The second step of the second aspect of the present invention is a step of over-etching the silicon compound layer just etched, and in this step, the mass of the ion species incident on the substrate is reduced. When the silicon compound layer is etched off and the underlying layer is exposed, physical etching damage to the device by ion impact energy can be reduced. In addition, it is possible to suppress the occurrence of contamination in which impurities are mixed in the underlayer by knocking on the fluorocarbon polymer that is deposited in competition with the etched surface. Therefore, the second aspect of the present invention
The dry etching of the silicon compound layer can be performed with higher anisotropy and higher selectivity than in the case of the first embodiment of the present invention, which is more excellent in low damage and low contamination.
【００２４】なお、第２の態様の場合も、エッチングガ
ス中の不活性ガスの含有割合や流量、また、フルオロカ
ーボン系ポリマーの種類、含有割合等については、被エ
ッチング対象物であるシリコン化合物層、あるいはレジ
ストや下地層等の材料の種類や層厚などに応じて適宜決
定することができる。また、他のドライエッチング条件
（圧力、温度、プラズマ発生用高周波パワー等）につい
ても適宜決定することができる。Also in the case of the second embodiment, the content and flow rate of the inert gas in the etching gas, and the type and content of the fluorocarbon polymer, etc. Alternatively, it can be appropriately determined according to the type and layer thickness of the material such as the resist and the underlayer. Further, other dry etching conditions (pressure, temperature, high-frequency power for plasma generation, and the like) can be appropriately determined.
【００２５】また、シリコン化合物層がハロゲン元素を
含有する低誘電率シリコン酸化物層、中でもフッ素原子
（Ｆ）を構成元素として含有するＳｉＯＦ膜である場合
に、本発明の方法の利点がよりいっそう生かされること
となる。Further, when the silicon compound layer is a low dielectric constant silicon oxide layer containing a halogen element, in particular, a SiOF film containing a fluorine atom (F) as a constituent element, the advantage of the method of the present invention is further enhanced. It will be alive.
【００２６】次に本発明の第３の態様のドライエッチン
グ方法について説明する。Next, a dry etching method according to a third embodiment of the present invention will be described.
【００２７】第３の態様のドライエッチング方法は、シ
リコン化合物層をドライエッチングする際に、シリコン
化合物層を有する被エッチング基板の温度を室温以下に
制御しながら、クリプトン、キセノン及びラドンからな
る群より選ばれる少なくとも１種類の不活性ガスと、放
電解離条件下のプラズマ中で遊離の硫黄を生成し得る硫
黄系化合物とを含むエッチングガスを用いる。In the dry etching method of the third aspect, when the silicon compound layer is dry-etched, the temperature of the substrate to be etched having the silicon compound layer is controlled to a room temperature or lower, and the dry etching method is performed from a group consisting of krypton, xenon and radon. An etching gas containing at least one selected inert gas and a sulfur-based compound capable of generating free sulfur in plasma under discharge dissociation conditions is used.
【００２８】このように被エッチング基板（ウエハ）を
室温以下に冷却すると、ラジカル反応が抑制され、ま
た、エッチングと競合して起きる硫黄の堆積により、レ
ジストマスクや下地材料層のエッチングの進行が一層効
果的に抑制される。When the substrate to be etched (wafer) is cooled to a room temperature or lower, the radical reaction is suppressed, and the progress of etching of the resist mask and the underlying material layer is further promoted by the deposition of sulfur that occurs in competition with the etching. Effectively suppressed.
【００２９】一方、ＳｉＯ2等のシリコン化合物層上で
は、硫黄はエッチング中に放出される酸素原子と反応
し、ＳＯやＳＯ2となって容易に脱離するため堆積は起
こらず、エッチレートの低下もほとんどない。従って、
原子量の大きい不活性ガスを利用して達成する高い異方
性とエッチレートとを維持したまま、より高い選択性を
有するエッチングが可能となる。On the other hand, on a silicon compound layer such as SiO 2 , sulfur reacts with oxygen atoms released during etching and becomes SO or SO 2 and is easily desorbed. There is almost no decline. Therefore,
Etching with higher selectivity can be performed while maintaining high anisotropy and an etch rate achieved by using an inert gas having a large atomic weight.
【００３０】なお、堆積した硫黄は、エッチング終了後
にＯ2プラズマ・アッシングを行えば、レジストマスク
と共に速やかに除去されるため、残渣として残ることは
なく、パーティクル汚染源となるおそれもない。If O 2 plasma ashing is performed after completion of the etching, the deposited sulfur is quickly removed together with the resist mask, so that it does not remain as a residue and does not become a source of particle contamination.
【００３１】なお、第３の態様の場合も、エッチングガ
ス中の不活性ガスの含有割合や流量、また、フルオロカ
ーボン系ポリマーの種類、硫黄化合物の種類や含有割合
等については、被エッチング対象物であるシリコン化合
物層、あるいはレジストや下地層等の材料の種類や層厚
などに応じて適宜決定することができる。また、他のド
ライエッチング条件（圧力、温度、プラズマ発生用高周
波パワー等）についても適宜決定することができる。Also in the case of the third embodiment, the content ratio and the flow rate of the inert gas in the etching gas, the type of the fluorocarbon polymer, the type and the content ratio of the sulfur compound, and the like depend on the object to be etched. It can be appropriately determined according to the type and layer thickness of a certain silicon compound layer or a material such as a resist or an underlayer. Further, other dry etching conditions (pressure, temperature, high-frequency power for plasma generation, and the like) can be appropriately determined.
【００３２】また、シリコン化合物層がハロゲン元素を
含有する低誘電率シリコン酸化物層、中でもフッ素原子
（Ｆ）を構成元素として含有するＳｉＯＦ膜である場合
に、本発明の方法の利点がよりいっそう生かされること
となる。Further, when the silicon compound layer is a low-dielectric-constant silicon oxide layer containing a halogen element, in particular, a SiOF film containing a fluorine atom (F) as a constituent element, the advantage of the method of the present invention is further enhanced. It will be alive.
【００３３】[0033]
【実施例】以下、図面を参照しつつ本発明を実施例によ
り具体的に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings.
【００３４】実施例１ 本実施例は、本発明の第１の態様の具体例であって、エ
ッチングガスとしてＣ4Ｆ8とＫｒとの混合ガスを用い、
酸化シリコンからなる層間絶縁膜に、シリコン基板中に
形成された不純物拡散層に臨むコンタクトホールを形成
した例である（図１（ａ）及び（ｂ）参照）。Example 1 This example is a specific example of the first embodiment of the present invention, and uses a mixed gas of C 4 F 8 and Kr as an etching gas.
This is an example in which a contact hole facing an impurity diffusion layer formed in a silicon substrate is formed in an interlayer insulating film made of silicon oxide (see FIGS. 1A and 1B).
【００３５】まず、不純物拡散層２が形成された単結晶
シリコン基板１上に、ＣＶＤ法によりＳｉＯ2膜からな
る層間絶縁膜３を形成した。その層間絶縁膜３上に、エ
ッチング用マスクとして所定のパターニングにより開口
部４ａを有するレジストパターン層４を形成した（図１
（ａ））。First, an interlayer insulating film 3 made of a SiO 2 film was formed on a single crystal silicon substrate 1 on which an impurity diffusion layer 2 was formed by a CVD method. On the interlayer insulating film 3, a resist pattern layer 4 having an opening 4a was formed as a mask for etching by predetermined patterning.
(A)).
【００３６】次に、この被エッチング基板（ウエハ）を
マグネトロンＲＩＥ（反応性イオンエッチング）装置に
セットし、以下の条件でエッチングを行った。Next, the substrate to be etched (wafer) was set in a magnetron RIE (reactive ion etching) apparatus, and was etched under the following conditions.
【００３７】 ガス流量 ：Ｃ4Ｆ8／Ｋｒ＝30／90ｓｃｃｍ 圧力 ：２．０Ｐａ RFハ゜ワー 密度：２．０Ｗ／ｃｍ2（１３．５６ＭＨｚ） 磁場強度 ：１．５×１０-2Ｔ（１５０ Ｇａｕｓｓ）Gas flow rate: C 4 F 8 / Kr = 30/90 sccm Pressure: 2.0 Pa RF power Density: 2.0 W / cm 2 (13.56 MHz) Magnetic field strength: 1.5 × 10 −2 T (150 Gauss) )
【００３８】このエッチング過程では、開口部４ａ内に
露出した層間絶縁膜３の表面において、ＣＦｘ+イオン
によるＳｉＯ2エッチングが約８５０ｎｍ／分のエッチ
ング速度で進行した。この結果、良好な異方性形状を有
するコンタクトホール５が形成できた（図１（ｂ））。
また、レジストパターン層４や単結晶シリコン基板１に
対して高選択性が達成され、対レジスト選択比は約７、
対シリコン選択比は約４０であった。In this etching process, SiO 2 etching by CFx + ions progressed at an etching rate of about 850 nm / min on the surface of the interlayer insulating film 3 exposed in the opening 4a. As a result, a contact hole 5 having a favorable anisotropic shape was formed (FIG. 1B).
Further, high selectivity is achieved for the resist pattern layer 4 and the single crystal silicon substrate 1, and the selectivity to resist is about 7,
The selectivity to silicon was about 40.
【００３９】実施例２ 本実施例は、実施例１と同様に、本発明の第１の態様の
具体例であって、エッチングガスとしてＣ4Ｆ8とＸｅと
の混合ガスを用い、ＳｉＯＦからなる低誘電率層間絶縁
膜に、下層金属配線層に臨むバイアホールを形成した例
である（図２（ａ）及び（ｂ）参照）。Example 2 This example is a specific example of the first embodiment of the present invention, similar to Example 1, and uses a mixed gas of C 4 F 8 and Xe as an etching gas, This is an example in which a via hole facing a lower metal wiring layer is formed in a low dielectric constant interlayer insulating film (see FIGS. 2A and 2B).
【００４０】まず、本実施例で用いた被処理基板として
は、下層層間絶縁膜６上の下層金属配線層７を被覆する
ように、ＳｉＯＦからなる低誘電率層間絶縁膜８を形成
した。更に、層間絶縁膜８のエッチング用マスクとして
所定のパターンニングにより開口部９ａを有するレジス
トパターン層９を形成した（図２（ａ））。First, as the substrate to be processed used in this embodiment, a low dielectric constant interlayer insulating film 8 made of SiOF was formed so as to cover the lower metal wiring layer 7 on the lower interlayer insulating film 6. Further, a resist pattern layer 9 having an opening 9a was formed by predetermined patterning as a mask for etching the interlayer insulating film 8 (FIG. 2A).
【００４１】次に、この被エッチング基板（ウエハ）を
マグネトロンＲＩＥ装置にセットし、以下の条件でエッ
チングを行った。Next, the substrate to be etched (wafer) was set in a magnetron RIE apparatus, and was etched under the following conditions.
【００４２】 ガス流量 ：Ｃ4Ｆ8／Ｘｅ＝30／90ｓｃｃｍ 圧力 ：２．０Ｐａ RFハ゜ワー 密度 ：２．０Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 磁場強度 ：１．５×１０-2Ｔ（１５０ Ｇａｕｓｓ）Gas flow rate: C 4 F 8 / Xe = 30/90 sccm Pressure: 2.0 Pa RF power density: 2.0 W / cm 2 (13.56 MHz) Magnetic field strength: 1.5 × 10 −2 T (150 Gauss) )
【００４３】このエッチング過程では、開口部９ａ内に
露出した層間絶縁膜８の表面において、ＣＦｘ+イオン
によるＳｉＯＦのエッチングが約９００ｎｍ／分のエッ
チング速度で進行した。この結果、良好な異方性形状を
有するバイアホール１０を形成することができた（図２
（ｂ））。また、本実施例においても、レジストパター
ン層９や下層金属配線層７に対して高い選択性で層間絶
縁膜８をエッチングすることができた。In this etching process, the etching of SiOF with CFx + ions progressed at an etching rate of about 900 nm / min on the surface of the interlayer insulating film 8 exposed in the opening 9a. As a result, a via hole 10 having a favorable anisotropic shape could be formed (FIG. 2).
(B)). Also in this example, the interlayer insulating film 8 could be etched with high selectivity to the resist pattern layer 9 and the lower metal wiring layer 7.
【００４４】実施例３ 本実施例は、本発明の第２の態様の具体例であって、酸
化シリコンからなる層間絶縁膜に基板中に形成された不
純物拡散層に臨むコンタクトホールを形成した例である
（図３（ａ）〜（ｃ）参照）。ここで、この態様は、第
１の工程（ジャストエッチング工程）と第２の工程（オ
ーバーエッチング工程）とを含む。Embodiment 3 This embodiment is a specific example of the second embodiment of the present invention, in which a contact hole facing an impurity diffusion layer formed in a substrate is formed in an interlayer insulating film made of silicon oxide. (See FIGS. 3A to 3C). Here, this embodiment includes a first step (just etching step) and a second step (over etching step).
【００４５】（第１の工程）まず、不純物拡散層２が形
成された単結晶シリコン基板１上に、ＣＶＤ法によりＳ
ｉＯ2膜からなる層間絶縁膜３を形成した。その層間絶
縁膜３上に、エッチング用マスクとして所定のパターニ
ングにより開口部４ａを有するレジストパターン層４を
形成した（図３（ａ））。(First Step) First, S is deposited on a single crystal silicon substrate 1 on which an impurity diffusion layer 2 is formed by CVD.
An interlayer insulating film 3 made of an iO 2 film was formed. A resist pattern layer 4 having an opening 4a was formed on the interlayer insulating film 3 as a mask for etching by predetermined patterning (FIG. 3A).
【００４６】次に、この被エッチング基板（ウエハ）を
マグネトロンＲＩＥ（反応性イオンエッチング）装置に
セットし、以下の条件でエッチングを行った。Next, the substrate to be etched (wafer) was set in a magnetron RIE (reactive ion etching) apparatus, and was etched under the following conditions.
【００４７】 ガス流量 ： Ｃ3Ｆ8／Ｋｒ＝30／90ｓｃｃｍ 圧力 ： ２．０Ｐａ RFハ゜ワー 密度： ２．２Ｗ／ｃｍ2（１３．５６ＭＨｚ） 磁場強度 ： １．５×１０-2Ｔ（１５０ Ｇａｕｓｓ） ウエハ温度： １５℃Gas flow rate: C 3 F 8 / Kr = 30/90 sccm Pressure: 2.0 Pa RF power Density: 2.2 W / cm 2 (13.56 MHz) Magnetic field strength: 1.5 × 10 −2 T (150 Gauss) ) Wafer temperature: 15 ℃
【００４８】このエッチングは、層間絶縁膜３のエッチ
ングを単結晶シリコン基板１、正確には不純物拡散層２
が露出する直前まで行った。この結果、図３（ｂ）に示
すように、コンタクトホール５の底部に層間絶縁膜３の
残余部３ａが若干残された状態となった。In this etching, the etching of the interlayer insulating film 3 is performed on the single crystal silicon substrate 1, more precisely, on the impurity diffusion layer 2.
Was performed just before the exposure. As a result, as shown in FIG. 3B, a state was left in which a small portion 3a of the interlayer insulating film 3 was left at the bottom of the contact hole 5.
【００４９】（第２の工程）次に、図３（ｂ）に示した
状態のウエハをマグネトロンＲＩＥ（反応性イオンエッ
チング）装置にセットしたまま、エッチング条件を以下
に示すように代えて、コンタクトホール５の内部の残余
部３ａのエッチング及びオーバーエッチングを行った。(Second Step) Next, while the wafer in the state shown in FIG. 3B is set in a magnetron RIE (reactive ion etching) apparatus, the etching conditions are changed as follows, and the contact is made. The remaining portion 3a inside the hole 5 was etched and over-etched.
【００５０】 ガス流量 ： Ｃ4Ｆ8／Ｈｅ＝60／60ｓｃｃｍ 圧力 ： ２．０Ｐａ RFハ゜ワー 密度： １．２Ｗ／ｃｍ2（１３．５６ＭＨｚ） 磁場強度 ： １．５×１０-2Ｔ（１５０ Ｇａｕｓｓ） ウエハ温度： １５℃Gas flow rate: C 4 F 8 / He = 60/60 sccm Pressure: 2.0 Pa RF power Density: 1.2 W / cm 2 (13.56 MHz) Magnetic field strength: 1.5 × 10 −2 T (150 Gauss) ) Wafer temperature: 15 ℃
【００５１】この結果、下地の不純物拡散層２にダメー
ジを与えることなく、良好な異方性形状を有するコンタ
クトホールを形成することができた（図３（ｃ））。As a result, a contact hole having a favorable anisotropic shape could be formed without damaging the underlying impurity diffusion layer 2 (FIG. 3C).
【００５２】実施例４ 本実施例は、本発明の第３の態様の具体例であって、エ
ッチングガスとしてＣＦ4／Ｓ2Ｆ2／Ｘｅ混合ガスを用
いて、ＳｉＯＦからなる低誘電率層間絶縁膜に、下層金
属配線層に臨むバイアホールを形成した例である。Embodiment 4 This embodiment is a specific example of the third embodiment of the present invention, and uses a mixed gas of CF 4 / S 2 F 2 / Xe as an etching gas to form a low dielectric constant layer of SiOF. This is an example in which a via hole facing a lower metal wiring layer is formed in an insulating film.
【００５３】まず、本実施例で用いた被処理基板として
は、下層層間絶縁膜６上の下層金属配線層７を被覆する
ように、ＳｉＯＦからなる低誘電率層間絶縁膜８を形成
した。更に、層間絶縁膜８のエッチング用マスクとして
所定のパターンニングにより開口部９ａを有するレジス
トパターン層９を形成した（図２（ａ））。First, as the substrate to be processed used in this embodiment, a low dielectric constant interlayer insulating film 8 made of SiOF was formed so as to cover the lower metal wiring layer 7 on the lower interlayer insulating film 6. Further, a resist pattern layer 9 having an opening 9a was formed by predetermined patterning as a mask for etching the interlayer insulating film 8 (FIG. 2A).
【００５４】次に、この被エッチング基板（ウエハ）
を、０℃以下に温度制御できる冷却機構を備えてなる基
板バイアス印加型ＩＣＰ（Inductively Coupled Plasm
a) エッチング装置にセットし、チラーとアルコール系
冷媒を使用して被エッチング基板を約−３０℃に冷却保
持し、以下の条件でエッチングを行った。Next, the substrate to be etched (wafer)
Bias applying type ICP (Inductively Coupled Plasm
a) The substrate was set in an etching apparatus, and the substrate to be etched was cooled and held at about −30 ° C. using a chiller and an alcohol-based refrigerant, and etching was performed under the following conditions.
【００５５】 ガス流量 ：ＣＦ4／Ｓ2Ｆ2／Ｘｅ＝20／20／60ｓｃｃｍ 圧力 ：０．３ Ｐａ ICP 電源ハ゜ワー:１０００Ｗ（２ＭＨｚ） 基板Bias電圧：３００Ｖ（１３．５６ＭＨｚ） ウエハ温度：−３０℃Gas flow rate: CF 4 / S 2 F 2 / Xe = 20/20/60 sccm Pressure: 0.3 Pa ICP Power supply: 1000 W (2 MHz) Substrate bias voltage: 300 V (13.56 MHz) Wafer temperature: −30 ° C
【００５６】この結果、図２（ｂ）に示すように、良好
な異方性形状を有するバイアホール１０をマイクロ・ロ
ーディング効果もなく高速で形成することができた。し
かもレジストパターン層９の膜厚の大幅な減少やパター
ンエッチングによる下地層の侵食も認められなかった。As a result, as shown in FIG. 2B, a via hole 10 having a favorable anisotropic shape could be formed at a high speed without a micro-loading effect. Moreover, no significant decrease in the thickness of the resist pattern layer 9 and no erosion of the underlying layer due to pattern etching were observed.
【００５７】本実施例では、硫黄系化合物が放電解離に
よってプラズマ中に遊離の硫黄が生成し、その遊離硫黄
がレジストマスクや下地材料層上へフッ素含有量の少な
い炭素系ポリマーと共に堆積した。この堆積と基板冷却
効果とにより、炭素系ポリマーの堆積がわずかであって
も、マイクロ・ローディング効果を発生させることなく
高い選択性を有するエッチングプロセスを確立できた。In the present embodiment, free sulfur was generated in the plasma by the discharge dissociation of the sulfur-based compound, and the free sulfur was deposited on the resist mask and the underlying material layer together with the carbon-based polymer having a low fluorine content. Due to this deposition and the substrate cooling effect, an etching process having high selectivity can be established without generating a micro-loading effect even when the deposition of the carbon-based polymer is slight.
【００５８】なお、エッチング中に堆積した硫黄は、１
００℃程度の温度で容易に昇華するため、加熱されたチ
ャンバー内でエッチング後にウエハ加熱を施すことで、
系外に除去することができた。従って、ウエハ処理数を
重ねた後でのパーティクルレベルが改善され、デバイス
の歩留り向上にもつながった。The sulfur deposited during the etching is 1
In order to easily sublimate at a temperature of about 00 ° C., by performing wafer heating after etching in a heated chamber,
It could be removed outside the system. Therefore, the particle level after increasing the number of processed wafers is improved, which leads to an improvement in device yield.
【００５９】[0059]
【発明の効果】本発明のドライエッチング方法によれ
ば、シリコン化合物層のドライエッチング加工が高異方
性且つ高選択性で効率良く進行する。According to the dry etching method of the present invention, dry etching of a silicon compound layer proceeds efficiently with high anisotropy and high selectivity.
【００６０】これにより、従来技術では選択性及び異方
性の確保が困難であったＳｉＯＦ膜等の低誘電率層間絶
縁膜の高いアスペクト比加工を、高い異方性と高い選択
性を有するプロセスで実現することができる。As a result, high aspect ratio processing of a low dielectric constant interlayer insulating film such as a SiOF film, which was difficult to secure selectivity and anisotropy in the prior art, can be performed by a process having high anisotropy and high selectivity. Can be realized.
【００６１】したがって、本発明は、微細なデザイン・
ルールに基づいて設計され、高集積度、高性能、高信頼
性が要求される今後の半導体装置の製造に極めて有効で
ある。Therefore, the present invention provides a fine design
It is designed based on rules and is extremely effective in the future manufacture of semiconductor devices that require high integration, high performance, and high reliability.
【図１】本発明の第１の態様のドライエッチング方法を
コンタクトホールの形成に適用した際の工程説明図であ
る（同図（ａ）及び（ｂ））。FIG. 1 is a process explanatory view when the dry etching method according to the first embodiment of the present invention is applied to the formation of a contact hole (FIGS. (A) and (b)).
【図２】本発明の第１又は第３の態様のドライエッチン
グ方法をバイアホールの形成に適用した際の工程説明図
である（同図（ａ）及び（ｂ））。FIG. 2 is a process explanatory view when the dry etching method according to the first or third embodiment of the present invention is applied to formation of a via hole (FIGS. 2A and 2B).
【図３】本発明の第２の態様のドライエッチング方法を
コンタクトホールの形成に適用した際の工程説明図であ
る（同図（ａ）〜（ｃ））。FIGS. 3A to 3C are process explanatory diagrams when the dry etching method according to the second embodiment of the present invention is applied to the formation of a contact hole. FIGS.
１…単結晶シリコン基板、２…不純物拡散層、３…層間
絶縁膜（酸化シリコン系材料層）、３ａ…層間絶縁膜の
残余部、４…レジストパターン層、４ａ…開口部、５…
コンタクトホール、６…下層層間絶縁膜、７…下層金属
配線層、８…上層層間絶縁膜、９…レジストパターン
層、９ａ…開口部、１０…バイアホールDESCRIPTION OF SYMBOLS 1 ... Single-crystal silicon substrate, 2 ... Diffusion layer, 3 ... Interlayer insulating film (silicon oxide material layer), 3a ... Remaining part of interlayer insulating film, 4 ... Resist pattern layer, 4a ... Opening, 5 ...
Contact hole, 6: lower interlayer insulating film, 7: lower metal wiring layer, 8: upper interlayer insulating film, 9: resist pattern layer, 9a: opening, 10: via hole
Claims (10)
る際に、クリプトン、キセノン及びラドンからなる群よ
り選択される少なくとも１種類の不活性ガスを含有する
エッチングガスを用いることを特徴とするドライエッチ
ング方法。1. A dry etching method, wherein an etching gas containing at least one inert gas selected from the group consisting of krypton, xenon and radon is used when dry etching a silicon compound layer.
合物を含有する請求項１記載のドライエッチング方法。2. The dry etching method according to claim 1, wherein the etching gas contains a fluorocarbon compound.
する低誘電率シリコン酸化物層である請求項１又は２記
載のドライエッチング方法。3. The dry etching method according to claim 1, wherein the silicon compound layer is a low dielectric constant silicon oxide layer containing a halogen element.
ン酸化物層がＳｉＯＦ層である請求項３記載のドライエ
ッチング方法。4. The dry etching method according to claim 3, wherein the low dielectric constant silicon oxide layer containing a halogen element is a SiOF layer.
る際に、クリプトン、キセノン及びラドンからなる群よ
り選ばれる少なくとも１種類の不活性ガスとフルオロカ
ーボン系化合物とを含むエッチングガスを用いてシリコ
ン化合物層を実質的にその層厚を超えない深さまでジャ
ストエッチングする第１の工程； 及び第１の工程でエ
ッチングされたシリコン化合物層を、アルゴン、ネオン
及びヘリウムからなる群より選択される少なくとも１種
類の不活性ガスとフルオロカーボン系化合物とを含むエ
ッチングガスを用いてオーバーエッチングを行う第２の
工程を有することを特徴とするドライエッチング方法。5. The dry etching of a silicon compound layer, wherein the silicon compound layer is substantially etched using an etching gas containing at least one inert gas selected from the group consisting of krypton, xenon and radon and a fluorocarbon compound. A first step of just etching to a depth not exceeding the thickness of the silicon compound layer; and at least one inert gas selected from the group consisting of argon, neon, and helium in the silicon compound layer etched in the first step. A dry etching method comprising a second step of performing over-etching using an etching gas containing a gas and a fluorocarbon-based compound.
する低誘電率シリコン酸化物層である請求項５記載のド
ライエッチング方法。6. The dry etching method according to claim 5, wherein the silicon compound layer is a low dielectric constant silicon oxide layer containing a halogen element.
ン酸化物層がＳｉＯＦ層である請求項６記載のドライエ
ッチング方法。7. The dry etching method according to claim 6, wherein the low dielectric constant silicon oxide layer containing a halogen element is a SiOF layer.
る際に、シリコン化合物層を有する被エッチング基板の
温度を室温以下に制御しながら、クリプトン、キセノン
及びラドンからなる群より選ばれる少なくとも１種類の
不活性ガスと、放電解離条件下のプラズマ中で遊離の硫
黄を生成し得る硫黄系化合物とを含むエッチングガスを
用いることを特徴とするドライエッチング方法。8. When dry-etching a silicon compound layer, at least one inert material selected from the group consisting of krypton, xenon and radon while controlling the temperature of the substrate to be etched having the silicon compound layer at room temperature or lower. A dry etching method characterized by using an etching gas containing a gas and a sulfur-based compound capable of generating free sulfur in plasma under discharge dissociation conditions.
する低誘電率シリコン酸化物層である請求項８記載のド
ライエッチング方法。9. The dry etching method according to claim 8, wherein the silicon compound layer is a low dielectric constant silicon oxide layer containing a halogen element.
コン酸化物層がＳｉＯＦ層である請求項９記載のドライ
エッチング方法。10. The dry etching method according to claim 9, wherein the low dielectric constant silicon oxide layer containing a halogen element is a SiOF layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35873696A JP3440735B2 (en) | 1996-12-26 | 1996-12-26 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35873696A JP3440735B2 (en) | 1996-12-26 | 1996-12-26 | Dry etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189537A true JPH10189537A (en) | 1998-07-21 |
| JP3440735B2 JP3440735B2 (en) | 2003-08-25 |
Family
ID=18460854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35873696A Expired - Fee Related JP3440735B2 (en) | 1996-12-26 | 1996-12-26 | Dry etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3440735B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059021A1 (en) * | 1999-03-25 | 2000-10-05 | Applied Material, Inc. | Enhancement of silicon oxide etch rate and substrate selectivity with xenon addition |
| EP1047288A2 (en) * | 1999-03-15 | 2000-10-25 | Cymer, Inc. | Plasma focus high energy photon source |
| EP1037510A3 (en) * | 1999-03-15 | 2004-01-02 | Cymer, Inc. | Plasma focus high energy photon source with blast shield |
| US6797189B2 (en) | 1999-03-25 | 2004-09-28 | Hoiman (Raymond) Hung | Enhancement of silicon oxide etch rate and nitride selectivity using hexafluorobutadiene or other heavy perfluorocarbon |
| JP2006517743A (en) * | 2003-02-12 | 2006-07-27 | ラム リサーチ コーポレーション | Method for reducing photoresist distortion while etching in a plasma processing system |
| EP1992009A1 (en) * | 2006-02-21 | 2008-11-19 | Micron Technology, Inc. | High aspect ratio contacts |
| WO2015076010A1 (en) * | 2013-11-20 | 2015-05-28 | 東京エレクトロン株式会社 | Method for etching layer to be etched. |
| KR20170072870A (en) * | 2014-10-15 | 2017-06-27 | 도쿄엘렉트론가부시키가이샤 | Method for etching multilayer film |
| KR20190058549A (en) * | 2016-10-19 | 2019-05-29 | 램 리써치 코포레이션 | Silicon Oxide Silicon Nitride Stack Ion-Secondary Etching |
| JP2021002618A (en) * | 2019-06-24 | 2021-01-07 | 東京エレクトロン株式会社 | Etching method and etching device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511167A (en) * | 1978-07-12 | 1980-01-25 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Dry etching method |
| JPH05315293A (en) * | 1992-05-02 | 1993-11-26 | Tokyo Electron Ltd | Placing device for object to be processed |
| JPH0774145A (en) * | 1993-06-30 | 1995-03-17 | Toshiba Corp | Method and apparatus for surface treatment |
| JPH07335611A (en) * | 1994-06-06 | 1995-12-22 | Hitachi Ltd | Plasma etching method |
| JPH08222551A (en) * | 1995-02-17 | 1996-08-30 | Sony Corp | Plasma etching of silicon oxide based material layer |
| JPH08222549A (en) * | 1995-02-16 | 1996-08-30 | Sony Corp | Plasma processor and plasma processing |
| JPH09172079A (en) * | 1995-12-20 | 1997-06-30 | Nec Corp | Semiconductor device and its manufacture |
| JPH10172957A (en) * | 1996-12-09 | 1998-06-26 | Central Glass Co Ltd | Dry etching gas for oxide film, its etching method and cleaning method for silicon |
-
1996
- 1996-12-26 JP JP35873696A patent/JP3440735B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511167A (en) * | 1978-07-12 | 1980-01-25 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Dry etching method |
| JPH05315293A (en) * | 1992-05-02 | 1993-11-26 | Tokyo Electron Ltd | Placing device for object to be processed |
| JPH0774145A (en) * | 1993-06-30 | 1995-03-17 | Toshiba Corp | Method and apparatus for surface treatment |
| JPH07335611A (en) * | 1994-06-06 | 1995-12-22 | Hitachi Ltd | Plasma etching method |
| JPH08222549A (en) * | 1995-02-16 | 1996-08-30 | Sony Corp | Plasma processor and plasma processing |
| JPH08222551A (en) * | 1995-02-17 | 1996-08-30 | Sony Corp | Plasma etching of silicon oxide based material layer |
| JPH09172079A (en) * | 1995-12-20 | 1997-06-30 | Nec Corp | Semiconductor device and its manufacture |
| JPH10172957A (en) * | 1996-12-09 | 1998-06-26 | Central Glass Co Ltd | Dry etching gas for oxide film, its etching method and cleaning method for silicon |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1047288A2 (en) * | 1999-03-15 | 2000-10-25 | Cymer, Inc. | Plasma focus high energy photon source |
| EP1047288A3 (en) * | 1999-03-15 | 2004-01-02 | Cymer, Inc. | Plasma focus high energy photon source |
| EP1037510A3 (en) * | 1999-03-15 | 2004-01-02 | Cymer, Inc. | Plasma focus high energy photon source with blast shield |
| WO2000059021A1 (en) * | 1999-03-25 | 2000-10-05 | Applied Material, Inc. | Enhancement of silicon oxide etch rate and substrate selectivity with xenon addition |
| US6544429B1 (en) | 1999-03-25 | 2003-04-08 | Applied Materials Inc. | Enhancement of silicon oxide etch rate and substrate selectivity with xenon addition |
| US6797189B2 (en) | 1999-03-25 | 2004-09-28 | Hoiman (Raymond) Hung | Enhancement of silicon oxide etch rate and nitride selectivity using hexafluorobutadiene or other heavy perfluorocarbon |
| KR100467133B1 (en) * | 1999-03-25 | 2005-01-24 | 어플라이드 머티어리얼스, 인코포레이티드 | Enhancement of silicon oxide etch rate and substrate selectivity with xenon addition |
| KR101065240B1 (en) * | 2003-02-12 | 2011-09-16 | 램 리써치 코포레이션 | Methods of reducing photoresist distortion while etching in a plasma processing system |
| JP2006517743A (en) * | 2003-02-12 | 2006-07-27 | ラム リサーチ コーポレーション | Method for reducing photoresist distortion while etching in a plasma processing system |
| EP1992009A1 (en) * | 2006-02-21 | 2008-11-19 | Micron Technology, Inc. | High aspect ratio contacts |
| JP2009527899A (en) * | 2006-02-21 | 2009-07-30 | マイクロン テクノロジー， インク． | High aspect ratio contact |
| US8093725B2 (en) | 2006-02-21 | 2012-01-10 | Micron Technology, Inc. | High aspect ratio contacts |
| WO2015076010A1 (en) * | 2013-11-20 | 2015-05-28 | 東京エレクトロン株式会社 | Method for etching layer to be etched. |
| JP2015122473A (en) * | 2013-11-20 | 2015-07-02 | 東京エレクトロン株式会社 | Method for etching layer to be etched |
| KR20160088855A (en) * | 2013-11-20 | 2016-07-26 | 도쿄엘렉트론가부시키가이샤 | Method for etching layer to be etched |
| US9647206B2 (en) | 2013-11-20 | 2017-05-09 | Tokyo Electron Limited | Method for etching layer to be etched |
| TWI629724B (en) * | 2013-11-20 | 2018-07-11 | 東京威力科創股份有限公司 | Method for etching an etching target layer |
| KR20170072870A (en) * | 2014-10-15 | 2017-06-27 | 도쿄엘렉트론가부시키가이샤 | Method for etching multilayer film |
| KR20190058549A (en) * | 2016-10-19 | 2019-05-29 | 램 리써치 코포레이션 | Silicon Oxide Silicon Nitride Stack Ion-Secondary Etching |
| JP2021002618A (en) * | 2019-06-24 | 2021-01-07 | 東京エレクトロン株式会社 | Etching method and etching device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3440735B2 (en) | 2003-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382316A (en) | Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure | |
| US5445712A (en) | Dry etching method | |
| US6090717A (en) | High density plasma etching of metallization layer using chlorine and nitrogen | |
| JP5183850B2 (en) | Method for stripping a photoresist from a semiconductor wafer having a layer of an organosilicate dielectric | |
| JP3116569B2 (en) | Dry etching method | |
| JPH06252107A (en) | Dry etching method | |
| JPH09148314A (en) | Etching process of silicified titanium | |
| JP2001077086A (en) | Dry etching method of semiconductor device | |
| JP3440735B2 (en) | Dry etching method | |
| JP3160961B2 (en) | Dry etching method | |
| JP3198538B2 (en) | Dry etching method | |
| JP2687787B2 (en) | Dry etching method | |
| JP3094470B2 (en) | Dry etching method | |
| JPH06163476A (en) | Dry etching method | |
| JPH10178014A (en) | Method for manufacturing semiconductor device | |
| JP3258240B2 (en) | Etching method | |
| JP3298205B2 (en) | Dry etching method | |
| JP3208596B2 (en) | Dry etching method | |
| JP2687769B2 (en) | Dry etching method | |
| JP2001284327A (en) | Dry etching method, semiconductor device and method of manufacturing the same | |
| JP3079656B2 (en) | Dry etching method | |
| JPH06318575A (en) | Dry etching | |
| JP3038984B2 (en) | Dry etching method | |
| JP3440599B2 (en) | Via hole formation method | |
| JP3104298B2 (en) | Dry etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |