JP3104298B2 - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JP3104298B2
JP3104298B2 JP03155764A JP15576491A JP3104298B2 JP 3104298 B2 JP3104298 B2 JP 3104298B2 JP 03155764 A JP03155764 A JP 03155764A JP 15576491 A JP15576491 A JP 15576491A JP 3104298 B2 JP3104298 B2 JP 3104298B2
Authority
JP
Japan
Prior art keywords
etching
gas
bias
wafer
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03155764A
Other languages
Japanese (ja)
Other versions
JPH05182929A (en
Inventor
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP03155764A priority Critical patent/JP3104298B2/en
Publication of JPH05182929A publication Critical patent/JPH05182929A/en
Application granted granted Critical
Publication of JP3104298B2 publication Critical patent/JP3104298B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造分野等
において行われる多層レジスト層及び層間絶縁膜のドラ
イエッチング方法に関し、特に良好な異方性形状加工の
達成、下地材料に起因する再付着の防止等を可能とする
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method for a multilayer resist layer and an interlayer insulating film, which is carried out in the field of manufacturing semiconductor devices, etc. The present invention relates to a method that can prevent the occurrence of a problem.

【0002】[0002]

【従来の技術】半導体装置のデザイン・ルールがサブミ
クロン・レベル、更にはクォーターミクロン・レベルと
高度に微細化されるに伴い、各種加工技術に対する要求
も一段と厳しさを増している。
2. Description of the Related Art As the design rules of semiconductor devices have become extremely finer at the submicron level and even at the quarter micron level, the demands for various processing techniques have become even more severe.

【0003】フォトリソグラフィ技術も例外ではなく、
高解像度を求めて露光波長がエキシマ・レーザー光の波
長域である遠紫外域へと短くなるに伴い、多層レジスト
法の採用が必須となりつつある。多層レジスト法は、基
体の表面段差を吸収するに十分な厚い下層レジスト層
と、高解像度を達成するに十分な薄い上層レジスト層と
の少なくとも2種類のレジスト層を組み合わせて使用す
る方法である。良く知られた方法としては、下地材料層
上に厚い下層レジスト層、SOG(スピン・オン・グラ
ス)等からなる極めて薄い中間膜、及びフォトリソグラ
フィによりパターニングされる薄い上層レジスト層の3
者からなる多層レジスト層を使用する、いわゆる3層レ
ジスト・プロセスがある。このプロセスでは、まず上層
レジスト層が所定の形状にパターニングされ、これをマ
スクとしてその下の中間膜及び下地レジスト層が現像さ
れる。この現像は、一般にO2 ガス等を用いるドライ・
エッチングにより行われる。
[0003] Photolithography technology is no exception.
As the exposure wavelength is shortened to the deep ultraviolet region, which is the wavelength region of excimer laser light, in order to obtain high resolution, it is becoming essential to employ a multilayer resist method. The multilayer resist method is a method using a combination of at least two types of resist layers, a lower resist layer thick enough to absorb a surface step of a substrate and a thin upper resist layer thin enough to achieve high resolution. Well-known methods include a thick lower resist layer on a base material layer, an extremely thin intermediate film made of SOG (spin on glass) or the like, and a thin upper resist layer patterned by photolithography.
There is a so-called three-layer resist process that uses a multi-layer resist layer composed of different types. In this process, first, the upper resist layer is patterned into a predetermined shape, and using this as a mask, the intermediate film and the underlying resist layer thereunder are developed. This development is generally performed using a dry process using O 2 gas or the like.
This is performed by etching.

【0004】ところで、多層レジスト層の異方性加工を
高速にかつ制御性良く行うことは実際には極めて困難で
ある。これは、高速性を優先させればラジカル・モード
を主体とする反応に頼らざるを得なくなるため異方性が
低下し、異方性を優先させればイオン・モードを主体と
する反応に頼らざるを得なくなるため高速化が困難とな
るという本質的な問題があるからである。即ち、高速化
をねらってエッチャントとなる酸素ラジカルの解離を促
進させると図3に示すようにマスク21となる中間膜S
OGの下の厚い下層ホトレジスト膜22にはアンダーカ
ットが入るようになり、マスク通りの異方性加工が難し
くなる。(23は下地材料層である)。
In practice, it is extremely difficult to perform anisotropic processing of a multilayer resist layer at high speed and with good controllability. This is because if high-speed performance is prioritized, the reaction mainly depends on the radical mode, so the anisotropy decreases.If priority is given to anisotropy, the reaction mainly depends on the ion mode. This is because there is an essential problem that speeding up becomes difficult because of the necessity. That is, if the dissociation of oxygen radicals serving as an etchant is promoted for the purpose of speeding up, the intermediate film S serving as a mask 21 as shown in FIG.
An undercut is formed in the thick lower photoresist film 22 below the OG, and it becomes difficult to perform anisotropic processing according to a mask. (23 is a base material layer).

【0005】一方、異方性形状を得るために低圧高Vd
c条件でO+ やO2 + イオンによるスパッタリングを主
体とするエッチングを行うと、エッチング速度の低下を
まねく。その上、図4に示すように下地からのスパッタ
リングにより生じた蒸発物がパターン側壁に再付着する
ようになり、後工程でこれを除去することが困難になる
という問題がある。符号24で再付着物を示す。
On the other hand, in order to obtain an anisotropic shape, low pressure and high Vd
When etching mainly performed by sputtering using O + or O 2 + ions under the condition c, the etching rate is reduced. In addition, as shown in FIG. 4, there is a problem that the evaporant generated by sputtering from the base adheres again to the pattern side wall, and it becomes difficult to remove this in a later step. Reference numeral 24 indicates a reattachment.

【0006】このため、従来から異方性と高速性を両立
させるための研究が種々行われている。エッチング時の
ウェハ温度を0℃以下に冷却しながらエッチングを行
う、いわゆる低温エッチング法も、注目される技術のひ
とつである。これは、エッチング時のウェハ温度を低温
化することで側壁部におけるラジカル反応を凍結し、低
イオン・エネルギーで異方性加工を行うものである。例
えば、第35回応用物理学関係連合講演会春季年会演予
稿集第496ページ,講演番号28a−G−4(198
8年)には、ウェハ温度を液体窒素により−100℃程
度まで下げた状態で多層レジスト層の酸素プラズマ・エ
ッチングを行うことにより、エッチング速度を大幅に低
下させることなく異方性形状を達成した例が報告されて
いる。
[0006] For this reason, various studies have conventionally been made to achieve both anisotropy and high speed. A so-called low-temperature etching method in which etching is performed while cooling the wafer temperature at the time of etching to 0 ° C. or lower is also one of the techniques to be noted. In this technique, the radical reaction on the side wall is frozen by lowering the wafer temperature at the time of etching, and anisotropic processing is performed with low ion energy. For example, page 496 of the 35th Federation of Applied Physics-related Lectures Spring Annual Conference proceedings, lecture number 28a-G-4 (198
8 years), the anisotropic shape was achieved without drastically lowering the etching rate by performing oxygen plasma etching of the multilayer resist layer with the wafer temperature lowered to about -100 ° C. by liquid nitrogen. Examples have been reported.

【0007】一方、側壁保護膜を利用して異方性加工を
行う試みもなされている。例えば、多層レジスト層のエ
ッチング・ガスとして一般に使用されているO2 ガスに
Cl系ガスを添加することにより、該Cl系ガスと下層
レジスト層との反応生成物であるCClx を側壁保護膜
として堆積させながら異方性加工を行う技術が提案され
ている。
On the other hand, attempts have been made to perform anisotropic processing using a side wall protective film. For example, by adding a Cl-based gas to an O 2 gas generally used as an etching gas for a multilayer resist layer, CClx, which is a reaction product between the Cl-based gas and the lower resist layer, is deposited as a sidewall protective film. There has been proposed a technique of performing anisotropic processing while performing the processing.

【0008】また、ウェハの大口径化とデバイス・パタ
ーンの微細化の進展に伴ない、加工精度の均一性を確保
するためにドライエッチング装置は従来のバッチ式から
枚葉式に変わりつつある。そして、従来と同等の生産性
と維持するために高密度なプラズマ放電を利用すること
によってエッチング速度の高速化を達成している。
In addition, as the diameter of a wafer becomes larger and the device pattern becomes finer, the dry etching apparatus is changing from a conventional batch type to a single-wafer type in order to ensure uniform processing accuracy. And, in order to maintain the same productivity as that of the related art, a high-density plasma discharge is used to achieve a high etching rate.

【0009】従って、従来からデバイス特性への悪影響
が懸念されていたプラズマ照射損傷をはじめとする種々
のエッチングダメージに関しては、今後これが更に顕在
化されてくる可能性が大きい。
Therefore, it is highly likely that various etching damages such as plasma irradiation damages, which have been concerned about adverse effects on device characteristics, will become more apparent in the future.

【0010】なかでも、絶縁膜として広く用いられてい
る、PSG、BSG等の不純物含有ガラスも含めて、S
iO2 膜系のエッチングは、Si−O間の強い結合を切
断するために、エッチングの進行にはCFx+によるイオ
ンアシスト反応を主体とし、加速イオンの衝突エネルギ
ーを必要とする。そのため、エッチングダメージはとり
わけ重要な問題となってくる。
[0010] Above all, S, including glass containing impurities such as PSG and BSG which are widely used as an insulating film.
In the etching of the iO 2 film system, in order to cut a strong bond between Si—O, the etching progresses mainly by an ion-assisted reaction by CFx +, and requires collision energy of accelerating ions. Therefore, etching damage becomes a particularly important problem.

【0011】また、ビアホールやスルーホールと称せら
れるAl等の配線間の接続孔を形成する際には、エッチ
ング条件の最適化がなされていないと図5に示すように
オーバーエッチング時に下地材料層のAl等がスパッタ
リングされてホールの側壁部に再付着するという問題を
生じる。この問題は、エッチング速度の高速化をねらっ
てイオンエネルギーを高めると一層顕著になる。図に、
符号24で再付着物を示し、26で層間絶縁膜(SiO
2 )を示す。
Further, when forming connection holes between wirings such as Al, which are called via holes and through holes, unless the etching conditions are optimized, as shown in FIG. There is a problem that Al or the like is sputtered and adheres again to the side wall of the hole. This problem becomes more remarkable when the ion energy is increased in order to increase the etching rate. In the figure,
Reference numeral 24 indicates a reattachment, and reference numeral 26 indicates an interlayer insulating film (SiO 2).
2 ) is shown.

【0012】[0012]

【発明が解決しようとする課題】このように、多層レジ
スト層のエッチングを高速にかつ高い異方性をもって行
うための技術が各種提案されているが、未だ解決すべき
問題も多い。
As described above, various techniques for etching a multilayer resist layer at high speed and with high anisotropy have been proposed, but there are still many problems to be solved.

【0013】例えば、ウェハ温度を液体窒素により−1
00℃程度まで下げる前述の技術においては、エッチン
グ時のウェハ温度を−100℃に保つ必要から周辺冷却
系としてはより低温域の冷却能力を有するものが必須と
なり、装置が大型化したりコスト高となる等の問題があ
る。更に、かかる低温域では反応生成物の蒸気圧が極め
て低いので、これがパターン側壁部に厚く堆積してパタ
ーン幅を増大させる懸念もある。従って、低温エッチン
グを行うにしても、実施温度域をより高温化する方が実
用上望ましいプロセスとなり得る。
For example, the wafer temperature is set to -1 by liquid nitrogen.
In the above-mentioned technology for lowering the temperature to about 00 ° C., it is necessary to maintain the wafer temperature at the time of etching at −100 ° C., so that a peripheral cooling system having a cooling capacity in a lower temperature range is indispensable. There are problems such as becoming. Furthermore, since the vapor pressure of the reaction product is extremely low in such a low temperature range, there is a concern that the vapor deposition of the reaction product becomes thick on the pattern side wall and the pattern width is increased. Therefore, even if low-temperature etching is performed, it is a practically desirable process to raise the operating temperature range to a higher temperature.

【0014】一方、O2 ガスとCl系ガスの混合ガス系
を使用する方法では、常温において異方性加工を行うた
めには、一般に、Cl系ガスの添加量を全体の約60〜
80%と比較的高く設定することが必要である。しか
し、大量にCl系ガスを使用することは、堆積物の増加
に伴うパーティクル汚染の発生、再現性の低下、エッチ
ング速度の低下等の問題を起こす虞れがあり、更に改善
が望まれるところである。
On the other hand, in the method using a mixed gas system of O 2 gas and Cl-based gas, in order to perform anisotropic processing at room temperature, the amount of the Cl-based gas added is generally about 60 to
It is necessary to set a relatively high value of 80%. However, the use of a large amount of Cl-based gas may cause problems such as generation of particle contamination, decrease in reproducibility, and decrease in etching rate due to an increase in deposits, and further improvement is desired. .

【0015】そして、多層レジストプロセスの実用化に
は前述した下地材料層からの再付着物を抑止することが
大きな問題であり、現在の半導体プロセスにおいてAl
配線のパターニング時にこの問題が最も顕著に現れ、再
付着物Al2 3 の後工程での除去が困難な問題点にな
っている。
In order to put the multilayer resist process into practical use, it is a major problem to suppress the reattachment from the base material layer described above.
This problem appears most remarkably at the time of wiring patterning, and is a problem that it is difficult to remove the reattachment Al 2 O 3 in a later step.

【0016】また、この方法を、最近広く使用され出し
たWSix 等の高融点金属シリサイドのパターニングに
応用した場合、O2 /Cl2 系ではWOx 、WClx 、
SiOx の再付着がかなりあり、O2 /HBr系ではW
Brx 、SiBrx の再付着がかなり生じる。そして、
この再付着の問題はWポリサイド、例えばWSix /n
+ ポリSiをはじめとするゲート材料のパターニングに
はもちろん、今後実用化が予想されるW配線のパターニ
ングにおいても同様に生じる。
Further, this method, when applied to the patterning of the refractory metal silicide WSix such began widely used recently, WOx in O 2 / Cl 2 system, WClx,
Re-deposition of SiOx There are quite, W is O 2 / HBr system
Significant redeposition of Brx and SiBrx occurs. And
This redeposition problem is due to W polycide, eg, WSix / n
+ This also occurs not only in patterning of gate materials such as poly-Si but also in patterning of W wiring, which is expected to be practically used in the future.

【0017】更に、配線間コンタクトの形成手段とし
て、選択タングステン(W)CVDを使用してビアホー
ルを埋め込む技術が今後使用されることが予想される。
その際Alの再付着はWの異常成長や選択性の破壊につ
ながることになる。
Further, it is expected that a technique of filling via holes using selective tungsten (W) CVD will be used in the future as a means for forming an inter-wiring contact.
At this time, redeposition of Al leads to abnormal growth of W and destruction of selectivity.

【0018】上記のように、堆積性ガスの添加量を減少
させて異方性形状を確保し、かつ下地材料層からの再付
着を抑止するという相反する要求に対応できる多層レジ
ストエッチング方法を確立すること、及びエッチングダ
メージと下地材料層からのスパッタリングを抑えてエッ
チング速度の高速化を達成する手段が待望されている。
As described above, a multi-layer resist etching method has been established which can meet the conflicting demands of ensuring an anisotropic shape by reducing the amount of deposition gas added and suppressing re-adhesion from the underlying material layer. Therefore, there is a need for a means for increasing the etching rate by suppressing the etching damage and the sputtering from the base material layer.

【0019】そこで本発明は、多層レジスト層及び層間
絶縁膜のドライエッチング方法において、O2 ガスとハ
ロゲンガスとを含むエッチング・ガスによりドライエッ
チングを行う場合にも、パーティクル汚染の発生、再現
性の低下、エッチング速度の低下、設備の大型化等を招
かない方法を提供することを目的とする。
Therefore, the present invention provides a method for dry etching of a multilayer resist layer and an interlayer insulating film, in which dry etching is performed with an etching gas containing an O 2 gas and a halogen gas, the generation of particle contamination and the reproducibility of the particle etching. It is an object of the present invention to provide a method that does not cause a decrease, a decrease in an etching rate, an increase in size of equipment, and the like.

【0020】[0020]

【課題を解決するための手段】本発明者は、上記の目的
を達成するために鋭意検討を行い、バイアス印加型有磁
場マイクロ波プラズマエッチング装置を使用し、ジャス
トエッチまではイオン主体の高速異方性エッチングを行
い、オーバーエッチング時にはラジカル主体の低ダメー
ジエッチングに切り換えることによって、比較的堆積性
ガスの添加量が少なくても良好な異方性が達成され、エ
ッチング速度が低下せず、しかもスパッタリングが抑え
られて下地材料層からの再付着が効果的に防止されるこ
とを知見し、本発明を完成させるに至った。
Means for Solving the Problems The present inventors have made intensive studies in order to achieve the above-mentioned object, and have used a bias-applied magnetic field microwave plasma etching apparatus, and have a high-speed ion-based high-speed ion etching system up to just etch. By performing anisotropic etching and switching to low-damage etching mainly composed of radicals during over-etching, good anisotropy is achieved even with a relatively small amount of deposition gas added, and the etching rate does not decrease. Have been found to prevent the redeposition from the underlying material layer effectively, and have completed the present invention.

【0021】本出願の請求項1に係る発明は、次のとお
りである。
The invention according to claim 1 of the present application is as follows.
It is.

【0022】即ち、本出願の請求項1の発明は、多層レ
ジスト層のパターニングを行う多層レジスト層のドライ
エッチング方法において、ウェハステージの昇降機構と
ステージに印加するRF電力の周波数切り換え機構とを
併せ持つバイアス印加型有磁場マイクロ波プラズマエッ
チング装置を使用して、ジャストエッチまでは、エッチ
ングガスとしてO 2 ガスにハロゲンガスを添加した混合
ガスを使用し、プラズマ下流にウェハを設置してステー
ジに低周波数のRFバイアスを印加することによってイ
オン主体のエッチングを行い、オーバーエッチ時には、
前記混合ガスに加えて還元性ガスと前記下地材料層をエ
ッチングするフッ素系ガスを添加したガスを用いるとと
もに、プラズマ放電領域内にウェハを設置してステージ
に高周波数のRFバイアスを印加することによってラジ
カル主体エッチングを行うことを特徴とするものであ
る。
That is, the invention of claim 1 of the present application provides a multilayer
Drying of multi-layer resist layer
In the etching method, the wafer stage elevating mechanism and
Frequency switching mechanism for RF power applied to the stage
Combined bias-applied magnetic field microwave plasma edge
Using a chucking device, just until the etch
Mixture of O 2 gas and halogen gas added
Using gas, place the wafer downstream of the plasma and
By applying a low frequency RF bias to the
Perform etching mainly by ON, at the time of over-etch,
In addition to the mixed gas, the reducing gas and the underlying material layer are etched.
If a gas containing a fluorine-based gas to be etched is used,
First, place the wafer in the plasma discharge area and
By applying a high frequency RF bias to
Characterized in that etching is performed mainly by
You.

【0023】本出願の請求項2に係る発明は、次のとお
りである。
The invention according to claim 2 of the present application is as follows.
It is.

【0024】即ち、本出願の請求項2の発明は、アルミ
ニウムを主体とする下地材料層上に層間絶縁膜及びホト
レジスト層をこの順に積層することにより形成された積
層体の層間絶縁膜のドライエッチング方法において、ウ
ェハステージの昇降機構とステージに印加するRF電力
の周波数切り換え機構とを併せ持つバイアス印加型有磁
場マイクロ波プラズマエッチング装置を使用して、ジャ
ストエッチまでは、エッチングガスとして高次のフッ化
炭素ガスCx Fy (x≧2)を使用し、プラズマ下流に
ウェハを設置してステージに低周波数のRFバイアスを
印加することによってイオン主体のエッチングを行い、
オーバーエッチ時には、前記ガスに前記下地材料層をエ
ッチングするガスを添加した混合ガスを用いるととも
に、プラズマ放電領域内にウェハを設置してステージに
高周波数のRFバイアスを印加することによってラジカ
ル主体エッチングを行うことを特徴とするものである。
That is, the invention of claim 2 of the present application is based on aluminum.
An interlayer insulating film and a photo-
The product formed by laminating the resist layers in this order
In the method for dry etching an interlayer insulating film of a layered body,
RF power applied to the stage elevating mechanism and stage
Bias type magnetic with combined frequency switching mechanism
Using a microwave microwave plasma etching system
Until the stop etch, high-order fluoride
Downstream of plasma using carbon gas CxFy (x ≧ 2)
Place the wafer and apply low frequency RF bias to the stage
Ion-based etching is performed by applying
At the time of overetching, the underlying material layer is etched by the gas.
Use a mixed gas to which a gas for etching is added
Then, place the wafer in the plasma discharge area and set it on the stage.
The radio is controlled by applying a high frequency RF bias.
This is characterized in that the main etching is performed.

【0025】[0025]

【作用】本出願の請求項1の発明によれば、ジャストエ
ッチまではウェハが放電領域から遠ざかるため、エッチ
ング反応に占めるラジカルの影響が低減し、異方性確保
のために必要な側壁保護膜を厚く形成する必要がなくな
る。従って堆積を促進させるためのCl系やBr系のガ
スの添加量を従来に比べて大幅に低減でき、エッチング
工程中で発生するパーティクル量を減少させることによ
って加工する半導体装置等のデバイスの歩留りを向上で
きる。また、オーバーエッチ時にはイオン性の割合が減
少するため、下地材料の酸化物や蒸気圧の低い反応生成
物がスパッタリングされてパターン側壁部に再付着する
ことが抑制される。
According to the first aspect of the present invention , since the wafer is far from the discharge region until the just-etch, the influence of radicals occupying the etching reaction is reduced, and the side wall protective film required for securing anisotropy is obtained. Need not be formed thick. Therefore, the amount of addition of Cl-based or Br-based gas for accelerating the deposition can be significantly reduced as compared with the conventional case, and the yield of devices such as semiconductor devices processed by reducing the amount of particles generated during the etching process can be reduced. Can be improved. In addition, at the time of overetching, the ionic ratio is reduced, so that the oxide of the base material or a reaction product having a low vapor pressure is prevented from being sputtered and re-adhering to the pattern side wall.

【0026】本出願の請求項2の発明によれば、ジャス
トエッチまでの層間絶縁膜SiO2のエッチングは多量
に生成されるCFx+イオンによって効率よくエッチング
が行われるため、高速エッチング速度が得られる。ま
た、オーバーエッチ時はラジカル反応が主となり、イオ
ンのエッチングに寄与する割合が相対的に低減するた
め、下地材料からのスパッタリングが抑制される。更
に、下地材料用のエッチングガスが添加されるため、例
えばAlCl3 のような蒸気圧の高い反応生成物となっ
て揮発することにより、下地材料からの再付着の問題は
完全に抑止できる。
According to the invention of claim 2 of the present application, since the etching of the interlayer insulating film SiO 2 up to the just-etching is efficiently performed by a large amount of CFx + ions, a high-speed etching rate can be obtained. In addition, at the time of overetching, a radical reaction is mainly performed, and a ratio contributing to etching of ions is relatively reduced, so that sputtering from a base material is suppressed. Furthermore, since the etching gas for the base material is added, it becomes a reaction product having a high vapor pressure such as AlCl 3 and volatilizes, thereby completely suppressing the problem of re-adhesion from the base material.

【0027】[0027]

【実施例】以下本出願の各発明の実施例について、図面
を参照して説明する。但し当然のことではあるが、各発
明は以下述べる実施例により限定されるものではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of each invention of the present application will be described below with reference to the drawings. However, needless to say, each invention is not limited by the embodiments described below.

【0028】実施例−1 この実施例は、本出願の請求項1の発明を、半導体装置
の製造、特に、Al下地材料層上の多層レジスト層のエ
ッチングに適用し、この発明により0.35μmクラス
の微細なリソグラフィプロセスによる半導体集積回路を
形成するようにしたものである。
Embodiment 1 In this embodiment, the invention of claim 1 of the present application is applied to the manufacture of a semiconductor device, in particular, the etching of a multilayer resist layer on an Al base material layer. A semiconductor integrated circuit is formed by a fine lithography process of a class.

【0029】本実施例においては、図1に示されるよう
に、ウェハステージ4の昇降機構とステージ4に印加す
るRF電力の周波数切り換え機構6とを併せ持つバイア
ス印加型有磁場マイクロ波プラズマエッチング装置11
を使用して、ジャストエッチまではプラズマ引出し窓1
2の下流にウェハステージ4を位置させて被エッチング
物5をプラズマ放電領域から遠ざけて、ステージ4に例
えば800KHzの低周波数のRFバイアスを印加する
ことによってイオン主体のエッチングを行い、その後オ
ーバーエッチ時には図2に示されるようにウェハステー
ジ4を上昇させてプラズマ放電領域内に被エッチング物
5を設置してステージ4に例えば13.56MHzの高
周波数のRFバイアスを印加することによってラジカル
主体エッチングを行う。
In this embodiment, as shown in FIG. 1, a bias-applied magnetic field microwave plasma etching apparatus 11 having a mechanism for raising and lowering a wafer stage 4 and a frequency switching mechanism 6 for RF power applied to the stage 4 is used.
Using plasma drawer window 1 until just etch
The wafer stage 4 is positioned downstream of the substrate 2, the workpiece 5 is moved away from the plasma discharge region, and a low frequency RF bias of, for example, 800 KHz is applied to the stage 4 to perform ion-based etching. As shown in FIG. 2, the wafer stage 4 is raised, the object 5 to be etched is set in the plasma discharge region, and a high frequency RF bias of, for example, 13.56 MHz is applied to the stage 4 to perform radical-based etching. .

【0030】更に詳しくは本実施例では、下地材料層に
はAlを使用し、この上に多層レジスト層が形成された
ウェハ(被エッチング物)5をウェハステージ4上に設
置し、該ウェハステージ4を所定の温度に冷却した。こ
の状態で、処理ガス供給口2からO2 ガス流量40SC
CM、補助ガス供給口3からCl2 ガス流量10SCC
M、処理室1内のガス圧10mTorr、マイクロ波電
流250mA、周波数800KHz高周波数バイアス・
パワー300Wの条件にて、図1に示す装置構成でジャ
ストエッチまでエッチングを行った。
More specifically, in this embodiment, Al is used for the base material layer, and a wafer (object to be etched) 5 on which a multi-layer resist layer is formed is placed on a wafer stage 4. 4 was cooled to a predetermined temperature. In this state, an O 2 gas flow rate of 40 SC
CM, Cl 2 gas flow rate 10SCC from auxiliary gas supply port 3
M, gas pressure in the processing chamber 1 10 mTorr, microwave current 250 mA, frequency 800 KHz high frequency bias
Under the condition of a power of 300 W, etching was performed up to just etch using the apparatus configuration shown in FIG.

【0031】その後図2に示すようにウェハステージ4
を上昇させて、O2 ガス流量20SCCM、Cl2 ガス
流量30SCCM、BCl3 ガス流量10SCCM、ガ
ス圧10mTorr、マグネトロン7で発生させ導波管
8によって処理室1へ導入した2.45GHzのマイク
ロ波250mA、13.56MHz高周波数バイアス・
パワー150Wの条件にてオーバーエッチングを行っ
た。
Thereafter, as shown in FIG.
, The O 2 gas flow rate is 20 SCCM, the Cl 2 gas flow rate is 30 SCCM, the BCl 3 gas flow rate is 10 SCCM, the gas pressure is 10 mTorr, the microwave 250 mA of 2.45 GHz generated by the magnetron 7 and introduced into the processing chamber 1 through the waveguide 8. , 13.56 MHz high frequency bias
Over-etching was performed under the condition of a power of 150 W.

【0032】上記のエッチング方法によってジャストエ
ッチまでに使用するエッチングガス中の堆積性ガスの添
加量を大幅に低減し、プロセス中で発生するパーティク
ル量を減少させることができるから、デバイス製造工程
中で繰り返し利用されるため、エッチングによるパーテ
ィクルの低減がシビアに要求されるホトレジストのパタ
ーニングプロセスに特に大きな効果を奏する。また、オ
ーバーエッチ時にはイオン性の割合が減少することに加
えて、還元性のガスと下地材料をエッチングするガスを
添加したガス系に切り換えることによってパターン側壁
部への再付着抑制効果が一層向上する。
According to the above-described etching method, the amount of deposition gas in the etching gas used up to just-etch can be significantly reduced, and the amount of particles generated in the process can be reduced. Since it is used repeatedly, it is particularly effective for a photoresist patterning process that requires severe reduction of particles by etching. Further, in addition to the reduction of the ionic ratio at the time of overetching, the effect of suppressing re-adhesion to the pattern side wall portion is further improved by switching to a gas system to which a reducing gas and a gas for etching the underlying material are added. .

【0033】なお、本出願の請求項1の発明は本実施例
に限定されるものではなく、ガスの組み合わせやエッチ
ング条件等を本発明の要旨を逸脱しない範囲で適宜変更
が可能である。
The invention of claim 1 of the present application is not limited to the present embodiment, and the combination of gases, etching conditions, and the like can be appropriately changed without departing from the gist of the present invention.

【0034】実施例−2 本実施例では、本出願の請求項1の発明の他の適用例に
ついて説明する。特に図面による説明は省略し、必要に
応じて前記例の図1,図2を引用する。
Embodiment 2 In this embodiment, another application example of the invention of claim 1 of the present application will be described. In particular, the description with reference to the drawings is omitted, and FIGS. 1 and 2 of the above example are referred to as necessary.

【0035】先ず、WSix 下地材料層上に多層レジス
ト層が形成されたウェハを図1に示される状態で、O2
ガス流量40SCCM、HBrガス流量10SCCM、
ガス圧10mTorr、マイクロ波電流250mA、周
波数800KHz高周波数バイアス・パワー300Wの
条件にてジャストエッチまでエッチングを行った。この
とき、側壁保護膜の寄与により異方性加工が達成され
た。
[0035] First, in a state shown wafers multilayer resist layer is formed on the WSix underlying material layer in Figure 1, O 2
Gas flow rate 40 SCCM, HBr gas flow rate 10 SCCM,
Etching was performed to just etch under the conditions of a gas pressure of 10 mTorr, a microwave current of 250 mA, a frequency of 800 kHz, and a high frequency bias power of 300 W. At this time, anisotropic processing was achieved by the contribution of the sidewall protective film.

【0036】続いて、上記ウェハを図2に示される状態
で、供給するガスをO2 ガス流量20SCCM、BBr
3 ガス流量30SCCM、SF6 ガス流量10SCCM
に切り換えて、ガス圧10mTorr、マイクロ波電流
250mA、周波数13.56MHz高周波バイアス・
パワー150Wの条件にてオーバーエッチングした。こ
のとき下地材料からのスパッタ物のパターン側壁への再
付着が十分に防止された。
[0036] Then, in a state shown the wafer 2, the gas supplied O 2 gas flow rate 20 SCCM, BBr
3 gas flow rate 30 SCCM, SF 6 gas flow rate 10 SCCM
To a gas pressure of 10 mTorr, a microwave current of 250 mA, a frequency of 13.56 MHz and a high frequency bias.
Over-etching was performed under the condition of a power of 150 W. At this time, the reattachment of the spatter from the base material to the pattern side wall was sufficiently prevented.

【0037】実施例−3 この実施例は、本出願の請求項2の発明を具体化したも
のである。この実施例は、ドライエッチングの主対象を
請求項1の多層レジスト層のホトレジストからAl下地
材料層上のSiO2 層間絶縁膜に代えた以外は請求項1
の発明の原理及び手法をそのまま利用するものであるか
ら、特に装置の図面による説明は省略し、必要に応じて
図1,図2を引用するものとする。
Embodiment 3 This embodiment embodies the invention of claim 2 of the present application. This embodiment differs from the first embodiment in that the main object of dry etching is changed from the photoresist of the multilayer resist layer to the SiO 2 interlayer insulating film on the Al base material layer.
Since the principle and method of the present invention are used as they are, the description of the apparatus is omitted from the drawings, and FIGS. 1 and 2 are referred to as necessary.

【0038】先ず、Alを主体とする下地材料層上にS
iO2 層間絶縁膜及びホトレジスト層をこの順に積層す
ることによって形成された積層体からなるウェハを図1
に示される状態で、C4 8 ガス流量46SCCM、ガ
ス圧10mTorr、マイクロ波電流250mA、周波
数800KHz高周波バイアス・パワー300Wの条件
にてジャストエッチまでエッチングを行い、側壁保護膜
の寄与により異方性加工を達成した。
First, S is formed on a base material layer mainly composed of Al.
FIG. 1 shows a wafer made of a laminate formed by laminating an iO 2 interlayer insulating film and a photoresist layer in this order.
In the state shown in the above, etching was performed up to just etch under the conditions of a C 4 F 8 gas flow rate of 46 SCCM, a gas pressure of 10 mTorr, a microwave current of 250 mA, a frequency of 800 KHz, and a high frequency bias power of 300 W. Processing was achieved.

【0039】その後、上記ウェハを図2に示される状態
で、供給するガスに下地をエッチングするガスを添加し
たガス系、即ちガス流量C4 8 /BCl3 /Cl2
46/20/30SCCMに切り換えて、ガス圧20m
Torr、マイクロ波電流250mA、周波数13.5
6MHz高周波バイアス・パワー50Wの条件にてオー
バーエッチングを行い、下地材料からのスパッタリング
によるパターン側壁への再付着を完全に抑止した。
Thereafter, in the state shown in FIG. 2, the wafer is supplied with a gas for supplying a base etching gas to the supplied gas, that is, a gas flow rate C 4 F 8 / BCl 3 / Cl 2 =
Switch to 46/20/30 SCCM, gas pressure 20m
Torr, microwave current 250 mA, frequency 13.5
Overetching was performed under the conditions of a 6 MHz high frequency bias power of 50 W to completely prevent re-adhesion to the pattern side wall due to sputtering from a base material.

【0040】エッチング後は図6に示すように下地のA
l23の表面に丸みを帯びたくぼみ27が僅かに形成さ
れる。そして、その表面はイオン衝撃を抑えた条件でエ
ッチングされるため、表面荒れのない良好な状態が保た
れる。従って、この後に選択WCVDを行う際のWの成
長の核となるAlが従来よりも良好な表面状態で、なお
かつ大きな表面積で存在することになるため、コンタク
ト特性の優れたWプラグが形成できるようになる。符号
25はホトレジスト層、26は層間絶縁膜(SiO2
である。
After the etching, as shown in FIG.
A slightly rounded depression 27 is formed on the surface of 123. Since the surface is etched under the condition of suppressing ion bombardment, a favorable state without surface roughness is maintained. Therefore, Al, which serves as a nucleus for the growth of W in the subsequent selective WCVD, is present in a better surface state and a larger surface area than in the prior art, so that a W plug having excellent contact characteristics can be formed. become. Reference numeral 25 denotes a photoresist layer, and reference numeral 26 denotes an interlayer insulating film (SiO 2 ).
It is.

【0041】[0041]

【発明の効果】上述の如く、本出願の請求項1の発明に
よれば、多層レジストの異方性加工に必要な堆積性ガス
の添加量を低減し、パーティクルの発生を低減すること
ができ、多層レジストプロセスを使用したパターニング
において下地材料からのパターン側壁へのスパッタリン
グによる再付着を完全に抑止でき、かつスループットを
低下させずに多層レジスト層の高速度異方性加工を再現
性良く行うことができる。また、本出願の請求項2の発
明によれば、層間絶縁膜の接続孔形成において、下地材
料からの再付着を完全に抑止した高速SiO2 エッチン
グが可能となり、Wの選択成長が安定して行え、良好な
コンタクト特性をもつWプラグが形成できる。更に、本
出願の各発明は簡便な装置1台で実現でき、コスト的に
も有利である。従って本発明は、微細なデザイン・ルー
ルと高性能を有する半導体装置の製造等に特に有効であ
る。
As described above, according to the first aspect of the present invention, the amount of deposition gas required for anisotropic processing of a multilayer resist can be reduced, and the generation of particles can be reduced. In the patterning using the multi-layer resist process, it is possible to completely prevent re-adhesion from the underlying material to the pattern side wall by sputtering, and to perform high-speed anisotropic processing of the multi-layer resist layer with good reproducibility without lowering the throughput. Can be. Further, according to the invention of claim 2 of the present application, in forming a connection hole in an interlayer insulating film, high-speed SiO 2 etching can be performed while completely preventing redeposition from a base material, and selective growth of W can be stably performed. W plugs having good contact characteristics can be formed. Further, each invention of the present application can be realized by one simple device, and is advantageous in cost. Therefore, the present invention is particularly effective for manufacturing a semiconductor device having a fine design rule and high performance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のジャストエッチまで使用するドライエ
ッチング装置の一例の構成を示す図である。
FIG. 1 is a diagram showing a configuration of an example of a dry etching apparatus using up to just etch of the present invention.

【図2】本発明のオーバーエッチ時に使用するドライエ
ッチング装置の一例の構成を示す図である。
FIG. 2 is a diagram showing a configuration of an example of a dry etching apparatus used at the time of overetching of the present invention.

【図3】従来の多層レジスト層のドライエッチングにお
ける下層レジスト層のアンダーカット状況を示す断面図
である。
FIG. 3 is a cross-sectional view showing an undercut state of a lower resist layer in dry etching of a conventional multilayer resist layer.

【図4】従来の多層レジスト層のドライエッチングにお
けるパターン側壁部での再付着を示す断面図である。
FIG. 4 is a cross-sectional view showing re-adhesion at a pattern side wall portion in dry etching of a conventional multilayer resist layer.

【図5】従来の層間絶縁膜とホトレジストを有する積層
体のドライエッチングにおけるパターン側壁部での再付
着を示す断面図である。
FIG. 5 is a cross-sectional view showing reattachment at a pattern side wall portion in dry etching of a conventional laminate having an interlayer insulating film and a photoresist.

【図6】本発明の実施例−3の断面図である。FIG. 6 is a sectional view of Example-3 of the present invention.

【符号の説明】[Explanation of symbols]

4 ウェハステージ 6 RF電力の周波数切り換え機構 11 バイアス印加型有磁場マイクロ波プラズマエッチ
ング装置 12 プラズマ引出し窓
Reference Signs List 4 wafer stage 6 RF power frequency switching mechanism 11 bias applied magnetic field microwave plasma etching device 12 plasma extraction window

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−96231(JP,A) 特開 昭59−13329(JP,A) 特開 平2−50424(JP,A) 特開 平1−264224(JP,A) 特開 昭59−9173(JP,A) 特開 昭63−110638(JP,A) 特開 平2−260553(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 C23F 4/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-96231 (JP, A) JP-A-59-13329 (JP, A) JP-A-2-50424 (JP, A) JP-A-1- 264224 (JP, A) JP-A-59-9173 (JP, A) JP-A-63-110638 (JP, A) JP-A-2-260553 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/3065 C23F 4/00

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】多層レジスト層のパターニングを行う多層
レジスト層のドライエッチング方法において、 ウェハステージの昇降機構とステージに印加するRF電
力の周波数切り換え機構とを併せ持つバイアス印加型有
磁場マイクロ波プラズマエッチング装置を使用して、 ジャストエッチまでは、エッチングガスとしてO 2 ガス
にハロゲンガスを添加した混合ガスを使用し、プラズマ
下流にウェハを設置してステージに低周波数のRFバイ
アスを印加することによってイオン主体のエッチングを
行い、 オーバーエッチ時には、前記混合ガスに加えて還元性ガ
スと前記下地材料層をエッチングするフッ素系ガスを添
加したガスを用いるとともに、プラズマ放電領域内にウ
ェハを設置してステージに高周波数のRFバイアスを印
加することによってラジカル主体エッチングを行うこと
を特徴とする多層レジスト層のドライエッチング方法。
A method of dry etching a multilayer resist layer for patterning a multilayer resist layer, comprising: a bias-applied magnetic field microwave plasma etching apparatus having a mechanism for elevating a wafer stage and a mechanism for switching a frequency of RF power applied to the stage. Using just etching , O 2 gas as etching gas
Using a mixed gas to which a halogen gas has been added, a wafer is placed downstream of the plasma, and a low-frequency RF bias is applied to the stage to perform ion-based etching. In the case of overetching, reduction is performed in addition to the mixed gas. Sex
And a fluorine-based gas for etching the base material layer.
A dry etching method for a multilayer resist layer, wherein a radical-based etching is performed by using an added gas , placing a wafer in a plasma discharge region, and applying a high-frequency RF bias to a stage.
【請求項2】アルミニウムを主体とする下地材料層上に
層間絶縁膜及びホトレジスト層をこの順に積層すること
により形成された積層体の層間絶縁膜のドライエッチン
グ方法において、 ウェハステージの昇降機構とステージに印加するRF電
力の周波数切り換え機構とを併せ持つバイアス印加型有
磁場マイクロ波プラズマエッチング装置を使用して、 ジャストエッチまでは、エッチングガスとして高次のフ
ッ化炭素ガスCx Fy(x≧2)を使用し、プラズマ下
流にウェハを設置してステージに低周波数のRFバイア
スを印加することによってイオン主体のエッチングを行
い、 オーバーエッチ時には、前記ガスに前記下地材料層をエ
ッチングするガスを添加した混合ガスを用いるととも
に、プラズマ放電領域内にウェハを設置してステージに
高周波数のRFバイアスを印加することによってラジカ
ル主体エッチングを行うことを特徴とする層間絶縁膜の
ドライエッチング方法。
2. A dry etching method for an interlayer insulating film of a laminate formed by laminating an interlayer insulating film and a photoresist layer in this order on a base material layer mainly composed of aluminum, comprising: use bias type magnetic field microwave plasma etching apparatus having both RF power having a frequency switching mechanism to be applied to, to just etch the high-order mark as an etching gas
Using the Tsu and carbon gas Cx Fy (x ≧ 2), etched ion entities by applying the RF bias of the low frequency stage by installing a wafer to the plasma downstream, at the time of over-etching, the said gas Remove the underlying material layer
Dry etching of an interlayer insulating film using a mixed gas to which a gas for etching is added, and performing a radical-based etching by setting a wafer in a plasma discharge region and applying a high-frequency RF bias to a stage. Method.
JP03155764A 1991-05-30 1991-05-30 Dry etching method Expired - Lifetime JP3104298B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03155764A JP3104298B2 (en) 1991-05-30 1991-05-30 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03155764A JP3104298B2 (en) 1991-05-30 1991-05-30 Dry etching method

Publications (2)

Publication Number Publication Date
JPH05182929A JPH05182929A (en) 1993-07-23
JP3104298B2 true JP3104298B2 (en) 2000-10-30

Family

ID=15612902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03155764A Expired - Lifetime JP3104298B2 (en) 1991-05-30 1991-05-30 Dry etching method

Country Status (1)

Country Link
JP (1) JP3104298B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0925605A4 (en) * 1996-07-03 2003-11-05 Tegal Corp Method and apparatus for etching a semiconductor wafer
US7008877B2 (en) * 2003-05-05 2006-03-07 Unaxis Usa Inc. Etching of chromium layers on photomasks utilizing high density plasma and low frequency RF bias

Also Published As

Publication number Publication date
JPH05182929A (en) 1993-07-23

Similar Documents

Publication Publication Date Title
JP5183850B2 (en) Method for stripping a photoresist from a semiconductor wafer having a layer of an organosilicate dielectric
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
JP3259380B2 (en) Method for manufacturing semiconductor device
US6090717A (en) High density plasma etching of metallization layer using chlorine and nitrogen
US5772906A (en) Mechanism for uniform etching by minimizing effects of etch rate loading
US5827437A (en) Multi-step metallization etch
US5883007A (en) Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
US20020110992A1 (en) Use of hydrocarbon addition for the elimination of micromasking during etching
JP3277394B2 (en) Method for manufacturing semiconductor device
KR100743873B1 (en) Techniques for improving etching in a plasma processing chamber
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
KR100595090B1 (en) Improved techniques for etching with a photoresist mask
US6080681A (en) Method of forming wiring pattern
JP3160961B2 (en) Dry etching method
JP3440735B2 (en) Dry etching method
US5968278A (en) High aspect ratio contact
JP3319083B2 (en) Plasma processing method
JP3104298B2 (en) Dry etching method
JPH1126578A (en) Formation of fine connection hole
JP2004500696A (en) Self-aligned contacts for semiconductor devices
JPH0774147A (en) Method and apparatus for dry etching
JPH0697127A (en) Formation of wiring
JP2001156041A (en) Method for manufacturing semiconductor device and manufacturing apparatus for the same
JP3018462B2 (en) Dry etching method
KR100282416B1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 11