JPH10189491A - 欠陥密度の低いTi−Si−N及びTi−B−Nベースの絶縁保護性障壁膜の製法 - Google Patents

欠陥密度の低いTi−Si−N及びTi−B−Nベースの絶縁保護性障壁膜の製法

Info

Publication number
JPH10189491A
JPH10189491A JP9301179A JP30117997A JPH10189491A JP H10189491 A JPH10189491 A JP H10189491A JP 9301179 A JP9301179 A JP 9301179A JP 30117997 A JP30117997 A JP 30117997A JP H10189491 A JPH10189491 A JP H10189491A
Authority
JP
Japan
Prior art keywords
film
silicon
layer
atmosphere
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9301179A
Other languages
English (en)
Other versions
JP4065351B2 (ja
Inventor
Pin Ru Jion
− ピン ル ジオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/784,657 external-priority patent/US6017818A/en
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10189491A publication Critical patent/JPH10189491A/ja
Application granted granted Critical
Publication of JP4065351B2 publication Critical patent/JP4065351B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 欠陥密度の低い絶縁保護性のTi−Si−N
膜の製法を提供する。 【解決手段】 Ti−Si−N又はTi−B−N用CV
D法であって、単一供給ガス(好ましくはTDMAT)
がチタンと窒素源の役割を果し、もう1つの供給ガスを
珪素又は硼素源として用いる。これにより気相粒子核生
成が回避され、一方、良好な絶縁保護性が得られる。所
定の層厚が付着されたとき、チタン/窒素又はチタン/
硼素源の流れを停止したのち、珪素又は硼素供給ガスを
ある期間連続して流す。これにより、欠陥密度の低く、
Si又はBに富む、絶縁保護性の表面を有するTi−N
膜が形成される。第2の実施態様では、単一供給ガス、
例えばTDMATを熱分解してTi−N層を形成させ
る。付着後の焼鈍を珪素又は硼素を供給するガス中で行
い、これらの物質を層中に取込ませる。この層中への珪
素又は硼素の取込みは膜中への酸素吸収を最小にし、形
成膜を安定化させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は集積回路構造体と製
法に関する。
【0002】
【従来の技術】窒化チタン(TiN)はコンタクト、バ
イアス(vias)、トレンチ及び相互接続積層での拡
散障壁とし通常用いられている。また、窒化チタンは化
学的蒸着(CVD)タングステン用の接着層として、C
VDタングステン、CVDアルミニウムの核生成層とし
ての役目を果すこともできる。良好な障壁層は、段部被
覆法が良くて、無空隙プラグ形成を達成し、コンタクト
/バイアス/トレンチの底部で充分な障壁厚を達成する
こと、拡散障壁性が良くてタングステン蒸着中の金属拡
散を防止し、下層の金属又は珪素のWF6 攻撃を防止す
ること。熱サイクル中隣接材料に不活性であり、低反応
性であること、電気的性質が許容できること。例えばコ
ンタクト/バイアスの抵抗が低いこと、接合漏れが低い
ことが必要である。更に、障壁層は出来るだけ薄くして
相互接続積層の厚みを低下させることが必要である。
【0003】反応性スパッターTixとチタンの急速熱
窒化で形成するTiNは拡散障壁として伝統的に用いら
れてきた。最近はPVDTiNをCVDTiNに換えて
0.35μm以下のコンタクト、トレンチ及びバイアス
に対する段部被覆性の要求を満たす傾向にある。CVD
TiNは金属の信頼性の問題と、PVDTiNが関係す
る接合漏れの問題とを克服するもので、CVDTiNは
接触抵抗と漏れを低く維持しながら、550℃での熱応
力に耐えることが出来る。更に、CVDTiNは平行化
PVDTiNよりも潜在的にクリーンな方法である。
【0004】TiC4 とNH3 の反応で付着させるCV
DTiNはこれまで利用されてきたが、幾つかの問題が
ある。問題のうちの幾つかは付着温度が高いこと、Ti
Nlのように塩素が取込まれること、気相中にNH4
l粒子が生成することである。塩素汚染は低減できる
が、このような方法では皆無とすることはできない。膜
は400℃よりも低い温度で付着させるときは、TiC
4 /NH3 法は利用できないが、金属−有機前駆物質を
用いることができる。通常用いられる2種の金属−有機
前駆物質はテトラキスメチルアミノチタン(TDMA
T)とテトラキスジエチルアミノチタン(TDEAT)
である。TDMATの熱分解に基づくCVDTiNの付
着では段部被覆性がよく、粒子の計数が少ない層が形成
するが、抵抗率の高い不安定な膜となる。抵抗率は金属
−有機前駆物質とアンモニアを反応させて改善できる
が、TDMATとNH3 の反応では段部被覆性の劣る膜
ができ、気相反応の関係する潜在的な問題、例えば粒子
生成がある。
【0005】アンモニアを用いずにTDMAT又はTD
EATを用いてTiNを付着させる可能性が文献で論じ
られているが、以下のことは教示されていない。即ち、
アンモニアを用いずにTDEAT又はTDMATから付
着させた膜は性質が極めて劣ると言われている。例えば
スン(Sun )とツァイ(Tsai):「金属有機源からの低
圧化学蒸着窒化チタンの特色」〔(ESSDERC’9
4会報、第291−4頁)。この文献は言及することに
より本明細書に取り入れる〕参照のこと。
【0006】Ti−Si−N化合物はTiNよりも更に
良好な拡散障壁を提供するので、最新のメタライゼイシ
ョンの応用にとって魅力がある。現在、Ti−Si−N
膜の製造上2つの主要な方法が研究中であり、両方とも
顕著な制限がある。(N2 雰囲気でのTi−Siターゲ
ットの反応性スパッターはカリフォルニヤ工科大学(C
al Tech)での広範囲の研究で代表されるように
もっとも確立された方法であるが、スパッター法の方向
性により、付着膜の段部被覆性は、高アスペクト比のコ
ンタクト、バイアス及びトレンチには極めて劣る。
【0007】シラン、アンモニア、TDEATの混合物
を用いる化学的蒸着法はサンディア国立研究所で研究中
である、この方法は段部被覆性のより良い膜を提供でき
るが、TDEATとNH3 との気相反応では粒子が形成
し、生成膜の欠陥密度は高い。
【0008】
【発明が解決しようとする課題】本発明の目的は前述の
2つの方法での問題を解決する欠陥密度の低い絶縁保護
性のTi−Si−N膜の革新的製法を提供することにあ
る。
【0009】
【課題を解決するための手段】上記の目的は本発明の方
法ではまずチタンと窒素を含有する多孔性障壁層を付着
し、次いで付着後の処理を行って多孔性層の少なくとも
最上面中に珪素を導入して、珪素濃度の高い表面を提供
することにより達成される。(別の態様では付着後の処
理は珪素の代わりに又は珪素に加えて硼素を導入す
る)。多孔性障壁層はまた好ましくは炭素をかなりの割
合で含み、必要あれば付着後の処理前に珪素をかなりの
割合で含む。
【0010】本発明の方法と構造体の長所としては、T
i−Si−N膜表面はSiに富むため(又はTi−B−
N膜表面はBに富むため)、膜中への酸素吸収が極小に
なり形成膜が安定化する。また、表面がSiに富むこと
又はBに富むことはAlのぬれとCuへの吸着向上に役
立つため、最新のメタライゼイションの適用に有用であ
る。スパッター法に較べて、本発明は段部被覆性が極め
て良く、Si/Ti比の制御が容易な膜の付着法が提供
される。TDEAT+NH3 +SiH4 法に較べて、本
発明はTi源とNH3 間の気相反応を皆無にする本発明
の方法は欠陥密度の低い絶縁保護性の膜を提供できる。
本発明の方法は表面組成を含む化学組成の制御に融通性
がある。本発明の方法は市販のCVD反応器で実施で
き、実施が容易である。
【0011】
【発明の実施の形態】本発明を添付図に基づき説明す
る、添付図は本発明の重要な代表的な実施態様を示すも
ので、言及することで本明細書に組み入れる。
【0012】本発明の数多くの革新的な特徴を特に現在
の好ましい態様に基づいて説明するが、ここに示すこれ
らの実施態様は革新的な特徴のもつ多くの有用な用途の
うちの幾つかを示す実施例に過ぎないものである。一般
に、本明細書の開示は請求項に記載の各種の発明のいず
れの範囲を必ずしも限定するものではない。更に、幾つ
かの開示は本発明の幾つかの特徴についてのものであっ
て、その他の特徴についてのものでない。
【0013】図1は本発明の1実施態様の工程の流れを
示す流れ図である。本発明を用いるデバイスの製造出発
点は多くのデバイスの加工と同じである。事実、標準的
加工が中間レベルの誘電体の形成、バイアス/コンタク
ト用のトレンチ又は孔の形成に至る全部の工程に適用さ
れる。更に、標準的加工はTiN系層の形成後でも、本
発明の発明的焼鈍工程の後でも追加的に利用できる。本
発明の方法は、金属−有機化学的蒸着(MOCVD)を
行って窒化チタン膜を形成することが出発点である(工
程104)。この膜は中間レベルの誘電体上、トレンチ
又は孔の側壁上、トレンチ又は孔の底面、従来のTiN
が用いられてきた他の箇所に形成される。好ましくは、
工程104はTDMAT、[(CH3 2 N]4 Tiの
熱分解により行う。TDMATは液体であり、好ましく
は例えばHe又はN2 のような担体ガスを用いて反応器
中に導入する。この分解は好ましくは温度が300°〜
500℃の範囲、圧力が0.1〜50torrの範囲で
行う。分解時間は目的の膜厚で変わる。別の実施態様で
は、C2 5 をCH3 の代りに用いて前駆物質を[(C
2 5 2 N]4 Tiとすることができる。更に別の実
施態様では前駆物質は好ましくは[(CH3 )(C2
5 )N]4 Tiである。
【0014】更に工程104では、前駆物質に露出させ
ながらウェーハを加熱して前駆物質を熱分解させてウェ
ーハ上に膜として付着させる。形成膜はTi−N−Cか
ら構成され、多孔性材料であって、容易にO2 を吸収す
る。O2 の吸収によりこの膜は抵抗が高くなり、極めて
不安定になる。特に、この膜の抵抗率は膜を酸素含有空
気に露出するにつれて大きく増加する(図2の曲線20
2参照のこと)。
【0015】次いで、加熱工程を行う(工程106)。
この工程は好ましくは純シラン雰囲気又は稀釈シラン雰
囲気、ジシラン雰囲気、B2 6 雰囲気、又は膜中に珪
素又は硼素を形成できる任意の他の雰囲気中で行う。好
ましくは、この工程は約350°〜500℃の温度、
0.1〜50torrの圧力下で約15〜240秒間行
う。焼鈍工程106は付着工程104と同じ反応器内で
行ってもよく、または同様の別の反応器で行ってもよ
い。若し、同一の反応器で行うときは、MOCVD工程
104と焼鈍工程106の両方で用いる温度は好ましく
はほぼ同一である。若し、両工程を別々の同様の反応器
で行うときは、工程104で形成した膜は工程102の
前に酸素にさらしてはならない。工程106が完了した
あとの膜は下記の構成をとる:Si含有ガス使用時はT
i−N−C−Si、B含有ガス使用時はTi−N−C−
B。膜内へのSiの取込みは図3bの曲線302から判
る。
【0016】工程106を行った後、ウェーハを更に加
工するか、又は酸素雰囲気にさらし(工程108)、次
いで更に加工する。工程108を行うと、酸素は膜中に
吸収されて膜は下記の構成をとる:Si含有ガス使用時
はTi−N−C−Si−O、B含有ガス使用時はTi−
N−C−B−O。しかし、ウェーハを酸素雰囲気に露出
しないと、酸素の吸収は行われない。
【0017】上記は特にチタンベース障壁膜の形成に関
するが、他の遷移金属をチタンの代りに使用してもよ
い。本発明の障壁層の形成に特に、タングステン、タン
タル又はモリブデンをチタンの代りに用いることができ
る。
【0018】図2は2種の異なる膜のシート抵抗RS
示す。図2のX軸は膜の空気露出時間量(分)を表わ
し、Y軸は膜のシート抵抗(オーム/□)を表わす。工
程106を行わない膜はシート抵抗が高い。これは図2
の曲線202で示される。更に、曲線202から判るよ
うに、工程106を行わないときの膜のシート抵抗は膜
を酸素に露出した後でかなり増加するが、工程106を
行った後では、シート抵抗は(曲線202と較べて)大
きさが小さく、空気中での安定性が極めて良い。これは
曲線204で示される。
【0019】更に、実験データとして20nm膜のシー
ト抵抗の比較を表1に示す。これら3種の試験での変数
はシラン処理時間、急速熱焼鈍(RTA)の有無、各種
の実施温度である。
【0020】
【表1】
【0021】図3a、図3bは炭素、酸素、窒素、チタ
ン、珪素の種々の深さでの濃度を示すXPS深さ方向グ
ラフである。各図のX軸はそれぞれの深さに対応する。
スパッター時間の長さは深度距離を表わしている。これ
ら両図のY軸は全合計基準原子濃度(A.C.%)を表
わす。図3bの曲線302から工程106処理の膜は珪
素を含有しているが、工程106非処理の膜は珪素を含
有していないことが判る(図3aの曲線301では膜の
最上面は0秒で、底部は約16分で表示されている)。
珪素取込みは空気中からの酸素の取込み量の低下にとっ
て重要であり、これにより抵抗率は低下し、安定性は増
す。珪素又は硼素の取込みはこの後Cu又はAlのメタ
ライゼイションを行うときに有利となる。
【0022】図3bの曲線304は工程106と108
処理後の膜中へ酸素吸収が限定されることを示す。
【0023】図4は透過型電子回折(TEM)パターン
である。図4は工程106(0及び108)処理膜は非
晶質であることを示している。非晶質膜は障壁としての
用途では好ましい(多結晶膜とは反対である)。これは
多結晶構造では粒子境界中で金属拡散が速く進むからで
ある。
【0024】図5は本発明の方法の第2の実施態様の流
れ図である。この方法は、シラン・ガスをMOCVD工
程で添加する以外は図1の方法と同じである。これによ
り珪素は層内により多く取込まれ、Si/Ti比のより
良い調整を容易にする。
【0025】図8はTi−Si−N付着膜のシート抵抗
と、付着後のシラン焼鈍時間の関係を示すグラフであ
る。抵抗は2日間空気中に露出した後測定した。シート
抵抗はシラン中で約30秒焼鈍すると急激に低下するこ
とを明示している。
【0026】図9はTi−Si−N付着膜のシート抵抗
と、Ti−Si−N付着中のシラン流量の関係を示すグ
ラフであり、測定は2日間空気漏出後に行った。これか
ら判るように、シラン流量が増加すると膜のシート抵抗
は増加し、従って珪素の取込みによる障壁層としての増
加値は珪素による高抵抗値と均合わせる必要がある。
【0027】図10は本発明の層の断面構造を示す電子
顕微鏡写真であり、本方法は層の絶縁保護性が保持され
ていることを示している。
【0028】別の代表的付着法の実施態様 本実施態様は第1工程でTDMATを窒素の存在下熱分
解してTiN層を形成する。付着後直ちにこの層をシラ
ン雰囲気に露出して、シランとこの層を反応させて珪素
をこの層内に取込ませて珪素に富む表面層を形成させ
る。珪素の存在により層劣化を招く酸素吸収を抑制す
る。
【0029】また、前駆物質としてTDMATを使用す
ると炭素を層内に高い百分率で取込むことができ、意外
にも層内の炭素は別に問題にはならないと考えられ、む
しろ層内の応力を低下させ、回路寿命には影響を与えな
いと考えられる。
【0030】
【表2】
【0031】付着法の実施態様2 本態様は第1工程でSiH4 、TDMAT、N2 (稀釈
剤を組合せて障壁層を形成する、深さが充分となったと
ころで、TDMATとN2 の流れを停止させるが、Si
4 は測定時間中連続して流す。記載の本実施態様は現
在の好ましい実施態様である。
【0032】
【表3】
【0033】付着法の実施態様3 SiH4 を他のSi源化合物、例えばSi2 6 に代替
することができる。本実施態様は、第1工程でSi2
6 とTDMATを不活性N2 と一緒に流し、第2工程で
TDMATとN2 の流れを停止させ、Si2 6 を流し
て、層表面中に珪素を余分に取込ませる。
【0034】付着法の実施態様4 TDMATをTMEAT、即ちTi(NCH3
2 5 4 に代替させる、本実施例は、第1工程でシラ
ン、TMEAT、N2 を一緒に流す。第2工程では純シ
ランを流して表面層中に珪素を追加的に取込ませる。
【0035】付着法の実施態様5 TDMATをTDEAT、即ち、Ti(N(C2 5
2 4 に代替させる。この場合、TDEAT、シランを
2 又はその他の不活性稀釈剤と一緒に流してSi−N
−Ti層を付着させ、次の工程でシランだけを用いて上
表面中の珪素濃度を増加させる。
【0036】付着法の実施態様6 本実施態様では、硼素源を用いてTix y N膜を形成
する。従って、硼素源成分(例えば、B2 6 )をSi
源成分の代りに多孔性TiN膜の付着際に用いる。本実
施例はTDEATとジボランをN2 又はその他の稀釈剤
と一緒に流してTi−B−N層を付着させ、次の工程で
ジボランのみを用いて上表面中の硼素濃度を増加させ
る。
【0037】代表的メタライゼイションの実施態様 本明細書に記載の本方法はメタライゼイションの適用、
特に銅(Cu)のメタライゼイションで使用できる。例
えば、図6に示す適用では、下部中間レベル誘電体51
5で包囲された導電層510(典型例としてアルミニウ
ム合金)の下にあるトランジスター(図示せず)を含む
半製品構造体を準備する。次いで、上部の中間レベル誘
電体520(例えば、TEOS付着SiO2 上のBPS
G)を付着させ、従来法(例えば、化学−機械的研磨又
はCMP)で平坦化する。次いで、(ダマセン(damasc
ene )型式の方法で)中間レベルの誘電体520をパタ
ーン化とエッチング処理してメタライゼイションライン
が所望されるスロット530を形成し、またバイアスが
所望される(即ち、下部電導層への電気的接触が所望さ
れる)より深い孔540を形成する。次いで、上記の方
法のうちの1つを用いて拡散障壁層530を付着させ
る。導電性の高い金属550(例えば銅)を従来法で全
体に付着させ、(例えばCMPを用いて)全体をエッチ
ングして中間レベルの誘電体520の平坦表面を金属5
50が存在しない箇所で露出させる。
【0038】本実施態様では、本発明の障壁層は中間レ
ベルの誘電体520の露出部上全部に形成される。即
ち、金属550が中間レベルの誘電体520と直接接触
する箇所は全然存在しない。これにより銅原子(又は寿
命短縮剤、例えば金)が中間レベルの誘電体を介して半
導体基板中に拡散する可能性が低減する。
【0039】代表的メタライゼイションの実施態様2 図7に示す別のメタライゼイションの実施態様はソース
/ドレン拡散562方向に配列してポリサイド(ポリシ
リコン/シリサイド)ゲート560を有するトランジス
ターの形成を含む、次に、第1の中間レベルの誘電体層
564を形成する(必要あれば、このあと図示しないが
対応する複数の追加中間レベルの誘電体層を有する複数
の追加層を多重に付着、パターン化処理することもよく
行われる)。本明細書に開示の本発明の方法を用いて障
壁層570を付着させる前にコンタクト箇所566をパ
ターン化、エッチング処理する。次いで、金属層580
を付着させ、パターン化処理する。本代表的実施態様で
は、金属層580はアルミニウム合金であり、これは
(この好ましい実施態様ではフォースフィルTM(Force
FillTM)法で)高圧下、コンタクトホール中に強制注入
する。
【0040】開示される革新的実施態様は、(a)半導
体材料の少なくとも1つの実質的にモノリシックな物体
を含む基板を準備する工程と、(b)チタンと窒素含有
雰囲気中でCVDで絶縁保護性層を付着させる工程と、
(c)上記絶縁保護性層を付着させたあとで、上記絶縁
保護性層を珪素又は硼素含有雰囲気に露出させる工程と
を含む薄膜形成法であって、前記工程(c)により上記
絶縁保護性層上に珪素又は硼素に富む表面を形成させる
薄膜形成法を提供される。
【0041】開示される他の革新的実施態様は、チタン
と窒素とを含有する障壁薄膜層から成る集積回路であっ
て、上記薄膜は珪素又は硼素の組成が漸進的に変化し、
その第1表面では珪素又は硼素濃度が他に較べて高い集
積回路を提供される。
【0042】改変と変更 当業者が認識するように、本明細書に記載の革新的概念
は広範囲の用途にわたり改変と変更が可能であり、従っ
て、本発明の主題の範囲は本明細書の特定の実施例の教
示に限定されない。
【0043】CVDとメタライゼイションの一般的背景
は下記刊行物に記載されており、これら刊行物はその改
変と実施に就いて当業者の知識を示す一助となる:メタ
ライゼイションと金属−半導体の界面(バトラ編198
9);VLSIメタライゼイション:物理と技術(シエ
ナイ編1991);ムラルカ,「VLSIとULSI用
のメタライゼイション理論と実際(1993)」;集積
回路用マルチレベル・メタライゼイションハンドブック
(ウィルソン等編1993);ラオ,「マルチレベル・
インターコネクト技術(1993)」;化学蒸着(エム
・エル・ヒッチマン編1993);プラズマ加工に関す
る電気化学会の半年次学会会報;(これら全ての刊行物
は言及することにより本明細書に組み入れる)。
【0044】以上の説明に関して更に以下の項を開示す
る。 (1)(a)半導体材料の少なくとも1つの実質的にモ
ノリシックな物体を含む基板を準備する工程と、(b)
チタンと窒素を含む雰囲気中でCVDで絶縁保護性層を
付着させる工程と、(c)上記絶縁保護性層を付着させ
たあとで、上記絶縁保護性層を珪素又は硼素を含有する
雰囲気に露出させる工程とを含む薄膜形成法であって、
前記工程(c)により上記絶縁保護性層上に珪素又は硼
素に富む表面を形成させる薄膜形成法。 (2)工程(c)は、中間工程を介在させずに工程
(b)の後直ちに行う、第1項記載の形成法。 (3)工程(b)は珪素又は硼素を含む雰囲気を用い
る、第1項記載の形成法。 (4)工程(b)はSiH4 を含む雰囲気を用いる、第
3項記載の形成法。 (5)工程(b)はTDMAT、TMEAT、TDEA
Tから成る群から選ばれたチタン源成分を含有する雰囲
気を用いる、第1項記載の形成法。 (6)急速熱焼鈍を次工程として更に含む、第1項記載
の形成法。 (7)チタンと窒素とを含有する障壁薄膜層から成る集
積回路であって、上記薄膜は珪素又は硼素の組成が漸進
的に変化し、その第1の表面では珪素又は硼素濃度が他
に較べて高い集積回路。 (8)薄膜は炭素を少なくとも10%含有する、第7項
記載の集積回路。 (9)薄膜は非晶質SiNX とTiNX とから成る、第
7項記載の集積回路。 (10)薄膜はTiNx と硼素との非晶質の組合せであ
る、第7項記載の集積回路。 (11)珪素又は硼素に富むと上記薄膜中への酸素の吸
収が低下する、第7項記載の集積回路。 (12)基板上に障壁層を形成して、コンタクト/バイ
アスを接合させる方法において、下部構造体を準備する
工程と、上記基板上に誘電体層を形成する工程と、上記
基板中に開孔を形成して上記下部構造の少なくとも1部
を露出させる工程(上記開口は側壁を有する)と、金属
−有機前駆物質を用いて膜を形成する工程(上記膜は上
記誘電体層上、上記開口側壁上、及び上記下部構造体の
上記露出部上に形成する)と、活性ガス雰囲気中で加熱
工程を行い、珪素又は硼素を上記膜中に取込む工程とを
含む方法。 (13)金属−有機前駆物が[(CH3 2 N]4
i、[(C2 5 2 N]4 Ti、[(CH3 )(C2
5 )N]4 Tiから成る群から選ばれた材料から成
る、第12項記載の方法。 (14)活性ガスが上記金属−有機膜中に珪素又は硼素
を取込ませる任意のガスから成る、第12項記載の方
法。 (15)活性ガスがシラン、ジシラン、ジボラン又はこ
れらの任意の組合から成る群から選ばれる、第12項に
記載の方法。 (16)下部構造体の基板である、第12項記載の方
法。 (17)下部構造体は電導層である、第12項記載の方
法。 (18)Ti−Si−N又はTi−B−N用CVD法で
あって、単一供給ガス(好ましくはTDMAT)がチタ
ンと窒素源の役割を果し、もう1つの供給ガスを珪素又
は硼素源として用いる。これにより気相粒子核生成が回
避され、一方、良好な絶縁保護性が得られる。所定の層
厚が付着されたとき、チタン/窒素又はチタン/硼素源
の流れを停止したのち、珪素又は硼素供給ガスをある期
間連続して流す。これにより、欠陥密度の低く、Si又
はBに富む、絶縁保護性のTi−N膜が形成される。第
2の実施態様では、単一供給ガス、例えばTDMATを
熱分解してTi−N層を形成させる。付着後の焼鈍を珪
素又は硼素を供給するガス中で行い、これらの物質を層
中に取込ませる。この層中への珪素又は硼素の取込みは
膜中への酸素吸収を最小にし、従って形成膜を安定化さ
せる。Si又はBに富む表面もAlのぬれとCuへの接
着を向上させるのに役立ち、従って最新のメタライゼイ
ションの適用に有用である。スパッター法に較べて、本
発明は段部被覆性が極めて良好で、Si/Ti比の制御
が容易な膜の付着法を提供する。TDEAT+NH3
SiH4 法に較べて、本発明はTi源とNH3 との気相
反応を皆無にする。
【図面の簡単な説明】
【図1】本発明の1実施態様を示す流れ図である。
【図2】先行技術の膜形成法を用いて形成した膜と本発
明の1実施態様を用いて形成した膜の(空気露出時の関
数としての)シート抵抗を示すグラフである。
【図3】a及びbはそれぞれ、X線光電子分光法(XP
S)深さ方向断面解析から得たデータを示すグラフであ
り、aは先行技術の方法を用いて形成した膜内の炭素、
酸素、窒素、チタン、珪素の原子濃度を示し、bは本発
明の方法を用いて形成した膜内の炭素、酸素、窒素、チ
タン、珪素の原子濃度を示す。
【図4】本発明の方法を用いて形成した膜の透過形電子
回折図である。
【図5】本発明の第2の実施態様を示す流れ図である。
【図6】本発明の革新的方法で付着させた障壁膜層上で
のメタライゼイションの例を示す。
【図7】本発明の革新的方法で付着させた障壁膜層上で
のメタライゼイションの例を示す。
【図8】付着済みTi−Si−Nのシート抵抗と付着後
のシラン焼鈍時間との関係を示すグラフである。
【図9】付着済みTi−Si−Nのシート抵抗と、Ti
−Si−Nの付着中のシラン流量との関係を示すグラフ
である。
【図10】本発明の革新的な層の断面構造を示す顕微鏡
写真(本発明の方法が層の絶縁保護性を保持しているこ
とを示す)である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 (a)半導体材料の少なくとも1つの実
    質的にモノリシックな物体を含む基板を準備する工程
    と、(b)チタンと窒素を含む雰囲気中でCVDで絶縁
    保護性層を付着させる工程と、(c)上記絶縁保護性層
    を付着させた後で、上記絶縁保護性層を珪素又は硼素を
    含有する雰囲気に露出させる工程とを含む薄膜形成法で
    あって、前記工程(c)により上記絶縁保護性層上に珪
    素又は硼素濃度の高い表面を形成させる薄膜形成法。
  2. 【請求項2】 チタンと窒素とを含有する障壁薄膜層か
    ら成る集積回路であって、上記薄膜は珪素又は硼素の組
    成が漸進的に変化し、その第1の表面では珪素又は硼素
    濃度が他に較べて高い集積回路。
JP30117997A 1996-10-31 1997-10-31 欠陥密度の低いTi−Si−N及びTi−B−Nベースの絶縁保護性障壁膜の製法 Expired - Fee Related JP4065351B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US2879896P 1996-10-31 1996-10-31
US08/784,657 US6017818A (en) 1996-01-22 1997-01-21 Process for fabricating conformal Ti-Si-N and Ti-B-N based barrier films with low defect density
US784657 1997-01-21
US028798 1997-01-21

Publications (2)

Publication Number Publication Date
JPH10189491A true JPH10189491A (ja) 1998-07-21
JP4065351B2 JP4065351B2 (ja) 2008-03-26

Family

ID=26704095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30117997A Expired - Fee Related JP4065351B2 (ja) 1996-10-31 1997-10-31 欠陥密度の低いTi−Si−N及びTi−B−Nベースの絶縁保護性障壁膜の製法

Country Status (3)

Country Link
JP (1) JP4065351B2 (ja)
KR (1) KR19980032971A (ja)
TW (1) TW363213B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475912B1 (en) 1998-06-01 2002-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
JP2003045960A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2007094044A1 (ja) * 2006-02-14 2007-08-23 Fujitsu Limited 半導体装置の製造方法、及び半導体製造装置
JP2008041977A (ja) * 2006-08-08 2008-02-21 Nec Electronics Corp 半導体回路装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475912B1 (en) 1998-06-01 2002-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
US6683381B2 (en) 1998-06-01 2004-01-27 Matsushita Electric Industrsial Co., Ltd. Semiconductor device having a copper interconnect layer
US6906420B2 (en) 1998-06-01 2005-06-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2003045960A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2007094044A1 (ja) * 2006-02-14 2007-08-23 Fujitsu Limited 半導体装置の製造方法、及び半導体製造装置
JP2008041977A (ja) * 2006-08-08 2008-02-21 Nec Electronics Corp 半導体回路装置の製造方法

Also Published As

Publication number Publication date
TW363213B (en) 1999-07-01
JP4065351B2 (ja) 2008-03-26
KR19980032971A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
US6017818A (en) Process for fabricating conformal Ti-Si-N and Ti-B-N based barrier films with low defect density
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
US11587829B2 (en) Doping control of metal nitride films
US7799671B1 (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
US6087257A (en) Methods of fabricating a selectively deposited tungsten nitride layer and metal wiring using a tungsten nitride layer
US7851360B2 (en) Organometallic precursors for seed/barrier processes and methods thereof
KR102036245B1 (ko) 구리 배리어 적용들을 위한 도핑된 탄탈룸 질화물
KR101024449B1 (ko) 티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법
WO2002067319A2 (en) Copper interconnect structure having diffusion barrier
US6716744B2 (en) Ultra thin tungsten metal films used as adhesion promoter between barrier metals and copper
US6888252B2 (en) Method of forming a conductive contact
US20020132469A1 (en) Method for forming metal wiring layer
US6037013A (en) Barrier/liner with a SiNx-enriched surface layer on MOCVD prepared films
EP0840363A1 (en) Method for fabricating a conductive diffusion barrier layer by PECVD
JP4065351B2 (ja) 欠陥密度の低いTi−Si−N及びTi−B−Nベースの絶縁保護性障壁膜の製法
US7645699B2 (en) Method of forming a diffusion barrier layer using a TaSiN layer and method of forming a metal interconnection line using the same
US20060040490A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
JP2000007337A (ja) タンタル薄膜およびタンタルを主体とした薄膜並びにそれらの作製方法
JP2004335799A (ja) 金属膜成膜方法および金属配線形成方法
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070322

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees