JPH10173909A

JPH10173909A - 画像形成装置

Info

Publication number: JPH10173909A
Application number: JP9009561A
Authority: JP
Inventors: Takanari Aoyama; 宇済青山
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1996-08-30
Filing date: 1997-01-22
Publication date: 1998-06-26

Abstract

(57)【要約】【課題】画像データの転送量を削減し、また、転送時
に正常にミラーリング変換する。【解決手段】ビット配列変更部２３は８ビット幅のＭ
Ｄバス５０と、入力端子Ｃ０〜Ｃ４がＭＤバス５０に接
続された８個の第１〜第８セレクタ４１〜４８と、第１
〜第８セレクタ４１〜４８の各出力端子Ｑ０〜Ｑ７がそ
れぞれ接続された８ビット幅のＤバス５１を有する。セ
レクタ４１〜４８は階調設定信号ＳＥＬ１、ＳＥＬ２に
基づいてＭＤバス５０の各ビットデータを選択すること
により、ミラーリング変換時に各画素の画像データの順
番が逆になるように、且つライン順が正順になるよう
に、且つ各画素の画像データの最上位ビットから最下位
ビットまでの順番が正順になるようにビット単位で並べ
替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像を転送時にミ
ラーリング変換（陰影反転）する画像形成装置に関す
る。

【０００２】

【従来の技術】画像データの転送量を削減して転送速度
を早くする従来の方法としては、例えば特開平７−５８
９６３号公報に示すように画像入力装置からの高階調
（例えば２５６階調：８ビット）の画像データを低階調
（例えば１６階調：４ビット）の画像データに変換し、
複数画素分の低階調画像データを複数ビット（８ビッ
ト）から成る１転送単位にパッキングして画像出力装置
に転送する方法が知られている。

【０００３】

【発明が解決しようとする課題】ところで、画像を例え
ばＴシャツにプリントする場合、Ｔシャツに転写するた
めの記録紙に対してＴシャツプリント用の画像を形成す
るときには、この記録紙上に形成される画像は、Ｔシャ
ツにプリントされる画像に対してミラーリングされてい
なければならない。

【０００４】しかしながら、画像入力装置からの高階調
画像データを記憶手段に記憶し、その転送速度を向上さ
せるために、上記従来例により複数画素分の画像データ
を１転送単位にパッキングして画像出力装置に転送する
と、記憶手段に記憶されている画像データにより形成さ
れる画像をミラーリング処理した画像を記録紙等に形成
しても正常なミラーリング変換画像を得ることができな
いという問題点がある。また、画像読み取り手段により
画素順に読み取られ、１画素のデータが複数のビットよ
り成る画像データを画像出力手段に転送する構成におい
ても同様に、正常なミラーリング変換画像を得ることが
できない。

【０００５】その理由を図１０を参照して説明する。図
１０（ａ）は１画素単位で転送してミラーリング変換す
る場合を示し、記憶手段に記憶されている画像データの
内、先頭ラインの最終画素「１」から画素「１−１」
「１−２」「１−３」〜先頭画素までこの順番で転送
し、以下同様に第２先頭ラインの最終画素「１」から転
送することにより、記録紙上には最終画素「１」から画
素「１−１」「１−２」「１−３」〜先頭画素までこの
順番で記録され、したがって、正常にミラーリング変換
される。

【０００６】これに対し、図１０（ｂ）は２画素単位で
転送してミラーリング変換する場合を示している。この
場合、１回の転送で画素「１」と画素「１−１」の位
置、画素「１−２」と「１−３」の位置が逆転するの
で、記録紙上には画素「１−１」→「１」→「１−３」
→「１−２」の順番で記録され、したがって、正常にミ
ラーリング変換されない。

【０００７】本発明は上記従来の問題点に鑑み、画像デ
ータの転送量を削減することができると共に、転送時に
正常にミラーリング変換することができる画像形成装置
を提供することを目的とする。

【０００８】

【課題を解決するための手段】第１の手段は上記目的を
達成するために、１画素のデータが複数のビットより成
る画像データを画素順に画像記憶手段に記憶し、前記画
像記憶手段から読み出して画像出力手段に転送して記録
紙に形成する画像形成装置において、複数の画素分の画
像データを１転送単位として前記画像出力手段に転送す
る転送手段と、ミラーリング変換時に前記画像記憶手段
から読み出された各画素の画像データの順番が逆になる
ように、且つライン順が正順になるように、且つ各画素
の画像データの最上位ビットから最下位ビットまでの順
番が正順になるようにビット単位で並び替えて前記転送
手段に印加するビット配列変更手段とを備えたことを特
徴とする。

【０００９】第２の手段は、画像読み取り手段により画
素順に読み取られた、１画素のデータが複数のビットよ
り成る画像データを画像出力手段に転送して記録紙に形
成する画像形成装置において、複数の画素分の画像デー
タを１転送単位として前記画像出力手段に転送する転送
手段と、ミラーリング変換時に前記画像読み取り手段に
より画素順に読み取られた各画素の画像データの順番が
逆になるように、且つライン順が正順になるように、且
つ各画素の画像データの最上位ビットから最下位ビット
までの順番が正順になるようにビット単位で並び替えて
前記転送手段に印加するビット配列変更手段とを備えた
ことを特徴とする。

【００１０】第３の手段は、第１、第２の手段において
前記ビット配列変更手段が、前記１転送単位の数のビッ
トラインより成り、各ビットラインに前記画像記憶手段
から読み出された前記１転送単位分のビットデータが出
力される第１のバスと、前記１転送単位の数のビットラ
インより成り、前記並び替え処理後の前記１転送単位分
のビットデータを前記転送手段に印加するための第２の
バスと、ミラーリング変換時に前記第１のバス上の各ビ
ットラインのデータを選択して前記第２のバスの各ビッ
トラインに出力することにより前記並び替え処理を行う
ビットデータ選択手段とを備えたことを特徴とする。

【００１１】第４の手段は、第１ないし第３の手段にお
いて前記ビット配列変更手段が、画像データの階調数に
基づいて前記並び替えを変更することを特徴とする。

【００１２】第５の手段は、第１、第３、第４の手段に
おいて前記ビット配列変更手段が、ホスト装置からのコ
マンドに基づいて前記並び替えとその変更を行うことを
特徴とする。

【００１３】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は本発明に係る画像形成装置
の一実施形態としてプリンタコントローラを示すブロッ
ク図、図２は図１の画像制御部を詳細に示すブロック
図、図３は図２のフレームメモリ上の画像データの座標
を示す説明図、図４は図２及び図３のフレームメモリ上
の画像データのビットデータを示す説明図、図５は図１
及び図２のＳＣＳＩバスの転送単位を示す説明図、図６
は図２のビット配列変更部を詳細に示すブロック図、図
７は図６のセレクタの選択信号を示す説明図、図８はミ
ラーリング変換時に１画素当たり４ビットの画像データ
を８ビット単位で転送する処理を示す説明図、図９はミ
ラーリング変換時に１画素当たり２ビットの画像データ
を８ビット単位で転送する処理と、１画素当たり１ビッ
トの画像データを８ビット単位で転送する処理を示す説
明図である。

【００１４】図１に示すプリンタコントローラ１には画
像入力手段であるホスト装置２と、補助記憶装置６と、
ＩＣカード８と、タッチパネル９と、表示装置１２と、
画像出力手段であるプリンタエンジン１８とが接続され
ている。プリンタコントローラ１はホスト装置２からの
文字コード、ミラーリング変換時のビット割り当て指示
を含む制御コマンド等をＩ／Ｏコントローラ４を介して
受け取る。この文字コード、制御コマンド等はＣＰＵ３
により解釈されてビットイメージデータに展開された
後、メインメモリ５の作業領域に格納される。メインメ
モリ５はまた、補助記憶装置６に格納されているアプリ
ケーションプログラムやＩＣカード８に格納されている
フォント情報をＣＰＵ３がロードしてそれを実行するた
めにも用いられる。補助記憶装置６からメインメモリ５
にロードする場合には補助記憶装置コントローラ７を介
して行われる。

【００１５】メインメモリ５の作業領域に格納されたビ
ットイメージデータは、図２に詳しく示す画像制御部１
６に渡され、画像記憶装置であるフレームメモリ１７の
連続した領域に画像データとして記憶される。フレーム
メモリ１７はＤＲＡＭ（ダイナミック・ランダム・アク
セス・メモリ）で構成されている。本実施形態における
プリンタはカラープリンタであり、フレームメモリ１７
にはシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）及
び黒（Ｋ）の各色の画像データがそれぞれの連続した領
域にマッピングされて格納される。

【００１６】フレームメモリ１７に格納された画像デー
タは、転送手段であるＳＣＳＩ（スモール・コンピュー
タ・システム・インタフェース）バス１９を介してＤＭ
Ａ（ダイレクト・メモリ・アクセス）転送によりプリン
タエンジン１８に転送される。上記ＤＭＡ転送はＳＣＳ
Ｉコントローラ１４により制御され、また、このＳＣＳ
Ｉコントローラ１４はＳＣＳＩバス１９の状態遷移等も
制御する。プリンタエンジン１８では、転送されてきた
画像データに基づいてカラー画像が記録紙上に記録され
る。プログラムＲＯＭ１１には、プリンタに電源が投入
された際の立ち上げ時に使用される初期プログラムや、
ＣＰＵ３がハードウエアを制御するためのプログラム等
が予め格納されている。

【００１７】このプリンタを使用するユーザの操作情報
はタッチパネル９を介して入力され、このタッチパネル
９はタッチパネル（Ｔ／Ｐ）コントローラ１０により制
御される。プリンタの状態を示す情報やアプリケーショ
ンプログラムに関する所定の情報は表示装置１２を介し
てユーザに知らされ、表示装置１２は表示コントローラ
１３により制御される。したがって、タッチパネル９及
びこれを制御するＴ／Ｐコントローラ１０と表示装置１
２及びこれを制御する表示コントローラ１３は、プリン
タとこれを使用するユーザのインタフェースとして機能
する。不揮発性メモリ１５はプリンタ特有の情報、例え
ばプリント枚数、プリンタエンジン１８のγ補正値（入
出力特性補正値）等の情報が格納される。

【００１８】次に、図２を参照して画像制御部１６につ
いて詳しく説明する。ここで、ホスト装置２からＩ／Ｏ
コントローラ４を介して受け取った文字コード、制御コ
マンド等はＣＰＵ３により解釈され、１画素当たり８ビ
ットのビットイメージデータに展開された後、メインメ
モリ５を経由し、図３に示すように記録紙上の各画素の
座標位置を示すＸ座標及びＹ座標とともに画像制御部１
６に渡される。

【００１９】この１画素当たり８ビットのビットイメー
ジデータはＣ、Ｍ、Ｙ、Ｋの各色毎に存在し、画像制御
部１６内の画像処理回路２７によりγ補正とディザ処理
を施すことにより例えば１画素当たり４ビットの画像デ
ータに変換される。この画像処理回路２７はまた、再現
しようとする画像の階調に応じて、上記γ補正とディザ
処理の内容を変更することが可能であり、１画素当たり
８ビットのビットイメージデータを１画素当たり４ビッ
トの画像データに変換するのみならず、例えば１画素当
たり２ビット、１ビットの画像データに変換することも
可能である。

【００２０】図３に示すＸ座標及びＹ座標から成る各画
素の２次元アドレスはアドレス制御回路２５により、実
メモリ上の物理アドレスに相当する１次元アドレスに変
換される。この１次元アドレスはＤＭＡコントローラ回
路２６により、フレームメモリ１７の所定のアドレスに
画像データを書き込むためのメモリアドレスに変換され
る。

【００２１】そして、ＤＭＡコントローラ回路２６はリ
ード、モディファイ、ライト処理により、図４に示すよ
うに上記１画素当たり４ビットの画像データを上記メモ
リアドレスにより指定されるフレームメモリ１７の領域
に書き込む。ここで、リード、モディファイ、ライト処
理とは、新たに書き込むデータの書き込み先となる領域
に既に格納されているデータを一度読み出し、この既に
書き込まれているデータと新たに書き込むデータとの論
理和演算を行い、その結果得られたデータを上記書き込
み先となる領域に書き込む処理をいう。

【００２２】図４を参照して説明すると、フレームメモ
リ１７の・アドレスｘ０００００００ｈからｘ０ＥＢＣ０Ｃ０ｈ
までの連続した領域には、第１画素から第ｎ画素につい
てのＹ色の画像データが格納され、・アドレスｘ１００００００ｈからｘ１ＥＢＣ０Ｃ０ｈ
までの連続した領域には、第１画素から第ｎ画素につい
てのＭ色の画像データが格納され、・アドレスｘ２００００００ｈからｘ２ＥＢＣ０Ｃ０ｈ
までの連続した領域には、第１画素から第ｎ画素につい
てのＣ色の画像データが格納され、・アドレスｘ３００００００ｈからｘ３ＥＢＣ０Ｃ０ｈ
までの連続した領域には、第１画素から第ｎ画素につい
てのＫ色の画像データが格納される。

【００２３】また、１画素分のデータは０番目（ＭＳ
Ｂ）から３番目（ＬＳＢ）までの４ビット（例えば１Ｙ
３，１Ｙ２，１Ｙ１，１Ｙ０）より成り、１つのアドレ
ス領域（例えばｘ０００００００ｈ）には２画素分の８
ビット（１バイト）の画像データ（例えば１Ｙ３，１Ｙ
２，１Ｙ１，１Ｙ０，２Ｙ３，２Ｙ２，２Ｙ１，２Ｙ
０）が格納される。ここで、図４において色を表すＹ、
Ｍ、Ｃ、Ｋの左側の数字は画素番号を示し、右側の数字
は当該画素の画像データの何ビット目かを示している。
例えば１Ｙ３はＹ色の第１画素のＭＳＢを示す。

【００２４】フレームメモリ１７に転送された画像デー
タは、ＳＣＳＩコントローラ１４の制御によるＤＭＡ転
送によりＳＣＳＩバス１９を介してプリンタエンジン１
８に転送される。ここで、ミラーリング変換を行わない
通常のＤＭＡ転送について詳細に説明する。

【００２５】ＣＰＵ３はＳＣＳＩコントローラ１４とア
ドレス制御回路２５に対してＤＭＡ転送を行う各色毎の
画像データの先頭アドレスと総転送バイト数を設定し、
これによりＳＣＳＩコントローラ１４はＣＰＵ３からの
ＤＭＡ転送要求を受けるとＤＭＡ転送を開始する。

【００２６】この後、以下の（１）（２）（３）の動作
をＤＭＡ転送すべき先頭アドレスから最終アドレスまで
繰り返すことにより、フレームメモリ１７からプリンタ
エンジン１８へのＤＭＡ転送を実現する。なお、最終ア
ドレスはアドレス制御回路２５がＣＰＵ３により設定さ
れた先頭アドレスと総転送バイト数に基づいて計算す
る。

【００２７】（１）ＤＭＡコントローラ回路２６はメモ
リアドレスバス３０を用いて、アドレス制御回路２５に
より指定されたＤＭＡ転送すべきフレームメモリ１７の
アドレスから１ライン分のデータをメモリデータバス３
１上に読み出し、ビット配列変更部２３を介して１ライ
ン分のＦＩＦＯ（先入れ先出し）メモリ２２に書き込
む。

【００２８】（２）ＳＣＳＩコントローラ１４はＦＩＦ
Ｏメモリ２２に書き込まれた画像データを、ＦＩＦＯコ
ントローラ２１により生成されたリードクロック３２に
基づいて読み出し、データバス２８、ＣＰＵバス２０、
ＳＣＳＩバス１９を介してプリンタエンジン１８に転送
する。

【００２９】（３）アドレス制御回路２５はアドレスを
１つインクリメントしてＤＭＡコントローラ回路２６に
印加する。

【００３０】このようにしてＤＭＡ転送された画像デー
タは、例えば公知の電子写真方式のレーザプリンタによ
り構成されるプリンタエンジン１８により記録紙上に記
録される。

【００３１】ＳＣＳＩバス１９は並列伝送バスであり、
１転送単位は８ビット（１バイト）である。図５に示す
ように例えばＹ色の１画素当たり４ビットの画像データ
をＳＣＳＩバス１９を介して転送する場合には、先ず、
第１画素の４ビット分（１Ｙ３がＭＳＢ）と第２画素の
４ビット分（２Ｙ０がＬＳＢ）を１転送単位（８ビッ
ト）で並列に転送し、以下同様にして第（ｉ−１）画素
の４ビット分と第ｉ画素の４ビット分を転送し、最後の
第（ｎ−１）画素の４ビット分と第ｎ画素の４ビット分
までを転送する。

【００３２】ビット配列変更部２３はフレームメモリ１
７に格納された画像データをミラーリング変換してプリ
ンタエンジン１８に転送する場合に、ＳＣＳＩバス１９
上の１転送単位の各画素のビット割り当てを変更するこ
とにより正常なミラーリング変換を行う。ビット配列変
更部２３は図６に詳細に示すように、メモリデータバス
３１に接続された第１バスバッファ４９と、第１バスバ
ッファ４９に接続された８ビット幅〔７：０〕のＭＤバ
ス５０と、入力端子Ｃ０〜Ｃ４がＭＤバス５０に接続さ
れた８個の第１〜第８セレクタ４１〜４８と、第１〜第
８セレクタ４１〜４８の各出力端子Ｑ０〜Ｑ７がそれぞ
れ接続された８ビット幅〔７：０〕のＤバス５１と、Ｄ
バス５１上の８ビットデータを一時蓄えて図２に示すＦ
ＩＦＯメモリ２２に出力する第２バスバッファ５２を有
する。なお、図２において符号２４はバスバッファ、符
号２９はアドレスバスである。

【００３３】メモリデータバス３１には、フレームメモ
リ１７から読み出された８ビットデータがそのままの配
列で並列に出力されて第１バスバッファ４９を介してＭ
Ｄバス５０上に出力される。ここで、ＭＤバス５０の最
上位ビットラインはＭＤ７であり、以下、ＭＤ６、ＭＤ
５、ＭＤ４の順番で下位ビットラインとなり、最下位ビ
ットラインはＭＤ０である。そして、第１〜第８セレク
タ４１〜４８は８ビット幅〔７：０〕のＭＤバス５０の
内、以下のように４ラインのデータが印加され、共通の
２ビットの階調設定信号ＳＥＬ１、ＳＥＬ２に基づいて
１ラインのデータを選択する。

【００３４】・ラインＭＤ７は第１セレクタ４１の入力
端子Ｃ０と、第５セレクタ４５の入力端子Ｃ１と、第７
セレクタ４７の入力端子Ｃ２と、第８セレクタ４８の入
力端子Ｃ３に接続されている。

【００３５】・ラインＭＤ６は第２セレクタ４２の入力
端子Ｃ０と、第６セレクタ４６の入力端子Ｃ１と、第７
セレクタ４７の入力端子Ｃ３と、第８セレクタ４８の入
力端子Ｃ２に接続されている。

【００３６】・ラインＭＤ５は第３セレクタ４３の入力
端子Ｃ０と、第５セレクタ４５の入力端子Ｃ２と、第６
セレクタ４６の入力端子Ｃ３と、第７セレクタ４７の入
力端子Ｃ１に接続されている。

【００３７】・ラインＭＤ４は第４セレクタ４４の入力
端子Ｃ０と、第５セレクタ４５の入力端子Ｃ３と、第６
セレクタ４６の入力端子Ｃ２と、第８セレクタ４８の入
力端子Ｃ１に接続されている。

【００３８】・ラインＭＤ３は第１セレクタ４１の入力
端子Ｃ１と、第３セレクタ４３の入力端子Ｃ２と、第４
セレクタ４８の入力端子Ｃ３と、第５セレクタ４５の入
力端子Ｃ０に接続されている。

【００３９】・ラインＭＤ２は第２セレクタ４２の入力
端子Ｃ１と、第３セレクタ４３の入力端子Ｃ３と、第４
セレクタ４４の入力端子Ｃ２と、第６セレクタ４６の入
力端子Ｃ０に接続されている。

【００４０】・ラインＭＤ１は第１セレクタ４１の入力
端子Ｃ２と、第２セレクタ４２の入力端子Ｃ３と、第３
セレクタ４３の入力端子Ｃ１と、第７セレクタ４７の入
力端子Ｃ０に接続されている。

【００４１】・ラインＭＤ０は第１セレクタ４１の入力
端子Ｃ３と、第２セレクタ４２の入力端子Ｃ２と、第４
セレクタ４４の入力端子Ｃ１と、第８セレクタ４８の入
力端子Ｃ０に接続されている。

【００４２】８ビット幅〔７：０〕のＤバス５１の最上
位ビットラインはＤ７であり、以下、Ｄ６、Ｄ５、Ｄ４
の順番で下位ビットラインとなり、最下位ビットライン
はＤ０である。そして、第１セレクタ４１の出力端子Ｑ
０はラインＤ７に接続され、第２セレクタ４２の出力端
子Ｑ１はラインＤ６に接続され、第３セレクタ４３の出
力端子Ｑ２はラインＤ５に接続され、第４セレクタ４４
の出力端子Ｑ３はラインＤ４に接続され、第５セレクタ
４５の出力端子Ｑ４はラインＤ３に接続され、第６セレ
クタ４６の出力端子Ｑ５はラインＤ２に接続され、第７
セレクタ４７の出力端子Ｑ６はラインＤ１に接続され、
第８セレクタ４８の出力端子Ｑ７はラインＤ０に接続さ
れている。

【００４３】本実施形態では、記録紙上に再現する画像
の階調に応じた階調設定信号ＳＥＬ１、ＳＥＬ２によ
り、ＭＤバス５０のラインＭＤ７〜ＭＤ０上のビットデ
ータの配列を変更するようにしている。これは、再現す
る画像の階調が異なれば、１画素を表現するビット数が
異なるため、ビット割り当てを一律にすると、再現する
画像の階調に依って位置ずれが発生するからである。

【００４４】次に、フレームメモリ１７に格納されてい
る画像データをミラーリング処理してプリンタエンジン
１８にＤＭＡ転送する動作について説明する。この場
合、ＣＰＵ３はＳＣＳＩコントローラ１４に対してＤＭ
Ａ転送を行う各色毎の画像データの先頭アドレスと総転
送バイト数を設定すると共に、アドレス制御回路２５に
対して１ライン分の転送バイト数を設定する。

【００４５】これによりアドレス制御回路２５はライン
の最終画素が含まれるアドレスを計算し、フレームメモ
リ１７の読み出すアドレスをデクリメントする。そし
て、当該ラインの先頭アドレスに達すると次のラインの
最終画素が含まれるアドレスを計算し、以下同様な処理
を繰り返す。そして、ＳＣＳＩコントローラ１４に設定
された総転送バイト数に達するとこのＤＭＡ転送処理を
終了する。

【００４６】次に、ミラーリング変換時の階調設定信号
ＳＥＬ１、ＳＥＬ２とビット割り当ての関係を説明す
る。

【００４７】〔１画素を４ビットで表現する場合〕１画
素を４ビットで表現する場合には、図７に示すように階
調設定信号ＳＥＬ１がＨ（ハイレベル）に設定され、階
調設定信号ＳＥＬ２がＬ（ローレベル）に設定される。
この場合、第１〜第８セレクタ４８は入力端子Ｃ１の信
号を選択し、Ｄバス５１上に出力する。この結果、ＭＤ
バス５０の各ラインＭＤ７〜ＭＤ０とＤバス５１の各ラ
インＤ７〜Ｄ０のデータの関係は図８に示すように次の
ようになる。

【００４８】ＭＤ７→Ｄ３ＭＤ６→Ｄ２ＭＤ５→Ｄ１ＭＤ４→Ｄ０ＭＤ３→Ｄ７ＭＤ２→Ｄ６ＭＤ１→Ｄ５ＭＤ０→Ｄ４したがって、図５に示すように第１〜第ｉ−１〜第ｎ−
１画素の４ビット分であるＭＤバス５０のラインＭＤ７
〜ＭＤ４の上位４ビットデータがＤバス５１の下位ライ
ンＤ３〜Ｄ０に出力され、第２〜第ｉ〜第ｎ画素の４ビ
ット分であるラインＭＤ３〜ＭＤ０の下位４ビットデー
タがＤバス５１の上位ラインＤ７〜Ｄ４に出力される。
また、図４に示すフレームメモリ１３のアドレスｘ０Ｅ
ＢＣ０Ｃ０ｈに格納されているＹ色の第ｎ−１画素の４
ビットデータはメモリデータバス３１の上位４ビットラ
インに存在するので、Ｄバス５１の下位ラインＤ３〜Ｄ
０に出力され、第ｎ画素の４ビットデータはメモリデー
タバス３１の下位ビットラインに存在するので、Ｄバス
５１の上位ラインＤ７〜Ｄ４に出力される（図７に示す
Ａを参照）。

【００４９】〔１画素を４階調（２ビット）で表現する
場合〕１画素を２ビットで表現する場合には、図７に示
すように階調設定信号ＳＥＬ１がＬに設定され、階調設
定信号ＳＥＬ２がＨに設定される。この場合、第１〜第
８セレクタ４８は入力端子Ｃ２の信号を選択し、Ｄバス
５１上に出力する。この結果、この結果、ＭＤバス５０
の各ラインＭＤ７〜ＭＤ０とＤバス５１の各ラインＤ７
〜Ｄ０のデータの関係は次のようになる。

【００５０】ＭＤ７→Ｄ１ＭＤ６→Ｄ０ＭＤ５→Ｄ３ＭＤ４→Ｄ２ＭＤ３→Ｄ５ＭＤ２→Ｄ４ＭＤ１→Ｄ７ＭＤ０→Ｄ６ここで、１画素を２ビットで表現する場合には、ＭＤバ
ス５０上の各ビットデータは図９（ａ）に示すように、
ラインＭＤ７とＭＤ６の２ビットにより第１画素（１Ｙ
１，１Ｙ０）を表現し、以下同様にラインＭＤ５とＭＤ
４、ラインＭＤ３とＭＤ２、ラインＭＤ１とＭＤ０の各
ビットにより第２画素（２Ｙ１，２Ｙ０）、第３画素
（３Ｙ１，３Ｙ０）、第４画素（４Ｙ１，４Ｙ０）を表
現しており、８ビットが４画素分を表現している。その
理由は、画像を４階調で記録紙上に再現する場合には、
画像処理回路１６によるγ補正及びディザ処理により、
フレームメモリ１７に格納されている画像データが１画
素当たり２ビットであるからであり、また、このデータ
がメモリデータバス３１を介してＭＤバス５０上に出力
されるからである。

【００５１】したがって、上記選択により、図９（ａ）
に示すように、Ｄバス５１のラインＤ７、Ｄ６には第４
画素（４Ｙ１，４Ｙ０）がラインＤ５、Ｄ４には第３画
素（３Ｙ１，３Ｙ０）がラインＤ３、Ｄ２には第２画素
（２Ｙ１，２Ｙ０）がラインＤ１、Ｄ０には第１画素
（１Ｙ１，１Ｙ０）が出力される。

【００５２】〔１画素を２階調（１ビット）で表現する
場合〕１画素を１ビットで表現する場合には、図７に示
すように階調設定信号ＳＥＬ１、ＳＥＬ２が共にＨに設
定され、この場合には第１〜第８セレクタ４８は入力端
子Ｃ３の信号を選択する。この結果、ＭＤバス５０の各
ラインＭＤ７〜ＭＤ０とＤバス５１の各ラインＤ７〜Ｄ
０のデータの関係は次のようになる。

【００５３】ＭＤ７→Ｄ０ＭＤ６→Ｄ１ＭＤ５→Ｄ２ＭＤ４→Ｄ３ＭＤ３→Ｄ４ＭＤ２→Ｄ５ＭＤ１→Ｄ６ＭＤ０→Ｄ７ここで、１画素を１ビットで表現する場合には、ＭＤバ
ス５０上の各ビットデータは図９（ｂ）に示すように、
ラインＭＤ７〜ＭＤ０の各１ビットにより第１〜第８画
素（１Ｙ〜８Ｙ）を表現しており、８ビットが８画素分
を表現している。その理由も同様に、画像を２階調で記
録紙上に再現する場合には、画像処理回路１６によるγ
補正及びディザ処理により、フレームメモリ１７に格納
されている画像データが１画素当たり１ビットであるか
らであり、また、このデータがメモリデータバス３１を
介してＭＤバス５０上に出力されるからである。したが
って、上記選択により、図９（ｂ）に示すように、Ｄバ
ス５１のラインＤ７〜Ｄ０にはそれぞれ第８〜第１画素
（８Ｙ〜１Ｙ）が出力される。

【００５４】また、ミラーリング処理しない通常のプリ
ント時には、図７に示すように階調設定信号ＳＥＬ１、
ＳＥＬ２が共にＬに設定され、この場合にはビット配列
を変更しないように第１〜第８セレクタ４８は入力端子
Ｃ０の信号を選択する。

【００５５】ここで、本実施形態では、ビット配列変更
部２３によるビット割り当ての変更指示は、ホスト装置
２からのコマンドにより指定されるようにしているが、
これに限らずスキャナ装置等の画像読み取り装置を画像
入力手段として用いた構成についても適用することがで
きる。また、本実施形態では、プリンタエンジン１８に
画像データを転送するバスとして、並列伝送バスである
ＳＣＳＩバス１９を用いたが、直列伝送バスを用いて複
数画素分の画像データを１つのパケットとして転送する
構成についても適用することができる。

【００５６】次に、図１１〜図１５を参照して第２の実
施形態について説明する。図１１は本発明に係る画像形
成装置の第２の実施形態として複写機システムを示すブ
ロック図、図１２は図１１の複写機システムの機構を示
す構成図、図１３は図１１の第１通信制御部を詳細に示
すブロック図、図１４は図１３のバッファ回路を詳細に
示すブロック図、図１５は図１１の画像入力装置と、画
像出力装置と制御処理装置の接続状態を示すブロック図
である。

【００５７】この複写機システムは概略的に、図１１
（ａ）及び図１２（ａ）に示すような画像入力装置１０
０と、図１１（ｂ）及び図１２（ｂ）に示すような画像
出力装置２００と、図１１（ｃ）及び図１２（ｃ）に示
すような制御処理装置３００により構成されている。画
像入力装置１００は図１１（ａ）に示すように、第１通
信制御部１１０と、画像読み取り部１１１と、基本画像
処理部１１２と拡張画像処理部１１３を有する。画像出
力装置２００は図１１（ｂ）に示すように、第２通信制
御部２２０と、画像形成部２２１ａと記録制御部２２３
ａを有する。制御処理装置３００は図１１（ｃ）に示す
ように、第３通信制御部３３０と、操作部３３１と、シ
ステム制御部３３２と外部記憶装置３３３を有する。

【００５８】画像入力装置１００、画像出力装置２００
及び制御処理装置３００は機構的には図１２（ａ）〜
（ｃ）に示すように分離されているが、図１５に示すよ
うに伝送路１０９を介して通信を行うことにより複写機
システムを構成している。また、制御処理装置３００は
機構的には画像入力装置１００、画像出力装置２００の
一方に組み込むようにしてもよい。

【００５９】以下、各装置１００、２００、３００の構
成と動作を詳細に説明する。画像読み取り部１１１は図
１１（ａ）に示すように、カラー撮像デバイス１１４
と、Ａ／Ｄ変換器１１６と、シェーディング補正回路１
１７とサンプリング位置ずれ補償回路１１８を有する。
また、原稿を走査する場合には図１２（ａ）に示すよう
に、先ず、第１キャリッジ１１１ａがホームセンサ１２
０の真上に静止して待機しており、読み取り開始指令が
入力するとモータ１１４ａが駆動されて右方向に移動を
開始して原稿の副走査を開始する。また、その走査に伴
って第１キャリッジ１１１ａがホームセンサ１２０の検
知範囲を外れると、その時の位置が走査基準位置として
記憶され、校正基準点として用いられる。

【００６０】また、第１通信制御部１１０は画像先端１
１９までの到達時間と速度の要求精度を達成するために
最適加速計画を計算し、モータ１１４ａのステップパル
ス列を算出する。以降、第１キャリッジ１１１ａの速度
はこのパルス列により制御されて駆動され、画像先端１
１９に至る時刻と所望の一定の速度による走査が達成さ
れる。

【００６１】校正基準点を通過した後は、速度のいかん
にかかわらずカラー撮像デバイス１１４は各色の主走査
方向の１ラインを原画換算で例えば１６画素／ｍｍに分
解し、標本化して読み取る。上記基準点通過後は、先
ず、シェーディング補正用の図示省略の白基準板が読み
取られてＡ／Ｄ変換器１１６により８ビットデータ（＝
２５６階調）に変換され、シェーディング補正回路１１
７に記憶される。

【００６２】第１キャリッジ１１１ａが画像先端１１９
に達すると、カラー撮像デバイス１１４からは原稿のＲ
ＧＢ反射光に応じたアナログ電圧が画素単位で出力さ
れ、以降読み取られた画像データはＡ／Ｄ変換器１１６
を介してシェーディング補正回路１１７に送られ、白基
準板の読み取りデータに基づいてシェーディング補正さ
れる。このようにして原稿の全てを読み取り、第１キャ
リッジ１１１ａが右端に達すると、モータ１１４ａが逆
転され、ホーム位置に達すると停止し、次の走査に備え
る。

【００６３】次に、図１３を参照して第１通信制御部１
１０について詳細に説明する。第１通信制御部１１０は
ＣＰＵ１０１、ＲＡＭ１０２、ＲＯＭ１０３、タイマ１
０４、同期信号発生器１０５、ＤＭＡコントローラ１０
６、図１４に詳しく示すようにビット配列を変更するた
めのバッファ回路１０７及びＳＣＳＩコントローラ１０
８を有し、また、内部バスは画像読み取り部１１１、基
準画像処理部１１２及び拡張画像処理１１３に接続され
ている。

【００６４】第１通信制御部１１０はまた、図１５に示
すように伝送路１０９を介して制御処理装置３００と画
像出力装置２００との間で所定のプロトコルで交信し、
その指令に基づいて画像読み取りを制御すると共に読み
取り画像データを画像出力装置２００に転送し、また、
画像入力装置１００内の全ての構成要素を有機的に制御
する。ここで、カラー複写モード時において、画像出力
装置２００がＣＭＹＫの面順次作像方式の場合、１枚の
原稿に対して４回の走査が必要であり、画像入力装置１
００からは１回の走査毎にＣＭＹＫの１色に対応する読
み取り信号が出力される。

【００６５】図１１（ｂ）に示す画像出力装置２００内
の第２通信制御部２２０は、第１通信制御部１１０と略
同様であるがバッファ回路１０７の代わりにＦＩＦＯメ
モリが用いられている。第２通信制御部２２０も同様
に、図１５に示すように伝送路１０９を介して制御処理
装置３００と画像入力装置１００と交信し、その指令に
基づいて画像入力装置１００から転送される画像データ
を受信し、また、そのデータを記録制御部２２３ａに伝
達すると共に画像出力装置２００内の全ての構成要素を
有機的に制御する。

【００６６】画像出力装置２００の画像形成部２２１ａ
の機構を図１２を参照して説明する。この機構はレーザ
ダイオード２１１、ｆθレンズ２１２、ミラー２１３、
感光体ドラム２１４、給紙ローラ２１５、中間転写ベル
ト２１６、１次転写コロトロン２１７、２次転写コロト
ロン２１８、帯電スコロトロン２１９、シアン、イエロ
ー、マゼンタ及び黒の各現像装置２２０Ｃ、２２０Ｙ、
２２０Ｍ、２２０Ｋ、クリーナ２２１、搬送ベルト２２
２、定着ローラ２２３、駆動モータ２２４及び画像位置
検出センサ２２５等を有し、第２通信制御部２２０を介
して入力するＣＭＹＫの各色の画像データに基づいてフ
ルカラー可視画像を形成し、紙上に出力する。

【００６７】画像形成部２２１ａの像形成サイクルを説
明する。この像形成サイクルが開始されると、先ず、感
光体ドラム２１４は駆動モータ２２４により反時計回り
に回転を開始し、感光体ドラム２１４の回転に伴ってＣ
の潜像形成、Ｃのトナー像形成、Ｍの潜像形成、Ｍのト
ナー像形成、Ｙの潜像形成、Ｙのトナー像形成、Ｋの潜
像形成、Ｋのトナー像形成が行われる。そして、最終的
にＣＭＹＫの順で各トナー像が中間転写ベルト２１６上
に重ねられる。一例としてＣ像を形成する場合を詳細に
説明すると、帯電スコロトロン２１９がコロナ放電によ
り感光体ドラム２１４を負電荷で−７００Ｖに一様に帯
電し、次いでレーザダイオード２１１がＣ信号に基づい
て感光体ドラム２１４をラスタ露光することにより感光
体ドラム２１４上にＣの潜像を形成する。

【００６８】この記録信号は第２通信制御部２２０に入
力する画像データであり、記録制御部２２３ａがこの記
録信号に基づいてレーザダイオード２１１を画素単位で
発光制御する。より具体的に言えば、信号が最高濃度画
素のときには全主走査幅に相当する時間だけレーザダイ
オード２１１を発光させ、白画素のときには全く発光さ
せず、中間的な濃度のときには濃度データに比例した時
間だけ発光させる。このようにラスタ像が感光体ドラム
２１４上に露光されると、露光された領域の電荷が露光
光量に比例して消失し、静電潜像が形成される。

【００６９】次いで、現像装置２００Ｃ内で撹拌されて
負極性に帯電したＣトナーが感光体ドラム２１４上の電
荷がない領域、すなわち露光された領域に吸着し、Ｃの
可視像が形成される。このように形成されたＣトナー像
は、感光体ドラム２１４が反時計回りに回転して１次転
写コロトロン２１７に対向する位置に達すると、感光体
ドラム２１４と接しながら同一速度で駆動されている中
間転写ベルト２１６上にコロナ転写される。

【００７０】次いで、Ｍのトナー像を中間転写ベルト２
１６上のＣトナー像上に重ね合わせるために、Ｍの潜像
形成に先立って同期信号、すなわち読み取り開始制御情
報を画像入力装置１００に送る。このタイミングは上記
Ｃ像の形成の際に、有効Ｃ画像（Ｃ画像の開始位置）よ
り僅かに先行した見当合わせ（レジストレーション）Ｃ
トナーマーク画像を画像位置検知センサ２２５が検知す
るタイミングである。

【００７１】次に、制御処理装置３００について詳細に
説明する。この制御処理装置３００は複写機システム全
体を統合的に制御する機能を有し、本システムを構成す
る他のサブシステム、例えば画像入力装置１００や画像
出力装置２００と伝送路１０９を介して接続され、制御
情報（コマンドやプロトコル上必要な情報）や画像デー
タを送受信しながらシステム全体を制御する。

【００７２】システム制御部３３２は図１１（ｃ）に示
すように複写制御部３２１と、ファクシミリ通信部３２
２と、プリント制御部３２３と、知的画像処理部３２４
を有し、また、制御処理装置３００には図１２（ｂ）に
示すように外部接続コネクタ３２５が設けられている。
第３通信制御部３３０は画像入力装置１００における第
１通信制御部１１０と同様なハードウエア構成である。
また、操作部３３１はキー入力部と表示部を有し、操作
者に対してメッセージを表示したり、各種指示を入力す
る機能を有する。

【００７３】次に、図１４を参照して第１通信制御部１
１内のバッファ回路１０７について説明する。このバッ
ファ回路１０７はＦＩＦＯメモリ１０７ａと、ＬＩＦＯ
メモリ１０７ｂと、ＦＩＦＯメモリ１０７ａ及びＬＩＦ
Ｏメモリ１０７ｂの出力を選択するセレクタ１０７ｃ
と、第１の実施形態（図６参照）と同様なビット割り当
て変更部２３を有する。通常のコピー時には、基本画像
処理部１１２から転送された画像データがＦＩＦＯメモ
リ１０７ａ、セレクタ１０７ｃを介してビット割り当て
変更部２３に印加され、ビット割り当て変更部２３はこ
の画像データを転送順（ビットのスワップ無し）にＳＣ
ＳＩコントローラ１０８に渡す。

【００７４】これに対し、ミラーリングモードが操作部
３３１を介して設定されると、画像読み取り部１１１に
より読み取られた画像データが基本画像処理部１１２、
ＬＩＦＯメモリ１０７ｂ、セレクタ１０７ｃを介してビ
ット割り当て変更部２３に印加される。このとき、基本
画像処理部１１２は第１の実施形態と同様に、〔１画素を４ビットで表現する場合〕〔１画素を４階調（２ビット）で表現する場合〕〔１画素を２階調（１ビット）で表現する場合〕のビット間引きを行う。そして、ビット割り当て変更部
２３はこの画像データのビット配置を第１の実施形態と
同様に入れ替え（スワップし）、ＳＣＳＩコントローラ
１０８に渡す。このデータは伝送路１０９を介して画像
出力装置２００内の第２通信制御部２２０に送られてミ
ラーリングコピーが行われる。なお、このビット割り当
て変更部２３等は第１通信制御部１１０内に設ける代わ
りに、画像出力装置２００内の第２通信制御部２２０に
設けるようにしてもよい。

【００７５】

【発明の効果】以上説明したように請求項１記載の発明
によれば、ミラーリング変換時に画像記憶手段から読み
出された各画素の画像データの順番が逆になるように、
且つライン順が正順になるように、且つ各画素の画像デ
ータの最上位ビットから最下位ビットまでの順番が正順
になるようにビット単位で並び替え、複数の画素分の画
像データを１転送単位として転送するようにしたので、
画像データの転送量を削減することができると共に、転
送時に正常にミラーリング変換することができる。

【００７６】請求項２記載の発明によれば、ミラーリン
グ変換時に画像読み取り手段により画素順に読み取られ
た各画素の画像データの順番が逆になるように、且つラ
イン順が正順になるように、且つ各画素の画像データの
最上位ビットから最下位ビットまでの順番が正順になる
ようにビット単位で並び替え、複数の画素分の画像デー
タを１転送単位として転送するようにしたので、画像デ
ータの転送量を削減することができると共に、転送時に
正常にミラーリング変換することができる。

【００７７】請求項３記載の発明によれば、セレクタの
入出力バスの各ビットラインを選択することにより並び
替え処理を行うので、安価なハードウエア構成で画像デ
ータの転送量を削減することができると共に、転送時に
正常にミラーリング変換することができる。

【００７８】請求項４記載の発明によれば、画像データ
の階調数に基づいて並び替えを変更するので、１転送単
位で転送される画素数に関係なく画像データの転送量を
削減することができると共に、転送時に正常にミラーリ
ング変換することができる。

【００７９】請求項５記載の発明によれば、ホスト装置
からのコマンドに基づいて並び替えを行うので、画像を
例えばＴシャツにプリントする場合に、ミラーリング変
換された画像を転写紙に記録し、転写紙上の画像を正常
にＴシャツにプリントすることができる。

【図面の簡単な説明】

【図１】本発明に係る画像形成装置の一実施形態として
プリンタコントローラを示すブロック図である。

【図２】図１の画像制御部を詳細に示すブロック図であ
る。

【図３】図２のフレームメモリ上の画像データの座標を
示す説明図である。

【図４】図２及び図３のフレームメモリ上の画像データ
のビットデータを示す説明図である。

【図５】図１及び図２のＳＣＳＩバスの転送単位を示す
説明図である。

【図６】図２のビット配列変更部を詳細に示すブロック
図である。

【図７】図６のセレクタの選択信号を示す説明図であ
る。

【図８】ミラーリング変換時に１画素当たり４ビットの
画像データを８ビット単位で転送する処理を示す説明図
である。

【図９】ミラーリング変換時に１画素当たり２ビットの
画像データを８ビット単位で転送する処理と１ビットの
画像データを８ビット単位で転送する処理を示す説明図
である。

【図１０】従来のミラーリング変換処理を示す説明図で
ある。

【図１１】本発明に係る画像形成装置の第２の実施形態
として複写機システムを示すブロック図である。

【図１２】図１１の複写機システムの機構を示す構成図
である。

【図１３】図１１の第１通信制御部を詳細に示すブロッ
ク図である。

【図１４】図１３のバッファ回路を詳細に示すブロック
図である。

【図１５】図１１の画像入力装置と、画像出力装置と制
御処理装置の接続状態を示すブロック図である。

【符号の説明】

２ホスト装置１７フレームメモリ１８プリンタエンジン２３ビット配列変更部４１〜４８セレクタ５０ＭＤバス５１Ｄバス１０７バッファ回路１０７ａＦＩＦＯメモリ１０７ｂＬＩＦＯメモリ１０７ｃセレクタ１１０第１通信制御部１１１画像読み取り部２２１ａ画像形成部

フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ０６Ｔ 3/60 Ｇ０６Ｆ 15/66 ３５０Ａ

Claims

【特許請求の範囲】

【請求項１】１画素のデータが複数のビットより成る
画像データを画素順に画像記憶手段に記憶し、前記画像
記憶手段から読み出して画像出力手段に転送して記録紙
に形成する画像形成装置において、複数の画素分の画像データを１転送単位として前記画像
出力手段に転送する転送手段と、ミラーリング変換時に前記画像記憶手段から読み出され
た各画素の画像データの順番が逆になるように、且つラ
イン順が正順になるように、且つ各画素の画像データの
最上位ビットから最下位ビットまでの順番が正順になる
ようにビット単位で並び替えて前記転送手段に印加する
ビット配列変更手段と、を備えたことを特徴とする画像
形成装置。
【請求項２】画像読み取り手段により画素順に読み取
られた、１画素のデータが複数のビットより成る画像デ
ータを画像出力手段に転送して記録紙に形成する画像形
成装置において、複数の画素分の画像データを１転送単位として前記画像
出力手段に転送する転送手段と、ミラーリング変換時に前記画像読み取り手段により画素
順に読み取られた各画素の画像データの順番が逆になる
ように、且つライン順が正順になるように、且つ各画素
の画像データの最上位ビットから最下位ビットまでの順
番が正順になるようにビット単位で並び替えて前記転送
手段に印加するビット配列変更手段と、を備えたことを
特徴とする画像形成装置。
【請求項３】前記ビット配列変更手段は、前記１転送単位の数のビットラインより成り、各ビット
ラインに前記画像記憶手段から読み出された前記１転送
単位分のビットデータが出力される第１のバスと、前記１転送単位の数のビットラインより成り、前記並び
替え処理後の前記１転送単位分のビットデータを前記転
送手段に印加するための第２のバスと、ミラーリング変換時に前記第１のバス上の各ビットライ
ンのデータを選択して前記第２のバスの各ビットライン
に出力することにより前記並び替え処理を行うビットデ
ータ選択手段と、を備えたことを特徴とする請求項１ま
たは２記載の画像形成装置。
【請求項４】前記ビット配列変更手段は、画像データ
の階調数に基づいて前記並び替えを変更することを特徴
とする請求項１ないし３のいずれか１項に記載の画像形
成装置。
【請求項５】前記ビット配列変更手段は、ホスト装置
からのコマンドに基づいて前記並び替えとその変更を行
うことを特徴とする請求項１、３および４のいずれか１
項に記載の画像形成装置。