JPH10173413A - 結合線路および結合線路の作成方法 - Google Patents
結合線路および結合線路の作成方法Info
- Publication number
- JPH10173413A JPH10173413A JP8335691A JP33569196A JPH10173413A JP H10173413 A JPH10173413 A JP H10173413A JP 8335691 A JP8335691 A JP 8335691A JP 33569196 A JP33569196 A JP 33569196A JP H10173413 A JPH10173413 A JP H10173413A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- microstrip lines
- dielectric substrate
- interval
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
- H01P5/185—Edge coupled lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0239—Signal transmission by AC coupling
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Waveguides (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 結合度の強いマイクロストリップの結合線路
を提供する。 【解決手段】 マイクロストリップ線路3と4を、誘電
体基板2と接する部分において電極形成のプロセスにお
ける最小の間隔g1で、表面において間隔g1より小さ
い間隔g2で形成する。 【効果】 2つのマイクロストリップ線路の結合をより
強くすることができ、さらに、マイクロストリップ線路
の導体損を少なくすることができる。
を提供する。 【解決手段】 マイクロストリップ線路3と4を、誘電
体基板2と接する部分において電極形成のプロセスにお
ける最小の間隔g1で、表面において間隔g1より小さ
い間隔g2で形成する。 【効果】 2つのマイクロストリップ線路の結合をより
強くすることができ、さらに、マイクロストリップ線路
の導体損を少なくすることができる。
Description
【0001】
【発明の属する技術分野】本発明は結合線路、特に高周
波で用いられる結合線路に関する。
波で用いられる結合線路に関する。
【0002】
【従来の技術】図4に、従来のマイクロストリップ線路
による結合線路の例を示す。図4は、結合線路の断面形
状である。図4において、結合線路20は、誘電体基板
21、マイクロストリップ線路22および23、グラン
ド電極24で構成されている。マイクロストリップ線路
22と23の断面形状は矩形で、間隔g3で並べられ、
電磁界によって互いに結合している。
による結合線路の例を示す。図4は、結合線路の断面形
状である。図4において、結合線路20は、誘電体基板
21、マイクロストリップ線路22および23、グラン
ド電極24で構成されている。マイクロストリップ線路
22と23の断面形状は矩形で、間隔g3で並べられ、
電磁界によって互いに結合している。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
従来例の場合、2つのマイクロストリップ線路の間隔
は、電極形成のプロセスの限界(レジストの露光時の、
フォトマスクの下の非露光部への光の回り込みが問題と
なるサイズ)より小さくすることができず、そのためマ
イクロストリップ線路の間隔に依存する結合度の大きさ
に電極形成のプロセスで決定される限界があった。
従来例の場合、2つのマイクロストリップ線路の間隔
は、電極形成のプロセスの限界(レジストの露光時の、
フォトマスクの下の非露光部への光の回り込みが問題と
なるサイズ)より小さくすることができず、そのためマ
イクロストリップ線路の間隔に依存する結合度の大きさ
に電極形成のプロセスで決定される限界があった。
【0004】本発明は上記の問題点を解決するためのも
ので、マイクロストリップ線路の間隔を電極形成のプロ
セスの限界より小さくして、その結合度を大きくした結
合線路、およびその作成方法を提供する。
ので、マイクロストリップ線路の間隔を電極形成のプロ
セスの限界より小さくして、その結合度を大きくした結
合線路、およびその作成方法を提供する。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明の結合線路は、底面にグランド電極を設けた
誘電体基板の上面に、2つ以上のマイクロストリップ線
路を近接して並べて配置した結合線路において、2つの
前記マイクロストリップ線路の間の、表面部の間隔を前
記誘電体基板に接する部分の間隔より小さくしたことを
特徴とする。
に、本発明の結合線路は、底面にグランド電極を設けた
誘電体基板の上面に、2つ以上のマイクロストリップ線
路を近接して並べて配置した結合線路において、2つの
前記マイクロストリップ線路の間の、表面部の間隔を前
記誘電体基板に接する部分の間隔より小さくしたことを
特徴とする。
【0006】また、本発明の結合線路は、2つの前記マ
イクロストリップ線路の間に誘電体を設けたことを特徴
とする。
イクロストリップ線路の間に誘電体を設けたことを特徴
とする。
【0007】また、本発明の結合線路の作成方法は、底
面にグランド電極を設けた誘電体基板の上面に、レジス
トを塗布する工程と、前記誘電体基板の上面に塗布した
前記レジストに、フォトマスクを載せて露光する工程
と、前記レジストを現像して、前記誘電体基板の上面か
ら不必要なレジストを取り除く工程と、前記誘電体基板
の上面に、前記レジストと同じ厚さの2本の互いに近接
するストリップ状の電極を形成する工程と、前記誘電体
基板から前記レジストを取り除く工程からなることを特
徴とする。
面にグランド電極を設けた誘電体基板の上面に、レジス
トを塗布する工程と、前記誘電体基板の上面に塗布した
前記レジストに、フォトマスクを載せて露光する工程
と、前記レジストを現像して、前記誘電体基板の上面か
ら不必要なレジストを取り除く工程と、前記誘電体基板
の上面に、前記レジストと同じ厚さの2本の互いに近接
するストリップ状の電極を形成する工程と、前記誘電体
基板から前記レジストを取り除く工程からなることを特
徴とする。
【0008】また、本発明の結合線路の作成方法は、底
面にグランド電極を設けた誘電体基板の上面に、レジス
トを塗布する工程と、前記誘電体基板の上面に塗布した
前記レジストに、フォトマスクを載せて露光する工程
と、前記レジストを現像して、前記誘電体基板の上面か
ら不必要なレジストを取り除く工程と、前記誘電体基板
の上面に、前記レジストと同じ厚さの2本の互いに近接
するストリップ状の電極を形成する工程からなることを
特徴とする。
面にグランド電極を設けた誘電体基板の上面に、レジス
トを塗布する工程と、前記誘電体基板の上面に塗布した
前記レジストに、フォトマスクを載せて露光する工程
と、前記レジストを現像して、前記誘電体基板の上面か
ら不必要なレジストを取り除く工程と、前記誘電体基板
の上面に、前記レジストと同じ厚さの2本の互いに近接
するストリップ状の電極を形成する工程からなることを
特徴とする。
【0009】このような作成方法によって構成すること
により、本発明の結合線路は、線路の間隔をプロセスの
限界以上に小さくすることができる。
により、本発明の結合線路は、線路の間隔をプロセスの
限界以上に小さくすることができる。
【0010】
【発明の実施の形態】図1に、本発明の結合線路の一実
施例を示す。図1は、結合線路の断面形状である。図1
において、結合線路1は、誘電体基板2、2本の互いに
平行に近接するマイクロストリップ線路3および4、グ
ランド電極5で構成されている。マイクロストリップ線
路3と4は、誘電体基板2と接する部分において電極形
成のプロセスにおける最小の間隔g1で並べられ、電磁
界によって互いに結合している。
施例を示す。図1は、結合線路の断面形状である。図1
において、結合線路1は、誘電体基板2、2本の互いに
平行に近接するマイクロストリップ線路3および4、グ
ランド電極5で構成されている。マイクロストリップ線
路3と4は、誘電体基板2と接する部分において電極形
成のプロセスにおける最小の間隔g1で並べられ、電磁
界によって互いに結合している。
【0011】ここで、マイクロストリップ線路3および
4の断面形状は、表面部の幅が大きく誘電体基板2に接
する部分の幅が小さい台形状となっている。そのため、
2つのマイクロストリップ線路3と4の、表面部の間隔
g2は、マイクロストリップ線路の電極形成のプロセス
における最小の間隔g1より小さくなっている。
4の断面形状は、表面部の幅が大きく誘電体基板2に接
する部分の幅が小さい台形状となっている。そのため、
2つのマイクロストリップ線路3と4の、表面部の間隔
g2は、マイクロストリップ線路の電極形成のプロセス
における最小の間隔g1より小さくなっている。
【0012】このように結合線路を形成することによ
り、マイクロストリップ線路3と4の間隔を、電極形成
のプロセスにおける間隔の最小値より小さくすることが
でき、マイクロストリップ線路3と4の間の静電容量が
大きくなり、結合を強くすることができる。また、マイ
クロストリップ線路3および4の表面部の幅が大きくな
ることによって、その断面積が増え、その分だけ導体損
が少なくなっている。
り、マイクロストリップ線路3と4の間隔を、電極形成
のプロセスにおける間隔の最小値より小さくすることが
でき、マイクロストリップ線路3と4の間の静電容量が
大きくなり、結合を強くすることができる。また、マイ
クロストリップ線路3および4の表面部の幅が大きくな
ることによって、その断面積が増え、その分だけ導体損
が少なくなっている。
【0013】図2に、本発明の結合線路の別の実施例を
示す。図2は、結合線路の断面形状である。図2で、図
1と同一もしくは同等の部分については同じ記号を付
し、説明は省略する。図2において、誘電体基板2の上
面の、マイクロストリップ線路3と4を形成した部分以
外、特にマイクロストリップ線路3と4の間には、マイ
クロストリップ線路3および4と同じ厚みの誘電体11
が設けられている。
示す。図2は、結合線路の断面形状である。図2で、図
1と同一もしくは同等の部分については同じ記号を付
し、説明は省略する。図2において、誘電体基板2の上
面の、マイクロストリップ線路3と4を形成した部分以
外、特にマイクロストリップ線路3と4の間には、マイ
クロストリップ線路3および4と同じ厚みの誘電体11
が設けられている。
【0014】このように結合線路を形成することによ
り、マイクロストリップ線路3と4の間の静電容量が大
きくなり、さらに結合を強くすることができる。
り、マイクロストリップ線路3と4の間の静電容量が大
きくなり、さらに結合を強くすることができる。
【0015】図3に、本発明の結合線路の作成方法の一
実施例を示す。図3は作成の過程における結合線路の断
面形状を示している。図3で、図1および図2と同一も
しくは同等の部分には同じ記号を付す。
実施例を示す。図3は作成の過程における結合線路の断
面形状を示している。図3で、図1および図2と同一も
しくは同等の部分には同じ記号を付す。
【0016】以下、図3を用いて本発明の結合線路の作
成方法について説明する。
成方法について説明する。
【0017】まず、図3(a)に示すように、底面にグ
ランド電極5を形成した誘電体基板2を準備し、その上
面にストリップ線路として形成したい電極の厚さとほぼ
同じ厚さのレジスト6を塗布する。・・・(工程1) 次に、レジスト6の上にマイクロストリップ線路3およ
び4の形状に形成されたフォトマスクを置いて露光する
と、図3(b)に示すように、光の当たった部分(マイ
クロストリップ線路を形成する部分)に露光したレジス
ト7が形成される。この時、フォトマスクは電極形成の
プロセスの限界で設計しておくため、間隔g1はこの方
法で作成可能な最小のサイズとなる。・・・(工程2) 次に、図3(c)に示すように、現像によって露光した
レジスト7を取り除く。ここで、工程2の露光条件と本
工程の現像条件を調節することにより、露光したレジス
ト7に隣接する露光していないレジスト6のエッジ部分
も同時に斜めに取り除く。これによって、レジスト6の
露光したレジスト7に接していた部分はすり鉢状にな
る。このすり鉢状の傾きは、工程2の露光の条件によっ
て調節することができる。・・・(工程3) 次に、図3(d)に示すように、誘電体基板2の上の露
光したレジスト8を取り除いた部分に、メッキや蒸着、
スパッタなどによってレジスト6とほぼ同じ、あるいは
それ以下の厚さの、2本の互いに平行に近接するマイク
ロストリップ線路3および4を形成する。この時、マイ
クロストリップ線路3および4の断面形状は、すり鉢の
傾きの分だけ表面部が広がった形になる。その結果、マ
イクロストリップ線路3と4の表面部の間隔g2は、断
面形状の傾きの分だけフォトマスクの限界である間隔g
1より小さくなる。・・・(工程4) 最後に、図3(e)に示すように、溶剤などによって、
誘電体基板2からレジスト6を取り除く。・・・(工程
5) 以上に示したように、工程1から工程5までの5つの工
程によって、図1に示すような、2つのマイクロストリ
ップ線路3と4の間隔が、誘電体基板2に接する部分よ
り表面部の方が小さい結合線路が作成できる。また、工
程5を省略することによって、図2に示すような、2つ
のマイクロストリップ線路3と4の間に誘電体11を設
けた結合線路が作成できる。この場合、図2の誘電体1
1としてはレジスト6がそのまま使用されることにな
る。そして、これらの実施例において、2つのマイクロ
ストリップ線路3と4の表面部の間隔g2は、フォトマ
スクで作成可能な限界の間隔g1より小さくなる。
ランド電極5を形成した誘電体基板2を準備し、その上
面にストリップ線路として形成したい電極の厚さとほぼ
同じ厚さのレジスト6を塗布する。・・・(工程1) 次に、レジスト6の上にマイクロストリップ線路3およ
び4の形状に形成されたフォトマスクを置いて露光する
と、図3(b)に示すように、光の当たった部分(マイ
クロストリップ線路を形成する部分)に露光したレジス
ト7が形成される。この時、フォトマスクは電極形成の
プロセスの限界で設計しておくため、間隔g1はこの方
法で作成可能な最小のサイズとなる。・・・(工程2) 次に、図3(c)に示すように、現像によって露光した
レジスト7を取り除く。ここで、工程2の露光条件と本
工程の現像条件を調節することにより、露光したレジス
ト7に隣接する露光していないレジスト6のエッジ部分
も同時に斜めに取り除く。これによって、レジスト6の
露光したレジスト7に接していた部分はすり鉢状にな
る。このすり鉢状の傾きは、工程2の露光の条件によっ
て調節することができる。・・・(工程3) 次に、図3(d)に示すように、誘電体基板2の上の露
光したレジスト8を取り除いた部分に、メッキや蒸着、
スパッタなどによってレジスト6とほぼ同じ、あるいは
それ以下の厚さの、2本の互いに平行に近接するマイク
ロストリップ線路3および4を形成する。この時、マイ
クロストリップ線路3および4の断面形状は、すり鉢の
傾きの分だけ表面部が広がった形になる。その結果、マ
イクロストリップ線路3と4の表面部の間隔g2は、断
面形状の傾きの分だけフォトマスクの限界である間隔g
1より小さくなる。・・・(工程4) 最後に、図3(e)に示すように、溶剤などによって、
誘電体基板2からレジスト6を取り除く。・・・(工程
5) 以上に示したように、工程1から工程5までの5つの工
程によって、図1に示すような、2つのマイクロストリ
ップ線路3と4の間隔が、誘電体基板2に接する部分よ
り表面部の方が小さい結合線路が作成できる。また、工
程5を省略することによって、図2に示すような、2つ
のマイクロストリップ線路3と4の間に誘電体11を設
けた結合線路が作成できる。この場合、図2の誘電体1
1としてはレジスト6がそのまま使用されることにな
る。そして、これらの実施例において、2つのマイクロ
ストリップ線路3と4の表面部の間隔g2は、フォトマ
スクで作成可能な限界の間隔g1より小さくなる。
【0018】なお、図3に示した実施例においては、あ
らかじめ底面にグランド電極を形成した誘電体基板を使
用したが、これはマイクロストリップ線路の形成後にグ
ランド電極を形成する方法でも同じ効果がある。
らかじめ底面にグランド電極を形成した誘電体基板を使
用したが、これはマイクロストリップ線路の形成後にグ
ランド電極を形成する方法でも同じ効果がある。
【0019】このように結合線路を構成することによっ
て、2つのマイクロストリップ線路の電極の表面部の間
隔をフォトマスクで作成可能な限界のサイズより小さく
することができ、これによって2つのマイクロストリッ
プ線路の結合をより強くすることができる。さらに、マ
イクロストリップ線路の断面積が増えることにより、マ
イクロストリップ線路の導体損を少なくすることができ
る。
て、2つのマイクロストリップ線路の電極の表面部の間
隔をフォトマスクで作成可能な限界のサイズより小さく
することができ、これによって2つのマイクロストリッ
プ線路の結合をより強くすることができる。さらに、マ
イクロストリップ線路の断面積が増えることにより、マ
イクロストリップ線路の導体損を少なくすることができ
る。
【0020】また、特に2つのマイクロストリップ線路
の間に誘電体を設けることにより、その間の静電容量が
増え、2つのマイクロストリップ線路の結合をさらに強
くすることができる。
の間に誘電体を設けることにより、その間の静電容量が
増え、2つのマイクロストリップ線路の結合をさらに強
くすることができる。
【0021】なお、上記の実施例においては、結合する
マイクロストリップ線路の数を2つとしたが、これは3
つ以上であっても同様の作用・効果を生ずる。また、上
記の実施例においては、レジストとして露光した部分を
除去して電極を形成するポジレジストを使用したが、こ
れも露光していない部分を除去して電極を形成するネガ
レジストを使用する方法でも良い。
マイクロストリップ線路の数を2つとしたが、これは3
つ以上であっても同様の作用・効果を生ずる。また、上
記の実施例においては、レジストとして露光した部分を
除去して電極を形成するポジレジストを使用したが、こ
れも露光していない部分を除去して電極を形成するネガ
レジストを使用する方法でも良い。
【0022】
【発明の効果】本発明の結合線路および結合線路の作成
方法によれば、結合線路を構成する2つのマイクロスト
リップ線路の表面部の間隔を、誘電体基板に接する部分
の間隔より小さく形成することにより、2つのマイクロ
ストリップ線路の間隔を電極形成のプロセスの限界より
小さくし、結合度を大きくすることができる。
方法によれば、結合線路を構成する2つのマイクロスト
リップ線路の表面部の間隔を、誘電体基板に接する部分
の間隔より小さく形成することにより、2つのマイクロ
ストリップ線路の間隔を電極形成のプロセスの限界より
小さくし、結合度を大きくすることができる。
【0023】また、2つのマイクロストリップ線路の間
に誘電体を設けることによって、その結合度をさらに大
きくすることができる。
に誘電体を設けることによって、その結合度をさらに大
きくすることができる。
【図1】本発明の結合線路の一実施例の構成を示す断面
図である。
図である。
【図2】本発明の結合線路の別の実施例の構成を示す断
面図である。
面図である。
【図3】本発明の結合線路の作成の流れを示す図で、
(a)はグランド電極を形成した誘電体基板にレジスト
を塗布した状態、(b)はレジストを露光した状態、
(c)は露光したレジストを取り除いた状態、(d)は
レジストを取り除いた部分にマイクロストリップ線路を
形成した状態、(e)は不必要なレジストを取り除いた
状態である。
(a)はグランド電極を形成した誘電体基板にレジスト
を塗布した状態、(b)はレジストを露光した状態、
(c)は露光したレジストを取り除いた状態、(d)は
レジストを取り除いた部分にマイクロストリップ線路を
形成した状態、(e)は不必要なレジストを取り除いた
状態である。
【図4】従来の結合線路の構成を示す断面図である。
1…結合線路 2…誘電体基板 3、4…マイクロストリップ線路 5…グランド電極 g1、g2…間隔
Claims (4)
- 【請求項1】 底面にグランド電極を設けた誘電体基板
の上面に、2つ以上のマイクロストリップ線路を近接し
て並べて配置した結合線路において、 2つの前記マイクロストリップ線路の間の、表面部の間
隔を前記誘電体基板に接する部分の間隔より小さくした
ことを特徴とする結合線路。 - 【請求項2】 2つの前記マイクロストリップ線路の間
に誘電体を設けたことを特徴とする、請求項1に記載の
結合線路。 - 【請求項3】 底面にグランド電極を設けた誘電体基板
の上面に、レジストを塗布する工程と、 前記誘電体基板の上面に塗布した前記レジストに、フォ
トマスクを載せて露光する工程と、 前記レジストを現像して、前記誘電体基板から不必要な
レジストを取り除く工程と、 前記誘電体基板の上面に、前記レジストと同じ厚さの2
本の互いに近接するストリップ状の電極を形成する工程
と、 前記誘電体基板の上面から前記レジストを取り除く工程
からなることを特徴とする結合線路の作成方法。 - 【請求項4】 底面にグランド電極を設けた誘電体基板
の上面に、レジストを塗布する工程と、 前記誘電体基板の上面に塗布した前記レジストに、フォ
トマスクを載せて露光する工程と、 前記レジストを現像して、前記誘電体基板から不必要な
レジストを取り除く工程と、 前記誘電体基板の上面に、前記レジストと同じ厚さの2
本の互いに近接するストリップ状の電極を形成する工程
からなることを特徴とする結合線路の作成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8335691A JPH10173413A (ja) | 1996-12-16 | 1996-12-16 | 結合線路および結合線路の作成方法 |
US08/990,858 US6016087A (en) | 1996-12-16 | 1997-12-15 | Coupled microstrip lines |
GB9726549A GB2320370B (en) | 1996-12-16 | 1997-12-16 | Coupled line and method of producing the same |
DE19755961A DE19755961C2 (de) | 1996-12-16 | 1997-12-16 | Verfahren zum Herstellen einer gekoppelten Leitung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8335691A JPH10173413A (ja) | 1996-12-16 | 1996-12-16 | 結合線路および結合線路の作成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10173413A true JPH10173413A (ja) | 1998-06-26 |
Family
ID=18291421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8335691A Pending JPH10173413A (ja) | 1996-12-16 | 1996-12-16 | 結合線路および結合線路の作成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6016087A (ja) |
JP (1) | JPH10173413A (ja) |
DE (1) | DE19755961C2 (ja) |
GB (1) | GB2320370B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017117513A (ja) * | 2017-02-07 | 2017-06-29 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ |
CN113038724A (zh) * | 2021-03-02 | 2021-06-25 | 微智医疗器械有限公司 | 电路板的制造方法、电路板及电子设备 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308610A (ja) * | 2000-04-20 | 2001-11-02 | Matsushita Electric Ind Co Ltd | マイクロストリップ線路、その製造方法、インダクタ素子及び高周波半導体装置 |
JP2002299918A (ja) | 2001-01-29 | 2002-10-11 | Murata Mfg Co Ltd | マイクロストリップ線路及びそれを用いた共振素子、フィルタ、高周波回路並びにそれらを用いた電子回路、回路モジュール及び通信装置 |
WO2009047876A1 (ja) * | 2007-10-09 | 2009-04-16 | Panasonic Corporation | 回路装置 |
KR102082778B1 (ko) * | 2012-08-27 | 2020-03-02 | 삼성디스플레이 주식회사 | Fpcb 조립체 및 그것을 채용한 평판 표시 장치 |
JP7211323B2 (ja) * | 2019-10-08 | 2023-01-24 | 株式会社村田製作所 | インダクタ部品、及びインダクタ部品の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3659228A (en) * | 1970-07-30 | 1972-04-25 | Rca Corp | Strip-type directional coupler having elongated aperture in ground plane opposite coupling region |
DE2601147C2 (de) * | 1976-01-14 | 1985-06-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | In Sandwich-Bauweise hergestellte Mikrowellenschaltung |
US5017509A (en) * | 1988-07-19 | 1991-05-21 | Regents Of The University Of California | Stand-off transmission lines and method for making same |
KR900002315A (ko) * | 1988-07-19 | 1990-02-28 | 더 리젠츠 오브 더 유니버시티 오브 캘리포니아 | 격리전송라인 및 그것의 형성방법 |
US5017809A (en) * | 1989-10-23 | 1991-05-21 | Advanced Micro Devices, Inc. | Method and apparatus for program verification of a field programmable logic device |
WO1993002485A1 (en) * | 1991-07-19 | 1993-02-04 | Fujitsu Limited | Microstrip line and manufacturing method therefor |
JP3168658B2 (ja) * | 1992-01-16 | 2001-05-21 | 株式会社村田製作所 | 方向性結合器 |
-
1996
- 1996-12-16 JP JP8335691A patent/JPH10173413A/ja active Pending
-
1997
- 1997-12-15 US US08/990,858 patent/US6016087A/en not_active Expired - Fee Related
- 1997-12-16 DE DE19755961A patent/DE19755961C2/de not_active Expired - Fee Related
- 1997-12-16 GB GB9726549A patent/GB2320370B/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017117513A (ja) * | 2017-02-07 | 2017-06-29 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ |
CN113038724A (zh) * | 2021-03-02 | 2021-06-25 | 微智医疗器械有限公司 | 电路板的制造方法、电路板及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
GB9726549D0 (en) | 1998-02-11 |
GB2320370A (en) | 1998-06-17 |
DE19755961C2 (de) | 2003-10-30 |
DE19755961A1 (de) | 1998-06-25 |
US6016087A (en) | 2000-01-18 |
GB2320370B (en) | 1999-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10173413A (ja) | 結合線路および結合線路の作成方法 | |
US5576124A (en) | Phase shift mask and method for fabricating the same | |
JP2735906B2 (ja) | ストリップ線路フィルタ | |
JP3686219B2 (ja) | 薄膜回路基板の製造方法 | |
GB1594980A (en) | Tuning fork-type quartz crystal vibrator and method of forming the same | |
CN111327284A (zh) | 一种叉指电极的制备方法 | |
JPS58222553A (ja) | 半導体装置の製造方法 | |
JPH06938A (ja) | メタルマスク及びその製造方法 | |
JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
JPS6243902A (ja) | トリプレ−ト型フイルタ | |
JPS6328337B2 (ja) | ||
JP2671432B2 (ja) | 薄膜素子の製造方法 | |
KR0123846B1 (ko) | 크롬마스크 형성방법 | |
JPS60113512A (ja) | 弾性表面波フイルタ | |
JPS5836841B2 (ja) | マイクロ波カツプラおよびその製造方法 | |
JPH0468607A (ja) | 弾性表面波デバイスの製造方法 | |
KR100323694B1 (ko) | 티형 게이트 제조방법 | |
JPS60103818A (ja) | 弾性表面波装置の製造方法 | |
JPH0653248A (ja) | ゲート電極形成方法 | |
JPH02148721A (ja) | レジストパターン形成方法 | |
JPH03186845A (ja) | 半導体集積回路用フオトマスク | |
JPS6328338B2 (ja) | ||
JPH0629148A (ja) | コンデンサ素子の製造方法 | |
JPH06252686A (ja) | 二重モード弾性表面波フイルタ及びその製造方法 | |
JPH03222330A (ja) | 半導体装置 |