JPH10173198A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH10173198A JPH10173198A JP8344513A JP34451396A JPH10173198A JP H10173198 A JPH10173198 A JP H10173198A JP 8344513 A JP8344513 A JP 8344513A JP 34451396 A JP34451396 A JP 34451396A JP H10173198 A JPH10173198 A JP H10173198A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor layer
- gate pad
- gate electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000010409 thin film Substances 0.000 title claims abstract description 13
- 239000010408 film Substances 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 30
- 238000001039 wet etching Methods 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 239000010407 anodic oxide Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract description 28
- 238000005530 etching Methods 0.000 abstract description 18
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 6
- 230000003628 erosive effect Effects 0.000 abstract description 4
- 238000010030 laminating Methods 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
れるのを防止できる薄膜トランジスタの製造方法を提供
する。 【解決手段】 ゲートメタル膜22Aでなるゲートパッ
ド部22Bの上にゲート絶縁膜25、半導体層26、お
よび窒化シリコンでなるブロッキング層27を積層し、
ゲート電極22A上方のブロッキング層27のパターニ
ングに際してゲートパッド部22B上にもブロッキング
層27を残すようにエッチングを行うことにより、エッ
チング液が半導体層26の膜欠陥を通ってゲートパッド
部22Bを浸食するのを防止することができる。また、
ブロッキング層27をゲートパッド部22B上方に形成
しておくことにより、ITOでなる画素電極をパターニ
ングする際にもゲートパッド部22Bをエッチング液か
ら保護する作用をもつ。このため、ゲートパッド部22
Bに断線が発生するのを防止することができる。
Description
タ(以下、TFTという)の製造方法に関する。
(A)〜図7(B)に示すようなものが知られている。
この方法は、液晶表示装置のスイッチング素子として
の、逆スタガ型のTFTの製造に係わるものである。ま
ず、図5(A)は、ガラス基板1の表面に、アルミニウ
ム(Al)でなるゲート電極2Aおよびゲートラインの
端子部であるゲートパッド部2Bがパターン形成された
状態を示している。そして、同図(A)に示すように、
ゲートパッド部2B上面のコンタクト領域のみに、レジ
スト3をパターン形成する。このレジスト3は、ゲート
パッド部2Bの周縁部が露出するように上面のコンタク
ト領域に載るようにパターニングされている。この状態
で陽極酸化処理を行って、図5(B)に示すように、露
出したAl膜の表面に陽極酸化膜4を形成する。その
後、図5(C)に示すように、例えば窒化シリコンでな
るゲート絶縁膜5、アモルファスシリコンでなる半導体
層6、窒化シリコンでなるブロッキング層7を、順次、
堆積させる。その後、同図(C)に示すように、ゲート
電極2Aの上方にレジスト8をパターニングして、この
レジスト8をマスクとしてブロッキング層7のみを、バ
ッファード弗酸(B−HF)を用いてウェットエッチン
グする。
n+アモルファスシリコンでなるオーミック層8を堆積
させ、次いで、このオーミック層8がブロッキング層7
上でソース側とドレイン側とに分離するようにエッチン
グを行う。さらに、同図(A)に示すように、オーミッ
ク層8および半導体層6をエッチングする。このエッチ
ングにより半導体層6は、島状に形成される。次に、図
6(B)に示すように、ITO(indume tin oxide)で
なる画素電極9をパターン形成する。このITOのパタ
ーニングでは、塩酸系のエッチング液を用いてウェット
エッチングを行う。さらに、この状態で図6(C)に示
すようなレジスト10をパターニングした後、エッチン
グを行ってゲートパッド部2Bの上面のゲート絶縁膜5
を窓明けしてゲートパッド部2Bのコンタクト領域を露
出させる。
・ドレインメタル層を堆積する。その後、所定パターン
のレジスト(図示省略する)を形成して、このレジスト
をマスクとしてソース・ドレインメタル層をパターニン
グし、図7(A)に示すようなソース電極11A、ドレ
イン電極11B、およびゲートパッドメタル層11Cを
形成する。そして、図7(B)に示すように、例えば窒
化シリコンでなる保護膜12をパターニングすることに
より、従来のTFTの製造工程が完了する。
表示装置におけるTFTでは、ゲートラインやドレイン
ラインなどを外部配線とを接続するための端子部(パッ
ド部)の形成が必要となる。しかしながら、図5(C)
に示す工程において、窒化シリコンでなるブロッキング
層7のウェットエッチングの際に、図8に示すようなピ
ンホール13が下地の半導体層6に発生していたり、半
導体層6の膜厚が薄い(例えば1000オングストロー
ム未満)場合には、エッチング液がゲート絶縁膜5まで
達し、ゲート絶縁膜5にピンホールを発生させ易くな
る。ゲートパッド部2Aの上面の中間部はゲートライン
部やゲート電極部分と異なり陽極酸化膜4で保護されて
いないため、エッチング液がゲートパッド部2Aに達す
ると容易にエッチング液で浸食されて、図8に示すよう
にゲートパッド部2Aに空洞14を発生させたり、とも
すると断線を起こす虞れがある。ブロッキング層7を構
成する窒化シリコンのエッチング液としては、バッファ
ード弗酸や熱リン酸などがあるが、これらはともにアル
ミニウムやアルミニウム合金でなるゲートパッド部2B
を容易に浸食してしまう。また、このような問題は、ゲ
ートラインの端子部に限られたものではなくドレインラ
インの端子部その他においても発生し得るものである。
特に、Al膜では、250℃程度の加熱を行った場合
に、ヒロックと呼ばれている突起が発生するので、この
部分を覆うゲート絶縁膜は他の部分に比べて膜欠陥が発
生し易い。なお、このようなピンホールをはじめとする
膜欠陥自体の発生率は小さいが、微細かつ集積した配線
構成をもつ液晶表示装置では、製品の歩留まりの悪化に
繋がるものと考えられる。さらに、図6(B)に示した
画素電極9をウェットエッチングでパターニングする際
にも、塩酸系のエッチング液がゲート絶縁膜5の膜欠陥
を通ってゲートパッド部2BのAlを浸食するという問
題点が指摘されている。
Tの製造方法において、接続端子部分にエッチング液に
よる浸食が発生するのを防止するには、どのような手段
を講じればよいかという点にある。
薄膜トランジスタの製造方法において、基板上にゲート
電極及びこのゲート電極に接続されたゲート端子部を形
成するゲート電極形成工程と、前記基板、前記ゲート電
極、及び前記ゲート端子部上にゲート絶縁膜、半導体層
を順次形成する成膜工程と、前記ゲート端子部上方の前
記半導体層上に保護層を形成する保護層形成工程と、透
明導電膜をウェットエッチングにより画素領域にパター
ニングする透明導電膜形成工程と、を備えることを特徴
としている。
工程において、透明導電膜をパターニングする際にゲー
ト端子部上のゲート絶縁膜にピンホールができていて
も、ゲート端子部上に設けられた半導体層及び保護層が
ウェットエッチング液の浸入を防止するので電気的接続
の薄膜トランジスタを製造することができる。
造方法の詳細を図面に示す実施形態に基づいて説明す
る。 (実施形態1)図1(A)〜図3(C)は、本発明に係
るTFTの製造方法の実施形態1を示す工程断面図であ
る。なお、本実施形態は、逆スタガ型のTFTを製造す
る場合に本発明を適用したものである。
に示すように、ガラス基板21の表面に、例えばAlで
なるゲートメタル膜をスパッタ法により堆積させた後、
このゲートメタル膜をパターニングしてゲート電極22
A、ゲートライン(図示省略する)、ゲートパッド部2
2B、補助容量電極(図示省略する)、および静電気保
護素子(図示省略する)などを形成する。このパターニ
ングには、フォトリソグラフィー技術およびエッチング
技術を用いる。次に、同図(A)に示すように、ゲート
パッド部22Bの上に、ゲートパッド部22Bの周縁部
を除いてレジスト23が残るようにフォトリソグラフィ
ー工程を行う。すなわち、ゲートパッド部22B上面の
コンタクト領域上にレジスト23を形成する。なお、図
示しないがゲートパッド部22B上と同様に、静電気保
護素子などの端子部分にもレジスト(図示省略する)を
形成する。この静電気保護素子の接続部分での製造工程
は、ゲートパッド部22B上と同じ工程を施すため、以
後、静電気保護素子などでの工程の説明を省略する。
(B)に示すように、ゲート電極22Aの表面、ゲート
ライン(図示省略する)の表面、ゲートパッド部22B
の露出表面に陽極酸化膜24を形成する。このとき、レ
ジスト23で覆われたゲートパッド部22Bのコンタク
ト領域上には、陽極酸化膜24が形成されない。図1
(B)は、レジスト23を剥離した状態を示している。
窒化シリコンでなるゲート絶縁膜25、アモルファスシ
リコンでなる半導体層26、および窒化シリコンでなる
ブロッキング層27を、プラズマCVD法を用いて堆積
させる。次に、同図に示すように、フォトリソグラフィ
ー技術を用いて、ゲート電極22Aの上方にレジスト2
8Aとゲートパッド部22Bの上方にレジスト28Bと
が残るようにパターニングする。なお、レジスト28A
は、ゲート電極22Aの上方に後にパターニングされる
半導体層26の中央をチャネル幅方向に横切るように形
成される。また、レジスト28Bは、平面的に見てゲー
トパッド部22Bの上面の陽極酸化膜24で覆われない
部分(コンタクト領域)を確実に覆い、かつゲートパッ
ド部分22Bの輪郭より内側に収まるように形成する。
その後、このレジスト28をマスクとして下地のブロッ
キング層27をウェットエッチングする。このウェット
エッチングに用いるエッチング液としては、バッファー
ド弗酸を用いる。このウェットエッチングにおいては、
ゲートパッド部22Bの未陽極酸化部分(コンタクト領
域)が、ブロッキング層27およびレジスト28Bで覆
われているため、万一、下地の半導体層26にピンホー
ルなどの膜欠陥が生じていても、ブロッキング層27が
半導体層26へのエッチング液の進入を防ぎ、ゲート絶
縁膜25にエッチング液が到達することはない。このた
め、エッチング液により、Alでなるゲートパッド部2
2Bが浸食されることはない。
A、28Bなどを剥離した後、全面にn+アモルファス
シリコンでなるオーミック層29をCVD法にて堆積さ
せる。そして、図示しないが、オーミック層29を、ゲ
ート電極22Aの上方のブロッキング層27上でソース
側とドレイン側とに分離するようにエッチングを行う。
その後、図2(A)に示すように、オーミック層29お
よびブロッキング層27の上に、レジスト30をパター
ニングする。このレジスト30をマスクとして、異方性
のドライエッチングを行って、オーミック層29と半導
体層26とをパターニングする。この結果、半導体層2
6は、ゲート電極22Aの上方に島状に残る。このドラ
イエッチングに用いるエッチングガスとしては、オーミ
ック層29および半導体層26を構成するアモルファス
シリコンをエッチングでき、かつゲート絶縁膜25を構
成する窒化シリコンには大きな選択比をもつガス系、例
えば四塩化炭素(CCl4)と酸素(O2)との混合ガス
を用いる。この異方性のドライエッチングを行うと、ゲ
ートパッド部22Bの上方に形成された窒化シリコンで
なるブロッキング層27がマスクとして働き、その下に
存在する半導体層26もエッチングされずに残る。
にITO膜(図示省略する)を堆積させた後、図2
(B)に示すようなレジスト31をパターニングし、こ
れをマスクとしてウェットエッチングを行って画素電極
32を形成する。このITO膜のウェットエッチングに
は、塩酸−硝酸系のエッチング液を使用する。このエッ
チング液は、Alのエッチングレートが極めて高く、従
来ではゲート絶縁膜25に膜欠陥があるとエッチング液
がゲートパッド部22Bの未陽極酸化部分(コンタクト
領域)を浸食して断線に至るなどの問題があった。しか
し、本実施形態においては、ゲートパッド部22B上に
半導体層26およびブロッキング層27が形成されてい
るため、この部分のゲート絶縁膜25にエッチング液が
浸透しにくくなっており、エッチング液によりゲートパ
ッド部22Bがエッチングされるのを抑制する機能があ
る。
(C)に示すようにゲートパッド部22Bの上方のみに
開口部33Aを有するレジスト33をパターニングす
る。この開口部33Aの内壁は、ゲートパッド部22B
の上方に形成された半導体層26およびブロッキング層
27の側壁より外側に位置し、かつゲートパッド部22
Bの輪郭より内側に位置するように形成されている。す
なわち、レジスト33の開口部33Aの内壁は、半導体
層26およびブロッキング層27を所定の間隙を介して
取り囲み、かつ陽極酸化膜24の上に位置するように設
定されている。次いで、このようにパターニングされた
レジスト33をマスクとして、ドライエッチングを行
う。ドライエッチングに用いられるガスとしては、六弗
化イオウ(SF6)または四弗化炭素(CF4)などの弗
素系のガスを用いる。このエッチングの結果、図3
(A)に示すように、ゲートパッド部22B上のブロッ
キング層27、半導体層26およびゲート絶縁膜25が
除去されて、Alでなるゲートパッド部22Bの未陽極
酸化部分(コンタクト領域)が露出する。このとき、レ
ジスト33の開口部33Aの内壁が半導体層26および
ブロッキング層27の側壁より間隙を介して外側に位置
するように設定することが重要である。これは、ブロッ
キング層27の輪郭より内側に開口部33Aがあると、
エッチングの進行とともにブロッキング層27に逆テー
パ状の側壁が形成されて残るため、後にコンタクト領域
にメタル膜を堆積させてコンタクトをとる場合にメタル
膜のステップカバレージを悪化させる虞れがあるためで
ある。
(B)に示すように、全面に例えばAlでなるソース・
ドレインメタル膜34をスパッタ法にて堆積させる。そ
のソース・ドレインメタル膜34の上にレジスト35を
パターニングして、このレジスト35をマスクとしてエ
ッチングを行い、ソース電極34S、ドレイン電極34
D、およびパッド電極34Pなどを形成する。最後に、
図3(C)に示すように、画素電極32およびパッド電
極34Pなどの部分を露出させるようにオーバーコート
膜36を例えば窒化シリコンで形成して、TFT37の
製造が完了する。
とにより、ゲートパッド部22Bがエッチング液により
浸食され、延いては断線を発生させるという弊害が起こ
るのを有効に抑制することができた。これによって、液
晶表示装置などのTFTを有する電子機器の製造歩留ま
りを向上させることができる。
にレジスト28Bをマスクとして半導体層26及びブロ
ッキング層27の2層で下方のゲート絶縁膜25を保護
したが、ブロッキング層27上にオーミック層を残して
3層で保護しても良い。
発明に係るTFTの製造方法の実施形態2を示す工程断
面図である。この実施形態において上記した実施形態1
と同一部分には、同一の符号を付して説明を省略する。
また、本実施形態において、上記した実施形態1と同一
の工程については説明を省略する。
ように、半導体層26を堆積させた後にブロッキング層
27をゲート電極22Aの上方のみに形成する。次に、
ブロッキング層27および半導体層26の上にオーミッ
ク層29を堆積させ、ブロッキング層27上でオーミッ
ク29を分離させる。その後、同図に示すように、レジ
スト30が、ゲート電極22Aの上方およびゲートパッ
ド部22Bのコンタクト領域の上方に残るようにパター
ニングする。このとき、ゲートパッド部22B上方のレ
ジスト30は、コンタクト領域を確実に覆うように形成
する。そして、レジスト30をマスクとして、オーミッ
ク層29および半導体層26をエッチングして、図4
(A)に示す構造にする。
ITO膜を堆積させ、レジスト31を新たにパターニン
グしてITO膜のウェットエッチングを行う。このウェ
ットエッチングのエッチング液は、上記実施形態1で用
いたものと同様に塩酸−硝酸系のものを用いる。このウ
ェットエッチングに際して、ゲートパッド部22Bの上
方では、オーミック層29と半導体層26とがゲート絶
縁膜25を保護する機能を有するため、このエッチング
液によりゲートパッド部22Bが浸食されることはな
い。
ジスト33をパターニングする。このレジスト33の形
状は、上記実施形態1と同様であり、オーミック層29
および半導体層26の側壁を間隙を介して取り囲むよう
に開口部33Aが形成されている。このレジスト33を
マスクとしてオーミック層29、半導体層26、および
ゲート絶縁膜25をドライエッチングすることにより、
上記実施形態1における図3(A)と同様の構造を形成
することができる。なお、後の工程は上記実施形態1と
同様である。本実施形態においても、画素電極32を形
成する際にゲートパッド部22Bがエッチング液により
浸食されるのを防止できる。
て説明したが、本発明はこれに限定されるものではな
く、構成の要旨に付随する各種の変更、例えば材料変
更、TFTの構造の変更、並びに適用電子機器の変更な
どが可能である。また、上記した実施形態では、外部端
子としてゲートパッド部22Bについて説明したが、静
電気保護素子の接続端子部分においても本発明を適用す
ることができる。
明によれば、接続端子部分のエッチング液による浸食が
発生するのを抑制するTFTの製造方法を実現するとい
う効果がある。このため、TFT製造における歩留まり
を向上させることができる。
方法の実施形態1を示す工程断面図。
方法の実施形態1を示す工程断面図。
方法の実施形態1を示す工程断面図。
方法の実施形態2を示す工程断面図。
工程断面図。
工程断面図。
法の工程断面図。
断面図。
Claims (9)
- 【請求項1】 基板上にゲート電極及びこのゲート電極
に接続されたゲート端子部を形成するゲート電極形成工
程と、 前記基板、前記ゲート電極、及び前記ゲート端子部上に
ゲート絶縁膜、半導体層を順次形成する成膜工程と、 前記ゲート端子部上方の前記半導体層上に保護層を形成
する保護層形成工程と、 透明導電膜をウェットエッチングにより画素領域にパタ
ーニングする透明導電膜形成工程と、 を備えることを特徴とする薄膜トランジスタの製造方
法。 - 【請求項2】 前記ゲート電極形成工程は、コンタクト
領域を除く前記ゲート端子部の表面及び前記ゲート電極
の表面に陽極酸化膜を形成する工程を含むことを特徴と
する請求項1記載の薄膜トランジスタの製造方法。 - 【請求項3】 前記ゲート電極及び前記ゲート端子部
は、アルミニウム(Al)、タンタル(Ta)、チタン
(Ti)から選択されることを特徴とする請求項1また
は請求項2に記載の薄膜トランジスタの製造方法。 - 【請求項4】 前記透明導電膜形成工程は、前記画素領
域に形成されたマスクによりウェットエッチングして前
記透明導電膜を形成することを特徴とする請求項1〜請
求項3のいずれかに記載の薄膜トランジスタの製造方
法。 - 【請求項5】 前記透明導電膜形成工程は、塩酸系のエ
ッチング液を用いることを特徴とする請求項1〜請求項
4のいずれかに記載の薄膜トランジスタの製造方法。 - 【請求項6】 前記保護層形成工程は、前記ゲート端子
部上方の前記半導体層及び前記ゲート電極上方の前記半
導体層のチャネル領域上に保護層を形成することを特徴
とする請求項1〜請求項5のいずれかに記載の薄膜トラ
ンジスタの製造方法。 - 【請求項7】 前記ゲート絶縁膜及び前記保護層は窒化
シリコンからなり、前記半導体層はアモルファスシリコ
ンからなることを特徴とする請求項1〜請求項6のいず
れかに記載の薄膜トランジスタの製造方法。 - 【請求項8】 前記保護層は、窒化シリコン層と不純物
を含んだアモルファスシリコン層とからなり、前記不純
物を含んだアモルファスシリコン層は、前記ゲート端子
部上方の前記半導体層上及び前記ゲート電極上方の前記
半導体層のチャネル領域の両端に形成されることを特徴
とする請求項1〜請求項7のいずれかに記載の薄膜トラ
ンジスタの製造方法。 - 【請求項9】 前記透明導電膜形成工程は、前記透明導
電膜をパターニング後、前記ゲート端子部上の前記ゲー
ト絶縁膜、前記半導体層及び前記保護層を除去する工程
を含むことを特徴とする請求項1〜請求項8のいずれか
に記載の薄膜トランジスタの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34451396A JP3433632B2 (ja) | 1996-12-10 | 1996-12-10 | 薄膜トランジスタの製造方法 |
US08/980,083 US6069019A (en) | 1996-12-10 | 1997-11-26 | Method of manufacturing transistor array |
KR1019970065904A KR100290509B1 (ko) | 1996-12-10 | 1997-12-04 | 트랜지스터어레이의제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34451396A JP3433632B2 (ja) | 1996-12-10 | 1996-12-10 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10173198A true JPH10173198A (ja) | 1998-06-26 |
JP3433632B2 JP3433632B2 (ja) | 2003-08-04 |
Family
ID=18369861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34451396A Expired - Fee Related JP3433632B2 (ja) | 1996-12-10 | 1996-12-10 | 薄膜トランジスタの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6069019A (ja) |
JP (1) | JP3433632B2 (ja) |
KR (1) | KR100290509B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100777698B1 (ko) * | 2001-04-17 | 2007-11-21 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
JP2008216954A (ja) * | 2007-03-05 | 2008-09-18 | Samsung Sdi Co Ltd | 表示装置及び表示装置の製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6949417B1 (en) * | 1997-03-05 | 2005-09-27 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display and method of manufacturing the same |
US6395586B1 (en) * | 1999-02-03 | 2002-05-28 | Industrial Technology Research Institute | Method for fabricating high aperture ratio TFT's and devices formed |
KR100628681B1 (ko) * | 1999-10-28 | 2006-09-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
TW578028B (en) * | 1999-12-16 | 2004-03-01 | Sharp Kk | Liquid crystal display and manufacturing method thereof |
JP4582877B2 (ja) * | 2000-08-09 | 2010-11-17 | 三菱電機株式会社 | Tftアレイの製造方法 |
KR20020052562A (ko) * | 2000-12-26 | 2002-07-04 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시장치 및 그 제조방법 |
WO2002089192A1 (en) * | 2001-04-27 | 2002-11-07 | Koninklijke Philips Electronics N.V. | Method of wet etching an inorganic antireflection layer |
JP2004077687A (ja) * | 2002-08-14 | 2004-03-11 | Seiko Epson Corp | 液晶装置及び電子機器 |
JP2012204548A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 表示装置およびその製造方法 |
CN105655294B (zh) * | 2016-01-14 | 2019-05-31 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板和显示装置 |
CN205427404U (zh) * | 2016-03-30 | 2016-08-03 | 京东方科技集团股份有限公司 | 阵列基板、显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59113667A (ja) * | 1982-12-20 | 1984-06-30 | Fujitsu Ltd | 薄膜トランジスタの製造法 |
JPH02163971A (ja) * | 1988-12-16 | 1990-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
US5334859A (en) * | 1991-09-05 | 1994-08-02 | Casio Computer Co., Ltd. | Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film |
-
1996
- 1996-12-10 JP JP34451396A patent/JP3433632B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-26 US US08/980,083 patent/US6069019A/en not_active Expired - Lifetime
- 1997-12-04 KR KR1019970065904A patent/KR100290509B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100777698B1 (ko) * | 2001-04-17 | 2007-11-21 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
JP2008216954A (ja) * | 2007-03-05 | 2008-09-18 | Samsung Sdi Co Ltd | 表示装置及び表示装置の製造方法 |
US7723134B2 (en) | 2007-03-05 | 2010-05-25 | Samsung Mobile Display Co., Ltd. | Method of manufacturing display device |
JP4629072B2 (ja) * | 2007-03-05 | 2011-02-09 | 三星モバイルディスプレイ株式會社 | 表示装置及び表示装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR19980063789A (ko) | 1998-10-07 |
JP3433632B2 (ja) | 2003-08-04 |
KR100290509B1 (ko) | 2001-07-12 |
US6069019A (en) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0775931B1 (en) | Method of manufacturing a liquid crystal display | |
US6414730B1 (en) | Liquid crystal display device and method for manufacturing the same | |
JP3281167B2 (ja) | 薄膜トランジスタの製造方法 | |
KR100314201B1 (ko) | 박막트랜지스터형액정표시장치및그제조방법 | |
JP3433632B2 (ja) | 薄膜トランジスタの製造方法 | |
US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
JPH05323373A (ja) | 薄膜トランジスタパネルの製造方法 | |
JP2002258319A (ja) | 液晶表示装置 | |
KR100312259B1 (ko) | 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조 | |
US7561223B2 (en) | Device and method for protecting gate terminal and lead | |
JP2809153B2 (ja) | 液晶表示装置及びその製造方法 | |
KR19990075407A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
JPH08339974A (ja) | 薄膜トランジスタおよびその製造方法 | |
KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
JPH0553142A (ja) | 液晶表示パネル及びその製造方法 | |
US5523187A (en) | Method for the fabrication of liquid crystal display device | |
JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
KR100372305B1 (ko) | 액정표시장치의박막트랜지스터기판및그제조방법 | |
JPH09283763A (ja) | アクティブマトリクス基板の製法 | |
JPH11233782A (ja) | Tftアレイの製造方法 | |
JP2522014B2 (ja) | 透明電極の形成方法 | |
JPH09270517A (ja) | 薄膜トランジスタの製造方法 | |
JPH04357832A (ja) | エッチング方法および薄膜トランジスタの製造方法 | |
JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2000196097A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |