JPH10171771A - 連想記憶装置 - Google Patents
連想記憶装置Info
- Publication number
- JPH10171771A JPH10171771A JP32862596A JP32862596A JPH10171771A JP H10171771 A JPH10171771 A JP H10171771A JP 32862596 A JP32862596 A JP 32862596A JP 32862596 A JP32862596 A JP 32862596A JP H10171771 A JPH10171771 A JP H10171771A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- associative
- command
- processing
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 複数のＣＰＵにより連想記憶装置が共有され
る環境において、効率よく動作する連想記憶装置を提供
する。 【解決手段】 連想記憶装置１Ａにおいて、ＣＰＵ２1
〜ＣＰＵ２n から送信されるコマンドを処理受付部１１
で受信し、それをメモリ制御部１２が解釈し、連想メモ
リ１３とコンテントメモリ１４に対して読み出しまたは
書き込みを行い、得られた結果を、処理結果表示部１５
に表示する。
る環境において、効率よく動作する連想記憶装置を提供
する。 【解決手段】 連想記憶装置１Ａにおいて、ＣＰＵ２1
〜ＣＰＵ２n から送信されるコマンドを処理受付部１１
で受信し、それをメモリ制御部１２が解釈し、連想メモ
リ１３とコンテントメモリ１４に対して読み出しまたは
書き込みを行い、得られた結果を、処理結果表示部１５
に表示する。
Description
【０００１】
【発明の属する技術分野】本発明は電子計算機、通信装
置等で用いられる連想記憶装置に関する。
置等で用いられる連想記憶装置に関する。
【０００２】
【従来の技術】連想記憶装置とは、特定のあるワードを
与えることによりそのワードに関連したワードを検索す
ることができる装置である。以下、ワードのうち検索時
に与えられる部分を検索ワード、その結果得られる検索
ワード以外の部分をコンテントと呼ぶことにする。
与えることによりそのワードに関連したワードを検索す
ることができる装置である。以下、ワードのうち検索時
に与えられる部分を検索ワード、その結果得られる検索
ワード以外の部分をコンテントと呼ぶことにする。
【０００３】連想記憶装置を構成する手段としていくつ
かの手法が提案されている。半導体素子を用いる方法と
しては、 （１）連想メモリのみを用いる方法 （２）連想メモリとＤＲＡＭ、ＳＲＡＭ等の安価なメモ
リとその制御回路を組み合わせて構成するの２つの方法
がある。
かの手法が提案されている。半導体素子を用いる方法と
しては、 （１）連想メモリのみを用いる方法 （２）連想メモリとＤＲＡＭ、ＳＲＡＭ等の安価なメモ
リとその制御回路を組み合わせて構成するの２つの方法
がある。
【０００４】連想メモリとは、アドレスではなく、デー
タの内容によって記憶場所をアドレッシングするメモリ
である。内容からアドレスを出力するため、ＣＡＭ（Co
ntent Addressable Memory）と呼ばれることもある。
タの内容によって記憶場所をアドレッシングするメモリ
である。内容からアドレスを出力するため、ＣＡＭ（Co
ntent Addressable Memory）と呼ばれることもある。
【０００５】通常のメモリは、入力としてアドレスを与
えると、出力としてそのアドレスに格納されたＭビット
のワードが得られる。アドレスがＮビット、記憶するワ
ードがそれぞれＭビットとすると、記憶容量Ｍ×２のＮ
乗となる。
えると、出力としてそのアドレスに格納されたＭビット
のワードが得られる。アドレスがＮビット、記憶するワ
ードがそれぞれＭビットとすると、記憶容量Ｍ×２のＮ
乗となる。
【０００６】それに対して連想メモリは、入力としてＭ
ビットの検索に用いるワードを与える。検索ワードに該
当するワードが連想メモリ内に書き込まれている場合に
は、そのワードが書き込まれているＮビットのアドレス
を表示する。
ビットの検索に用いるワードを与える。検索ワードに該
当するワードが連想メモリ内に書き込まれている場合に
は、そのワードが書き込まれているＮビットのアドレス
を表示する。
【０００７】また、連想メモリは、検索ワードをマスク
する機能を有する。すなわち、ワードのなかの限られた
ビットのみを比較するようにするためである。その機能
を用い、比較対象となる部分を検索ワード、それ以外の
部分をコンテントと分けることによって、検索ワードに
よって内容を検索する機能を実行することができる。こ
れが（１）の方法である。
する機能を有する。すなわち、ワードのなかの限られた
ビットのみを比較するようにするためである。その機能
を用い、比較対象となる部分を検索ワード、それ以外の
部分をコンテントと分けることによって、検索ワードに
よって内容を検索する機能を実行することができる。こ
れが（１）の方法である。
【０００８】ところが、連想メモリは、通常のメモリに
比べて高価であり、必要最小限のワードのみを連想メモ
リに格納し、それに関連付けられた内容については別の
安価なメモリ（以下コンテントメモリと呼ぶ）に格納す
るのが普通である。連想メモリが２のＮ乗個のワードを
持っているとすると、２のＮ乗個の記憶領域を別のメモ
リに用意し、それぞれのワードに対して１個の記憶領域
を確保するようにする。
比べて高価であり、必要最小限のワードのみを連想メモ
リに格納し、それに関連付けられた内容については別の
安価なメモリ（以下コンテントメモリと呼ぶ）に格納す
るのが普通である。連想メモリが２のＮ乗個のワードを
持っているとすると、２のＮ乗個の記憶領域を別のメモ
リに用意し、それぞれのワードに対して１個の記憶領域
を確保するようにする。
【０００９】このように連想メモリと通常のメモリの２
つに分ける構成をとった場合、連想記憶装置を用いて行
うべき検索処理は、以下のようになる。
つに分ける構成をとった場合、連想記憶装置を用いて行
うべき検索処理は、以下のようになる。
【００１０】（１）検索ワードにより連想メモリからア
ドレスを取得する。アドレスが取得できない場合は終了
する。
ドレスを取得する。アドレスが取得できない場合は終了
する。
【００１１】（２）取得したアドレスを用い、コンテン
トメモリへの書き込み、または読み出しを行う。
トメモリへの書き込み、または読み出しを行う。
【００１２】
【発明が解決しようとする課題】上記のような構成の連
想記憶装置を複数のＣＰＵで共有する場合を考える。連
想記憶装置へのアクセスが２つ以上のＣＰＵから同時に
あった場合、あるＣＰＵが（１）の処理を完了して、
（２）の処理を行う直前に、別のＣＰＵがコンテントメ
モリの書き換え処理を行うと、期待した結果が得られな
いという問題がある。
想記憶装置を複数のＣＰＵで共有する場合を考える。連
想記憶装置へのアクセスが２つ以上のＣＰＵから同時に
あった場合、あるＣＰＵが（１）の処理を完了して、
（２）の処理を行う直前に、別のＣＰＵがコンテントメ
モリの書き換え処理を行うと、期待した結果が得られな
いという問題がある。
【００１３】上記の問題を解決するために、あるＣＰＵ
が連想メモリまたはコンテントメモリに対して、アクセ
スを開始した時点で、なんらかの手段で排他制御を行
い、処理が完了するまでは一切他のＣＰＵからのアクセ
スを許さないという方法をとることが可能である。しか
し、その場合は長い間、連想メモリが１つのＣＰＵに独
占されてしまうという欠点がある。
が連想メモリまたはコンテントメモリに対して、アクセ
スを開始した時点で、なんらかの手段で排他制御を行
い、処理が完了するまでは一切他のＣＰＵからのアクセ
スを許さないという方法をとることが可能である。しか
し、その場合は長い間、連想メモリが１つのＣＰＵに独
占されてしまうという欠点がある。
【００１４】本発明の目的は、複数のＣＰＵで効率よく
共有することが可能な連想記憶装置を提供することにあ
る。
共有することが可能な連想記憶装置を提供することにあ
る。
【００１５】本発明の他の目的は、複数のＣＰＵで共有
しても、内容に矛盾を生じさせることなく、書き換え処
理を行える連想記憶装置を提供することにある。
しても、内容に矛盾を生じさせることなく、書き換え処
理を行える連想記憶装置を提供することにある。
【００１６】
【課題を解決するための手段】本発明の連想記憶装置
は、連想メモリと、コンテントメモリと、複数のＣＰＵ
からの送出される複数のコマンドを受信する処理受付手
段と、その受信したコマンドにより前記連想メモリと前
記コンテントメモリとを使用しつつ順次処理を行うメモ
リ制御手段と、その処理結果をＣＰＵに対して返却する
処理結果表示手段とを有する。
は、連想メモリと、コンテントメモリと、複数のＣＰＵ
からの送出される複数のコマンドを受信する処理受付手
段と、その受信したコマンドにより前記連想メモリと前
記コンテントメモリとを使用しつつ順次処理を行うメモ
リ制御手段と、その処理結果をＣＰＵに対して返却する
処理結果表示手段とを有する。
【００１７】ＣＰＵからは処理受付手段に対してコマン
ドを投入し、結果が完了したら処理結果表示手段からそ
の結果を受け取るだけである。ＣＰＵからは、コマンド
によって連想記憶装置の処理要求を行い、すべての処理
が完了して結果が出るまでＣＰＵは一切関与することが
ない。したがって、１つのＣＰＵによって連想記憶装置
が占有されることなく、効率よくデータ検索を行うこと
が可能である。また、メモリ管理をＣＰＵで行うことが
不要で、ＣＰＵはコマンドを投入した後はその処理結果
のみを受信するだけでよい。
ドを投入し、結果が完了したら処理結果表示手段からそ
の結果を受け取るだけである。ＣＰＵからは、コマンド
によって連想記憶装置の処理要求を行い、すべての処理
が完了して結果が出るまでＣＰＵは一切関与することが
ない。したがって、１つのＣＰＵによって連想記憶装置
が占有されることなく、効率よくデータ検索を行うこと
が可能である。また、メモリ管理をＣＰＵで行うことが
不要で、ＣＰＵはコマンドを投入した後はその処理結果
のみを受信するだけでよい。
【００１８】本発明の実施態様によれば、連想メモリに
検索ワードが格納され、コンテントメモリに前記検索ワ
ードに関連づけられた内容が格納される。
検索ワードが格納され、コンテントメモリに前記検索ワ
ードに関連づけられた内容が格納される。
【００１９】本発明の実施態様によれば、処理受付手段
がキュー形式をとる。
がキュー形式をとる。
【００２０】本発明の実施態様によれば、処理受付手段
が複数のキューからなる。
が複数のキューからなる。
【００２１】本発明の実施態様によれば、複数のキュー
の後段に選択回路を有する。
の後段に選択回路を有する。
【００２２】本発明の実施態様によれば、処理結果表示
手段が複数のキューからなる。
手段が複数のキューからなる。
【００２３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２４】図１は本発明の第１の実施形態の連想記憶
装置の構成図である。
装置の構成図である。
【００２５】本実施形態の連想記憶装置１Ａは処理受付
部１１とメモリ制御部１２と連想メモリ１３とコンテン
トメモリ１４と処理結果表示部１５で構成されている。
部１１とメモリ制御部１２と連想メモリ１３とコンテン
トメモリ１４と処理結果表示部１５で構成されている。
【００２６】処理受付部１１は、ＣＰＵ２1 〜ＣＰＵ２
n からのコマンドを一旦蓄積する。メモリ制御部１２
は、処理受付部１１と連想メモリ１３とコンテントメモ
リ１４の間に接続され、処理要求受付部１１が一旦蓄積
したコマンドを受信し、そのコマンドにしたがい、連想
メモリ１３およびコンテントメモリ１４への書き込みお
よび読み出しなどの制御を行う。処理結果表示部１５は
メモリ制御部１２に接続され、メモリ制御部１２が処理
受付部１１から受信したコマンドにしたがって得られた
処理結果を受信し、ＣＰＵ２1 〜２n に対して表示す
る。
n からのコマンドを一旦蓄積する。メモリ制御部１２
は、処理受付部１１と連想メモリ１３とコンテントメモ
リ１４の間に接続され、処理要求受付部１１が一旦蓄積
したコマンドを受信し、そのコマンドにしたがい、連想
メモリ１３およびコンテントメモリ１４への書き込みお
よび読み出しなどの制御を行う。処理結果表示部１５は
メモリ制御部１２に接続され、メモリ制御部１２が処理
受付部１１から受信したコマンドにしたがって得られた
処理結果を受信し、ＣＰＵ２1 〜２n に対して表示す
る。
【００２７】次に、各ブロックの動作について詳細に説
明する。
明する。
【００２８】連想メモリ１３は通常の連想メモリであ
り、ワードを与えることによってそのワードが格納され
ているアドレスを返却する。また、通常のメモリと同様
にアドレスを指定してその内容を読み出しまたは書き込
みを行うことも可能である。
り、ワードを与えることによってそのワードが格納され
ているアドレスを返却する。また、通常のメモリと同様
にアドレスを指定してその内容を読み出しまたは書き込
みを行うことも可能である。
【００２９】処理要求受付部１１は、ＣＰＵ２1 〜２n
から投入されるコマンドを受信する。ＣＰＵ２1 〜２n
から受信するコマンドに、登録、消去、検索がある。ま
た、それぞれのコマンドは引数として、 ・登録：検索ワード、コンテント ・消去：検索ワード ・検索：検索ワード をもっている。処理要求受付部１１は、ＣＰＵ２1 〜Ｃ
ＰＵ２n から受信したコマンドを１つ以上蓄積すること
が可能となっており、先に受信した先に出力するいわゆ
るＦＩＦＯ（First in First Out）メモリの形態をとっ
ている。処理受付部１１は、コマンドを受信すると、コ
マンドの種類、コマンドの引数、コマンドを発行したＣ
ＰＵの番号（１〜ｎ）とともにいったんＦＩＦＯに蓄積
し、メモリ制御部１２が受信可能な状態である場合に
は、これらの、コマンドの種類、コマンドの引数、コマ
ンドを発行したＣＰＵ番号（１〜ｎ）を転送する。
から投入されるコマンドを受信する。ＣＰＵ２1 〜２n
から受信するコマンドに、登録、消去、検索がある。ま
た、それぞれのコマンドは引数として、 ・登録：検索ワード、コンテント ・消去：検索ワード ・検索：検索ワード をもっている。処理要求受付部１１は、ＣＰＵ２1 〜Ｃ
ＰＵ２n から受信したコマンドを１つ以上蓄積すること
が可能となっており、先に受信した先に出力するいわゆ
るＦＩＦＯ（First in First Out）メモリの形態をとっ
ている。処理受付部１１は、コマンドを受信すると、コ
マンドの種類、コマンドの引数、コマンドを発行したＣ
ＰＵの番号（１〜ｎ）とともにいったんＦＩＦＯに蓄積
し、メモリ制御部１２が受信可能な状態である場合に
は、これらの、コマンドの種類、コマンドの引数、コマ
ンドを発行したＣＰＵ番号（１〜ｎ）を転送する。
【００３０】メモリ制御部１２は、処理受付部１１か
ら、コマンドの種類、コマンドの引数、コマンドを発行
したＣＰＵ番号を受信し、コマンドの処理を行う。
ら、コマンドの種類、コマンドの引数、コマンドを発行
したＣＰＵ番号を受信し、コマンドの処理を行う。
【００３１】図２は、登録コマンドを受信したときのメ
モリ制御部１２の動作を示すフローチャートである。
モリ制御部１２の動作を示すフローチャートである。
【００３２】メモリ制御部１２はまず連想メモリ１３か
ら未使用エントリのアドレスを引き出す（ステップ２
１）。通常の連想メモリは未使用エントリのアドレスを
出力する機能を持っている。そしてその未使用エントリ
のアドレスに検索ワードを書き込む（ステップ２６）。
もし、すでにその検索ワードが登録されている場合に
は、その検索ワードに関するコンテントのアドレスを取
得する（ステップ２２，２３）。次に、メモリ制御部１
２は、コンテントをコンテントメモリ１４に書き込む
（ステップ２４）。以上の処理が終了すると、メモリ制
御部１２は処理結果表示部１５に登録が正常に終了した
旨を通知する（ステップ２５）。以上の処理の途中に例
えば未使用エントリのアドレスを得ることができないな
どのエラーが発生した場合は、メモリ制御部１２は処理
を中止し、登録が異常終了した旨を通知する（ステップ
２７，２８）。
ら未使用エントリのアドレスを引き出す（ステップ２
１）。通常の連想メモリは未使用エントリのアドレスを
出力する機能を持っている。そしてその未使用エントリ
のアドレスに検索ワードを書き込む（ステップ２６）。
もし、すでにその検索ワードが登録されている場合に
は、その検索ワードに関するコンテントのアドレスを取
得する（ステップ２２，２３）。次に、メモリ制御部１
２は、コンテントをコンテントメモリ１４に書き込む
（ステップ２４）。以上の処理が終了すると、メモリ制
御部１２は処理結果表示部１５に登録が正常に終了した
旨を通知する（ステップ２５）。以上の処理の途中に例
えば未使用エントリのアドレスを得ることができないな
どのエラーが発生した場合は、メモリ制御部１２は処理
を中止し、登録が異常終了した旨を通知する（ステップ
２７，２８）。
【００３３】図３は、消去コマンドを受信したときのメ
モリ制御部１２の動作を示すフローチャートである。
モリ制御部１２の動作を示すフローチャートである。
【００３４】メモリ制御部１２はまず連想メモリ１３か
ら、消去すべき検索ワードが登録されていることを確認
する（ステップ３１，３２）。もし、登録が行われてい
れば、その検索ワードが書き込まれていたエントリを消
去し（ステップ３３，３４）、消去コマンドが正常終了
したことを処理結果表示部１５に通知する（ステップ３
５）。もし、登録が行われていなければ、消去コマンド
が異常終了したことを処理結果表示部１５に通知する
（ステップ３６）。
ら、消去すべき検索ワードが登録されていることを確認
する（ステップ３１，３２）。もし、登録が行われてい
れば、その検索ワードが書き込まれていたエントリを消
去し（ステップ３３，３４）、消去コマンドが正常終了
したことを処理結果表示部１５に通知する（ステップ３
５）。もし、登録が行われていなければ、消去コマンド
が異常終了したことを処理結果表示部１５に通知する
（ステップ３６）。
【００３５】図４は検索コマンドを受信したときのメモ
リ制御部１２の動作を示すフローチャートである。
リ制御部１２の動作を示すフローチャートである。
【００３６】メモリ制御部１２は連想メモリ１３を用
い、検索ワードが書き込まれていることを確認する（ス
テップ４１，４２）。もし、すでにその検索ワードの登
録が行われていれば、その検索ワードが書き込まれてい
るアドレスを取得する（ステップ４３）。そのアドレス
を参照して、連想メモリ１３の何番めのエントリである
かを算出し、その検索ワードに対応するコンテントをコ
ンテントメモリ１４から読み出す（ステップ４４）。そ
の後、処理結果表示部１５に対して、ＣＰＵ番号と登録
コマンドが正常終了したことを通知するとともに、得ら
れたコンテントを処理結果表示部１５に転送する（ステ
ップ４５）。もし、その検索ワードの登録が行われてい
ない場合には処理結果表示部１５に対して、ＣＰＵ番号
と登録コマンドが異常終了したことを通知する（ステッ
プ４６）。
い、検索ワードが書き込まれていることを確認する（ス
テップ４１，４２）。もし、すでにその検索ワードの登
録が行われていれば、その検索ワードが書き込まれてい
るアドレスを取得する（ステップ４３）。そのアドレス
を参照して、連想メモリ１３の何番めのエントリである
かを算出し、その検索ワードに対応するコンテントをコ
ンテントメモリ１４から読み出す（ステップ４４）。そ
の後、処理結果表示部１５に対して、ＣＰＵ番号と登録
コマンドが正常終了したことを通知するとともに、得ら
れたコンテントを処理結果表示部１５に転送する（ステ
ップ４５）。もし、その検索ワードの登録が行われてい
ない場合には処理結果表示部１５に対して、ＣＰＵ番号
と登録コマンドが異常終了したことを通知する（ステッ
プ４６）。
【００３７】次に、処理結果表示部１５の動作を説明す
る。 （１）検索が正常に終了した場合 処理結果表示部１５はｎ個のテーブル１５1 〜１５n を
持っている。各テーブル１５1 〜１５n は、ステータス
表示部とコンテントを格納する部分からなる。処理結果
ステータスは、処理が正常終了したか、異常終了したか
を示すための表示部であり、一例としては、「正常終
了」、「異常終了」があげられる。
る。 （１）検索が正常に終了した場合 処理結果表示部１５はｎ個のテーブル１５1 〜１５n を
持っている。各テーブル１５1 〜１５n は、ステータス
表示部とコンテントを格納する部分からなる。処理結果
ステータスは、処理が正常終了したか、異常終了したか
を示すための表示部であり、一例としては、「正常終
了」、「異常終了」があげられる。
【００３８】以下、メモリ制御部１２から処理結果表示
部１５に転送されるコンテントと同時に転送されるＣＰ
Ｕ番号をｋ（ｋ＝１〜ｎ）とする。処理結果表示部１５
は、コンテントをテーブル１５k に格納する。もし、コ
ンテントが得られていない場合には、コンテントの格納
は行わず、ステータス表示部に「異常終了」を表示す
る。コンテントの格納が完了すると、処理結果表示部１
５は割り込み信号をＣＰＵ２k に対して送信する。ＣＰ
Ｕ２k はその割り込み信号を受信した場合、自分用に割
り当てられた１５1 〜１５n のいずれかのテーブルから
の読み出し処理を行い、処理に対する結果を得ることが
できる。
部１５に転送されるコンテントと同時に転送されるＣＰ
Ｕ番号をｋ（ｋ＝１〜ｎ）とする。処理結果表示部１５
は、コンテントをテーブル１５k に格納する。もし、コ
ンテントが得られていない場合には、コンテントの格納
は行わず、ステータス表示部に「異常終了」を表示す
る。コンテントの格納が完了すると、処理結果表示部１
５は割り込み信号をＣＰＵ２k に対して送信する。ＣＰ
Ｕ２k はその割り込み信号を受信した場合、自分用に割
り当てられた１５1 〜１５n のいずれかのテーブルから
の読み出し処理を行い、処理に対する結果を得ることが
できる。
【００３９】図５は本発明の第２の実施の形態の連想記
憶装置の構成図である。
憶装置の構成図である。
【００４０】本実施形態の連想記憶装置１Ｂでは、処理
受付部１１がＣＰＵ２1 〜ＣＰＵ２ n に対してそれぞれ
１つずつのコマンドキュー１１1 〜１１n を持ってい
る。さらに、メモリ制御部１２と処理受付部１１の間に
は選択部１６が置かれている。さらに、処理結果表示部
１５には表示キュー１６1 〜１６n が置かれている。そ
の他の構成については第１の実施形態と同様である。
受付部１１がＣＰＵ２1 〜ＣＰＵ２ n に対してそれぞれ
１つずつのコマンドキュー１１1 〜１１n を持ってい
る。さらに、メモリ制御部１２と処理受付部１１の間に
は選択部１６が置かれている。さらに、処理結果表示部
１５には表示キュー１６1 〜１６n が置かれている。そ
の他の構成については第１の実施形態と同様である。
【００４１】コマンドキュー１１1 〜１１n はＣＰＵ２
1 〜２n に対して専用となっており、ＣＰＵ２1 に対し
てコマンドキュー１１1 が、ＣＰＵ２2 に対してコマン
ドキュー１１2 と、順次割り当てられ、ＣＰＵ２n に対
してコマンドキュー１１n が割り当てられている。コマ
ンドキュー１１1 〜１１n は複数のコマンドを蓄積する
ことができ、先に投入されたコマンドを先に出力するい
わゆるＦＩＦＯ（First in First Out）メモリの形態を
とる。この形態を取ることにより、ＣＰＵ２1〜ＣＰＵ
２n が先に発行したコマンドの結果が得られる前にコマ
ンドを投入することが可能となっている。結果が得られ
るまでに先んじて投入可能なコマンド数はキューの深さ
による。
1 〜２n に対して専用となっており、ＣＰＵ２1 に対し
てコマンドキュー１１1 が、ＣＰＵ２2 に対してコマン
ドキュー１１2 と、順次割り当てられ、ＣＰＵ２n に対
してコマンドキュー１１n が割り当てられている。コマ
ンドキュー１１1 〜１１n は複数のコマンドを蓄積する
ことができ、先に投入されたコマンドを先に出力するい
わゆるＦＩＦＯ（First in First Out）メモリの形態を
とる。この形態を取ることにより、ＣＰＵ２1〜ＣＰＵ
２n が先に発行したコマンドの結果が得られる前にコマ
ンドを投入することが可能となっている。結果が得られ
るまでに先んじて投入可能なコマンド数はキューの深さ
による。
【００４２】選択部１６は、処理受付部１１内にあるコ
マンドキュー１１1 〜１１n のいずれかを選択してメモ
リ制御部１２に渡す機能を持つ。どのコマンドキューを
選択するかを決定する論理により、ＣＰＵ２1 〜ＣＰＵ
２n のうち、どのＣＰＵから出力されるコマンドを優先
して処理するかを決定することが可能である。この選択
部１６の選択論理を変更することにより、ＣＰＵ２1 〜
ＣＰＵ２n のコマンドの優先順位に重み付けを行うこと
も可能である。
マンドキュー１１1 〜１１n のいずれかを選択してメモ
リ制御部１２に渡す機能を持つ。どのコマンドキューを
選択するかを決定する論理により、ＣＰＵ２1 〜ＣＰＵ
２n のうち、どのＣＰＵから出力されるコマンドを優先
して処理するかを決定することが可能である。この選択
部１６の選択論理を変更することにより、ＣＰＵ２1 〜
ＣＰＵ２n のコマンドの優先順位に重み付けを行うこと
も可能である。
【００４３】メモリ制御部１２、連想メモリ１３、コン
テントメモリ１４の動作については、第１の実施形態と
同様である。
テントメモリ１４の動作については、第１の実施形態と
同様である。
【００４４】
【発明の効果】以上説明したように、本発明は下記のよ
うな効果がある。 （１）複数のＣＰＵで連想記憶装置を効率よく共有する
ことができる。つまり、処理が完了するまで、１つのＣ
ＰＵによって連想記憶装置が独占されることが回避でき
る。その理由は、連想記憶装置を構成する連想メモリと
コンテントメモリは、ＣＰＵから直接アクセスすること
ができず、これらのメモリに対する処理は、かならず処
理受付部を経由して行うため、連想記憶装置へのアクセ
スはコマンドの発行と、その処理結果の受信だけだから
である。 （２）ＣＰＵによるメモリの２度引きが不要で、ＣＰＵ
はコマンドの発行とその処理結果の受信にだけ専念すれ
ばよい。その理由は、これらのメモリへのアクセスはメ
モリ制御部が行い、その間一切ＣＰＵがその処理に対し
て介在する必要がないからである。
うな効果がある。 （１）複数のＣＰＵで連想記憶装置を効率よく共有する
ことができる。つまり、処理が完了するまで、１つのＣ
ＰＵによって連想記憶装置が独占されることが回避でき
る。その理由は、連想記憶装置を構成する連想メモリと
コンテントメモリは、ＣＰＵから直接アクセスすること
ができず、これらのメモリに対する処理は、かならず処
理受付部を経由して行うため、連想記憶装置へのアクセ
スはコマンドの発行と、その処理結果の受信だけだから
である。 （２）ＣＰＵによるメモリの２度引きが不要で、ＣＰＵ
はコマンドの発行とその処理結果の受信にだけ専念すれ
ばよい。その理由は、これらのメモリへのアクセスはメ
モリ制御部が行い、その間一切ＣＰＵがその処理に対し
て介在する必要がないからである。
【図１】本発明の第１の実施形態の連想記憶装置の構成
を示す図である。
を示す図である。
【図２】登録コマンドを受信したときのメモリ制御部１
２の動作を示すフローチャートである。
２の動作を示すフローチャートである。
【図３】消去コマンドを受信したときのメモリ制御部１
２の動作を示すフローチャートである。
２の動作を示すフローチャートである。
【図４】検索コマンドを受信したときのメモリ制御部１
２の動作を示すフローチャートである。
２の動作を示すフローチャートである。
【図５】本発明の第２の実施の形態の連想記憶装置の構
成図である。
成図である。
１Ａ，１Ｂ 連想記憶装置 １１ 処理受付部 １１1 〜１１n コマンドキュー １２ メモリ制御部 １３ 連想メモリ １４ コンテントメモリ １５ 処理結果表示部 １５1 〜１５n テーブル １６ 選択部 １６1 〜１６n 表示キュー ２1 〜２n ＣＰＵ ２１〜２８，３１〜３６，４１〜４６ ステップ
Claims (6)
- 【請求項１】 連想メモリと、コンテントメモリと、複
数のＣＰＵからの送出される複数のコマンドを受信する
処理受付手段と、その受信したコマンドにより前記連想
メモリと前記コンテントメモリとを使用しつつ順次処理
を行うメモリ制御手段と、その処理結果をＣＰＵに対し
て返却する処理結果表示手段とを有する連想記憶装置。 - 【請求項２】 前記連想メモリに検索ワードが格納さ
れ、前記コンテントメモリに前記検索ワードに関連づけ
られた内容が格納される、請求項１記載の連想記憶装
置。 - 【請求項３】 前記処理受付手段がキュー形式をとる、
請求項１記載の連想記憶装置。 - 【請求項４】 前記処理受付手段が複数のキューからな
る、請求項１記載の連想記憶装置。 - 【請求項５】 複数のキューからの出力の後段に選択回
路を有する、請求項４記載の連想記憶装置。 - 【請求項６】 前記処理結果表示手段が複数のキューか
らなる、請求項１記載の連想記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32862596A JPH10171771A (ja) | 1996-12-09 | 1996-12-09 | 連想記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32862596A JPH10171771A (ja) | 1996-12-09 | 1996-12-09 | 連想記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10171771A true JPH10171771A (ja) | 1998-06-26 |
Family
ID=18212363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32862596A Pending JPH10171771A (ja) | 1996-12-09 | 1996-12-09 | 連想記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10171771A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8533209B2 (en) | 2009-07-17 | 2013-09-10 | Canon Kabushiki Kaisha | Search apparatus, control method for search apparatus, and program |
-
1996
- 1996-12-09 JP JP32862596A patent/JPH10171771A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8533209B2 (en) | 2009-07-17 | 2013-09-10 | Canon Kabushiki Kaisha | Search apparatus, control method for search apparatus, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6324597B2 (en) | Host controller interface descriptor fetching unit | |
| US20070055813A1 (en) | Accessing external memory from an integrated circuit | |
| US6105080A (en) | Host adapter DMA controller with automated host reply capability | |
| JPH0358150A (ja) | メモリ制御装置 | |
| US5444852A (en) | I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space | |
| JPH10171771A (ja) | 連想記憶装置 | |
| JPS592058B2 (ja) | 記憶装置 | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| US7167942B1 (en) | Dynamic random access memory controller | |
| JPH06301600A (ja) | 記憶装置 | |
| KR0171771B1 (ko) | 컴퓨터 시스템에 있어서 어드레스 버스 잠금 제어장치 | |
| JPH0793215A (ja) | 半導体記憶装置 | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPH0589027A (ja) | 監視機能付ライトバツフア | |
| JPS6244352B2 (ja) | ||
| JPH1011387A (ja) | 情報処理装置 | |
| JP3063501B2 (ja) | メモリアクセス制御方式 | |
| JPS6115241A (ja) | 電子計算機システム | |
| JP2594567B2 (ja) | メモリアクセス制御装置 | |
| JPS61193245A (ja) | 記憶制御方式 | |
| JP2000066946A (ja) | メモリコントローラ | |
| JPS5960481A (ja) | Ｃｒｔコントロ−ラ | |
| EP0369935A2 (en) | Multiple posting cache memory | |
| JPH01177661A (ja) | データ転送装置 |