JPH10171771A - Associative storage device - Google Patents
Associative storage deviceInfo
- Publication number
- JPH10171771A JPH10171771A JP32862596A JP32862596A JPH10171771A JP H10171771 A JPH10171771 A JP H10171771A JP 32862596 A JP32862596 A JP 32862596A JP 32862596 A JP32862596 A JP 32862596A JP H10171771 A JPH10171771 A JP H10171771A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- associative
- command
- processing
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は電子計算機、通信装
置等で用いられる連想記憶装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an associative storage device used in an electronic computer, a communication device and the like.
【０００２】[0002]
【従来の技術】連想記憶装置とは、特定のあるワードを
与えることによりそのワードに関連したワードを検索す
ることができる装置である。以下、ワードのうち検索時
に与えられる部分を検索ワード、その結果得られる検索
ワード以外の部分をコンテントと呼ぶことにする。2. Description of the Related Art An associative memory is a device which can search for a word related to a specific word by giving the word. Hereinafter, a portion of the word given at the time of the search will be referred to as a search word, and the resulting portion other than the search word will be referred to as a content.
【０００３】連想記憶装置を構成する手段としていくつ
かの手法が提案されている。半導体素子を用いる方法と
しては、 （１）連想メモリのみを用いる方法 （２）連想メモリとＤＲＡＭ、ＳＲＡＭ等の安価なメモ
リとその制御回路を組み合わせて構成するの２つの方法
がある。Several methods have been proposed as means for constructing an associative memory device. There are two methods of using a semiconductor element: (1) a method using only an associative memory, and (2) a method of combining an associative memory, an inexpensive memory such as a DRAM or an SRAM, and a control circuit therefor.
【０００４】連想メモリとは、アドレスではなく、デー
タの内容によって記憶場所をアドレッシングするメモリ
である。内容からアドレスを出力するため、ＣＡＭ（Co
ntent Addressable Memory）と呼ばれることもある。[0004] An associative memory is a memory that addresses a storage location according to the contents of data, not addresses. To output the address from the contents, CAM (Co
ntent Addressable Memory).
【０００５】通常のメモリは、入力としてアドレスを与
えると、出力としてそのアドレスに格納されたＭビット
のワードが得られる。アドレスがＮビット、記憶するワ
ードがそれぞれＭビットとすると、記憶容量Ｍ×２のＮ
乗となる。In a normal memory, when an address is given as an input, an M-bit word stored at that address is obtained as an output. Assuming that the address is N bits and the word to be stored is M bits, N of storage capacity M × 2
To the power.
【０００６】それに対して連想メモリは、入力としてＭ
ビットの検索に用いるワードを与える。検索ワードに該
当するワードが連想メモリ内に書き込まれている場合に
は、そのワードが書き込まれているＮビットのアドレス
を表示する。On the other hand, the associative memory uses M as an input.
Gives the word used to search for bits. When a word corresponding to the search word has been written in the associative memory, the N-bit address at which the word is written is displayed.
【０００７】また、連想メモリは、検索ワードをマスク
する機能を有する。すなわち、ワードのなかの限られた
ビットのみを比較するようにするためである。その機能
を用い、比較対象となる部分を検索ワード、それ以外の
部分をコンテントと分けることによって、検索ワードに
よって内容を検索する機能を実行することができる。こ
れが（１）の方法である。[0007] The associative memory has a function of masking a search word. That is, only a limited number of bits in a word are compared. By using the function, a part to be compared is separated into a search word and the other part is separated from a content, so that a function of searching contents by the search word can be executed. This is the method (1).
【０００８】ところが、連想メモリは、通常のメモリに
比べて高価であり、必要最小限のワードのみを連想メモ
リに格納し、それに関連付けられた内容については別の
安価なメモリ（以下コンテントメモリと呼ぶ）に格納す
るのが普通である。連想メモリが２のＮ乗個のワードを
持っているとすると、２のＮ乗個の記憶領域を別のメモ
リに用意し、それぞれのワードに対して１個の記憶領域
を確保するようにする。However, an associative memory is more expensive than a normal memory, and stores only the minimum necessary words in the associative memory, and the contents associated therewith are stored in another inexpensive memory (hereinafter referred to as a content memory). ) Is usually stored. Assuming that the associative memory has 2N words, 2N storage areas are prepared in another memory, and one storage area is reserved for each word. .
【０００９】このように連想メモリと通常のメモリの２
つに分ける構成をとった場合、連想記憶装置を用いて行
うべき検索処理は、以下のようになる。As described above, the two types of the associative memory and the normal memory are used.
When the configuration is divided into two, the search process to be performed using the associative storage device is as follows.
【００１０】（１）検索ワードにより連想メモリからア
ドレスを取得する。アドレスが取得できない場合は終了
する。(1) An address is obtained from an associative memory by a search word. If the address cannot be obtained, the process ends.
【００１１】（２）取得したアドレスを用い、コンテン
トメモリへの書き込み、または読み出しを行う。(2) Writing or reading to or from the content memory is performed using the obtained address.
【００１２】[0012]
【発明が解決しようとする課題】上記のような構成の連
想記憶装置を複数のＣＰＵで共有する場合を考える。連
想記憶装置へのアクセスが２つ以上のＣＰＵから同時に
あった場合、あるＣＰＵが（１）の処理を完了して、
（２）の処理を行う直前に、別のＣＰＵがコンテントメ
モリの書き換え処理を行うと、期待した結果が得られな
いという問題がある。The case where the associative storage device having the above configuration is shared by a plurality of CPUs will be considered. When two or more CPUs simultaneously access the associative storage device, one CPU completes the process of (1),
If another CPU rewrites the content memory immediately before performing the process (2), there is a problem that an expected result cannot be obtained.
【００１３】上記の問題を解決するために、あるＣＰＵ
が連想メモリまたはコンテントメモリに対して、アクセ
スを開始した時点で、なんらかの手段で排他制御を行
い、処理が完了するまでは一切他のＣＰＵからのアクセ
スを許さないという方法をとることが可能である。しか
し、その場合は長い間、連想メモリが１つのＣＰＵに独
占されてしまうという欠点がある。In order to solve the above problem, a certain CPU
When exclusive access to the associative memory or the content memory is started, exclusive control is performed by some means, and access from another CPU is not permitted at all until the processing is completed. . However, in that case, there is a disadvantage that the associative memory is monopolized by one CPU for a long time.
【００１４】本発明の目的は、複数のＣＰＵで効率よく
共有することが可能な連想記憶装置を提供することにあ
る。An object of the present invention is to provide an associative storage device that can be efficiently shared by a plurality of CPUs.
【００１５】本発明の他の目的は、複数のＣＰＵで共有
しても、内容に矛盾を生じさせることなく、書き換え処
理を行える連想記憶装置を提供することにある。Another object of the present invention is to provide an associative storage device which can perform a rewriting process without inconsistency in contents even when shared by a plurality of CPUs.
【００１６】[0016]
【課題を解決するための手段】本発明の連想記憶装置
は、連想メモリと、コンテントメモリと、複数のＣＰＵ
からの送出される複数のコマンドを受信する処理受付手
段と、その受信したコマンドにより前記連想メモリと前
記コンテントメモリとを使用しつつ順次処理を行うメモ
リ制御手段と、その処理結果をＣＰＵに対して返却する
処理結果表示手段とを有する。According to the present invention, there is provided an associative storage device comprising: an associative memory; a content memory;
Processing reception means for receiving a plurality of commands sent from the CPU, memory control means for sequentially processing the received commands using the associative memory and the content memory, and transmitting the processing results to the CPU. And a processing result display means for returning.
【００１７】ＣＰＵからは処理受付手段に対してコマン
ドを投入し、結果が完了したら処理結果表示手段からそ
の結果を受け取るだけである。ＣＰＵからは、コマンド
によって連想記憶装置の処理要求を行い、すべての処理
が完了して結果が出るまでＣＰＵは一切関与することが
ない。したがって、１つのＣＰＵによって連想記憶装置
が占有されることなく、効率よくデータ検索を行うこと
が可能である。また、メモリ管理をＣＰＵで行うことが
不要で、ＣＰＵはコマンドを投入した後はその処理結果
のみを受信するだけでよい。A command is input from the CPU to the processing accepting means, and when the result is completed, the result is merely received from the processing result displaying means. The CPU requests processing of the associative storage device by a command, and the CPU does not participate at all until all processes are completed and a result is obtained. Therefore, it is possible to efficiently perform data search without occupying the associative storage device by one CPU. Further, it is not necessary for the CPU to perform memory management, and the CPU need only receive the processing result after inputting the command.
【００１８】本発明の実施態様によれば、連想メモリに
検索ワードが格納され、コンテントメモリに前記検索ワ
ードに関連づけられた内容が格納される。According to the embodiment of the present invention, the search word is stored in the associative memory, and the content associated with the search word is stored in the content memory.
【００１９】本発明の実施態様によれば、処理受付手段
がキュー形式をとる。According to the embodiment of the present invention, the processing receiving means takes the form of a queue.
【００２０】本発明の実施態様によれば、処理受付手段
が複数のキューからなる。According to the embodiment of the present invention, the processing receiving means comprises a plurality of queues.
【００２１】本発明の実施態様によれば、複数のキュー
の後段に選択回路を有する。According to the embodiment of the present invention, the selection circuit is provided after the plurality of queues.
【００２２】本発明の実施態様によれば、処理結果表示
手段が複数のキューからなる。According to the embodiment of the present invention, the processing result display means comprises a plurality of queues.
【００２３】[0023]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【００２４】図１は本発明の第１の実施形態の連想記憶
装置の構成図である。FIG. 1 is a configuration diagram of a content addressable memory device according to a first embodiment of the present invention.
【００２５】本実施形態の連想記憶装置１Ａは処理受付
部１１とメモリ制御部１２と連想メモリ１３とコンテン
トメモリ１４と処理結果表示部１５で構成されている。The associative storage device 1A according to the present embodiment comprises a process receiving unit 11, a memory control unit 12, an associative memory 13, a content memory 14, and a process result display unit 15.
【００２６】処理受付部１１は、ＣＰＵ２1 〜ＣＰＵ２
n からのコマンドを一旦蓄積する。メモリ制御部１２
は、処理受付部１１と連想メモリ１３とコンテントメモ
リ１４の間に接続され、処理要求受付部１１が一旦蓄積
したコマンドを受信し、そのコマンドにしたがい、連想
メモリ１３およびコンテントメモリ１４への書き込みお
よび読み出しなどの制御を行う。処理結果表示部１５は
メモリ制御部１２に接続され、メモリ制御部１２が処理
受付部１１から受信したコマンドにしたがって得られた
処理結果を受信し、ＣＰＵ２1 〜２n に対して表示す
る。The processing accepting unit 11 includes the CPUs 21 to 2
The command from n is temporarily stored. Memory control unit 12
Is connected between the process receiving unit 11, the associative memory 13, and the content memory 14, receives the command once stored by the process request receiving unit 11, and writes and writes the command to the associative memory 13 and the content memory 14 according to the command. Controls such as reading. Processing result display unit 15 is connected to the memory controller 12 receives a processing result obtained in accordance with a command memory controller 12 has received from the process receiving unit 11, to display to CPU 2 1 to 2 n.
【００２７】次に、各ブロックの動作について詳細に説
明する。Next, the operation of each block will be described in detail.
【００２８】連想メモリ１３は通常の連想メモリであ
り、ワードを与えることによってそのワードが格納され
ているアドレスを返却する。また、通常のメモリと同様
にアドレスを指定してその内容を読み出しまたは書き込
みを行うことも可能である。The associative memory 13 is a normal associative memory, and gives an address at which the word is stored by giving a word. In addition, it is also possible to read or write the contents by specifying an address in the same manner as a normal memory.
【００２９】処理要求受付部１１は、ＣＰＵ２1 〜２n
から投入されるコマンドを受信する。ＣＰＵ２1 〜２n
から受信するコマンドに、登録、消去、検索がある。ま
た、それぞれのコマンドは引数として、 ・登録：検索ワード、コンテント ・消去：検索ワード ・検索：検索ワード をもっている。処理要求受付部１１は、ＣＰＵ２1 〜Ｃ
ＰＵ２n から受信したコマンドを１つ以上蓄積すること
が可能となっており、先に受信した先に出力するいわゆ
るＦＩＦＯ（First in First Out）メモリの形態をとっ
ている。処理受付部１１は、コマンドを受信すると、コ
マンドの種類、コマンドの引数、コマンドを発行したＣ
ＰＵの番号（１〜ｎ）とともにいったんＦＩＦＯに蓄積
し、メモリ制御部１２が受信可能な状態である場合に
は、これらの、コマンドの種類、コマンドの引数、コマ
ンドを発行したＣＰＵ番号（１〜ｎ）を転送する。The processing request receiving unit 11 includes CPUs 2 1 to 2 n
Command received from the server. CPU2 1 to 2 n
There are registration, deletion, and retrieval as commands received from. Each command has, as arguments, • registration: search word, content • erasure: search word • search: search word. Process request receiving unit 11, CPU 2 1 -C
It is possible to accumulate one or more commands received from the PU 2 n, and take the form of a so-called FIFO (First in First Out) memory that outputs the command received earlier. Upon receiving the command, the process receiving unit 11 receives the command type, the command argument, and the C that issued the command.
Once stored in the FIFO together with the PU numbers (1 to n) and in a state where the memory control unit 12 can receive them, these command types, command arguments, and CPU numbers (1 to n).
【００３０】メモリ制御部１２は、処理受付部１１か
ら、コマンドの種類、コマンドの引数、コマンドを発行
したＣＰＵ番号を受信し、コマンドの処理を行う。The memory control unit 12 receives a command type, a command argument, and the number of the CPU that issued the command from the process reception unit 11 and processes the command.
【００３１】図２は、登録コマンドを受信したときのメ
モリ制御部１２の動作を示すフローチャートである。FIG. 2 is a flowchart showing the operation of the memory control unit 12 when a registration command is received.
【００３２】メモリ制御部１２はまず連想メモリ１３か
ら未使用エントリのアドレスを引き出す（ステップ２
１）。通常の連想メモリは未使用エントリのアドレスを
出力する機能を持っている。そしてその未使用エントリ
のアドレスに検索ワードを書き込む（ステップ２６）。
もし、すでにその検索ワードが登録されている場合に
は、その検索ワードに関するコンテントのアドレスを取
得する（ステップ２２，２３）。次に、メモリ制御部１
２は、コンテントをコンテントメモリ１４に書き込む
（ステップ２４）。以上の処理が終了すると、メモリ制
御部１２は処理結果表示部１５に登録が正常に終了した
旨を通知する（ステップ２５）。以上の処理の途中に例
えば未使用エントリのアドレスを得ることができないな
どのエラーが発生した場合は、メモリ制御部１２は処理
を中止し、登録が異常終了した旨を通知する（ステップ
２７，２８）。The memory control unit 12 first extracts the address of an unused entry from the associative memory 13 (step 2).
1). A normal associative memory has a function of outputting the address of an unused entry. Then, a search word is written to the address of the unused entry (step 26).
If the search word has already been registered, the address of the content relating to the search word is obtained (steps 22 and 23). Next, the memory control unit 1
2 writes the content into the content memory 14 (step 24). When the above processing is completed, the memory control unit 12 notifies the processing result display unit 15 that the registration has been normally completed (step 25). If an error such as an inability to obtain the address of an unused entry occurs during the above processing, the memory control unit 12 stops the processing and notifies that the registration has been abnormally terminated (steps 27 and 28). ).
【００３３】図３は、消去コマンドを受信したときのメ
モリ制御部１２の動作を示すフローチャートである。FIG. 3 is a flowchart showing the operation of the memory control unit 12 when receiving the erase command.
【００３４】メモリ制御部１２はまず連想メモリ１３か
ら、消去すべき検索ワードが登録されていることを確認
する（ステップ３１，３２）。もし、登録が行われてい
れば、その検索ワードが書き込まれていたエントリを消
去し（ステップ３３，３４）、消去コマンドが正常終了
したことを処理結果表示部１５に通知する（ステップ３
５）。もし、登録が行われていなければ、消去コマンド
が異常終了したことを処理結果表示部１５に通知する
（ステップ３６）。The memory control unit 12 first confirms from the associative memory 13 that a search word to be deleted is registered (steps 31 and 32). If the registration has been performed, the entry in which the search word has been written is deleted (steps 33 and 34), and the processing result display section 15 is notified of the normal end of the deletion command (step 3).
5). If the registration has not been performed, the processing result display unit 15 is notified of the abnormal termination of the deletion command (step 36).
【００３５】図４は検索コマンドを受信したときのメモ
リ制御部１２の動作を示すフローチャートである。FIG. 4 is a flowchart showing the operation of the memory control unit 12 when a search command is received.
【００３６】メモリ制御部１２は連想メモリ１３を用
い、検索ワードが書き込まれていることを確認する（ス
テップ４１，４２）。もし、すでにその検索ワードの登
録が行われていれば、その検索ワードが書き込まれてい
るアドレスを取得する（ステップ４３）。そのアドレス
を参照して、連想メモリ１３の何番めのエントリである
かを算出し、その検索ワードに対応するコンテントをコ
ンテントメモリ１４から読み出す（ステップ４４）。そ
の後、処理結果表示部１５に対して、ＣＰＵ番号と登録
コマンドが正常終了したことを通知するとともに、得ら
れたコンテントを処理結果表示部１５に転送する（ステ
ップ４５）。もし、その検索ワードの登録が行われてい
ない場合には処理結果表示部１５に対して、ＣＰＵ番号
と登録コマンドが異常終了したことを通知する（ステッ
プ４６）。The memory controller 12 uses the associative memory 13 to confirm that the search word has been written (steps 41 and 42). If the search word has already been registered, the address at which the search word is written is obtained (step 43). By referring to the address, the number of the entry in the associative memory 13 is calculated, and the content corresponding to the search word is read from the content memory 14 (step 44). Thereafter, the CPU notifies the processing result display unit 15 that the CPU number and the registration command have been normally completed, and transfers the obtained content to the processing result display unit 15 (step 45). If the search word has not been registered, the processing result display section 15 is notified that the CPU number and the registration command have been abnormally terminated (step 46).
【００３７】次に、処理結果表示部１５の動作を説明す
る。 （１）検索が正常に終了した場合 処理結果表示部１５はｎ個のテーブル１５1 〜１５n を
持っている。各テーブル１５1 〜１５n は、ステータス
表示部とコンテントを格納する部分からなる。処理結果
ステータスは、処理が正常終了したか、異常終了したか
を示すための表示部であり、一例としては、「正常終
了」、「異常終了」があげられる。Next, the operation of the processing result display section 15 will be described. (1) If the search is successful processing result display section 15 has n pieces of table 15 1 to 15 n. Each table 15 1 to 15 n is composed of a portion storing the content and status display unit. The processing result status is a display unit for indicating whether the processing has been completed normally or abnormally. Examples of the processing result status include “normally completed” and “abnormally completed”.
【００３８】以下、メモリ制御部１２から処理結果表示
部１５に転送されるコンテントと同時に転送されるＣＰ
Ｕ番号をｋ（ｋ＝１〜ｎ）とする。処理結果表示部１５
は、コンテントをテーブル１５k に格納する。もし、コ
ンテントが得られていない場合には、コンテントの格納
は行わず、ステータス表示部に「異常終了」を表示す
る。コンテントの格納が完了すると、処理結果表示部１
５は割り込み信号をＣＰＵ２k に対して送信する。ＣＰ
Ｕ２k はその割り込み信号を受信した場合、自分用に割
り当てられた１５1 〜１５n のいずれかのテーブルから
の読み出し処理を行い、処理に対する結果を得ることが
できる。Hereinafter, the CP transferred simultaneously with the content transferred from the memory control unit 12 to the processing result display unit 15
The U number is k (k = 1 to n). Processing result display section 15
Stores the content in the table 15 k. If the content has not been obtained, the content is not stored and "abnormal termination" is displayed on the status display unit. When the storage of the content is completed, the processing result display unit 1
5 transmits an interrupt signal to CPU 2 k. CP
U2 k When receiving the interrupt signal, performs a process of reading from one of the tables 15 1 to 15 n that are assigned for their results can be obtained for processing.
【００３９】図５は本発明の第２の実施の形態の連想記
憶装置の構成図である。FIG. 5 is a configuration diagram of a content addressable memory device according to a second embodiment of the present invention.
【００４０】本実施形態の連想記憶装置１Ｂでは、処理
受付部１１がＣＰＵ２1 〜ＣＰＵ２ n に対してそれぞれ
１つずつのコマンドキュー１１1 〜１１n を持ってい
る。さらに、メモリ制御部１２と処理受付部１１の間に
は選択部１６が置かれている。さらに、処理結果表示部
１５には表示キュー１６1 〜１６n が置かれている。そ
の他の構成については第１の実施形態と同様である。In the associative storage device 1B of this embodiment, the processing
The receiving unit 11 is the CPU 21 ~ CPU2 n Against
One by one command queue 111 ~ 11n Have
You. Further, between the memory control unit 12 and the process reception unit 11
Is provided with a selection unit 16. Furthermore, the processing result display section
15 has a display queue 161 ~ 16n Is placed. So
The other configuration is the same as that of the first embodiment.
【００４１】コマンドキュー１１1 〜１１n はＣＰＵ２
1 〜２n に対して専用となっており、ＣＰＵ２1 に対し
てコマンドキュー１１1 が、ＣＰＵ２2 に対してコマン
ドキュー１１2 と、順次割り当てられ、ＣＰＵ２n に対
してコマンドキュー１１n が割り当てられている。コマ
ンドキュー１１1 〜１１n は複数のコマンドを蓄積する
ことができ、先に投入されたコマンドを先に出力するい
わゆるＦＩＦＯ（First in First Out）メモリの形態を
とる。この形態を取ることにより、ＣＰＵ２1〜ＣＰＵ
２n が先に発行したコマンドの結果が得られる前にコマ
ンドを投入することが可能となっている。結果が得られ
るまでに先んじて投入可能なコマンド数はキューの深さ
による。The command queues 11 1 to 11 n correspond to the CPU 2
Has become dedicated to 1 to 2 n, the command queue 11 1 relative to CPU 2 1, the command queue 11 2 with respect to CPU 2 2, are sequentially assigned, the command queue 11 n is allocated to CPU 2 n Have been. The command queues 11 1 to 11 n can store a plurality of commands, and take the form of a so-called FIFO (First in First Out) memory for outputting a previously input command first. By taking this form, CPU2 1 ~CPU
The command can be input before the result of the command previously issued by 2 n is obtained. The number of commands that can be issued before a result is obtained depends on the depth of the queue.
【００４２】選択部１６は、処理受付部１１内にあるコ
マンドキュー１１1 〜１１n のいずれかを選択してメモ
リ制御部１２に渡す機能を持つ。どのコマンドキューを
選択するかを決定する論理により、ＣＰＵ２1 〜ＣＰＵ
２n のうち、どのＣＰＵから出力されるコマンドを優先
して処理するかを決定することが可能である。この選択
部１６の選択論理を変更することにより、ＣＰＵ２1 〜
ＣＰＵ２n のコマンドの優先順位に重み付けを行うこと
も可能である。The selecting section 16 has a function of selecting any one of the command queues 11 1 to 11 n in the processing receiving section 11 and passing it to the memory control section 12. The logic for determining the choice of which command queue, CPU 2 1 to CPU
It is possible to determine which of the CPUs 2 n outputs a command output with priority. By changing the selection logic of the selection unit 16, CPU 2 1 ~
It is also possible to weight the priority of the command of the CPU 2n .
【００４３】メモリ制御部１２、連想メモリ１３、コン
テントメモリ１４の動作については、第１の実施形態と
同様である。The operations of the memory control unit 12, the associative memory 13, and the content memory 14 are the same as in the first embodiment.
【００４４】[0044]
【発明の効果】以上説明したように、本発明は下記のよ
うな効果がある。 （１）複数のＣＰＵで連想記憶装置を効率よく共有する
ことができる。つまり、処理が完了するまで、１つのＣ
ＰＵによって連想記憶装置が独占されることが回避でき
る。その理由は、連想記憶装置を構成する連想メモリと
コンテントメモリは、ＣＰＵから直接アクセスすること
ができず、これらのメモリに対する処理は、かならず処
理受付部を経由して行うため、連想記憶装置へのアクセ
スはコマンドの発行と、その処理結果の受信だけだから
である。 （２）ＣＰＵによるメモリの２度引きが不要で、ＣＰＵ
はコマンドの発行とその処理結果の受信にだけ専念すれ
ばよい。その理由は、これらのメモリへのアクセスはメ
モリ制御部が行い、その間一切ＣＰＵがその処理に対し
て介在する必要がないからである。As described above, the present invention has the following effects. (1) A plurality of CPUs can efficiently share an associative storage device. In other words, one C
It is possible to prevent the PU from monopolizing the content addressable storage device. The reason is that the associative memory and the content memory that constitute the associative storage device cannot be directly accessed from the CPU, and the processing for these memories is always performed via the process reception unit. Is because it only issues commands and receives the processing results. (2) It is not necessary to pull out the memory twice by the CPU.
Need only be devoted to issuing commands and receiving their processing results. The reason is that access to these memories is performed by the memory control unit, and during that time, there is no need for the CPU to intervene in the processing.
【図１】本発明の第１の実施形態の連想記憶装置の構成
を示す図である。FIG. 1 is a diagram showing a configuration of a content addressable memory device according to a first embodiment of the present invention.
【図２】登録コマンドを受信したときのメモリ制御部１
２の動作を示すフローチャートである。FIG. 2 shows a memory control unit 1 when a registration command is received.
6 is a flowchart showing the operation of No. 2.
【図３】消去コマンドを受信したときのメモリ制御部１
２の動作を示すフローチャートである。FIG. 3 is a memory control unit 1 when an erase command is received.
6 is a flowchart showing the operation of No. 2.
【図４】検索コマンドを受信したときのメモリ制御部１
２の動作を示すフローチャートである。FIG. 4 is a memory control unit 1 when a search command is received.
6 is a flowchart showing the operation of No. 2.
【図５】本発明の第２の実施の形態の連想記憶装置の構
成図である。FIG. 5 is a configuration diagram of a content addressable storage device according to a second embodiment of this invention.
１Ａ，１Ｂ 連想記憶装置 １１ 処理受付部 １１1 〜１１n コマンドキュー １２ メモリ制御部 １３ 連想メモリ １４ コンテントメモリ １５ 処理結果表示部 １５1 〜１５n テーブル １６ 選択部 １６1 〜１６n 表示キュー ２1 〜２n ＣＰＵ ２１〜２８，３１〜３６，４１〜４６ ステップ1A, 1B Associative storage device 11 Processing accepting unit 11 1 to 11 n Command queue 12 Memory control unit 13 Associative memory 14 Content memory 15 Processing result display unit 15 1 to 15 n Table 16 Selection unit 16 1 to 16 n Display queue 2 1 ~ 2 n CPU 21-28, 31-36, 41-46 steps
Claims (6)
数のＣＰＵからの送出される複数のコマンドを受信する
処理受付手段と、その受信したコマンドにより前記連想
メモリと前記コンテントメモリとを使用しつつ順次処理
を行うメモリ制御手段と、その処理結果をＣＰＵに対し
て返却する処理結果表示手段とを有する連想記憶装置。1. An associative memory, a content memory, processing accepting means for receiving a plurality of commands sent from a plurality of CPUs, and sequentially using the associative memory and the content memory according to the received commands. An associative storage device comprising: a memory control unit for performing processing; and a processing result display unit for returning a processing result to the CPU.
れ、前記コンテントメモリに前記検索ワードに関連づけ
られた内容が格納される、請求項１記載の連想記憶装
置。2. The associative storage device according to claim 1, wherein a search word is stored in the associative memory, and contents associated with the search word are stored in the content memory.
請求項１記載の連想記憶装置。3. The processing receiving means takes a queue format.
The associative storage device according to claim 1.
る、請求項１記載の連想記憶装置。4. The associative storage device according to claim 1, wherein said processing accepting means comprises a plurality of queues.
路を有する、請求項４記載の連想記憶装置。5. The content addressable memory device according to claim 4, further comprising a selection circuit at a stage subsequent to the output from the plurality of queues.
らなる、請求項１記載の連想記憶装置。6. The associative storage device according to claim 1, wherein said processing result display means comprises a plurality of queues.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32862596A JPH10171771A (en) | 1996-12-09 | 1996-12-09 | Associative storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32862596A JPH10171771A (en) | 1996-12-09 | 1996-12-09 | Associative storage device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10171771A true JPH10171771A (en) | 1998-06-26 |
Family
ID=18212363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32862596A Pending JPH10171771A (en) | 1996-12-09 | 1996-12-09 | Associative storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10171771A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8533209B2 (en) | 2009-07-17 | 2013-09-10 | Canon Kabushiki Kaisha | Search apparatus, control method for search apparatus, and program |
-
1996
- 1996-12-09 JP JP32862596A patent/JPH10171771A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8533209B2 (en) | 2009-07-17 | 2013-09-10 | Canon Kabushiki Kaisha | Search apparatus, control method for search apparatus, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6324597B2 (en) | Host controller interface descriptor fetching unit | |
| US20070055813A1 (en) | Accessing external memory from an integrated circuit | |
| JPS6217876Y2 (en) | ||
| US6105080A (en) | Host adapter DMA controller with automated host reply capability | |
| JPH0358150A (en) | Memory controller | |
| US5444852A (en) | I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space | |
| JPH10171771A (en) | Associative storage device | |
| JPS592058B2 (en) | Storage device | |
| JPS60701B2 (en) | data processing equipment | |
| JPH11184761A (en) | Read modify write control system | |
| JPH0210446A (en) | Buffer storage device | |
| JPH0962633A (en) | Network control unit | |
| US7167942B1 (en) | Dynamic random access memory controller | |
| JPH06301600A (en) | Storage device | |
| KR0171771B1 (en) | Address bus lock control apparatus of computer system | |
| JPH0793215A (en) | Semiconductor memory | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPH0589027A (en) | Write buffer provided with monitoring function | |
| JPS6244352B2 (en) | ||
| JPH1011387A (en) | Information processor | |
| JP3063501B2 (en) | Memory access control method | |
| JPS6115241A (en) | Electronic computer system | |
| JP2594567B2 (en) | Memory access control device | |
| JPS61193245A (en) | Memory control system | |
| JP2000066946A (en) | Memory controller |