JPH10164439A

JPH10164439A - 撮像装置

Info

Publication number: JPH10164439A
Application number: JP8316601A
Authority: JP
Inventors: Kazuo Ishimoto; 一男石本
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1996-11-27
Filing date: 1996-11-27
Publication date: 1998-06-19
Anticipated expiration: 2016-11-27
Also published as: KR100347493B1; US20030122947A1; KR19980042754A; JP3561596B2; US6618085B2

Abstract

(57)【要約】【課題】撮像装置からコンピュータ機器へ高速で画像
情報を供給できるようにする。【解決手段】固体撮像素子１は、垂直駆動回路２ｖで
垂直駆動され、水平駆動回路で水平駆動される。垂直駆
動回路２ｖは、一定周期の分周クロックＤＣＫに基づい
て動作する垂直タイミング制御回路２１ｖからの垂直タ
イミング信号ＶＴに応答して一定の周期で動作する。水
平駆動回路２１ｈは、コンピュータ機器から供給される
転送トリガＴＲに応答して起動する水平タイミング制御
回路２１ｈからの水平タイミング信号ＨＴに応答して動
作する。露光制御回路２３は、水平タイミング制御回路
２１ｈから供給される水平転送フラグＨＦに応答し、水
平転送駆動の期間を避けて排出駆動のタイミングを設定
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ機器
に画像情報を供給する撮像装置に関する。

【０００２】

【従来の技術】図６は、フレーム転送方式のＣＣＤ固体
撮像素子を用いた撮像装置の構成を示すブロック図で、
図７は、その動作を説明するタイミング図である。ＣＣ
Ｄ固体撮像素子１は、撮像部１ｉ、蓄積部１ｓ、水平転
送部１ｈ及び出力部１ｆを有する。撮像部１ｉは、互い
に平行に配列される垂直方向に連続する複数のシフトレ
ジスタからなる。複数のシフトレジスタの各ビットは、
それぞれ受光画素を形成する。これにより、撮像部１ｉ
には、複数の受光画素がマトリクス状に配置され、被写
体映像に対応して発生する情報電荷が１画素毎にそれぞ
れ独立して蓄積される。蓄積部１ｓは、撮像部１ｉの各
シフトレジスタに連続する複数のシフトレジスタからな
る。各シフトレジスタのビット数は、撮像部１ｉのシフ
トレジスタのビット数に合わせて設定され、撮像部１ｉ
のシフトレジスタから転送出力される情報電荷を一画面
単位で一時的に蓄積する。水平転送部１ｈは、蓄積部１
ｓの複数のシフトレジスタの各出力がそれぞれ各ビット
に接続される単一のシフトレジスタからなる。このシフ
トレジスタは、蓄積部１ｓの複数のシフトレジスタから
１ビットずつ転送出力される情報電荷を順次受け取り、
１行単位で転送出力する。そして、出力部１ｆは、電気
的に独立した容量及びその容量の電位変化を取り出すア
ンプからなり、水平転送部１ｈのシフトレジスタから転
送出力される情報電荷を１画素単位で容量に受けて電圧
値に変換し、その電圧値の変化を画像信号Ｙ0(t)として
出力する。

【０００３】垂直駆動回路２ｖは、垂直タイミング信号
ＶＴに応答して多相の垂直転送クロックφvを発生し、
固体撮像素子１の撮像部１ｉへ供給する。これにより、
撮像部１ｉの各受光画素に発生して蓄積された情報電荷
が、垂直タイミング信号ＶＴに従う周期で、１画面単位
で蓄積部１ｉから蓄積部１ｓへ高速に転送される。そし
て、垂直駆動回路２ｖは、水平タイミング信号ＨＴに応
答して多相の蓄積クロックφsを発生し、蓄積部１ｓへ
供給する。これにより、蓄積部１ｓに蓄積された１画面
分の情報電荷が、水平タイミング信号ＨＴに従う周期
で、１行ずつ水平転送部１ｈへ転送される。また、蓄積
クロックφsについては、撮像部１ｉから高速で転送さ
れる情報電荷を蓄積部１ｓへ取り込むように、垂直転送
クロックφvに対応するクロックパルスも含む。さら
に、垂直駆動回路２ｖは、排出タイミング信号ＤＴに応
答して垂直走査期間の途中で立ち上げられる排出クロッ
クφdを固体撮像素子１の撮像部１ｉで過剰な電荷を吸
収するドレイン領域に供給する。排出クロックφdは、
ドレイン領域の電位を制御して撮像部１ｉに蓄積される
情報電荷を排出するものであり、排出クロックφdによ
る情報電荷の排出動作が完了してから垂直クロックφv
による情報電荷の転送動作が開始されるまでの期間Ｌが
情報電荷の蓄積時間となる。この基板クロックφdのタ
イミングの変更によって、固体撮像素子１の情報電荷の
蓄積期間、即ち、シャッタ速度の制御が可能になる。
尚、この情報電荷の排出方法については、例えば、特開
平３−２２７６８号公報あるいは特開平３−４８５８６
号公報に開示されている。

【０００４】水平駆動回路２ｈは、水平タイミング信号
ＨＴに応答して水平転送クロックφhを発生し、固体撮
像素子１の水平転送部１ｈに供給する。これにより、蓄
積部１ｓから１行単位で水平転送部へ転送される情報電
荷が、シリアルに出力部１ｆへ転送出力される。また、
水平駆動回路２ｖは、水平転送クロックφhに同期した
リセットクロックφrを発生し、出力部１ｆへ供給す
る。これにより、出力部１ｆの容量に蓄積される情報電
荷が１画素毎に排出され、１画素単位で電荷量から電圧
値への変換が行われる。

【０００５】水平タイミング制御回路３ｈは、一定周期
の基準クロックＢＣＫをカウントするカウンタを含み、
基準クロックＢＣＫを所定の比で分周して水平走査周期
の水平タイミング信号ＨＴを生成する。例えば、ＮＴＳ
Ｃ方式に従う場合、信号処理の過程で用いられる色副搬
送波の周波数３．５８ＭＨｚの４倍の周波数１４．３２
ＭＨｚの基準クロックＢＣＫを１／９１０に分周して水
平タイミング信号ＨＴを生成する。垂直タイミング制御
回路３ｖは、水平タイミング信号ＨＴをカウントするカ
ウンタを含み、水平タイミング信号を所定の比で分周し
て垂直走査周期の垂直タイミング信号ＶＴを生成する。
例えば、ＮＴＳＣ方式に従う場合、周波数１４．３２Ｍ
Ｈｚの基準クロックＢＣＫが１／９１０に分周された水
平タイミング信号ＨＴをさらに２／５２５に分周して垂
直タイミングＶＴを生成する。これにより、固体撮像素
子１の水平走査及び垂直走査の各タイミングが決定され
る。

【０００６】アナログ信号処理回路４は、固体撮像素子
１から出力される画像信号Ｙ0(t)を取り込み、サンプル
ホールド、レベル補正等の処理を施して所定のフォーマ
ットに従う信号処理された画像信号Ｙ1(t)を生成する。
Ａ／Ｄ変換回路５は、画像信号Ｙ1(t)を取り込み、１画
素毎にアナログ値をデジタルデータに変換して画像デー
タＤ0(n)を生成する。そして、デジタル信号処理回路６
は、画像データＤ0(n)を取り込み、色分離、色差マトリ
クスや平衡変調等の処理を施して輝度データ、色差デー
タを含む画像データＤ1(n)を生成する。このようにして
得られる画像データＤ1(n)は、テレビモニタ等の表示系
へ送られるか、あるいは、ビデオディスク等の記録媒体
に記録されることになる。

【０００７】露光制御回路７は、Ａ／Ｄ変換回路５から
出力される画像データＤ0(n)を１画面単位で積分し、そ
の積分値に対応してタイミングを変更する排出タイミン
グ信号ＤＴを生成する。この排出タイミング信号ＤＴ
は、画像データＤ0(n)に対する積分値が、適正範囲を超
えている場合にはタイミングを遅らせて情報電荷の蓄積
時間Ｌを短くし、逆に、適正範囲に達していない場合に
はタイミングを早めて情報電荷の蓄積時間Ｌを長くする
ように生成される。これにより、固体撮像素子１の露光
状態が常に適正になるようにフィードバック制御が行わ
れる。

【０００８】ところで、パーソナルコンピュータやワー
ドプロセッサ等のコンピュータ機器に画像データを取り
込む場合、被写体原稿を走査して読み取るイメージスキ
ャナを用いることがよく知られているが、近年では、動
画の取り込みが可能なビデオカメラの如き撮像装置を用
いることも考えられている。固体撮像素子を搭載した撮
像装置をコンピュータ機器に接続する場合、ビデオキャ
プチャボードと称される拡張ボードをコンピュータ機器
に装着し、撮像装置から出力される画像信号をコンピュ
ータ機器に適合した信号に変換した後、コンピュータ機
器に内蔵されるメモリへ取り込むように構成される。

【０００９】図８は、ビデオキャプチャボードの構成を
示すブロック図である。ビデオキャプチャボード１０
は、フレームメモリ１１、同期検波回路１２、タイミン
グ制御回路１３及びインタフェース回路１４より構成さ
れる。フレームメモリ１１は、撮像装置から入力される
画像データＤ1(n)を１画面単位で記憶する。このフレー
ムメモリ１１としては、デュアルポートタイプのダイナ
ミックＲＡＭが用いられ、画像データＤ1(n)の書き込み
と読み出しとが同時に行われる。同期検波回路１２は、
撮像装置から入力される画像データＤ1(n)に含まれる同
期成分を検出し、垂直走査及び水平走査の各タイミング
に従うタイミングパルスを発生する。タイミング制御回
路１３は、同期検波回路１３から供給されるタイミング
パルスと、パソコン側から供給される指示とに基づい
て、フレームメモリ１２に対する画像データＤ1(n)の書
き込み及び読み出しのタイミングを制御する。これによ
り、撮像装置から１画面単位で入力される画像データＤ
1(n)を１画面単位でフレームメモリ１１に記憶させ、同
時に、１画面単位で読み出してパソコン側へ転送できる
ようにしている。

【００１０】インタフェース回路１４は、タイミング制
御回路１３の指示に従い、フレームメモリ１１に記憶さ
れた画像データＤ1(n)を読み出してパソコン側へ転送す
る。また、インタフェース回路１４は、タイミング制御
回路１３から出力される割り込み指示をパソコン側へ送
出すると共に、パソコン側から送出される読み出し指示
をタイミング制御回路１３に供給する。これにより、フ
レームメモリ１１に記憶される画像データＤ1(n)が所望
のタイミングでパソコン側へ転送されるようになる。

【００１１】ビデオキャプチャボード１０から画像デー
タを取り込むパソコンにおいては、キーボードから入力
されるコマンドや動作プログラムに従うコマンドに応答
して、画像データの取り込みや各種の演算、内蔵のメモ
リへのアクセス、画面の表示制御等が時分割処理で繰り
返される。このため、画像データを連続して高速に取り
込むことが困難であり、撮像装置の動作に追従すること
ができない。例えば、ＮＴＳＣ方式やＰＡＬ方式等、一
般のテレビジョン方式に従う撮像装置の場合、毎秒数十
フレーム分の画像データが取り出されるのに対して、通
常のパソコンでは、毎秒数フレーム分の画像データを取
り込むのが限界である。そこで、ビデオキャプチャボー
ド１０では、フレームメモリ１２の書き込み制御によっ
て画像データの一部を抜き出し、一部の画像データのみ
をパソコン側へ転送するように構成される。

【００１２】

【発明が解決しようとする課題】このような撮像システ
ムの場合、大容量のフレームメモリ１１を必要とするビ
デオキャプチャボード１０のコストが高くなることか
ら、撮像装置をコンピュータ機器の動作に合わせて起動
させることが考えられている。例えば、特開平７−８７
４０４号公報に開示されているように、撮像素子の垂直
走査及び水平走査の各起動タイミングをコンピュータ機
器側から制御することで、撮像装置で得られる画像デー
タをコンピュータ機器に直接取り込むことができるよう
にしている。

【００１３】しかしながら、撮像素子の垂直走査及び水
平走査の各タイミングをコンピュータ機器側から制御す
る場合、各種の制御をコンピュータ機器側で行わなけれ
ばならないため、コンピュータ機器の負担が大きくな
る。このため、撮像素子からコンピュータ機器側への画
像データの伝送速度を高速化できなくなるという問題が
生じる。

【００１４】そこで本発明は、コンピュータ機器に画像
情報を取り込む撮像システムのコストを低減しながら、
画像情報を高速でコンピュータ機器に転送できるように
することを目的とする。

【００１５】

【課題を解決するための手段】本発明は、上述の課題を
解決するためになされたもので、その特徴とするところ
は、被写体画像を撮らえ、画像情報を１画面単位でコン
ピュータ機器へ供給する撮像装置において、複数の受光
画素が行列配置され、各受光画素に被写体画像に対応し
た情報電荷を蓄積する固体撮像素子と、一定周期の基準
クロックに基づいて上記固体撮像素子の垂直走査期間を
繰り返し所定の期間に設定する垂直タイミング制御回路
と、上記基準クロックに同期し、コンピュータ機器側か
ら供給される転送トリガに応答して上記固体撮像素子の
水平走査のタイミングを決定する水平タイミング制御回
路と、上記固体撮像素子の各受光画素に蓄積される情報
電荷を一旦排出した後、所望の期間を経過して新たに蓄
積される情報電荷を上記垂直タイミング制御回路及び水
平タイミング制御回路の制御を受けて１行単位で順次転
送出力して画像信号を得る駆動回路と、上記固体撮像素
子の電荷排出のタイミングから電荷転送出力開始のタイ
ミングまでの期間を上記画像信号のレベルに応じて設定
する露光制御回路と、を備え、上記露光制御回路は、上
記水平タイミング制御回路で設定される水平走査の帰線
期間内に上記固体撮像素子の情報電荷の排出を完了させ
ることにある。

【００１６】これにより、コンピュータ機器側から固体
撮像素子の垂直走査の起動タイミングを制御する必要が
なくなるため、コンピュータ機器の負担が軽減される。
そして、露光制御における電荷の排出が、水平走査の帰
線期間内に行われるため、電荷の排出動作に起因するノ
イズが画像信号の有効期間に重畳することがなくなる。

【００１７】さらに本発明の特徴とするところは、上記
垂直タイミング制御回路において、各垂直走査期間に上
記固体撮像素子の水平走査数をカウントし、垂直走査期
間の完了時点で水平走査数が所定の数に達しないとき、
上記駆動回路の垂直走査を停止させると共に、上記露光
制御回路の制御状態を固定することにある。これによ
り、予め設定された垂直走査期間内で水平走査数が不足
する、即ち、全ての情報電荷の読み出しを完了できない
ときに、垂直走査期間が一時的に２倍に拡大され、情報
電荷の読み出し動作が継続される。従って、情報電荷の
読み出し動作が遅れた場合でも、１画面全ての情報電荷
を確実に読み出すことができる。

【００１８】

【発明の実施の形態】図１は、本発明の撮像装置の構成
を示すブロック図で、図２は、その動作を説明するタイ
ミング図である。固体撮像素子１、垂直駆動回路２ｖ及
び水平駆動回路２ｈは、図６と同一であり、各駆動回路
２ｖ、２ｈが固体撮像素子１をパルス駆動して画像信号
Ｙ0(t)を得るように構成される。即ち、固体撮像素子１
の撮像部１ｉ、蓄積部１ｓ及び水平転送部１ｈに対し、
各駆動回路２ｖ、２ｈから垂直転送クロックφv、蓄積
クロックφｓ及び水平転送クロックφhを供給し、１画
面分の情報電荷を１行単位で転送出力することで、画像
信号Ｙ0(t)を得ている。また、撮像部１ｉの過剰電荷排
出用のドレイン領域に排出クロックφdを供給し、撮像
部１ｉの各受光画素に蓄積される情報電荷を排出駆動す
ることにより固体撮像素子１のシャッタ動作を可能にし
ている。尚、各駆動回路２ｖ、２ｈは、後述する各タイ
ミング制御回路２１ｈと共通の基準クロックＢＣＫに従
って動作する。

【００１９】また、アナログ信号処理回路４、Ａ／Ｄ変
換回路５及びデジタル信号処理回路６についても、図６
と同一であり、固体撮像素子１から出力される画像信号
Ｙ0(t)に対して画像データＤ1(n)を得るように構成され
る。即ち、画像信号Ｙ0(t)に対してアナログ信号処理回
路４で所定の処理を施して画像信号Ｙ1(t)を生成し、こ
の画像信号Ｙ1(t)からＡ／Ｄ変換回路５によってデジタ
ル化された画像データＤ0(n)を生成している。そして、
この画像データＤ0(n)に対してデジタル信号処理回路６
で所定の処理を施し、輝度データ及び色差データを含む
画像データＤ1(n)を生成している。

【００２０】本発明の特徴とするところは、固体撮像素
子１の水平走査のタイミングをコンピュータ機器側から
の転送トリガＴＲに応答して不定期に設定し、垂直走査
の周期を撮像装置側で独立して一定に設定することにあ
る。即ち、固体撮像素子１から情報電荷を１行単位で転
送出力するタイミングは、コンピュータ機器から供給す
る転送トリガに応答して設定し、１画面の情報電荷を得
る撮像周期は、コンピュータ機器に関係なく撮像装置側
で独立して一定に固定して設定するようにしている。

【００２１】水平タイミング制御回路２１ｈは、画像デ
ータＤ1(n)を受けるコンピュータ機器からの転送トリガ
ＴＲに応答して起動し、図３に示すように、基準クロッ
クＢＣＫの立ち上がりに従うタイミングで水平タイミン
グ信号ＨＴを立ち上げる。この水平タイミング制御回路
２１ｈは、一定周期の基準クロックＢＣＫをカウントす
るカウンタを含み、基準クロックＢＣＫを固体撮像素子
１の水平方向の画素数に対応するクロック数だけカウン
トする間に立ち上げられる水平転送フラグＨＦを出力す
る。即ち、基準クロックＢＣＫに従って動作する水平駆
動回路２ｈが１行分の情報電荷の転送出力を開始してか
ら完了するまでの期間を検出するため、水平タイミング
制御回路２１ｈの起動時点で立ち上がり、基準クロック
ＢＣＫを所定のクロック数だけカウントした後に立ち下
げるようにして水平転送フラグＨＦが生成される。この
水平転送フラグＨＦは、コンピュータ機器側に供給さ
れ、この水平転送フラグＨＦが立ち上がっている期間に
次の転送トリガＴＲが立ち上げられることがないように
している。

【００２２】垂直タイミング制御回路２１ｖは、一定周
期の分周クロックＤＣＫをカウントするカウンタを含
み、分周クロックＤＣＫを所定の比で分周し、垂直走査
期間を設定する垂直タイミング信号ＶＴを生成する。こ
こで、分周クロックＤＣＫは、基準クロックＢＣＫから
分周回路２２によって生成されるものであり、基準クロ
ックＢＣＫに同期する。この垂直タイミング制御回路２
１ｖの分周動作は、コンピュータ機器からの転送トリガ
ＴＲに関係なく、常に一定に維持されており、固体撮像
素子１が一定の周期で撮像を繰り返すようにしている。
同時に、垂直タイミング制御回路２１ｖでは、分周クロ
ックＤＣＫをカウントするカウンタの出力が、時間情報
として後述する露光制御回路２３に供給される。この垂
直タイミング制御回路２１ｖにより設定される１垂直走
査期間（１Ｖ）は、固体撮像素子１が十分な露光期間Ｌ
を確保でき、且つ、１画面を構成する全ての行の情報電
荷の転送出力を完了できるような長さに設定される。例
えば、固体撮像素子１がＶＧＡ(Video Graphic Array)
対応であるときには、垂直画素数が４８０であり、１水
平走査期間は、転送トリガＴＲの平均周期の少なくとも
４８０倍以上に設定される。

【００２３】露光制御回路２３は、画像データＤ0(n)を
１画面単位で積分する積分回路と、その積分値が適正範
囲にあるか否かを判定する比較回路と、固体撮像素子１
の情報電荷の排出タイミングを記憶するアップダウンカ
ウンタとを含む。積分回路は、Ａ／Ｄ変換回路５から出
力される画像データＤ0(n)を１画面単位で積分し、その
積分値を比較回路に供給する。比較回路は、適正範囲の
上限及び下限に対応する２つの基準値を積分回路の積分
値と比較し、上限値を超えていればアップダウンカウン
タをアップカウントし、下限値に達していなければアッ
プダウンカウンタをダウンカウントする。アップダウン
カウンタは、垂直駆動回路２ｖが固体撮像素子１の情報
電荷を排出するタイミングを垂直タイミング制御回路２
１ｖの分周クロックＤＣＫをカウントするカウンタの出
力である時間情報に対応付けて記憶する。そして、アッ
プダウンカウンタの出力と時間情報とが一致した時点で
排出タイミング信号ＤＴを立ち上げ、垂直駆動回路２ｖ
に対して固体撮像素子１の撮像部１ｉの情報電荷を排出
させるように指示を与える。ここで、露光制御回路２３
は、水平タイミング制御回路２１ｈから水平転送フラグ
ＨＦを受け取り、この水平転送フラグＨＦが立ち上がっ
ている期間には排出タイミング信号ＤＴを立ち上げない
ようにしている。即ち、水平転送フラグＨＦが立ち上が
っている間は、固体撮像素子１の蓄積部１ｓから情報電
荷が転送出力されており、この期間に撮像部１ｉの情報
電荷を排出駆動すると画像信号Ｙ0(t)に排出ノイズが混
入する。このため、排出タイミング信号ＤＴの立ち上が
りが水平転送フラグＨＦの立ち上がっている期間に一致
したときには、水平転送フラグＨＦが立ち下がるまで排
出タイミング信号ＤＴの立ち上がりを遅らせるようにし
ている。これにより、転送トリガＴＲが如何なるタイミ
ングで入力されたとしても、蓄積部１ｓの情報電荷の転
送出力中に撮像部１ｉの情報電荷の排出が行われること
はなく、情報電荷の排出によるノイズが画像信号Ｙ0(t)
に混入するのを防止することができる。

【００２４】ところで、垂直タイミング制御回路２１ｖ
で設定される垂直走査期間の長さが不十分な場合には、
１垂直走査期間内に１画面全ての行の情報電荷の読み出
しを完了できなくなる可能性が高くなる。逆に、垂直走
査期間の長さを十分な長さに設定すれば、１垂直走査期
間内に情報電荷の読み出しを確実に完了させることは可
能になるが、単位時間当たりの撮像画面数（フレームレ
ート）が少なくなるという問題が生じる。そこで、一般
的には、１画面全ての行の情報電荷の読み出しに要する
と予測される最長の時間を基準として垂直走査期間を設
定するようにしている。

【００２５】本願発明では、垂直走査期間を短く設定し
てフレームレートを向上しながら、固体撮像素子１から
１画面の情報電荷を確実に読み出すことができるように
している。即ち、１垂直走査期間内で１画面の情報電荷
の読み出しが完了しないときにのみ垂直走査期間を２倍
に拡大し、情報電荷の読み出しを確実に完了させるよう
に構成している。図４は、情報電荷の読み出しが完了し
たか否かを判定して垂直走査期間を変更する制御部の構
成例を示すブロック図である。

【００２６】制御部は、水平タイミング信号ＨＴをカウ
ントするカウンタ３１、カウンタ３１のカウント値を判
定する判定回路３２及び垂直タイミング信号ＶＴの通過
を許可するＡＮＤゲート３３からなり、垂直タイミング
制御回路２１ｖと垂直駆動回路２ｖとの間に設けられ
る。カウンタ３１は、垂直タイミング信号ＶＴの各タイ
ミングでリセットされ、水平タイミング信号ＨＴをカウ
ントし、そのカウント値を判定回路３２に供給する。判
定回路３２は、垂直タイミング信号ＶＴの次のタイミン
グよりも少し（分周クロックＤＣＫの数クロック分）早
いタイミングでカウント値を所定の基準値と比較する。
そして、カウンタ３１のカウント値が基準値に達してい
ないとき、固体撮像素子１の情報電荷の読み出しが完了
していないとして垂直走査期間延長信号ＶＥを立ち上げ
る。例えば、固体撮像素子１の垂直画素数が４８０であ
るとき、判定回路３２の基準値を４８０に設定し、１垂
直走査期間におけるカウンタ３１のカウント値が４８０
に達しなかったときに延長信号ＶＥを立ち上げるように
構成される。この延長信号ＶＥは、ＡＮＤゲート３３の
入力の一方（反転論理入力）に入力され、入力の他方に
入力される垂直タイミング信号ＶＴの通過が立ち上がり
の期間に禁止される。同時に、延長信号ＶＥは、露光制
御回路２３に供給され、立ち上がっているときに露光制
御の条件を次の垂直走査期間まで固定する。判定回路３
２でのカウント値の判定のタイミングは、垂直タイミン
グ制御回路２１ｖにより垂直タイミング信号ＶＴと同期
して生成される垂直ブランキング信号の立ち下がりに基
づいて設定される。即ち、垂直タイミング制御回路２１
ｖでは、分周信号ＤＣＫをカウントするカウンタの出力
から同一周期で位相及びデューティ比の異なる複数のタ
イミング信号が生成される。そこで、複数のタイミング
信号の内、垂直タイミング信号ＶＴに先行して立ち下が
る垂直ブランキング信号に基づくタイミングで判定回路
３２を動作させるようにしている。

【００２７】以上のように構成した制御部によれば、コ
ンピュータ側からの転送トリガＴＲが遅れ、図５に示す
ように、１垂直走査期間（１Ｖ）内で情報電荷の読み出
し（１行毎の水平転送）を完了できなくなると、撮像部
１ｉから蓄積部１ｓへの高速の垂直転送、いわゆるフレ
ームシフトが停止される。これにより、固体撮像素子１
では、蓄積部１ｓに同一画面の情報電荷が複数の垂直走
査期間にわたって保持され、１行毎の水平転送による情
報電荷の読み出しが続けられる。そして、情報電荷の読
み出しを開始してから２番目の垂直走査期間の途中で情
報電荷の読み出しを完了すれば、その垂直走査期間の完
了時点で次の画面を構成する情報電荷のフレームシフト
が行われる。このとき、露光制御回路２３による情報電
荷の排出は継続されており、フレームシフトが再開され
たときには、直ちに露光制御が実行される。

【００２８】従って、特殊な動作状態のときに限って生
じる情報電荷の読み出しの遅れに対応して固体撮像素子
１の撮像周期（垂直走査期間）を設定する必要がなくな
る。この垂直走査期間は、コンピュータ機器の標準的な
動作状態のときに対応できる範囲で設定すればよく、フ
レームシフトの停止が時々発生することがあったとして
も、総合的にはフレームレートを向上することができ
る。

【００２９】

【発明の効果】本発明によれば、撮像装置を一定の垂直
走査周期で動作させ、コンピュータ機器から１行単位で
画像情報を転送させるように指示を与えるようにしたこ
とで、コンピュータ機器の負担を少なくしながら撮像装
置から高速で画像データを転送することが可能になる。
また、撮像装置の露光制御とコンピュータ機器への画像
情報の転送とを同期させたことにより、露光制御時の情
報電荷の排出動作に起因するノイズが画像情報に混入す
るのを防止できる。

【００３０】また、固体撮像素子から情報電荷の読み出
しを完了できなかったとき、情報電荷の読み出しを複数
の垂直走査期間にわたって行うようにしたことで、垂直
走査期間を短く設定しながら画像情報の転送の遅れに対
応できるようになる。従って、画像情報の転送の遅れが
頻繁に発生しない限り、画像情報の転送周期（フレーム
レート）を向上することができる。

【図面の簡単な説明】

【図１】本発明の撮像装置の構成を示すブロック図であ
る。

【図２】本発明の撮像装置の動作を示すタイミング図で
ある。

【図３】水平タイミング制御回路の動作を示すタイミン
グ図である。

【図４】垂直走査期間の延長を制御する制御部の構成を
示すブロック図である。

【図５】制御部の動作を説明するタイミング図である。

【図６】従来の撮像装置の構成を示すブロック図であ
る。

【図７】従来の撮像装置の動作を示すタイミング図であ
る。

【図８】ビデオキャプチャボードの構成を示すブロック
図である。

【符号の説明】

１固体撮像素子１ｉ撮像部１ｓ蓄積部１ｈ水平転送部１ｆ出力部２ｖ垂直駆動回路２ｈ水平駆動回路３ｖ、２１ｖ垂直タイミング制御回路３ｈ、２１ｈ水平タイミング制御回路４アナログ信号処理回路５Ａ／Ｄ変換回路６デジタル信号処理回路７、２３露光制御回路１０ビデオキャプチャボード１１フレームメモリ１２同期検波回路１３タイミング制御回路１４インタフェース回路２１アナログ信号処理回路２２分周回路３１カウンタ３２判定回路３３ＡＮＤゲート

Claims

【特許請求の範囲】

【請求項１】被写体画像を撮らえ、画像情報を１画面
単位でコンピュータ機器へ供給する撮像装置において、
複数の受光画素が行列配置され、各受光画素に被写体画
像に対応した情報電荷を蓄積する固体撮像素子と、一定
周期の基準クロックに基づいて上記固体撮像素子の垂直
走査期間を繰り返し所定の期間に設定する垂直タイミン
グ制御回路と、上記基準クロックに同期し、コンピュー
タ機器側から供給される転送トリガに応答して上記固体
撮像素子の水平走査のタイミングを決定する水平タイミ
ング制御回路と、上記固体撮像素子の各受光画素に蓄積
される情報電荷を一旦排出した後、所望の期間を経過し
て新たに蓄積される情報電荷を上記垂直タイミング制御
回路及び水平タイミング制御回路の制御を受けて１行単
位で順次転送出力して画像信号を得る駆動回路と、上記
固体撮像素子の電荷排出のタイミングから電荷転送出力
開始のタイミングまでの期間を上記画像信号のレベルに
応じて設定する露光制御回路と、を備え、上記露光制御
回路は、上記水平タイミング制御回路で設定される水平
走査の帰線期間内に上記固体撮像素子の情報電荷の排出
を完了させることを特徴とする撮像装置。
【請求項２】上記垂直タイミング制御回路は、各垂直
走査期間に上記固体撮像素子の水平走査数をカウント
し、垂直走査期間の完了時点で水平走査数が所定の数に
達しないとき、上記駆動回路の垂直走査を停止させると
共に、上記露光制御回路の制御状態を固定することを特
徴とする請求項１に記載の撮像装置。
【請求項３】上記水平タイミング制御回路は、コンピ
ュータ機器側からの転送トリガに応答して上記駆動回路
を起動させた後、上記固体撮像素子の１行の画素数及び
上記駆動回路の駆動周波数で決定される所定の期間だけ
次の転送トリガを無効にすることを特徴とする請求項１
に記載の撮像装置。