JPH10163436A - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置Info
- Publication number
- JPH10163436A JPH10163436A JP31638196A JP31638196A JPH10163436A JP H10163436 A JPH10163436 A JP H10163436A JP 31638196 A JP31638196 A JP 31638196A JP 31638196 A JP31638196 A JP 31638196A JP H10163436 A JPH10163436 A JP H10163436A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- ferroelectric
- electrode
- nonvolatile memory
- layered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
- Inorganic Insulating Materials (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 情報書込み特性の時間経過に伴う劣化を防止
しつつ、低消費電力化が実現できる不揮発性記憶素子を
備えた不揮発性記憶装置の提供。 【解決手段】 不揮発性記憶素子Ｍを備えた不揮発性記
憶装置において、上下電極（チャネル形成領域１Ａ、制
御電極３）間に層状誘電体２Ａ、強誘電体２Ｂのそれぞ
れを交互に複数積層した誘電体２を形成する。この誘電
体２の強誘電体２Ｂは上下の層状誘電体２Ａで挟み込ま
れる。さらに、電極と強誘電体２Ｂとの間には層状誘電
体２Ａが介在する。強誘電体２Ｂは残留分極が大きく、
層状誘電体２Ａは抗電界が大きい。層状誘電体２Ａは強
誘電体２Ｂの組成物質のイオン拡散を阻止する。
しつつ、低消費電力化が実現できる不揮発性記憶素子を
備えた不揮発性記憶装置の提供。 【解決手段】 不揮発性記憶素子Ｍを備えた不揮発性記
憶装置において、上下電極（チャネル形成領域１Ａ、制
御電極３）間に層状誘電体２Ａ、強誘電体２Ｂのそれぞ
れを交互に複数積層した誘電体２を形成する。この誘電
体２の強誘電体２Ｂは上下の層状誘電体２Ａで挟み込ま
れる。さらに、電極と強誘電体２Ｂとの間には層状誘電
体２Ａが介在する。強誘電体２Ｂは残留分極が大きく、
層状誘電体２Ａは抗電界が大きい。層状誘電体２Ａは強
誘電体２Ｂの組成物質のイオン拡散を阻止する。
Description
【０００１】
【発明の属する技術分野】本発明は不揮発性記憶素子を
備えた不揮発性記憶装置に関する。特に本発明は、不揮
発性記憶素子の情報記憶部に強誘電体が使用され、情報
書込み特性に優れた不揮発性記憶素子を備えた不揮発性
記憶装置に関する。
備えた不揮発性記憶装置に関する。特に本発明は、不揮
発性記憶素子の情報記憶部に強誘電体が使用され、情報
書込み特性に優れた不揮発性記憶素子を備えた不揮発性
記憶装置に関する。
【０００２】
【従来の技術】不揮発性記憶素子の情報記憶部に強誘電
体を利用した不揮発性記憶装置の開発が行われている。
代表的な不揮発性記憶素子としてはＭＦＳＦＥＴ（Meta
l Ferroelectrics Semiconductor Filed Effect Transi
stor）構造、ＦＲＡＭ（Ferroelectric Random Access
Memory）構造のそれぞれを採用する不揮発性記憶素子が
知られている。
体を利用した不揮発性記憶装置の開発が行われている。
代表的な不揮発性記憶素子としてはＭＦＳＦＥＴ（Meta
l Ferroelectrics Semiconductor Filed Effect Transi
stor）構造、ＦＲＡＭ（Ferroelectric Random Access
Memory）構造のそれぞれを採用する不揮発性記憶素子が
知られている。
【０００３】前記ＭＦＳＦＥＴ構造を採用する不揮発性
記憶素子はスイッチング素子と情報記憶部とを一体に形
成した１トランジスタ構造で形成される。この不揮発性
記憶素子はチャネル形成領域、強誘電体、制御電極、ソ
ース領域及びドレイン領域として使用する一対の半導体
領域を備える。強誘電体は情報記憶部として使用され、
強誘電体の残留分極により情報が記憶できる。
記憶素子はスイッチング素子と情報記憶部とを一体に形
成した１トランジスタ構造で形成される。この不揮発性
記憶素子はチャネル形成領域、強誘電体、制御電極、ソ
ース領域及びドレイン領域として使用する一対の半導体
領域を備える。強誘電体は情報記憶部として使用され、
強誘電体の残留分極により情報が記憶できる。
【０００４】ＦＲＡＭ構造を採用する不揮発性記憶素子
はスイッチング素子と情報記憶部を構成する容量素子と
の直列回路で形成した１トランジスタ／１キャパシタ構
造で形成される。この不揮発性記憶素子のスイッチング
素子はチャネル形成領域、絶縁体、制御電極、ソース領
域及びドレイン領域として使用する一対の半導体領域を
備える。容量素子は、下層電極、強誘電体、上層電極の
それぞれを順次積層したスタックドキャパシタ構造で形
成される。
はスイッチング素子と情報記憶部を構成する容量素子と
の直列回路で形成した１トランジスタ／１キャパシタ構
造で形成される。この不揮発性記憶素子のスイッチング
素子はチャネル形成領域、絶縁体、制御電極、ソース領
域及びドレイン領域として使用する一対の半導体領域を
備える。容量素子は、下層電極、強誘電体、上層電極の
それぞれを順次積層したスタックドキャパシタ構造で形
成される。
【０００５】前述の不揮発性記憶素子で使用される強誘
電体は主にＰＺＴ（チタンジルコン酸鉛、ＰｂＺｒ
Ｏ3 、ＰｂＴｉＯ3 ）、Ｂｉ系強誘電体（ＳｒＢｉ2 Ｔ
ａ2 Ｏ9、Ｂｉ4 Ｔｉ3 Ｏ12）のいずれかで形成され
る。
電体は主にＰＺＴ（チタンジルコン酸鉛、ＰｂＺｒ
Ｏ3 、ＰｂＴｉＯ3 ）、Ｂｉ系強誘電体（ＳｒＢｉ2 Ｔ
ａ2 Ｏ9、Ｂｉ4 Ｔｉ3 Ｏ12）のいずれかで形成され
る。
【０００６】
【発明が解決しようとする課題】前述の不揮発性記憶装
置において、不揮発性記憶素子の記憶保持部を構成する
強誘電体としてのＰＺＴは常温で１０００程度の高い比
誘電率を有し、低電圧の情報書込み電圧で充分な情報の
書込みが実現できる。従って、不揮発性記憶装置の低消
費電力化が実現できる。しかしながら、通常使用される
ＰＺＴは多結晶構造を有し、情報書込み動作、情報読出
し動作の繰り返しに伴う電界の印加によりＰＺＴの組成
物質、特にＰｂイオンが結晶粒界を通路として電極側に
拡散する。この拡散したＰｂイオンは強誘電体と電極と
の界面付近において強誘電体の組成物質又は電極の組成
物質と化合し、常誘電体からなる不要物質が生成され
る。ここで、電極とは、ＭＦＳＦＥＴ構造を採用する不
揮発性記憶素子の場合にはチャネル形成領域又は制御電
極であり、ＦＲＡＭ構造を採用する不揮発性記憶素子の
場合には下層電極又は上層電極である。このため、強誘
電体の組成が時間の経過とともに変質し、かつ時間の経
過とともに常誘電体が生成され成長するので、実効的な
比誘電率が減少し、不揮発性記憶素子の情報書込み特性
が劣化する。
置において、不揮発性記憶素子の記憶保持部を構成する
強誘電体としてのＰＺＴは常温で１０００程度の高い比
誘電率を有し、低電圧の情報書込み電圧で充分な情報の
書込みが実現できる。従って、不揮発性記憶装置の低消
費電力化が実現できる。しかしながら、通常使用される
ＰＺＴは多結晶構造を有し、情報書込み動作、情報読出
し動作の繰り返しに伴う電界の印加によりＰＺＴの組成
物質、特にＰｂイオンが結晶粒界を通路として電極側に
拡散する。この拡散したＰｂイオンは強誘電体と電極と
の界面付近において強誘電体の組成物質又は電極の組成
物質と化合し、常誘電体からなる不要物質が生成され
る。ここで、電極とは、ＭＦＳＦＥＴ構造を採用する不
揮発性記憶素子の場合にはチャネル形成領域又は制御電
極であり、ＦＲＡＭ構造を採用する不揮発性記憶素子の
場合には下層電極又は上層電極である。このため、強誘
電体の組成が時間の経過とともに変質し、かつ時間の経
過とともに常誘電体が生成され成長するので、実効的な
比誘電率が減少し、不揮発性記憶素子の情報書込み特性
が劣化する。
【０００７】一方、強誘電体としてのＢｉ系強誘電体は
層状結晶構造を備え、Ｂｉ系強誘電体の組成物質の拡散
現象が発生しにくいので、不揮発性記憶素子の情報書込
み特性の劣化を防止できる特徴がある。しかしながら、
Ｂｉ系強誘電体の比誘電率は常温で３００程度とＰＺＴ
の比誘電率に比べて小さく、情報書込み電圧が高くな
り、低消費電力化を実現することが難しい。
層状結晶構造を備え、Ｂｉ系強誘電体の組成物質の拡散
現象が発生しにくいので、不揮発性記憶素子の情報書込
み特性の劣化を防止できる特徴がある。しかしながら、
Ｂｉ系強誘電体の比誘電率は常温で３００程度とＰＺＴ
の比誘電率に比べて小さく、情報書込み電圧が高くな
り、低消費電力化を実現することが難しい。
【０００８】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、情報書込み特
性の時間経過に伴う劣化を防止しつつ、低消費電力化が
実現できる不揮発性記憶素子を備えた不揮発性記憶装置
の提供にある。さらに詳細には、本発明の目的は、情報
記憶部において強誘電体の物理的特性としての高い比誘
電率を有効に利用し、低い電圧の情報書込み電圧で充分
な情報書込みを行い、低消費電力化を実現しつつ、前記
強誘電体の組成物質の拡散による不要物質（常誘電体）
の生成を阻止し、強誘電体の高い比誘電率を維持して低
い電圧の情報書込み電圧で充分な情報書込みを行い、低
消費電力化を実現できる不揮発性記憶素子を備えた不揮
発性記憶装置の提供にある。
たものである。従って、本発明の目的は、情報書込み特
性の時間経過に伴う劣化を防止しつつ、低消費電力化が
実現できる不揮発性記憶素子を備えた不揮発性記憶装置
の提供にある。さらに詳細には、本発明の目的は、情報
記憶部において強誘電体の物理的特性としての高い比誘
電率を有効に利用し、低い電圧の情報書込み電圧で充分
な情報書込みを行い、低消費電力化を実現しつつ、前記
強誘電体の組成物質の拡散による不要物質（常誘電体）
の生成を阻止し、強誘電体の高い比誘電率を維持して低
い電圧の情報書込み電圧で充分な情報書込みを行い、低
消費電力化を実現できる不揮発性記憶素子を備えた不揮
発性記憶装置の提供にある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載された発明は、不揮発性記憶素子を
備えた不揮発性記憶装置において、互いに離間配置され
た第１電極及び第２電極と、前記第１電極と第２電極と
の間に形成され、少なくとも強誘電体と層状誘電体とを
配列した誘電体と、を備え、前記不揮発性記憶素子の情
報記憶部が前記第１電極、誘電体及び第２電極で構成さ
れることを特徴とする。
に、請求項１に記載された発明は、不揮発性記憶素子を
備えた不揮発性記憶装置において、互いに離間配置され
た第１電極及び第２電極と、前記第１電極と第２電極と
の間に形成され、少なくとも強誘電体と層状誘電体とを
配列した誘電体と、を備え、前記不揮発性記憶素子の情
報記憶部が前記第１電極、誘電体及び第２電極で構成さ
れることを特徴とする。
【００１０】さらに、請求項２に記載された発明は、不
揮発性記憶素子を備えた不揮発性記憶装置において、互
いに離間配置された第１電極及び第２電極と、前記第１
電極と第２電極との間に形成され、強誘電体と層状誘電
体とを交互に複数層配列した誘電体と、を備え、前記不
揮発性記憶素子の情報記憶部が前記第１電極、誘電体及
び第２電極で構成されることを特徴とする。
揮発性記憶素子を備えた不揮発性記憶装置において、互
いに離間配置された第１電極及び第２電極と、前記第１
電極と第２電極との間に形成され、強誘電体と層状誘電
体とを交互に複数層配列した誘電体と、を備え、前記不
揮発性記憶素子の情報記憶部が前記第１電極、誘電体及
び第２電極で構成されることを特徴とする。
【００１１】請求項１、請求項２にそれぞれ記載された
発明においては、前記不揮発性記憶素子の情報記憶部に
高誘電率を有する強誘電体が使用されるので、低い電圧
の情報書込み電圧で充分な情報書込みが行え、情報書込
み特性が向上できるとともに低消費電力化が実現でき
る。さらに、強誘電体には層状誘電体が隣接配置され、
層状誘電体により強誘電体の組成物質の拡散が阻止でき
るので、前記強誘電体の拡散した組成物質と他の物質、
例えば第１電極又は第２電極との間で生成され誘電率を
減少する不要物質が排除できる。従って、情報書込み特
性の劣化が防止でき、強誘電体の高い比誘電率が維持さ
れるので、情報書込み特性が向上できるとともに低消費
電力化が実現できる。
発明においては、前記不揮発性記憶素子の情報記憶部に
高誘電率を有する強誘電体が使用されるので、低い電圧
の情報書込み電圧で充分な情報書込みが行え、情報書込
み特性が向上できるとともに低消費電力化が実現でき
る。さらに、強誘電体には層状誘電体が隣接配置され、
層状誘電体により強誘電体の組成物質の拡散が阻止でき
るので、前記強誘電体の拡散した組成物質と他の物質、
例えば第１電極又は第２電極との間で生成され誘電率を
減少する不要物質が排除できる。従って、情報書込み特
性の劣化が防止でき、強誘電体の高い比誘電率が維持さ
れるので、情報書込み特性が向上できるとともに低消費
電力化が実現できる。
【００１２】請求項３に記載された発明は、前記請求項
２に記載された不揮発性記憶装置において、前記情報記
憶部の誘電体は、層状誘電体と層状誘電体との間に強誘
電体が挟み込まれた構造で構成されることを特徴とす
る。請求項３に記載された発明においては、前記不揮発
性記憶素子の情報記憶部において強誘電体が強誘電体毎
に層状誘電体により挟み込まれるので、強誘電体の表面
のほぼ全域にわたって層状誘電体が形成され、前記層状
誘電体により強誘電体の組成物質の拡散がより一層阻止
できる。
２に記載された不揮発性記憶装置において、前記情報記
憶部の誘電体は、層状誘電体と層状誘電体との間に強誘
電体が挟み込まれた構造で構成されることを特徴とす
る。請求項３に記載された発明においては、前記不揮発
性記憶素子の情報記憶部において強誘電体が強誘電体毎
に層状誘電体により挟み込まれるので、強誘電体の表面
のほぼ全域にわたって層状誘電体が形成され、前記層状
誘電体により強誘電体の組成物質の拡散がより一層阻止
できる。
【００１３】請求項４に記載された発明は、前記請求項
２又は請求項３に記載された不揮発性記憶装置におい
て、前記情報記憶部の誘電体の層状誘電体は前記第１電
極、第２電極のそれぞれに直接接触し、前記誘電体の強
誘電体は前記第１電極、第２電極のそれぞれに層状誘電
体を介在して形成されることを特徴とする。請求項４に
記載された発明においては、前記不揮発性記憶素子の情
報記憶部において誘電体の強誘電体と第１電極、第２電
極のそれぞれとの間に層状誘電体が形成され、層状誘電
体により強誘電体の組成物質のイオン拡散が阻止できる
ので、強誘電体の組成物質と第１電極、第２電極のそれ
ぞれの組成物質との間で生成され誘電率を減少する不要
物質が排除でき、情報書込み特性の劣化が防止できる。
２又は請求項３に記載された不揮発性記憶装置におい
て、前記情報記憶部の誘電体の層状誘電体は前記第１電
極、第２電極のそれぞれに直接接触し、前記誘電体の強
誘電体は前記第１電極、第２電極のそれぞれに層状誘電
体を介在して形成されることを特徴とする。請求項４に
記載された発明においては、前記不揮発性記憶素子の情
報記憶部において誘電体の強誘電体と第１電極、第２電
極のそれぞれとの間に層状誘電体が形成され、層状誘電
体により強誘電体の組成物質のイオン拡散が阻止できる
ので、強誘電体の組成物質と第１電極、第２電極のそれ
ぞれの組成物質との間で生成され誘電率を減少する不要
物質が排除でき、情報書込み特性の劣化が防止できる。
【００１４】請求項５に記載された発明は、前記請求項
４に記載された不揮発性記憶装置において、前記情報記
憶部の誘電体の強誘電体、層状誘電体は、それぞれ単結
晶構造で形成されることを特徴とする。請求項５に記載
された発明においては、前記不揮発性記憶装置の情報記
憶部において誘電体の特に強誘電体が単結晶構造で形成
され、強誘電体自体に組成物質がイオン拡散する経路と
なる結晶粒界がなくなる。従って、強誘電体の組成物質
のイオン拡散自体がほとんどなくなるので、誘電率を減
少する不要物質の生成がなくなり、情報書込み特性の劣
化が防止できる。
４に記載された不揮発性記憶装置において、前記情報記
憶部の誘電体の強誘電体、層状誘電体は、それぞれ単結
晶構造で形成されることを特徴とする。請求項５に記載
された発明においては、前記不揮発性記憶装置の情報記
憶部において誘電体の特に強誘電体が単結晶構造で形成
され、強誘電体自体に組成物質がイオン拡散する経路と
なる結晶粒界がなくなる。従って、強誘電体の組成物質
のイオン拡散自体がほとんどなくなるので、誘電率を減
少する不要物質の生成がなくなり、情報書込み特性の劣
化が防止できる。
【００１５】請求項６に記載された発明は、前記請求項
２又は請求項５に記載された不揮発性記憶装置におい
て、前記情報記憶部の誘電体を構成する強誘電体はペロ
ブスカイト結晶構造で形成され、前記層状誘電体は層状
ペロブスカイト結晶構造で形成されることを特徴とす
る。
２又は請求項５に記載された不揮発性記憶装置におい
て、前記情報記憶部の誘電体を構成する強誘電体はペロ
ブスカイト結晶構造で形成され、前記層状誘電体は層状
ペロブスカイト結晶構造で形成されることを特徴とす
る。
【００１６】請求項７に記載された発明は、前記請求項
５に記載された不揮発性記憶装置において、前記情報記
憶部の誘電体を構成する層状誘電体は、前記第１電極と
第２電極との間に印加される電界方向に層状ペロブスカ
イト結晶構造の結晶ユニットのｃ軸方向を一致させて形
成されることを特徴とする。請求項７に記載された発明
においては、前記層状誘電体のｃ軸方向に配列された結
晶ユニット間はへき開面が形成されるほどにイオンの置
換がしにくい化学的安定面であり、この結晶ユニット間
の化学的安定面により強誘電体の組成物質のイオン拡散
が防止できる。従って、強誘電体の組成物質のイオン拡
散自体がほとんどなくなるので、誘電率を減少する不要
物質の生成がなくなり、情報書込み特性の劣化が防止で
きる。
５に記載された不揮発性記憶装置において、前記情報記
憶部の誘電体を構成する層状誘電体は、前記第１電極と
第２電極との間に印加される電界方向に層状ペロブスカ
イト結晶構造の結晶ユニットのｃ軸方向を一致させて形
成されることを特徴とする。請求項７に記載された発明
においては、前記層状誘電体のｃ軸方向に配列された結
晶ユニット間はへき開面が形成されるほどにイオンの置
換がしにくい化学的安定面であり、この結晶ユニット間
の化学的安定面により強誘電体の組成物質のイオン拡散
が防止できる。従って、強誘電体の組成物質のイオン拡
散自体がほとんどなくなるので、誘電率を減少する不要
物質の生成がなくなり、情報書込み特性の劣化が防止で
きる。
【００１７】請求項８に記載された発明は、前記請求項
７に記載された不揮発性記憶装置において、前記情報記
憶部の誘電体を構成する強誘電体はＰｂＺｒＯ3 、Ｐｂ
ＴｉＯ3 、ＢａＴｉＯ3 のいずれかで形成され、前記層
状誘電体はＳｒＢｉ2 Ｔａ2Ｏ9 又はＢｉ4 Ｔｉ3 Ｏ12
で形成されることを特徴とする。
７に記載された不揮発性記憶装置において、前記情報記
憶部の誘電体を構成する強誘電体はＰｂＺｒＯ3 、Ｐｂ
ＴｉＯ3 、ＢａＴｉＯ3 のいずれかで形成され、前記層
状誘電体はＳｒＢｉ2 Ｔａ2Ｏ9 又はＢｉ4 Ｔｉ3 Ｏ12
で形成されることを特徴とする。
【００１８】請求項９に記載された発明は、前記請求項
８に記載された不揮発性記憶装置において、前記情報記
憶部の誘電体を構成する強誘電体、層状誘電体はそれぞ
れ５−１０ｎｍの膜厚で交互に複数層配列され、前記誘
電体の合計の膜厚は１００−２００ｎｍで形成されるこ
とを特徴とする。
８に記載された不揮発性記憶装置において、前記情報記
憶部の誘電体を構成する強誘電体、層状誘電体はそれぞ
れ５−１０ｎｍの膜厚で交互に複数層配列され、前記誘
電体の合計の膜厚は１００−２００ｎｍで形成されるこ
とを特徴とする。
【００１９】
【発明の実施の形態】実施形態１ 以下、本発明の実施の形態について説明する。実施形態
１はＭＦＳＦＥＴ構造を採用する不揮発性記憶素子を備
えた不揮発性記憶装置に本発明を適用した場合について
説明する。図１は不揮発性記憶装置に搭載されたＭＦＳ
ＦＥＴ構造を採用する不揮発性記憶素子の断面構造図で
ある。ＭＦＳＦＥＴ構造を採用する不揮発性記憶素子Ｍ
は基板１に搭載され、この不揮発性記憶素子Ｍは１トラ
ンジスタ構造で構成される。不揮発性記憶素子Ｍはチャ
ネル形成領域１Ａ、誘電体２、制御電極（ワード線）
３、ソース領域及びドレイン領域として使用される一対
の半導体領域４を備える。
１はＭＦＳＦＥＴ構造を採用する不揮発性記憶素子を備
えた不揮発性記憶装置に本発明を適用した場合について
説明する。図１は不揮発性記憶装置に搭載されたＭＦＳ
ＦＥＴ構造を採用する不揮発性記憶素子の断面構造図で
ある。ＭＦＳＦＥＴ構造を採用する不揮発性記憶素子Ｍ
は基板１に搭載され、この不揮発性記憶素子Ｍは１トラ
ンジスタ構造で構成される。不揮発性記憶素子Ｍはチャ
ネル形成領域１Ａ、誘電体２、制御電極（ワード線）
３、ソース領域及びドレイン領域として使用される一対
の半導体領域４を備える。
【００２０】前記基板１は本実施形態において単結晶構
造を有するＳｉ基板が使用される。不揮発性記憶素子Ｍ
はＳｉ基板の（１００）結晶面に形成される。この導電
型に限定されないが、ＭＦＳＦＥＴはキャリアの移動度
が速いｎチャネル導電型で形成するので、Ｓｉ基板には
ｐ型が使用される。前記不揮発性記憶素子Ｍのチャネル
形成領域１Ａは基板１の表面部分に形成される。
造を有するＳｉ基板が使用される。不揮発性記憶素子Ｍ
はＳｉ基板の（１００）結晶面に形成される。この導電
型に限定されないが、ＭＦＳＦＥＴはキャリアの移動度
が速いｎチャネル導電型で形成するので、Ｓｉ基板には
ｐ型が使用される。前記不揮発性記憶素子Ｍのチャネル
形成領域１Ａは基板１の表面部分に形成される。
【００２１】不揮発性記憶素子Ｍの誘電体２は情報記憶
部として形成されるとともにＭＦＳＦＥＴのゲート絶縁
膜として使用される。誘電体２は基板１の表面上に直
接、又は絶縁体（例えば、ゲート絶縁膜としてのＳｉＯ
2 薄膜）を介在して形成される。図２は前記誘電体２を
部分的に拡大した断面構造図である。誘電体２は基本的
に２種類の層状誘電体２Ａと強誘電体２Ｂとを重ね合わ
せた複合薄膜で形成され、層状誘電体２Ａ、強誘電体２
Ｂはそれぞれ複数層交互に積層される（配列される）。
本実施形態において、層状誘電体２Ａには、単結晶構造
を有し、層状ペロブスカイト結晶構造を有するＳｒＢｉ
2 Ｔａ2 Ｏ9 が使用される。さらに、強誘電体２Ｂに
は、単結晶構造を有し、かつペロブスカイト結晶構造を
有するＰｂＺｒＯ3 又はＰｂＴｉＯ3 が使用される。つ
まり、強誘電体２ＢにはＰＺＴが使用される。
部として形成されるとともにＭＦＳＦＥＴのゲート絶縁
膜として使用される。誘電体２は基板１の表面上に直
接、又は絶縁体（例えば、ゲート絶縁膜としてのＳｉＯ
2 薄膜）を介在して形成される。図２は前記誘電体２を
部分的に拡大した断面構造図である。誘電体２は基本的
に２種類の層状誘電体２Ａと強誘電体２Ｂとを重ね合わ
せた複合薄膜で形成され、層状誘電体２Ａ、強誘電体２
Ｂはそれぞれ複数層交互に積層される（配列される）。
本実施形態において、層状誘電体２Ａには、単結晶構造
を有し、層状ペロブスカイト結晶構造を有するＳｒＢｉ
2 Ｔａ2 Ｏ9 が使用される。さらに、強誘電体２Ｂに
は、単結晶構造を有し、かつペロブスカイト結晶構造を
有するＰｂＺｒＯ3 又はＰｂＴｉＯ3 が使用される。つ
まり、強誘電体２ＢにはＰＺＴが使用される。
【００２２】図３（Ａ）は強誘電体２ＢであるＰｂＴｉ
Ｏ3 の１結晶ユニットを示す結晶構造図である。ＰｂＴ
ｉＯ3 は、イオン結晶体であり、Ａサイトに２価又は１
価のプラスのＰｂイオンが存在し、Ｂサイトに４価又は
５価のプラスのＴｉイオンが存在する。この結晶体の最
大の特徴はＴｉイオンを取り囲む酸素８面体を有するこ
とである。Ａサイト又はＢサイトが格子点からシフトす
ることにより残留分極（自発分極）が生じ、残留分極の
大きさはイオンの種類により異なる。前記強誘電体２Ｂ
は、ＰｂＴｉＯ3 の場合において常温で１０００程度の
高い比誘電率を有する。さらに、本実施形態において、
強誘電体２Ｂは単結晶構造で形成され、強誘電体２Ｂの
組成物質、特にＰｂイオンの拡散経路となる結晶粒界が
意図的に排除される。つまり、強誘電体２Ｂの組成物質
と電極材料（チャネル形成領域１Ａ又は制御電極３）と
で生成され誘電率を減少する不要物質となる常誘電体の
形成が防止できる。
Ｏ3 の１結晶ユニットを示す結晶構造図である。ＰｂＴ
ｉＯ3 は、イオン結晶体であり、Ａサイトに２価又は１
価のプラスのＰｂイオンが存在し、Ｂサイトに４価又は
５価のプラスのＴｉイオンが存在する。この結晶体の最
大の特徴はＴｉイオンを取り囲む酸素８面体を有するこ
とである。Ａサイト又はＢサイトが格子点からシフトす
ることにより残留分極（自発分極）が生じ、残留分極の
大きさはイオンの種類により異なる。前記強誘電体２Ｂ
は、ＰｂＴｉＯ3 の場合において常温で１０００程度の
高い比誘電率を有する。さらに、本実施形態において、
強誘電体２Ｂは単結晶構造で形成され、強誘電体２Ｂの
組成物質、特にＰｂイオンの拡散経路となる結晶粒界が
意図的に排除される。つまり、強誘電体２Ｂの組成物質
と電極材料（チャネル形成領域１Ａ又は制御電極３）と
で生成され誘電率を減少する不要物質となる常誘電体の
形成が防止できる。
【００２３】図４（Ａ）は層状誘電体２ＡとしてのＳｒ
Ｂｉ2 Ｔａ2 Ｏ9 の１結晶ユニットを示す結晶構造図で
ある。ＳｒＢｉ2 Ｔａ2 Ｏ9 は前述の強誘電体２Ｂと同
様にＴａイオンを取り囲む酸素８面体を有し、さらにＳ
ｒＢｉ2 Ｔａ2 Ｏ9 においては酸素８面体が１結晶ユニ
ット内に結晶ユニットのｃ軸方向に沿って複数個層状に
配列される。ＳｒＢｉ2 Ｔａ2 Ｏ9 においては、酸素８
面体の中央のＴａイオンが主に面内に変位し、残留分極
が発生する。従って、ＳｒＢｉ2 Ｔａ2 Ｏ9 は、残留分
極を生じるためのｃ軸方向の分極成分が小さいが、ｃ軸
方向では分極反転を起こす抗電界が小さくなり、さらに
分極反転に伴う歪が小さい。
Ｂｉ2 Ｔａ2 Ｏ9 の１結晶ユニットを示す結晶構造図で
ある。ＳｒＢｉ2 Ｔａ2 Ｏ9 は前述の強誘電体２Ｂと同
様にＴａイオンを取り囲む酸素８面体を有し、さらにＳ
ｒＢｉ2 Ｔａ2 Ｏ9 においては酸素８面体が１結晶ユニ
ット内に結晶ユニットのｃ軸方向に沿って複数個層状に
配列される。ＳｒＢｉ2 Ｔａ2 Ｏ9 においては、酸素８
面体の中央のＴａイオンが主に面内に変位し、残留分極
が発生する。従って、ＳｒＢｉ2 Ｔａ2 Ｏ9 は、残留分
極を生じるためのｃ軸方向の分極成分が小さいが、ｃ軸
方向では分極反転を起こす抗電界が小さくなり、さらに
分極反転に伴う歪が小さい。
【００２４】図５は前記層状誘電体２Ａの結晶ユニット
の配列状態を示す結晶構造図である。層状誘電体２Ａの
結晶ユニットは、チャネル形成領域（下層電極）１Ａと
制御電極（上層電極）３との間に印加される電界Ｅの方
向と各結晶ユニットのｃ軸方向とを一致させた状態にお
いて、複数配列される。結晶ユニットのｃ軸方向に配列
された結晶ユニット間の結合部分には化学的に安定した
ＢｉＯ層が存在し（図４（Ａ）参照）、この結晶ユニッ
ト間はへき開面が発生する程度に化学的に安定してい
る。従って、結晶ユニットのＢｉＯ層のＢｉと強誘電体
２ＢのＰｂイオンとは置換しにくく、電界ＥによってＰ
ｂイオンが拡散する方向に対して垂直な面をなすＢｉＯ
層はＰｂイオンに対する障壁面を形成する。
の配列状態を示す結晶構造図である。層状誘電体２Ａの
結晶ユニットは、チャネル形成領域（下層電極）１Ａと
制御電極（上層電極）３との間に印加される電界Ｅの方
向と各結晶ユニットのｃ軸方向とを一致させた状態にお
いて、複数配列される。結晶ユニットのｃ軸方向に配列
された結晶ユニット間の結合部分には化学的に安定した
ＢｉＯ層が存在し（図４（Ａ）参照）、この結晶ユニッ
ト間はへき開面が発生する程度に化学的に安定してい
る。従って、結晶ユニットのＢｉＯ層のＢｉと強誘電体
２ＢのＰｂイオンとは置換しにくく、電界ＥによってＰ
ｂイオンが拡散する方向に対して垂直な面をなすＢｉＯ
層はＰｂイオンに対する障壁面を形成する。
【００２５】前記図２に示すように、層状誘電体２Ａは
強誘電体２Ｂの下側表面及び上側表面に直接接触して形
成され、上下の２層の層状誘電体２Ａは強誘電体２Ｂを
挟み込む構造で形成される。層状誘電体２Ａは前述のよ
うに強誘電体２Ｂの組成物質であるＰｂイオンに対する
障壁面を形成するので、強誘電体２ＢのＰｂイオンの拡
散が阻止できる。
強誘電体２Ｂの下側表面及び上側表面に直接接触して形
成され、上下の２層の層状誘電体２Ａは強誘電体２Ｂを
挟み込む構造で形成される。層状誘電体２Ａは前述のよ
うに強誘電体２Ｂの組成物質であるＰｂイオンに対する
障壁面を形成するので、強誘電体２ＢのＰｂイオンの拡
散が阻止できる。
【００２６】さらに、同図２に示すように、誘電体２を
構成する最下層の層状誘電体２Ａはチャネル形成領域１
Ａの表面に直接接触させて形成される。ゲート絶縁膜が
形成される場合には、最下層の層状誘電体２Ａはゲート
絶縁膜の表面に直接接触させて形成される。最上層の層
状誘電体２Ａは制御電極３の下面に直接接触して形成さ
れる。すなわち、前述のように層状誘電体２Ａは強誘電
体２ＢのＰｂイオンに対する障壁面を形成するので、強
誘電体２Ｂはチャネル形成領域１Ａ、制御電極３のいず
れの電極にも直接接触させずに層状誘電体２Ａを介在し
て間接的に接触させる。チャネル形成領域１Ａと強誘電
体２Ｂとの間、制御電極３と強誘電体２Ｂとの間のそれ
ぞれに層状誘電体２Ａが介在することにより、強誘電体
２ＢのＰｂイオンと上下各々の電極との間に、Ｐｂイオ
ンと電極材料とで形成される常誘電体が生成されなくな
る。
構成する最下層の層状誘電体２Ａはチャネル形成領域１
Ａの表面に直接接触させて形成される。ゲート絶縁膜が
形成される場合には、最下層の層状誘電体２Ａはゲート
絶縁膜の表面に直接接触させて形成される。最上層の層
状誘電体２Ａは制御電極３の下面に直接接触して形成さ
れる。すなわち、前述のように層状誘電体２Ａは強誘電
体２ＢのＰｂイオンに対する障壁面を形成するので、強
誘電体２Ｂはチャネル形成領域１Ａ、制御電極３のいず
れの電極にも直接接触させずに層状誘電体２Ａを介在し
て間接的に接触させる。チャネル形成領域１Ａと強誘電
体２Ｂとの間、制御電極３と強誘電体２Ｂとの間のそれ
ぞれに層状誘電体２Ａが介在することにより、強誘電体
２ＢのＰｂイオンと上下各々の電極との間に、Ｐｂイオ
ンと電極材料とで形成される常誘電体が生成されなくな
る。
【００２７】前記誘電体２の層状誘電体２Ａ、強誘電体
２Ｂはそれぞれ分子線エピタキシャル法により堆積され
連続的に積層される。層状誘電体２Ａ、強誘電体２Ｂの
それぞれにおいては、結晶ユニットのａ軸方向の格子定
数が約３．９Å程度で近似しているので、連続成長が容
易に実現できる。
２Ｂはそれぞれ分子線エピタキシャル法により堆積され
連続的に積層される。層状誘電体２Ａ、強誘電体２Ｂの
それぞれにおいては、結晶ユニットのａ軸方向の格子定
数が約３．９Å程度で近似しているので、連続成長が容
易に実現できる。
【００２８】層状誘電体２Ａは、強誘電体としての物理
的特性を確保し、強誘電体２ＢのＰｂイオンに対する障
壁面を形成し、かつ抗電界を高めて情報書き替え回数の
増加を図るために、５−１０ｎｍ程度の膜厚で形成され
る。層状誘電体２Ａにおいては、強誘電体２Ｂに比べて
残留分極値が小さいが、抗電界値が大きい特徴がある。
的特性を確保し、強誘電体２ＢのＰｂイオンに対する障
壁面を形成し、かつ抗電界を高めて情報書き替え回数の
増加を図るために、５−１０ｎｍ程度の膜厚で形成され
る。層状誘電体２Ａにおいては、強誘電体２Ｂに比べて
残留分極値が小さいが、抗電界値が大きい特徴がある。
【００２９】強誘電体２Ｂは、同様に強誘電体としての
物理的特性を確保し、残留分極を高めて情報の検出電圧
値を高めるために、５−１０ｎｍ程度の膜厚で形成され
る。強誘電体２Ｂにおいては、層状誘電体２Ａに比べて
残留分極値が大きい特徴がある。
物理的特性を確保し、残留分極を高めて情報の検出電圧
値を高めるために、５−１０ｎｍ程度の膜厚で形成され
る。強誘電体２Ｂにおいては、層状誘電体２Ａに比べて
残留分極値が大きい特徴がある。
【００３０】前記層状誘電体２Ａ、強誘電体２Ｂはそれ
ぞれは５層づつから１０層づつの範囲で交互に積層さ
れ、誘電体２の全体の膜厚は１００−２００ｎｍ程度で
形成される。残留分極値及び抗電界値を高めるために誘
電体２の膜厚を厚くしすぎると、チャネル形成領域１Ａ
と制御電極３との間に印加される電圧値を大きくする必
要があり、消費電力が増大する。逆に、消費電力を減少
するために誘電体２の膜厚を薄くしすぎると、充分な残
留分極値及び抗電界値が得られないばかりか、誘電体２
の材料として電場に対する耐性が低下する。従って、不
揮発性記憶素子Ｍにおいては消費電力を小さくしつつ充
分な情報が蓄積できる誘電体２が必要とされ、誘電体２
の膜厚には上記値が使用される。
ぞれは５層づつから１０層づつの範囲で交互に積層さ
れ、誘電体２の全体の膜厚は１００−２００ｎｍ程度で
形成される。残留分極値及び抗電界値を高めるために誘
電体２の膜厚を厚くしすぎると、チャネル形成領域１Ａ
と制御電極３との間に印加される電圧値を大きくする必
要があり、消費電力が増大する。逆に、消費電力を減少
するために誘電体２の膜厚を薄くしすぎると、充分な残
留分極値及び抗電界値が得られないばかりか、誘電体２
の材料として電場に対する耐性が低下する。従って、不
揮発性記憶素子Ｍにおいては消費電力を小さくしつつ充
分な情報が蓄積できる誘電体２が必要とされ、誘電体２
の膜厚には上記値が使用される。
【００３１】前記不揮発性記憶素子Ｍの制御電極３は、
前記図１に示すように、誘電体２の表面上に形成され
る。制御電極３には例えばＰｔが使用される。スパッタ
法で堆積され（１１１）結晶配向を有するＰｔにおいて
は、誘電体２とＰｔ（制御電極３）との間に常誘電体で
あり不要物質である酸化薄膜が形成されにくい。さら
に、このＰｔは誘電体２の層状誘電体２Ａ（又は強誘電
体２Ｂ）の格子定数に近似しているので、層状誘電体２
Ａの表面上にＰｔが容易に成長できる。
前記図１に示すように、誘電体２の表面上に形成され
る。制御電極３には例えばＰｔが使用される。スパッタ
法で堆積され（１１１）結晶配向を有するＰｔにおいて
は、誘電体２とＰｔ（制御電極３）との間に常誘電体で
あり不要物質である酸化薄膜が形成されにくい。さら
に、このＰｔは誘電体２の層状誘電体２Ａ（又は強誘電
体２Ｂ）の格子定数に近似しているので、層状誘電体２
Ａの表面上にＰｔが容易に成長できる。
【００３２】半導体領域４はｎ型半導体領域で形成さ
れ、このｎ型半導体領域は基板１の主面部に制御電極３
に対して自己整合で形成される。半導体領域４は、制御
電極３をマスクとして使用し、ｎ型不純物例えばＡｓ、
Ｐ、Ｓｂ等をイオン打ち込み法で導入しアニールするこ
とにより、又は拡散法で拡散することにより形成する。
れ、このｎ型半導体領域は基板１の主面部に制御電極３
に対して自己整合で形成される。半導体領域４は、制御
電極３をマスクとして使用し、ｎ型不純物例えばＡｓ、
Ｐ、Ｓｂ等をイオン打ち込み法で導入しアニールするこ
とにより、又は拡散法で拡散することにより形成する。
【００３３】このように構成される不揮発性記憶素子Ｍ
を備えた不揮発性記憶装置においては、以下の特徴があ
る。
を備えた不揮発性記憶装置においては、以下の特徴があ
る。
【００３４】（１）不揮発性記憶素子Ｍの情報記憶部に
高誘電率を有する強誘電体２Ｂが使用されるので、低い
電圧の情報書込み電圧で充分な情報書込みが行え、情報
書込み特性が向上できるとともに低消費電力化が実現で
きる。さらに、強誘電体２Ｂには層状誘電体２Ａが隣接
配置され、層状誘電体２Ａにより強誘電体２Ｂの組成物
質の拡散が阻止できるので、強誘電体２Ｂの拡散した組
成物質と他の物質、例えばチャネル形成領域１Ａ又は制
御電極３との間で生成され誘電率を減少する不要物質が
排除できる。従って、情報書込み特性の劣化が防止で
き、強誘電体２Ｂの高い比誘電率が維持されるので、情
報書込み特性が向上できるとともに低消費電力化が実現
できる。
高誘電率を有する強誘電体２Ｂが使用されるので、低い
電圧の情報書込み電圧で充分な情報書込みが行え、情報
書込み特性が向上できるとともに低消費電力化が実現で
きる。さらに、強誘電体２Ｂには層状誘電体２Ａが隣接
配置され、層状誘電体２Ａにより強誘電体２Ｂの組成物
質の拡散が阻止できるので、強誘電体２Ｂの拡散した組
成物質と他の物質、例えばチャネル形成領域１Ａ又は制
御電極３との間で生成され誘電率を減少する不要物質が
排除できる。従って、情報書込み特性の劣化が防止で
き、強誘電体２Ｂの高い比誘電率が維持されるので、情
報書込み特性が向上できるとともに低消費電力化が実現
できる。
【００３５】（２）不揮発性記憶素子Ｍの情報記憶部に
おいて強誘電体２Ｂが強誘電体２Ｂ毎に層状誘電体２Ａ
により挟み込まれるので、強誘電体２Ｂの表面のほぼ全
域にわたって層状誘電体２Ａが形成され、前記層状誘電
体２Ａにより強誘電体２Ｂの組成物質の拡散がより一層
阻止できる。
おいて強誘電体２Ｂが強誘電体２Ｂ毎に層状誘電体２Ａ
により挟み込まれるので、強誘電体２Ｂの表面のほぼ全
域にわたって層状誘電体２Ａが形成され、前記層状誘電
体２Ａにより強誘電体２Ｂの組成物質の拡散がより一層
阻止できる。
【００３６】（３）不揮発性記憶素子Ｍの情報記憶部に
おいて誘電体２の強誘電体２Ｂとチャネル形成領域１
Ａ、制御電極３のそれぞれとの間に層状誘電体２Ａが形
成され、層状誘電体２Ａにより強誘電体２Ｂの組成物質
のイオン拡散が阻止できるので、強誘電体２Ｂの組成物
質とチャネル形成領域１Ａ、制御電極３のそれぞれの組
成物質との間で生成され誘電率を減少する不要物質が排
除でき、情報書込み特性の劣化が防止できる。
おいて誘電体２の強誘電体２Ｂとチャネル形成領域１
Ａ、制御電極３のそれぞれとの間に層状誘電体２Ａが形
成され、層状誘電体２Ａにより強誘電体２Ｂの組成物質
のイオン拡散が阻止できるので、強誘電体２Ｂの組成物
質とチャネル形成領域１Ａ、制御電極３のそれぞれの組
成物質との間で生成され誘電率を減少する不要物質が排
除でき、情報書込み特性の劣化が防止できる。
【００３７】（４）不揮発性記憶素子Ｍの情報記憶部に
おいて誘電体２の特に強誘電体２Ｂが単結晶構造で形成
され、強誘電体２Ｂ自体に組成物質がイオン拡散する経
路となる結晶粒界がなくなる。従って、強誘電体２Ｂの
組成物質のイオン拡散自体がほとんどなくなるので、誘
電率を減少する不要物質の生成がなくなり、情報書込み
特性の劣化が防止できる。
おいて誘電体２の特に強誘電体２Ｂが単結晶構造で形成
され、強誘電体２Ｂ自体に組成物質がイオン拡散する経
路となる結晶粒界がなくなる。従って、強誘電体２Ｂの
組成物質のイオン拡散自体がほとんどなくなるので、誘
電率を減少する不要物質の生成がなくなり、情報書込み
特性の劣化が防止できる。
【００３８】（５）不揮発性記憶素子Ｍの情報記憶部に
おいて、誘電体２の層状誘電体２Ａのｃ軸方向に配列さ
れた結晶ユニット間はへき開面が形成されるほどにイオ
ンの置換がしにくい化学的安定面であり、この結晶ユニ
ット間の化学的安定面により強誘電体２Ｂの組成物質の
イオン拡散が防止できる。従って、強誘電体２Ｂの組成
物質のイオン拡散自体がほとんどなくなるので、誘電率
を減少する不要物質の生成がなくなり、情報書込み特性
の劣化が防止できる。
おいて、誘電体２の層状誘電体２Ａのｃ軸方向に配列さ
れた結晶ユニット間はへき開面が形成されるほどにイオ
ンの置換がしにくい化学的安定面であり、この結晶ユニ
ット間の化学的安定面により強誘電体２Ｂの組成物質の
イオン拡散が防止できる。従って、強誘電体２Ｂの組成
物質のイオン拡散自体がほとんどなくなるので、誘電率
を減少する不要物質の生成がなくなり、情報書込み特性
の劣化が防止できる。
【００３９】なお、本発明の実施形態１に係る不揮発性
記憶装置に搭載された不揮発性記憶素子Ｍにおいては、
誘電体２の層状誘電体２Ａとして図４（Ｂ）に示すＢｉ
4 Ｔｉ3 Ｏ12が使用できる。図４（Ｂ）は層状誘電体２
ＡとしてのＢｉ4 Ｔｉ3 Ｏ12の１結晶ユニットを示す結
晶構造図である。Ｂｉ4 Ｔｉ3 Ｏ12は前述のＳｒＢｉ2
Ｔａ2 Ｏ9 と同様にＢサイトに存在するＴｉイオンを取
り囲む酸素８面体を有し、この酸素８面体が１結晶ユニ
ット内に結晶ユニットのｃ軸方向に沿って複数個層状に
配列される。
記憶装置に搭載された不揮発性記憶素子Ｍにおいては、
誘電体２の層状誘電体２Ａとして図４（Ｂ）に示すＢｉ
4 Ｔｉ3 Ｏ12が使用できる。図４（Ｂ）は層状誘電体２
ＡとしてのＢｉ4 Ｔｉ3 Ｏ12の１結晶ユニットを示す結
晶構造図である。Ｂｉ4 Ｔｉ3 Ｏ12は前述のＳｒＢｉ2
Ｔａ2 Ｏ9 と同様にＢサイトに存在するＴｉイオンを取
り囲む酸素８面体を有し、この酸素８面体が１結晶ユニ
ット内に結晶ユニットのｃ軸方向に沿って複数個層状に
配列される。
【００４０】さらに、誘電体２の強誘電体２Ｂとして図
３（Ｂ）に示すＢａＴｉＯ3 が使用できる。図３（Ｂ）
は強誘電体２ＢとしてのＢａＴｉＯ3 の１結晶ユニット
を示す結晶構造図である。このＢａＴｉＯ3 は、Ｔｉイ
オンを取り囲む酸素８面体を有し、ＰｂＴｉＯ3 と同様
の物理的性質を有する。層状誘電体２ＡにおいてはＢａ
ＴｉＯ3 Ｂａイオンの拡散が阻止できる。
３（Ｂ）に示すＢａＴｉＯ3 が使用できる。図３（Ｂ）
は強誘電体２ＢとしてのＢａＴｉＯ3 の１結晶ユニット
を示す結晶構造図である。このＢａＴｉＯ3 は、Ｔｉイ
オンを取り囲む酸素８面体を有し、ＰｂＴｉＯ3 と同様
の物理的性質を有する。層状誘電体２ＡにおいてはＢａ
ＴｉＯ3 Ｂａイオンの拡散が阻止できる。
【００４１】実施形態２ 実施形態２はＦＲＡＭ構造を採用する不揮発性記憶素子
を備えた不揮発性記憶装置に本発明を適用した場合につ
いて説明する。図６は不揮発性記憶装置に搭載されたＦ
ＲＡＭ構造を採用する不揮発性記憶素子の断面構造図で
ある。ＦＲＡＭ構造を採用する不揮発性記憶素子Ｍは基
板１に搭載され、この不揮発性記憶素子ＭはＭＩＳＦＥ
Ｔ（スイッチング素子）と容量素子との直列回路で形成
された１トランジスタ／１キャパシタ構造で構成され
る。不揮発性記憶素子ＭのＭＩＳＦＥＴはチャネル形成
領域１Ａ、ゲート絶縁膜１Ｂ、制御電極（ワード線）
３、ソース領域及びドレイン領域として使用される一対
の半導体領域４を備える。容量素子は、下層電極８、誘
電体９及び上層電極１０を備え、スタックドキャパシタ
構造で形成される。
を備えた不揮発性記憶装置に本発明を適用した場合につ
いて説明する。図６は不揮発性記憶装置に搭載されたＦ
ＲＡＭ構造を採用する不揮発性記憶素子の断面構造図で
ある。ＦＲＡＭ構造を採用する不揮発性記憶素子Ｍは基
板１に搭載され、この不揮発性記憶素子ＭはＭＩＳＦＥ
Ｔ（スイッチング素子）と容量素子との直列回路で形成
された１トランジスタ／１キャパシタ構造で構成され
る。不揮発性記憶素子ＭのＭＩＳＦＥＴはチャネル形成
領域１Ａ、ゲート絶縁膜１Ｂ、制御電極（ワード線）
３、ソース領域及びドレイン領域として使用される一対
の半導体領域４を備える。容量素子は、下層電極８、誘
電体９及び上層電極１０を備え、スタックドキャパシタ
構造で形成される。
【００４２】前記基板１は前述の実施形態１と同様に単
結晶構造を有するＳｉ基板で形成される。不揮発性記憶
素子ＭのＭＩＳＦＥＴはｎチャネル導電型で形成され
る。ゲート絶縁膜１Ｂは、チャネル形成領域１Ａの表面
上に形成され、ＳｉＯ2 の単層膜又はＳｉＯ2 とＳｉ3
Ｎ4 とを重ね合わせた複合膜で形成される。制御電極３
は、例えばＳｉ、シリサイド、高融点金属のいずれかの
単層膜、又はＳｉにシリサイド若しくは高融点金属を重
ね合わせた複合巻膜等のいわゆるゲート材料で形成され
る。
結晶構造を有するＳｉ基板で形成される。不揮発性記憶
素子ＭのＭＩＳＦＥＴはｎチャネル導電型で形成され
る。ゲート絶縁膜１Ｂは、チャネル形成領域１Ａの表面
上に形成され、ＳｉＯ2 の単層膜又はＳｉＯ2 とＳｉ3
Ｎ4 とを重ね合わせた複合膜で形成される。制御電極３
は、例えばＳｉ、シリサイド、高融点金属のいずれかの
単層膜、又はＳｉにシリサイド若しくは高融点金属を重
ね合わせた複合巻膜等のいわゆるゲート材料で形成され
る。
【００４３】不揮発性記憶素子Ｍの容量素子を構成する
下層電極８、上層電極１０はそれぞれ例えばＰｔで形成
される。また、特に下層電極８にはその上層に形成され
る誘電体２との間で結晶格子定数が近似するペロブスカ
イト結晶構造を有する材料が使用できる。下層電極８は
ＭＩＳＦＥＴの表面上を覆う層間絶縁膜５の表面上に形
成される。下層電極８は、層間絶縁膜５に形成された接
続孔６に埋設された接続孔配線７を通して、ＭＩＳＦＥ
Ｔの一方の半導体領域４に電気的に接続される。
下層電極８、上層電極１０はそれぞれ例えばＰｔで形成
される。また、特に下層電極８にはその上層に形成され
る誘電体２との間で結晶格子定数が近似するペロブスカ
イト結晶構造を有する材料が使用できる。下層電極８は
ＭＩＳＦＥＴの表面上を覆う層間絶縁膜５の表面上に形
成される。下層電極８は、層間絶縁膜５に形成された接
続孔６に埋設された接続孔配線７を通して、ＭＩＳＦＥ
Ｔの一方の半導体領域４に電気的に接続される。
【００４４】容量素子の誘電体９は、前述の実施形態１
に係る不揮発性記憶素子Ｍの誘電体２と同様に、層状誘
電体９Ａ、強誘電体９Ｂのそれぞれを交互に複数層重ね
合わせた積層薄膜で構成される。本実施形態において
は、誘電体２特に最下層の層状誘電体２Ａの下地となる
下層電極８の材料が前述の実施形態１の場合に比べて自
由に選択できる。例えば、前述のように下層電極８にペ
ロブスカイト結晶構造を有する材料が使用される場合に
は、下層電極８、誘電体２の層状誘電体２Ａ、強誘電体
２Ｂのそれぞれが同一分子線エピタキシャル装置で連続
的に形成できる。
に係る不揮発性記憶素子Ｍの誘電体２と同様に、層状誘
電体９Ａ、強誘電体９Ｂのそれぞれを交互に複数層重ね
合わせた積層薄膜で構成される。本実施形態において
は、誘電体２特に最下層の層状誘電体２Ａの下地となる
下層電極８の材料が前述の実施形態１の場合に比べて自
由に選択できる。例えば、前述のように下層電極８にペ
ロブスカイト結晶構造を有する材料が使用される場合に
は、下層電極８、誘電体２の層状誘電体２Ａ、強誘電体
２Ｂのそれぞれが同一分子線エピタキシャル装置で連続
的に形成できる。
【００４５】応用例 なお、本発明は、前述の不揮発性記憶素子Ｍにおいて、
上下２層の層状誘電体２Ａとこの層状誘電体２Ａ間に挟
み込まれた１層の強誘電体２Ｂとからなる合計３層で形
成された誘電体２を使用できる。
上下２層の層状誘電体２Ａとこの層状誘電体２Ａ間に挟
み込まれた１層の強誘電体２Ｂとからなる合計３層で形
成された誘電体２を使用できる。
【００４６】さらに、本発明は、前述の不揮発性記憶素
子Ｍにおいて、誘電体２の層状誘電体２Ａ、強誘電体２
Ｂのそれぞれの積層順序を強誘電体２Ｂから行い、この
強誘電体２Ｂの表面上に、順次、層状誘電体２Ａ、強誘
電体２Ｂ、層状誘電体２Ａのそれぞれを積層してもよ
い。
子Ｍにおいて、誘電体２の層状誘電体２Ａ、強誘電体２
Ｂのそれぞれの積層順序を強誘電体２Ｂから行い、この
強誘電体２Ｂの表面上に、順次、層状誘電体２Ａ、強誘
電体２Ｂ、層状誘電体２Ａのそれぞれを積層してもよ
い。
【００４７】本発明は、強誘電体材料を利用し焦電効果
を利用する焦電型赤外線センサに適用できる。さらに、
本発明は、強誘電体材料を利用し圧電効果を利用する圧
電センサに適用できる。焦電型赤外線センサ、圧電セン
サのいずれの場合においても、強誘電体材料で形成され
る部分が強誘電体と層状誘電体とを交互に重ね合わせた
積層構造で形成される。
を利用する焦電型赤外線センサに適用できる。さらに、
本発明は、強誘電体材料を利用し圧電効果を利用する圧
電センサに適用できる。焦電型赤外線センサ、圧電セン
サのいずれの場合においても、強誘電体材料で形成され
る部分が強誘電体と層状誘電体とを交互に重ね合わせた
積層構造で形成される。
【００４８】
【発明の効果】本発明においては、情報書込み特性の時
間経過に伴う劣化を防止しつつ、低消費電力化が実現で
きる不揮発性記憶素子を備えた不揮発性記憶装置が提供
できる。さらに詳細には、本発明においては、情報記憶
部において強誘電体の物理的特性としての高い比誘電率
を有効に利用し、低い電圧の情報書込み電圧で充分な情
報書込みを行い、低消費電力化を実現するとともに、前
記強誘電体の組成物質の拡散による不要物質（常誘電
体）の生成を阻止し、強誘電体の高い比誘電率を維持し
て低い電圧の情報書込み電圧で充分な情報書込みを行
い、低消費電力化を実現できる不揮発性記憶素子を備え
た不揮発性記憶装置が提供できる。
間経過に伴う劣化を防止しつつ、低消費電力化が実現で
きる不揮発性記憶素子を備えた不揮発性記憶装置が提供
できる。さらに詳細には、本発明においては、情報記憶
部において強誘電体の物理的特性としての高い比誘電率
を有効に利用し、低い電圧の情報書込み電圧で充分な情
報書込みを行い、低消費電力化を実現するとともに、前
記強誘電体の組成物質の拡散による不要物質（常誘電
体）の生成を阻止し、強誘電体の高い比誘電率を維持し
て低い電圧の情報書込み電圧で充分な情報書込みを行
い、低消費電力化を実現できる不揮発性記憶素子を備え
た不揮発性記憶装置が提供できる。
【図１】 本発明の実施形態１に係る不揮発性記憶装置
に搭載されたＭＦＳＦＥＴ構造を採用する不揮発性記憶
素子の断面構造図である。
に搭載されたＭＦＳＦＥＴ構造を採用する不揮発性記憶
素子の断面構造図である。
【図２】 前記不揮発性記憶素子の誘電体の部分を拡大
した断面構造図である。
した断面構造図である。
【図３】 （Ａ）、（Ｂ）はそれぞれ前記誘電体の強誘
電体の結晶ユニットの結晶構造を示す結晶構造図であ
る。
電体の結晶ユニットの結晶構造を示す結晶構造図であ
る。
【図４】 （Ａ）、（Ｂ）はそれぞれ前記誘電体の層状
誘電体の結晶ユニットの結晶構造を示す結晶構造図であ
る。
誘電体の結晶ユニットの結晶構造を示す結晶構造図であ
る。
【図５】 前記層状誘電体の結晶ユニットの配列状態を
示す結晶構造図である。
示す結晶構造図である。
【図６】 本発明の実施形態２に係る不揮発性記憶装置
に搭載されたＦＲＡＭ構造を採用する不揮発性記憶素子
の断面構造図である。
に搭載されたＦＲＡＭ構造を採用する不揮発性記憶素子
の断面構造図である。
【図７】 前記不揮発性記憶素子の誘電体の部分を拡大
した断面構造図である。
した断面構造図である。
１ 基板、１Ａ チャネル形成領域、１Ｂ ゲート絶縁
膜、２，９ 誘電体、２Ａ，９Ａ 層状誘電体、２Ｂ，
９Ｂ 強誘電体、３ 制御電極、４ 半導体領域、８
下層電極、１０ 上層電極、Ｍ 不揮発性記憶素子。
膜、２，９ 誘電体、２Ａ，９Ａ 層状誘電体、２Ｂ，
９Ｂ 強誘電体、３ 制御電極、４ 半導体領域、８
下層電極、１０ 上層電極、Ｍ 不揮発性記憶素子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｂ 3/12 ３１８ Ｇ１１Ｃ 17/00 ６２１Ａ Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 27/10 ６５１ 21/8242 29/78 ３７１ 21/8247 29/788 29/792
Claims (9)
- 【請求項１】 不揮発性記憶素子を備えた不揮発性記憶
装置において、 互いに離間配置された第１電極及び第２電極と、 前記第１電極と第２電極との間に形成され、少なくとも
強誘電体と層状誘電体とを配列した誘電体と、 を備え、 前記不揮発性記憶素子の情報記憶部が前記第１電極、誘
電体及び第２電極で構成されることを特徴とする不揮発
性記憶装置。 - 【請求項２】 不揮発性記憶素子を備えた不揮発性記憶
装置において、 互いに離間配置された第１電極及び第２電極と、 前記第１電極と第２電極との間に形成され、強誘電体と
層状誘電体とを交互に複数層配列した誘電体と、 を備え、 前記不揮発性記憶素子の情報記憶部が前記第１電極、誘
電体及び第２電極で構成されることを特徴とする不揮発
性記憶装置。 - 【請求項３】 前記請求項２に記載された不揮発性記憶
装置において、 前記情報記憶部の誘電体は、層状誘電体と層状誘電体と
の間に強誘電体が挟み込まれた構造で構成されることを
特徴とする不揮発性記憶装置。 - 【請求項４】 前記請求項２又は請求項３に記載された
不揮発性記憶装置において、 前記情報記憶部の誘電体の層状誘電体は前記第１電極、
第２電極のそれぞれに直接接触し、 前記誘電体の強誘電体は前記第１電極、第２電極のそれ
ぞれに層状誘電体を介在して形成されることを特徴とす
る不揮発性記憶装置。 - 【請求項５】 前記請求項４に記載された不揮発性記憶
装置において、 前記情報記憶部の誘電体の強誘電体、層状誘電体は、そ
れぞれ単結晶構造で形成されることを特徴とする不揮発
性記憶装置。 - 【請求項６】 前記請求項２又は請求項５に記載された
不揮発性記憶装置において、 前記情報記憶部の誘電体を構成する強誘電体はペロブス
カイト結晶構造で形成され、 前記層状誘電体は層状ペロブスカイト結晶構造で形成さ
れることを特徴とする不揮発性記憶装置。 - 【請求項７】 前記請求項６に記載された不揮発性記憶
装置において、 前記情報記憶部の誘電体を構成する層状誘電体は、前記
第１電極と第２電極との間に印加される電界方向に層状
ペロブスカイト結晶構造の結晶ユニットのｃ軸方向を一
致させて形成されることを特徴とする不揮発性記憶装
置。 - 【請求項８】 前記請求項７に記載された不揮発性記憶
装置において、 前記情報記憶部の誘電体を構成する強誘電体はＰｂＺｒ
Ｏ3 、ＰｂＴｉＯ3 、ＢａＴｉＯ3 のいずれかで形成さ
れ、 前記層状誘電体はＳｒＢｉ2 Ｔａ2 Ｏ9 又はＢｉ4 Ｔｉ
3 Ｏ12で形成されることを特徴とする不揮発性記憶装
置。 - 【請求項９】 前記請求項８に記載された不揮発性記憶
装置において、 前記情報記憶部の誘電体を構成する強誘電体、層状誘電
体はそれぞれ５−１０ｎｍの膜厚で交互に複数層配列さ
れ、 前記誘電体の合計の膜厚は１００−２００ｎｍで形成さ
れることを特徴とする不揮発性記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31638196A JPH10163436A (ja) | 1996-11-27 | 1996-11-27 | 不揮発性記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31638196A JPH10163436A (ja) | 1996-11-27 | 1996-11-27 | 不揮発性記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163436A true JPH10163436A (ja) | 1998-06-19 |
Family
ID=18076460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31638196A Pending JPH10163436A (ja) | 1996-11-27 | 1996-11-27 | 不揮発性記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163436A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1191604A3 (en) * | 2000-09-22 | 2004-06-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
| WO2019045927A1 (en) * | 2017-08-30 | 2019-03-07 | Micron Technology, Inc. | FERROELECTRIC CAPACITOR, FIELD EFFECT FERROELECTRIC TRANSISTOR, AND METHOD USED IN FORMING ELECTRONIC DEVICE COMPRISING CONDUCTIVE MATERIAL AND FERROELECTRIC MATERIAL |
-
1996
- 1996-11-27 JP JP31638196A patent/JPH10163436A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1191604A3 (en) * | 2000-09-22 | 2004-06-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
| US6876030B2 (en) | 2000-09-22 | 2005-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
| WO2019045927A1 (en) * | 2017-08-30 | 2019-03-07 | Micron Technology, Inc. | FERROELECTRIC CAPACITOR, FIELD EFFECT FERROELECTRIC TRANSISTOR, AND METHOD USED IN FORMING ELECTRONIC DEVICE COMPRISING CONDUCTIVE MATERIAL AND FERROELECTRIC MATERIAL |
| CN111033738A (zh) * | 2017-08-30 | 2020-04-17 | 美光科技公司 | 铁电电容器、铁电场效应晶体管以及用于形成包括导电材料和铁电材料的电子装置的方法 |
| US10950384B2 (en) | 2017-08-30 | 2021-03-16 | Micron Technology, Inc. | Method used in forming an electronic device comprising conductive material and ferroelectric material |
| US11469043B2 (en) | 2017-08-30 | 2022-10-11 | Micron Technology, Inc. | Electronic device comprising conductive material and ferroelectric material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3103916B2 (ja) | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル | |
| KR100747369B1 (ko) | 불휘발성 메모리 | |
| US20060170021A1 (en) | Ferroelectric capacitor | |
| JPH10242426A (ja) | 半導体メモリセルのキャパシタ構造及びその作製方法 | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| KR20020070624A (ko) | 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법 | |
| US6727156B2 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
| JP5440803B2 (ja) | Ｍｆｍｓ型電界効果トランジスタ及び強誘電体メモリ装置並びにこれらの製造方法 | |
| US20070275484A1 (en) | Ferroelectric memory and method for manufacturing the same | |
| US7074624B2 (en) | Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory | |
| CN100421236C (zh) | 半导体装置及其制造方法 | |
| US7646073B2 (en) | Ferroelectric capacitor and ferroelectric memory | |
| US6855973B2 (en) | Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation | |
| JPH10163436A (ja) | 不揮発性記憶装置 | |
| US7528429B2 (en) | Ferroelectric capacitor and semiconductor device | |
| JP3442097B2 (ja) | 強誘電体薄膜および強誘電体半導体装置 | |
| JPH0590600A (ja) | 強誘電体デバイス | |
| JP3419974B2 (ja) | 強誘電体キャパシタの製造方法 | |
| JP3130410B2 (ja) | 強誘電体メモリ素子 | |
| JP4316193B2 (ja) | 強誘電体キャパシタ及び強誘電体メモリ装置 | |
| KR100896027B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100363393B1 (ko) | 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법 | |
| JPH113976A (ja) | 誘電体素子、強誘電体メモリおよびその動作方法 | |
| JP3507038B2 (ja) | 強誘電体不揮発性記憶装置 | |
| JPH10189887A (ja) | 強誘電体用電極及びそれを使用した強誘電体デバイス |