JPH10163271A - はんだ部材付着方法 - Google Patents

はんだ部材付着方法

Info

Publication number
JPH10163271A
JPH10163271A JP9323507A JP32350797A JPH10163271A JP H10163271 A JPH10163271 A JP H10163271A JP 9323507 A JP9323507 A JP 9323507A JP 32350797 A JP32350797 A JP 32350797A JP H10163271 A JPH10163271 A JP H10163271A
Authority
JP
Japan
Prior art keywords
solder
grid array
ball grid
decal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9323507A
Other languages
English (en)
Inventor
B Hotchkiss Gregory
ビー．ホチキス グレゴリー
D Stephens Gary
ディー．スチーブンス ゲイリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10163271A publication Critical patent/JPH10163271A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0525—Patterning by phototackifying or by photopatterning adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 電子デバイスのパッケージングにおいて、は
んだ部材を基板に付着させるための方法を提供する。 【解決手段】 本方法は、複数のはんだ部材１１４を備
えた１つのデカル１１０を形成する工程を含む。本方法
は、デカル１１０を基板１１２と位置合わせする工程
と、デカル１１０上のはんだ部材１１４を基板１１２へ
移す工程とをさらに含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に、電子デ
バイスのパッケージングに関するものであって、更に詳
細には、はんだ部材を基板へ付着させるための装置およ
び方法に関する。
【０００２】
【従来の技術】最新の電子部品は数多くの集積回路を含
んでいる。それらの集積回路を互いにあるいは他の電子
部品と電気的に接続することがしばしば必要となる。集
積回路を電子部品と接続する１つの方法は、エリアアレ
イ（ａｒｅａ ａｒｒａｙ）電子パッケージを使用する
ものである。エリアアレイ電子パッケージデザインのい
くつかの例として、ボールグリッドアレイ（ｂａｌｌ
ｇｒｉｄ ａｒｒａｙ）電子パッケージやフリップチッ
プ（ｆｌｉｐ−ｃｈｉｐ）電子パッケージを挙げること
ができる。ボールグリッドアレイ電子パッケージでは、
集積回路の各種入力および出力ポートは、一般的に、ワ
イヤボンドを介してボールグリッドアレイ電子パッケー
ジ上のコンタクトパッドへつながれる。ボールグリッド
アレイ電子パッケージのコンタクトパッド上に形成され
るはんだボールを用いて、プリント回路板のような別の
電子部品への接続が完成する。集積回路はまた、フリッ
プチップ電子パッケージデザインを通して電子部品へつ
ながれることもある。フリップチップ電子パッケージ
は、はんだボールを用いてプリント回路板等の他の電子
部品との接続を行う点で、ボールグリッドアレイ電子パ
ッケージと似ている。しかし、フリップチップデザイン
のはんだボールは集積回路表面の入力および出力ポート
へ直接付着される。フリップチップパッケージではワイ
ヤボンドは不要である。電子部品を相互接続するための
上述の方法における１つの重要な工程は、ボールグリッ
ドアレイパッケージまたはフリップチップ電子パッケー
ジ上にはんだボールを形成することである。
【０００３】
【発明の解決しようとする課題】ボールグリッドアレイ
パッケージまたはフリップチップ電子パッケージへはん
だボールを付着させるのにいくつかの方法が従来から知
られている。蒸着またはメッキによって集積回路上にフ
リップチップはんだバンプを作製してもよいし、ボール
グリッドアレイ電子パッケージのために必要なはんだ付
けは、真空チャックを使用することによって基板上へ予
め形成されたはんだを真空でロードするか、あるいは、
はんだペーストの印刷によって実現することができる。
ボールグリッドアレイパッケージ上のコンタクトパッド
へ予め形成されたはんだボールを移すために真空チャッ
クを使用することにはいくつかの欠点がある。例えば、
この方法が利用できるはんだボール間の最小距離は、い
くつかの応用においては許容できないものである。更
に、この従来の方法は２つの真空チャックを必要とす
る。それというのも、一方の真空チャックではんだボー
ルをボールグリッドアレイ電子パッケージへ移しなが
ら、他方で充填を行うようにするためである。１個また
は複数個の真空チャックを使用することは、この方法に
よって電子パッケージ上にはんだボールを形成するため
に必要なコストを増大させることになる。更に、はんだ
ボールが正しく移されない場合には、紛失したはんだボ
ールを追加するといった何らかの調節を手作業で行わな
ければならない。
【０００４】ボールグリッドアレイまたはフリップチッ
プ電子パッケージへはんだを付着させるための従来の別
の方法は、パッケージの上に置いたステンシルを利用す
るものである。典型的な応用では、はんだペーストをス
テンシルの上に供給し、次にステンシルの上を横切って
スクイジー（ｓｑｕｅｅｚｅｅ）を移動させることによ
って、孔を通してはんだペーストを下方へ押しつけて、
ボールグリッドアレイまたはフリップチップ電子パッケ
ージのコンタクトパッドとの間でコンタクトを形成させ
ることが行われる。この方法にもいくつかの欠点があ
る。例えば、ステンシルは洗浄する必要がある。更に、
ステンシル上ではんだペーストが磨耗するため、ステン
シルが劣化する傾向がある。更に、はんだペーストを使
用することは、はんだボールを使用する場合よりも高く
つく。
【０００５】従って、従来技術の欠点および不足を補う
ことのできる新しい方法および装置に対する需要が発生
する。本発明ははんだ部材を基板へ付着させるための方
法および装置に関する。
【０００６】
【課題を解決するための手段】本発明の１つの態様に従
えば、本方法はデカル（ｄｅｃａｌ）を形成する工程を
含む。デカルは複数のはんだ部材を含んでいる。本方法
は、デカルを基板と位置合わせする工程と、デカル上の
はんだ部材を基板へ移す工程とをさらに含んでいる。
【０００７】本発明の別の態様に従えば、基板へはんだ
部材を移すためにデカルを形成する本方法は、基板中に
複数個の孔を形成する工程と、基板上に複数個のはんだ
部材を配置する工程とを含んでいる。本方法は、基板上
の複数個のはんだ部材が前記複数個の孔の中に入り込ん
で複数個のはんだ部材を有する１個のデカルを形成する
ことを許容する工程をさらに含んでいる。
【０００８】本発明は、はんだ部材を基板上の所望の位
置と正確に位置合わせすることを容易にするためにはん
だ部材を基板へ付着させるための方法を提供する。デカ
ルだけを位置合わせすればよいので、多数のはんだ部材
をボールグリッドアレイパッケージ上の所望の位置へ位
置合わせする場合とは対照的に、１回の位置合わせ操作
によってすべてのはんだ部材をボールグリッドアレイパ
ッケージ上の所望の位置へ正確に位置合わせすることが
できる。従来のボールグリッドアレイ生産ラインでは、
ボールの紛失がしばしば問題になった。本発明は、ベン
ダーに対して出荷する前に欠陥のあるデカルをスクリー
ニングすることによって、失われないボールの収率およ
び生産効率を高めることができる。このスクリーニング
操作は、はんだボールをボールグリッドアレイパッケー
ジへ付着させた後で行われる従来のスクリーニングとは
対照的である。
【０００９】本発明はまた、中心となる場所ではんだ部
材デカルを作成した後、そのはんだ部材デカルを離れた
場所へ送って、離れた場所ではんだ部材のボールグリッ
ドアレイパッケージへの移送を行うことを可能とする。
従って、ボールグリッドアレイ上にはんだを配置するた
めに従来使用されてきた多くの装置が省略できる。それ
によって、ボールグリッドアレイ上にはんだボールを形
成するコストが削減できる。はんだ部材デカルを形成す
るために必要なすべての装置は単に中心となる場所に設
置すればよい。はんだ部材デカルを形成することはま
た、はんだボールを付着させる操作の一部を第三者へ依
頼することを容易にする。このこともコスト削減につな
がる。はんだ部材デカルははんだペーストなしで形成で
きるため、はんだ部材デカルを使用することで、はんだ
部材が付着されるボールグリッドアレイパッケージまた
はその他の基板を化学的処理等の厳しい環境にさらすこ
とがない。予め形成されたはんだ部材を使用すること
で、環境に優しくない化学物質を使用するコストを削減
することができる。はんだペーストでなくはんだボール
を使用することで、はんだのより均一な分布が得られ、
また各種タイプのはんだ合金の利用が可能となる。
【００１０】本発明およびその特徴をより完全に理解す
るために、添付図面と一緒に以下の詳細な説明を参照す
る。
【００１１】
【発明の実施の形態】本発明およびそれの特徴は図１乃
至図１７を参照することで最も良く理解されよう。各図
面では対応する部品に対して同じ参照符号を用いた。
【００１２】
【実施例】図１（Ａ）〜（Ｃ）は本発明の一実施例を示
している。図１（Ａ）には、ボールグリッドアレイ（Ｂ
ＧＡ）パッケージ１１２が示されている。一実施例にお
いて、本発明は、はんだボール１１４等のはんだ部材を
ボールグリッドアレイパッケージ１１２等の基板に付着
させるための方法を提供する。はんだ合金に普通使用さ
れる元素は、錫，鉛，銀，ビスマス，銅，インジウム，
アンチモンおよびカドミウムである。しかし、はんだと
して使用するのに適した元素をはんだボール１１４等の
はんだ部材を形成するのに使用することもできる。ボー
ルグリッドアレイパッケージ１１２は従来のボールグリ
ッドアレイパッケージで構わない。従来のボールグリッ
ドアレイ用基板材料の例には、有機積層膜，セラミック
ス，金属およびポリマーのシートおよび膜が含まれる。
ボールグリッドアレイパッケージ１１２にはまた、電子
デバイスの電気的接続を容易にするためにはんだ部材を
付着させるための任意の適当な基板が含まれる。更に以
下で詳しく議論するが、はんだ部材は、例えばフリップ
チップ電子パッケージ中の集積回路や中間媒体（ｉｎｔ
ｅｒｐｏｓｅｒ）等のその他の基板へ直接付着させるこ
ともできる。図１（Ａ）はまた、本発明に従うはんだ部
材デカル１１０の一実施例を示している。はんだ部材デ
カル１１０は、はんだボール１１４等のはんだ部材が複
数個その上に形成された基板１１１を含んでいる。ある
いは、はんだボール１１４は、円柱形の形状を持つはん
だコラム等の多様な形状を有するはんだ部材で置き換え
ることもできる。本発明に従えば、はんだボール１１４
は基板１１１上に一時的に形成または配置されて、その
後にボールグリッドアレイパッケージ１１２へ移され
る。以下で詳しく説明するが、ボールグリッドアレイパ
ッケージ１１２は複数個のコンタクトパッド（図１
（Ａ）〜（Ｃ）には明示的に示されていない）を含むこ
とができる。本発明の一実施例に従えば、はんだボール
１１４はボールグリッドアレイパッケージ１１２上のコ
ンタクトパッドへ移される。
【００１３】図１（Ｂ）は、はんだ部材デカル１１０を
ボールグリッドアレイパッケージ１１２と位置合わせす
る工程を示している。本発明に従えば、はんだ部材デカ
ル１１０をボールグリッドアレイパッケージ１１２と位
置合わせし、はんだボール１１４をボールグリッドアレ
イパッケージ１１２の一部に接触させ、はんだボール１
１４をボールグリッドアレイパッケージ１１２へ移すこ
とによって、はんだボール１１４を所望の位置でボール
グリッドアレイパッケージ１１２へ付着させる。以下で
詳しく述べるが、はんだ部材デカル１１０からボールグ
リッドアレイパッケージ１１２へのはんだボール１１４
の移送を容易にするために、ボールグリッドアレイパッ
ケージ１１２上にはんだ部材デカル１１０を配置するよ
うにしてもよい。あるいは、ボールグリッドアレイパッ
ケージ１１２をはんだ部材デカル１１０上に配置するこ
ともできる。更に、ボールグリッドアレイパッケージ１
１２へのはんだボール１１４の移送を容易なものとする
ように、はんだ部材デカル１１０およびボールグリッド
アレイパッケージ１１２のその他の適当な相対的な配置
を利用することもできる。はんだ部材デカル１１０をボ
ールグリッドアレイパッケージ１１２と位置合わせした
後で、はんだボール１１４をボールグリッドアレイパッ
ケージ１１２へ移す。この移送操作ははんだリフロープ
ロセスを含むことができる。はんだ部材デカル１１０
は、図１（Ｃ）に示されるように、付着済みのボールグ
リッドアレイパッケージ１１６を作るように、はんだボ
ール１１４から取り除くことができる。はんだ部材デカ
ル１１０は、上述のプロセス中のいろんな時点でボール
グリッドアレイパッケージ１１２から取り除くことがで
きる。例えば、はんだ部材デカル１１０は、はんだリフ
ロープロセスの前または後に、はんだボール１１４およ
びボールグリッドアレイパッケージ１１２から除去する
ことができる。
【００１４】図１（Ｃ）は付着済みのボールグリッドア
レイパッケージ１１６を示している。はんだボール１１
４はボールグリッドアレイパッケージ１１２にしっかり
と付着されており、付着済みのボールグリッドアレイパ
ッケージ１１６を形成している。付着済みのボールグリ
ッドアレイパッケージ１１６上に形成されたはんだボー
ル１１４は、１つの電子デバイスから別のものへの接続
を容易にする複数の電気的接続ポイントを提供する。付
着済みのボールグリッドアレイパッケージ１１６上のは
んだボール１１４は、プリント回路板等の各種電子部品
のコンタクトパッドへ付着させることができる。
【００１５】図２（Ａ）〜（Ｃ）は、本発明に従う付着
済みのボールグリッドアレイパッケージ１１６を利用し
た集積回路パッケージ２１０の一例を示している。集積
回路パッケージ２１０は、その上に形成された集積回路
２１４を備えた付着済みのボールグリッドアレイパッケ
ージ１１６を含んでいる。集積回路２１４は、図２
（Ｂ）に示されるように、エポキシ２２４を用いて付着
済みのボールグリッドアレイパッケージ１１６へ付着さ
せることができる。各種の集積回路接続ポート２２０が
ワイヤボンド２１６を介して付着済みのボールグリッド
アレイパッケージ１１６上のボンディングパッド２３０
へ電気的に接続される。図２（Ａ）に示されるように、
ボンディングパッド２３０は導電性の相互接続ライン２
４０によってコンタクトパッド４１２へ電気的につなが
れる。コンタクトパッド４１２は図４に最も良く示され
ている。相互接続ライン２４０は１または複数の層にお
いてパターニングすることができ、それら相互接続ライ
ン２４０のいくつかは付着済みのボールグリッドアレイ
パッケージ１１６の表面下に配置される。はんだボール
１１４がコンタクトパッド４１２へつながれる。ワイヤ
ボンド２１６は固定されていないワイヤ（ｆｒｅｅ−ｓ
ｔａｎｄｉｎｇ ｗｉｒｅ）でよい。図２（Ｃ）に示さ
れるように、集積回路接続ポート２２０は、プリント回
路板のコンタクトパッド２２６をはんだボール１１４へ
つなぐことによって、プリント回路板２２２上のコンタ
クトパッド２２６へ電気的につながれる。集積回路２１
４を雰囲気中の腐食性が心配される物質から保護するた
めに、集積回路２１４，ボンディングワイヤ２１６およ
びボンディングパッド２３０を取り囲む領域はポリマー
材料２５０で充填することができる。従って、コンタク
トパッド４１２上へはんだボール１１４を形成すること
は、プリント回路板のコンタクトパッド２２６をボール
グリッドアレイのコンタクトパッド４１２へつなぐこと
を容易にし、そのことが集積回路２１４とプリント回路
板２２２との間の電気的接続を許容することになる。こ
のように、本発明は、集積回路２１４のような集積回路
をプリント回路板２２２のような別の電子部品へ接続す
ることを容易とするボールグリッドアレイ１１２上への
はんだボール１１４の形成方法を提供する。
【００１６】図２（Ｄ）および図２（Ｅ）はフリップチ
ップ電子パッケージ２６０およびそれのプリント回路板
２８２への接続の例を示す。フリップチップ２６０は、
本発明に従ってその上にはんだ部材を形成する基板の別
の例である。図２（Ｄ）および図２（Ｅ）に示されるよ
うに、フリップチップ電子パッケージ２６０は、ワイヤ
ボンド２１６のようなワイヤボンドを使わずに、またボ
ンディングパッド２３０のようなボンディングパッドを
使わずに、集積回路２６４をプリント回路板２８２へ接
続することを可能とする。はんだボール１１４が各種の
接続ポート２８０上へ直接形成される。それは集積回路
２６４の表面と同じ高さに形成することができる。集積
回路２６４は本質的に集積回路２１４と同じものであ
る。図２（Ｅ）に示されるように、はんだボール１１４
が集積回路の接続ポート２８０をプリント回路板２８２
上のコンタクトパッド２８６へ電気的に接続する。接続
の後で、集積回路２６４を雰囲気から保護し、電子パッ
ケージへの歪みを解放するために、集積回路２６４とプ
リント回路板２８２との間にポリマーまたはエラストマ
ーの充填材２９０が供給される。
【００１７】図３（Ａ）および図３（Ｂ）ははんだ部材
デカル１１０の例について更に詳細を示している。図３
（Ａ）および図３（Ｂ）に示されたはんだ部材デカル１
１０は、図４に示されたボールグリッドアレイパッケー
ジ１１２上に形成されたコンタクトパッド４１２のパタ
ーンとマッチするように、はんだ部材デカル１１０の周
囲を取り囲んで形成された複数のはんだボール１１４を
含んでいる。本発明に従えば、はんだボール１１４のよ
うなはんだ部材のパターンは、ボールグリッドアレイパ
ッケージ１１２のような基板上の対応するコンタクトパ
ッドパターンにマッチするように、はんだ部材デカル１
１０のようなはんだ部材デカル上に形成される。
【００１８】図４はボールグリッドアレイパッケージ１
１２の例を示している。ボールグリッドアレイパッケー
ジ１１２は、集積回路を配置するための集積回路収容エ
リア４１０を備えて形成される。更に、ボールグリッド
アレイパッケージ１１２は、集積回路を別の電子デバイ
スへ接続することを容易にするために複数のボールグリ
ッドアレイコンタクトパッド４１２を備えて形成され
る。コンタクトパッド４１２はボールグリッドアレイパ
ッケージ１１２の表面と同じ高さに形成することができ
る。
【００１９】図５ははんだボール１１４をボールグリッ
ドアレイパッケージ１１２へ付着させる１つの方法を示
すフローチャートである。図１乃至図５、特に図５を参
照しながら、本発明の一実施例の動作について説明す
る。本方法は工程５１０からスタートする。本発明に従
えば、工程５２０において、ボールグリッドアレイパッ
ケージ１１２上のコンタクトパッド４１２の対応するパ
ターンにマッチするパターン状に配置された複数のはん
だボール１１４を備えたはんだ部材デカル１１０が形成
される。以下で詳しく説明するが、予め形成されたはん
だ接続デカル１１０上へのはんだボール１１４の形成に
は、各種の方法が利用できる。そのような方法は、例え
ば、基板に複数のボスを形成して、はんだボール１１４
が重力によってそのボス中へ流れ落ちるようにする工
程、基板に孔を開けて、負圧を印加することでその孔へ
はんだボールが落ちるようにする工程、更には、複数の
孔の開いた基板へ接着性の膜を形成する工程、およびパ
ターン状の接着性領域を有する膜を形成する工程を含む
ことができる。これらの例示技術については後で詳しく
説明する。
【００２０】工程５３０では、はんだ部材デカル１１０
がボールグリッドアレイパッケージ１１２と位置合わせ
されて、はんだボール１１４がコンタクトパッド４１２
と接触するようにされる。はんだ部材デカル１１０は、
ボールグリッドアレイパッケージ１１２上のコンタクト
パッド４１２のパターンとマッチするはんだボール１１
４のパターンを有するように形成されるので、すべての
はんだボール１１４は１回の位置合わせ工程で以て各コ
ンタクトパッド４１２と位置合わせできる。
【００２１】工程５４０では、はんだボール１１４がボ
ールグリッドアレイ１１２のコンタクトパッド４１２へ
移される。本発明の一実施例に従えば、はんだボール１
１４ははんだリフロープロセスを通してコンタクトパッ
ド４１２へ移される。はんだリフロープロセスによっ
て、はんだボール１１４はボールグリッドアレイパッケ
ージ１１２のコンタクトパッド４１２へしっかりと付着
する。はんだリフロープロセスは既知であって、はんだ
ボール１１４をコンタクトパッド４１２へ固着させるた
めに多様なタイプのはんだリフロープロセスが利用でき
る。はんだリフロープロセスは窒素等の非酸化雰囲気で
行われようが、空気等の酸素雰囲気もまた利用できる。
【００２２】コンタクトパッド４１２とはんだボール１
１４とを互いに接触させて、はんだ部材デカル１１０と
ボールグリッドアレイパッケージ１１２の両者を加熱す
る前に、コンタクトパッド４１２またははんだボール１
１４のいずれかの上にはんだフラックスを供給してもよ
い。あるいは、ボールグリッドアレイパッケージ１１２
を加熱する前に、ボールグリッドアレイパッケージ１１
２からはんだ部材デカル１１０を除去して、ボールグリ
ッドアレイパッケージ１１２上にはんだボール１１４を
残すようにしてもよい。本発明では、はんだボール１１
４をコンタクトパッド４１２へしっかりと付着させるた
めに、フラックス無しのはんだリフロープロセスを含む
各種のその他のプロセスを採用することができる。基板
１１１は多様な材料を含むことができる。多様な材料を
利用することができるのではあるが、基板１１１は移送
プロセス中に加えられる熱に耐えられる材料、はんだが
張り付かない材料を含むことが好ましい。例えば、適当
な材料としては、樹脂，アルミニウム，シリコン，石英
あるいはセラミックスが含まれる。あるいは、移送プロ
セス中に焼失するような、紙のような材料を使うことも
できる。
【００２３】はんだリフロープロセスで使用されるはん
だのタイプは、ボールグリッドアレイパッケージ１１２
を形成するために使用される材料によって決まる。更
に、はんだ部材デカル１１０の基板１１１として使用で
きる材料のタイプは、選ばれたはんだリフロープロセス
のタイプによって影響される。例えば、セラミックスパ
ッケージ用としては、従来、鉛の含有量の高いはんだが
用いられている。もしボールグリッドアレイパッケージ
１１２がセラミックスパッケージを含んでいれば、鉛含
有量の高いはんだが選ばれるであろう。鉛含有量の高い
はんだは最大温度として３５０℃あるいはそれ以上を必
要とするので、基板１１１用の材料としてもその温度に
耐えられるものが選ばれるであろうし、あるいは、はん
だリフロープロセス中に焼失するようなものが選ばれよ
う。
【００２４】このリフロープロセスによって、はんだボ
ール１１４はコンタクトパッド４１２へしっかりと付着
する。工程５５０では、基板１１１がボールグリッドア
レイパッケージ１１２から引き剥がされて、付着済みの
ボールグリッドアレイパッケージ１１６が残される。あ
るいは、基板１１１の材料として、リフロープロセスの
間に焼失するものを選ぶこともできる。このように、本
発明は、はんだボールを基板に付着させることを容易に
し、従って、各種の電子デバイスの接続を許容する方法
を提供する。図５に示された方法は工程５６０で終了す
る。図５に示された方法は、ボールグリッドアレイパッ
ケージ１１２の他に、フリップチップ電子パッケージ２
６０あるいは中間媒体（明示的には示されていない）の
ような複数の基板上へはんだ部材を形成するためにも利
用できる。
【００２５】図６乃至図８は、本発明に従って、はんだ
ボール１１４をボールグリッドアレイパッケージ１１２
へ付着させる別の方法を示している。図１乃至図５に関
連して既に述べたように、はんだボール１１４は多様な
形状を有するはんだ部材で置換することができる。図６
および図７ははんだ部材デカル６１０およびボールグリ
ッドアレイパッケージ１１２の側面図である。図８は、
はんだ部材デカル６１０を使用することを通して、はん
だボール１１４をボールグリッドアレイパッケージ１１
２へ付着させることに付随する工程を示すフローチャー
トである。はんだ部材デカル６１０は、複数の窪みすな
わちボス６１２を備えて形成された基板６１１を含んで
いる。一実施例では、はんだ部材デカル６１０は、はん
だ付けできない材料、言い換えれば、はんだが付きにく
いアルミニウムのような材料から形成される。ボス６１
２には多様な形状のものが含まれる。例えば、ボス６１
２は、図６に示されるように、台形に形成することがで
き、あるいは、はんだボールを保持するように働くその
他の適当な形状のものとすることができる。ボス６１２
ははんだボール１１４を保持するのに十分な深さを持た
せて形成する必要がある。例えば、一実施例では、ボス
６１２ははんだボール１１４の直径の約８０％の深さを
持たせて形成されている。ボス６１２の形成は、図８に
示されたフローチャートでは、工程８２０に示されてい
る。
【００２６】工程８３０では、はんだ部材デカル６１０
の表面に複数のはんだボールを配置して、重力の作用下
ではんだボール１１４をボス６１２中へ落下させること
によって、はんだボール１１４をボス６１２中に配置さ
せる。工程８４０では、はんだ部材デカル６１０を傾け
たりあるいは振動させたりするような各種の方法を使っ
て、はんだ部材デカル６１０から余剰のはんだボール１
１４が除去される。
【００２７】工程８５０では、はんだ部材デカル６１０
とボールグリッドアレイパッケージ１１２との位置合わ
せが行われる。はんだボール１１４をボス６１２中に配
置した後で、ボールグリッドアレイパッケージ１１２は
はんだ部材デカル６１０と位置合わせされ、はんだボー
ル１１４はボールグリッドアレイのコンタクトパッド４
１２と接触するように配置される。はんだボール１１４
がコンタクトパッド４１２へ容易に移されるように、コ
ンタクトパッド４１２上にフラックスを用いてもよい。
コンタクトパッド４１２上にフラックスを供給すること
で、コンタクトパッド上に形成されていた任意の酸化物
も除去される。フラックスをはんだボール１１４上に供
給することもできる。重力の影響ではんだボール１１４
はボス６１２中に留まるので、ボールグリッドアレイパ
ッケージ１１２は、図６に示されるように、これら２つ
の位置合わせを行うようにはんだ部材デカル１１０上に
設置される。しかし、必要であれば、重力以外の力（例
えば、静電力）をはんだボール１１４に加えて、上下を
反転させた配置においてはんだボール１１４をボス６１
２中に留まらせることもできる。ボールグリッドアレイ
パッケージ１１２をはんだ部材デカル６１０と位置合わ
せした後、はんだボール１１４はボールグリッドアレイ
コンタクトパッド４１２に固着させられる。はんだボー
ル１１４をボールグリッドアレイコンタクトパッド４１
２へ固着させるためのプロセスの一例は、図５に関連し
て説明したはんだリフロープロセスのようなはんだリフ
ロープロセスである。
【００２８】はんだ部材デカル６１０をボールグリッド
アレイパッケージ１１２と位置合わせする工程８５０
は、図７に示されるように、基板６１１の除去を容易に
するように位置合わせの後ではんだ部材デカル６１０を
反転させる工程８５４を含むことができる。反転によっ
てボールグリッドアレイパッケージ１１２からはんだボ
ール１１４に加わる重さも減り、はんだボール１１４が
変形する可能性も低くなる。しかし、変形したはんだボ
ールは第２のはんだリフローを実行することによって丸
くすることはできる。工程８６０では、反転の後、基板
６１１が除去されて、ボールグリッドアレイコンタクト
パッド４１２と接触したはんだボール１１４が残され
る。コンタクトパッド４１２上に供給されたフラックス
は、はんだボール１１４をコンタクトパッド４１２上に
保持することを助けるのに十分な接着力を提供する。工
程８７０では、はんだボール１１４ははんだリフロープ
ロセスを通してコンタクトパッド４１２へ固着させられ
る。基板６１１を除去すると、はんだ部材デカル６１０
とボールグリッドアレイパッケージ１１２を組み合わせ
たものの全体の重さは減少する。従って、基板６１１を
除去すれば、重さが減ることによってはんだリフロープ
ロセスに要する時間が短縮することになる。図６乃至図
８に示された本発明の実施例に従う方法は、工程８８０
で終了する。図６乃至図８に示された方法は、ボールグ
リッドアレイパッケージ１１２の他に、フリップチップ
電子パッケージ２６０やインターポーザーのような複数
の基板上にはんだボール１１４のような複数のはんだ部
材を形成するためにも利用することができる。
【００２９】基板上にはんだ部材を形成するためにはん
だ部材デカルを使用することに関して上で説明した特徴
に加えて、図６乃至図８に示された実施例は、非真空プ
ロセスであるという付加的な特徴も持つ。すなわち、本
発明のこの実施例では真空用具が不要である。このこと
も、電子部品の接続を容易にするために基板上にはんだ
部材を形成することに付随するコストを削減することに
寄与する。上述の手順に従えば、複数の予め形成された
はんだ接続がボールグリッドアレイまたはその他同様な
基板に付着されて、電子デバイスの電気的接続を容易に
する。
【００３０】図９乃至図１１は本発明に従ってはんだ部
材を基板へ付着させる別の方法を示している。図９およ
び図１０ははんだ部材デカル９１０およびボールグリッ
ドアレイパッケージ１１２の側面図である。図１１は、
はんだ部材デカル９１０を使うことを通してはんだボー
ル１１４をボールグリッドアレイパッケージ１１２へ付
着させることに付随する工程を示している。はんだ部材
デカル９１０は、複数の孔９１２と底面９１３とを備え
て形成された薄い基板９１１を含んでいる。基板９１１
はアルミニウムのようにはんだが付きにくい材料から形
成されており、厚さは約０．０７６２ｍｍ（約０．００
３０インチ）である。しかし、その他の材料およびその
他の基板厚を使うこともできる。孔９１２は、はんだボ
ール１１４をしっかり保持できる寸法および形状に形成
される。一実施例では、はんだボール１１４は、底面９
１３の下側に、ボールグリッドアレイパッケージ１１２
のコンタクトパッド４１２と接触するのに十分なだけ飛
び出ている。基板９１１に孔９１２を形成することにつ
いては図１１の工程１１２０に示されている。工程１１
３０では、複数のはんだボール１１４が基板９１１上に
配置される。工程１１４０では、はんだボール１１４を
孔９１２の中へ入れるために、図９に示されるように、
真空９１４のような負圧が基板９１１の下側表面に印加
されて、はんだボール１１４を孔９１２の中へ引き入れ
る。工程１１４５では、傾けたりあるいは空気で吹き飛
ばしたりするような各種の方法を使って、はんだ部材デ
カル９１０から余剰のはんだボール１１４が除去され
る。工程１１５０では、はんだ部材デカル９１０の移送
を容易にするために、図１０に示されるように、はんだ
ボール１１４を所定の場所に保持するために、はんだボ
ール１１４および基板９１１の上に付加的な薄いカバー
１０１２が形成される。一実施例では、カバー１０１２
はアルミニウムで作られ、厚さは約０．０２５４〜０．
０５０８ｍｍ（約０．００１０〜０．００２０インチ）
である。しかし、その他の厚さおよび材料を使ってカバ
ー１０１２を形成することもできる。
【００３１】はんだボール１１４が孔９１２の中に設置
された後で、図１０に示されるように、はんだ部材デカ
ル９１０の底面側９１３がコンタクトパッド４１２の方
を向くようにしながら、はんだ部材デカル９１０とボー
ルグリッドアレイパッケージ１１２との位置合わせが行
われる。はんだリフロープロセスを容易なものとするた
めに、ボールグリッドアレイのコンタクトパッド４１２
上にフラックスを形成してもよい。はんだリフロープロ
セスを通して、図５に関して上で説明したのと同じよう
に、はんだボール１１４はコンタクトパッド４１２に固
着してもよい。図１１の工程１１７０ははんだリフロー
プロセスを示している。はんだリフロープロセス中には
んだボール１１４が加熱されると、はんだボール１１４
は融けて、ボールグリッドアレイコンタクトパッド４１
２へ固着する。工程１１８０では、はんだリフロープロ
セスの後ではんだ部材デカル９１０および薄いカバー１
０１２がはんだボール１１４から除去されて、ボールグ
リッドアレイパッケージ１１２に固着されたはんだボー
ル１１４が残される。図９乃至図１１に関して述べたこ
の方法は、図１（Ｃ）に示されたような付着済みのボー
ルグリッドアレイパッケージ１１６を作り出す。図９乃
至図１１に示された本発明の実施例のこの方法は工程１
１９０で終了する。図９乃至図１１に示されたこの方法
は、ボールグリッドアレイパッケージ１１２の他に、フ
リップチップ電子パッケージ２６０やインターポーザー
（中間媒体）のような複数の基板上へはんだボール１１
４のような複数のはんだ部材を形成するためにも利用す
ることができる。上述の手順に従えば、はんだボール１
１４のような複数のはんだ部材がボールグリッドアレイ
あるいはその他の同様な基板の上へ付着されて、電子デ
バイスの電気的な接続を容易にする。先に述べたはんだ
部材デカルの利点に加えて、図９乃至図１１に関して説
明した実施例は、デカル基板９１１にアルミニウムのよ
うな材料を使用することで運転コストが低くでき、使用
上の容易さもあって特に有利である。
【００３２】図１２乃至図１４は、はんだボール１１４
等のはんだ部材を基板へ付着させるための本発明に従う
別の方法を示している。図１２および図１３ははんだ部
材デカル１２１０およびボールグリッドアレイパッケー
ジ１１２の側面図である。図１４は、はんだ部材デカル
１２１０を利用することを通して、ボールグリッドアレ
イパッケージ１１２のような基板へはんだボール１１４
のようなはんだ部材を付着させることに付随する工程を
示すフローチャートである。はんだ部材デカル１２１０
は、はんだ部材デカル１２１０が基板１２１１の底面に
付着された接着性膜１２１４を備えて形成される点を除
いて、はんだ部材デカル９１０と本質的に同じである。
接着性膜１２１４は、いくつかの方法で基板１２１１の
底面へ取り付けることができる。例えば、接着性膜１２
１４を樹脂製のシートまたは膜（図示されていない）の
ような第２の基板上へ取り付けてもよい。この樹脂製の
シートを次に基板１２１１の底面に取り付ければよい。
あるいは、接着性膜１２１４は基板１２１１の底面へ直
接取り付けてもよい。基板１２１１は、アルミニウムを
含む多様な材料を含むことができる。はんだ部材デカル
１２１０はまた、複数の孔１２１２を備えて形成され
る。孔１２１２の形成と接着性膜１２１４の取り付けに
ついては、図１４の工程１４２０，１４３０に示されて
いる。工程１４４０では、図６乃至図８に関して述べた
のと同じようにして、孔１２１２の中にはんだボール１
１４が設置される。接着性膜１２１４ははんだボール１
１４を孔１２１２の中に固着させる手助けをする。一旦
はんだボール１１４が孔１２１２の中に設置されると、
図１３に示されるように、はんだ部材デカル１２１０は
裏返されて、工程１４４５においてボールグリッドアレ
イパッケージ１１２と位置合わせされる。図６乃至図８
に関して上で説明したように、余剰のはんだボール１１
４が次に除去される。接着性膜１２１４は、はんだ部材
デカル１２１０を裏返した時にはんだボール１１４が接
着性膜１２１４に付着したままにするのに十分な接着力
を持っている。しかし、接着性膜１２１４ははんだボー
ル１１４の上に何らかの残留物を残すべきではない。工
程１４５０では、はんだ部材デカル１２１０とボールグ
リッドアレイパッケージ１１２との組み合わせが加熱さ
れて、はんだリフロープロセスを通してはんだボール１
１４のボールグリッドアレイコンタクトパッド４１２へ
の移送が行われる。リフロープロセスの間に、接着性膜
は焼失する。はんだボール１１４の移送の後、基板１２
１１は付着済みのボールグリッドアレイパッケージ１１
６から引き剥がすことができる。図１２乃至図１４に示
された本発明の実施例のこの方法は工程１４６０で終了
する。
【００３３】接着性膜１２１４は、１９９４年１０月１
８日付けでケアンクロス（Ｃａｉｒｎｃｒｏｓｓ）等に
発行された、”粒子接着の方法およびその製品”と題す
る米国特許第５，３５６，７５１号に述べられているよ
うな紫外線に敏感なテープを含むことができる。このテ
ープは紫外光に露光されると接着力を失う。この米国特
許第５，３５６，７５１号はここに参考のために引用さ
れる。もし紫外線に敏感なテープを使用すれば、はんだ
部材デカル１２１０をボールグリッドアレイパッケージ
１１２と位置合わせした後で、接着性膜１２１４上から
接着性膜１２１４を露光すればよい。それによって、リ
フロープロセスの前に基板１２１１および接着性膜１２
１４をボールグリッドアレイパッケージ１１２から除去
して、ボールグリッドアレイパッケージ１１２上にはん
だボール１１４を残すようにできる。リフロープロセス
の前に基板１２１１および接着性膜１２１４を除去する
ことは、はんだリフロープロセスに要する時間を短縮す
ることになる。このように、上述の手順に従って、はん
だボール１１４のような複数のはんだ部材をボールグリ
ッドアレイまたはその他の基板へ付着させることによっ
て、電子デバイスの電気的接続が容易になる。
【００３４】図１５乃至図１７ははんだ部材を基板１１
２へ付着させるための別の方法を示している。図１５お
よび図１６ははんだ部材デカル１５１０およびボールグ
リッドアレイパッケージ１１２の側面図である。図１７
は、はんだ部材デカル１５１０を利用することを通し
て、はんだボール１１４のようなはんだ部材をボールグ
リッドアレイパッケージ１１２のような基板へ付着させ
ることに関する工程を示すフローチャートである。はん
だ部材デカル１５１０は接着性膜１５１２を含んでい
る。接着性膜１５１２は光に敏感な接着性膜であって、
紫外線にさらされるとその接着力のほとんどを失うよう
に特別に調整された接着面１５１５を有している。接着
性膜１５１２はまた、第２の表面１５１３を有してい
る。接着性膜１５１２は、１９９４年１０月１８日付け
でケアンクロス（Ｃａｉｒｎｃｒｏｓｓ）等に発行され
た、”粒子接着の方法およびその製品”と題する米国特
許第５，３５６，７５１号に述べられているような接着
性膜を含むことができる。本発明で使用するのに適した
接着性膜は、ウルトロン（Ｕｌｔｒｏｎ）およびリンテ
ック（Ｌｉｎｔｅｃ）等の製造業者から入手することも
できる。図１５および図１７に示されるように、工程１
７２０において、接着性膜１５１２を覆ってフォトマス
ク１５１４が配置される。フォトマスク１５１４は、ボ
ールグリッドアレイパッケージ１１２上のコンタクトパ
ッド４１２の形状とマッチする形状に複数の領域すなわ
ちドット１５２０を配して作製される。工程１７３０で
は、フォトマスク１５１４のドット１５２０によって覆
われていない接着性膜１５１２の領域が紫外光１５１６
に露光される。フォトマスク１５１４のドット１５２０
によって覆われている接着性膜１５１２の領域はこの紫
外光にさらされない。従って、フォトマスク１５１４の
ドット１５２０領域に対応する接着性膜１５１２のエリ
アは完全な接着力を保有しており、他方、接着性膜１５
１２の残りの部分はその接着力のほとんどを失う。工程
１７４０において、フォトマスク１５１４が除去され
る。フォトマスク１５１４を除去した後、工程１７５０
においては、接着性膜１５１２上にはんだボール１１４
を溢れさせる。はんだボール１１４はフォトマスク１５
１４のドット１５２０上のエリアに対応する接着性膜１
５１２のエリアにのみ付着する。余剰なはんだボール１
１４はすべて空気によって接着性膜１５１２から吹き飛
ばされる。一旦複数のはんだボール１１４が接着性膜１
５１２上に形成されると、それらをボールグリッドアレ
イパッケージ１１２へ移すことができる。
【００３５】接着性膜１５１２上にはんだボール１１４
を形成した後、図１６に示されるように、はんだ部材デ
カル１５１０は裏返されて、はんだボール１１４がボー
ルグリッドアレイパッケージのコンタクトパッド４１２
と接触するように、ボールグリッドアレイパッケージ１
１２上で位置合わせが行われる。この工程は図１７の工
程１７６０に示されている。はんだリフロープロセスを
実行する前に、工程１７７０では、接着性膜１５１２を
第２の表面１５１３を通して紫外光１６１６にさらすこ
とによって接着性膜１５１２を除去することができる。
紫外光１６１６は第２の表面１５１３を通して作用し、
先にフォトマスクで遮蔽されていた接着面１５１５上の
エリアの接着力を失わせる。従って、はんだ部材デカル
１５１０とボールグリッドアレイパッケージ１１２との
位置合わせの後で第２の表面１５１３へ紫外光１５１６
を照射することで、はんだボール１１４が接着性膜１５
１２から解放されて、接着性膜１５１２の除去を行うこ
とができる。接着性膜１５１２の除去の後、工程１７８
０において、例えば既に述べたようなはんだリフロープ
ロセスを通して、はんだボール１１４はボールグリッド
アレイパッケージ１１２へ固着される。図１５乃至図１
７に示された実施例のこの方法は工程１７９０で終了す
る。
【００３６】従って、本発明は、はんだ部材と基板上の
所望の位置との正確な位置合わせを容易にする、はんだ
部材を基板へ付着させるための方法を提供する。例え
ば、多数のはんだ部材をボールグリッドアレイパッケー
ジ上の所望の位置に位置合わせする方法とは対照的に、
デカルのみを位置合わせすればよいため、１回の位置合
わせ操作で以てすべてのはんだ部材をボールグリッドア
レイパッケージ上の所望の位置と正確に位置合わせする
ことができる。従来のボールグリッドアレイ製造ライン
ではボールの紛失がしばしば問題になった。本発明は、
ベンダーに対して出荷する前に、欠陥のあるデカルをス
クリーニングすることによって、失われないボールの収
率および生産効率を高めることができる。このスクリー
ニング操作は、はんだボールをボールグリッドアレイパ
ッケージへ付着させた後で行われる従来のスクリーニン
グとは対照的である。
【００３７】本発明はまた、中心となる場所ではんだ部
材デカルを作成した後、そのはんだ部材デカルを離れた
場所へ送って、離れた場所ではんだボールのボールグリ
ッドアレイパッケージへの移送を行うことを可能とす
る。従って、ボールグリッドアレイ上にはんだを形成す
るために従来使用されてきた多くの装置が省略できる。
それによって、ボールグリッドアレイ上にはんだボール
を形成するコストが削減できる。はんだ部材デカルを形
成するために必要なすべての装置は、単に中心となる場
所に設置すればよい。はんだ部材デカルを形成すること
はまた、はんだ部材を付着させる操作の一部を第三者へ
依頼することを容易にする。このこともコスト削減につ
ながる。はんだ部材デカルははんだペーストなしで形成
できるため、はんだ部材デカルを使用することで、ボー
ルグリッドアレイパッケージを化学的処理等の厳しい環
境にさらすことがない。予め形成されたはんだ部材を使
用することで、環境に優しくない化学物質を使用するこ
とに関連するコストを削減することができる。はんだペ
ーストでなくはんだボールのようなはんだ部材を使用す
ることで、はんだのより均一な分布が得られ、また、各
種タイプのはんだ合金の利用が可能となる。
【００３８】本発明は、上述のような詳細な説明によっ
て特定例に関して説明してきたが、本発明の精神および
スコープから外れることなしに各種のその他の形態およ
び詳細の変更が可能であることは当業者に理解されるで
あろう。
【００３９】以上の説明に関して更に以下の項を開示す
る。 （１）はんだ部材を基板へ付着させるための方法であっ
て、複数のはんだ部材を含む１つのデカルを形成する工
程と、前記デカルを第１の基板と位置合わせする工程
と、前記デカル上の前記複数のはんだ部材を前記第１の
基板へ移す工程と、を含む方法。
【００４０】（２）第１項記載の方法であって、デカル
を第１の基板と位置合わせする前記工程が、前記複数の
はんだ部材を前記第１の基板の一部分と接触するように
配置する工程をさらに含む方法。
【００４１】（３）第１項記載の方法であって、はんだ
部材を移す前記工程が、前記はんだ部材を加熱する工程
を含む方法。
【００４２】（４）第１項記載の方法であって、はんだ
部材を移す前記工程が、はんだリフロープロセスを含む
方法。
【００４３】（５）第１項記載の方法であって、デカル
を形成する前記工程が、前記第１の基板上に形成された
コンタクトパッドのパターンに対応するパターン状に前
記はんだ部材を配置する工程を含む方法。
【００４４】（６）第１項記載の方法であって、デカル
を形成する前記工程が、第２の基板に複数の孔を形成す
る工程をさらに含む方法。
【００４５】（７）第６項記載の方法であって、デカル
を形成する前記工程が、前記第２の基板へ接着性膜を固
着させる工程をさらに含む方法。
【００４６】（８）第１項記載の方法であって、デカル
を形成する前記工程が、第２の基板に窪みを形成する工
程をさらに含む方法。
【００４７】（９）第１項記載の方法であって、デカル
を形成する前記工程が、接着性膜の複数の部分上へ複数
のはんだ部材を配置する工程をさらに含む方法。
【００４８】（１０）第７項記載の方法であって、前記
接着性膜に対して光を照射する工程をさらに含む方法。
【００４９】（１１）第１項記載の方法であって、前記
第１の基板がフリップチップ電子パッケージを含む方
法。
【００５０】（１２）第１項記載の方法であって、前記
第１の基板がボールグリッドアレイを含む方法。
【００５１】（１３）第１項記載の方法であって、前記
複数のはんだ部材が複数のはんだコラムを含む方法。
【００５２】（１４）第１項記載の方法であって、前記
複数のはんだ部材が複数のはんだボールを含む方法。
【００５３】（１５）第１項記載の方法であって、複数
のはんだ部材を移す前記工程が、複数のはんだリフロー
プロセスを含む方法。
【００５４】（１６）第４項記載の方法であって、前記
はんだリフロープロセスが窒素雰囲気中で行われる方
法。
【００５５】（１７）はんだ部材を基板へ移すためのデ
カルを形成するための方法であって、第１の基板に複数
の孔を形成する工程と、前記第１の基板上に複数のはん
だ部材を配置する工程と、前記第１の基板上の前記複数
のはんだ部材が前記複数の孔の中へ入って、複数のはん
だ部材を有する１つのデカルを形成することを許容する
工程と、を含む方法。
【００５６】（１８）第１７項記載の方法であって、第
１の基板上の複数のはんだ部材が複数の孔の中へ入るの
を許容する前記工程が、前記複数の孔に対して真空を供
給する工程を含む方法。
【００５７】（１９）第１７項記載の方法であって、前
記複数のはんだ部材を前記複数の孔に固着させるために
前記第１の基板へ接着性膜を取り付ける工程をさらに含
む方法。
【００５８】（２０）第１７項記載の方法であって、前
記第１の基板がアルミニウムを含む方法。
【００５９】（２１）第１７項記載の方法であって、前
記複数のはんだ部材を前記複数の孔に固着させるために
前記はんだ部材の上にカバーを配置する工程をさらに含
む方法。
【００６０】（２２）第２１項記載の方法であって、前
記カバーがはんだの付きにくい材料を含む方法。
【００６１】（２３）第２１項記載の方法であって、前
記カバーがアルミニウムを含む方法。
【００６２】（２４）第１７項記載の方法であって、第
１の基板中に複数の孔を形成する前記工程が、第２の基
板上のコンタクトパッドのパターンとマッチするパター
ン状の複数の孔を形成する工程を含む方法。
【００６３】（２５）第２４項記載の方法であって、前
記第２の基板がボールグリッドアレイを含む方法。
【００６４】（２６）第２４項記載の方法であって、前
記第２の基板がフリップチップ電子パッケージを含む方
法。
【００６５】（２７）第１７項記載の方法であって、前
記複数のはんだ部材が複数のはんだボールを含む方法。
【００６６】（２８）第１９項記載の方法であって、前
記接着性膜が紫外光を照射することでその接着力を失う
ように作用する方法。
【００６７】（２９）はんだ部材を基板へ移すためのデ
カルを形成するための方法であって、第１の基板に複数
の窪みを形成する工程と、前記第１の基板上に複数のは
んだ部材を配置する工程と、前記第１の基板上の前記複
数のはんだ部材が前記複数の窪みの中へ入って、複数の
はんだ部材を有する１つのデカルを形成することを許容
する工程と、を含む方法。
【００６８】（３０）第２９項記載の方法であって、第
１の基板上の複数のはんだ部材が複数の窪みの中へ入る
のを許容する前記工程が、重力場の影響下で前記複数の
はんだ部材が前記複数の孔の中へ入るのを許容する工程
を含む方法。
【００６９】（３１）第２９項記載の方法であって、前
記第１の基板がはんだが付きにくい材料を含む方法。
【００７０】（３２）第２９項記載の方法であって、前
記第１の基板がアルミニウムを含む方法。
【００７１】（３３）第２９項記載の方法であって、第
１の基板に複数の窪みを形成する前記工程が、第２の基
板上の複数のコンタクトパッドのパターンとマッチする
パターン状に複数の窪みを形成する工程を含む方法。
【００７２】（３４）第２９項記載の方法であって、前
記窪みが台形構造を含む方法。
【００７３】（３５）第３３項記載の方法であって、前
記第２の基板がボールグリッドアレイを含む方法。
【００７４】（３６）第３３項記載の方法であって、前
記第２の基板がフリップチップパッケージを含む方法。
【００７５】（３７）第３３項記載の方法であって、前
記複数のはんだ部材が複数のはんだボールを含む方法。
【００７６】（３８）はんだ部材を基板へ付着させるた
めの方法であって、接着性を持ち、紫外光に露光される
ことでその接着力の一部を失うように作用する膜に隣接
して、複数の露光エリアを露光し複数の遮蔽エリアを遮
蔽するためのフォトマスクを配置する工程と、前記膜の
前記露光エリアに対して紫外光を照射する工程と、前記
膜上に複数のはんだ部材を配置する工程と、前記複数の
はんだ部材が前記膜の前記複数の遮蔽エリアに付着する
のを許容する工程と、前記膜を第１の基板と位置合わせ
する工程と、前記膜上の前記はんだ部材を前記第１の基
板へ移す工程と、を含む方法。
【００７７】（３９）第３８項記載の方法であって、膜
を第１の基板と位置合わせする前記工程が、前記複数の
はんだ部材を前記第１の基板の一部と接触するように配
置する工程をさらに含む方法。
【００７８】（４０）第３８項記載の方法であって、は
んだ部材を移す前記工程が、前記はんだ部材を加熱する
工程を含む方法。
【００７９】（４１）第３８項記載の方法であって、は
んだ部材を移す前記工程が、はんだリフロープロセスを
含む方法。
【００８０】（４２）第３８項記載の方法であって、前
記第１の基板上のコンタクトパッドのパターンに対応す
るフォトマスク領域のパターンを有するように前記フォ
トマスクを形成する工程をさらに含む方法。
【００８１】（４３）第３８項記載の方法であって、前
記接着性膜が第１および第２の表面を含んでおり、か
つ、複数のはんだ部材が膜の複数の遮蔽エリアへ付着す
るのを許容する前記工程が、前記複数のはんだ部材が前
記第１の表面に付着するのを許容する工程、および前記
第２の表面へ紫外光を照射して前記膜を前記はんだ部材
から除去するのを容易にする工程を含む方法。
【００８２】（４４）第４３項記載の方法であって、は
んだ部材を移す前記工程が、はんだリフロープロセスを
含んでおり、前記はんだリフロープロセスの前に前記膜
を除去する工程をさらに含む方法。
【００８３】（４５）第３８項記載の方法であって、膜
を第１の基板と位置合わせする前記工程が、前記膜をボ
ールグリッドアレイと位置合わせする工程を含む方法。
【００８４】（４６）第３８項記載の方法であって、膜
を第１の基板と位置合わせする前記工程が、膜をフリッ
プチップ電子パッケージと位置合わせする工程を含む方
法。
【００８５】（４７）第３８項記載の方法であって、複
数のはんだ部材を膜上に配置する前記工程が、複数のは
んだボールを、前記膜上に配置する工程を含む方法。
【００８６】（４８）本発明は、はんだ部材１１４を基
板１１２に付着させるための方法を開示する。本方法
は、複数のはんだ部材１１４を備えた１つのデカル１１
０を形成する工程を含む。本方法は、前記デカル１１０
を基板１１２と位置合わせする工程と、前記デカル１１
０上の前記はんだ部材１１４を前記基板１１２へ移す工
程とをさらに含んでいる。
【図面の簡単な説明】
【図１】本発明の教えるところに従う方法の工程を示す
簡略化された側面図。
【図２】（Ａ）は本発明を採用した集積回路パッケージ
の例を示す平面図。（Ｂ）および（Ｃ）は（Ａ）に示さ
れた集積回路パッケージの側面図。（Ｄ）は集積回路の
コンタクトパッドにはんだボールを付着させたフリップ
チップ電子パッケージの平面図。（Ｅ）は（Ｄ）に示さ
れたフリップチップ電子パッケージの側面図。
【図３】（Ａ）は本発明に従うはんだ部材デカルの一例
の平面図。（Ｂ）は（Ａ）に示されたはんだ部材デカル
の側面図。
【図４】ボールグリッドアレイパッケージの一例の平面
図。
【図５】本発明に従ってはんだボールを電子パッケージ
へ付着させる１つの方法を示すフローチャート。
【図６】図１（Ａ）に示されたはんだ部材デカルの一実
施例の側面図、および図１（Ａ）に示されたボールグリ
ッドアレイパッケージの側面図。
【図７】図６に示されたボールグリッドアレイパッケー
ジおよびはんだ部材デカルの側面図であって、はんだ部
材デカルからボールグリッドアレイパッケージへのはん
だボールの移送を示す図。
【図８】図６および図７に示されたはんだ部材デカルを
使用して、はんだボールをボールグリッドアレイパッケ
ージへ付着させる１つの方法を示すフローチャート。
【図９】図１（Ａ）に示されたはんだ部材デカルの別の
実施例を示す側面図。
【図１０】図９に示されたはんだ部材デカルおよび図１
（Ａ）に示されたボールグリッドアレイパッケージの側
面図であって、はんだ部材デカルからボールグリッドア
レイパッケージへのはんだボールの移送を示す側面図。
【図１１】図９および図１０に示されたはんだ部材デカ
ルを使用して、はんだボールをボールグリッドアレイパ
ッケージへ付着させる１つの方法を示すフローチャー
ト。
【図１２】図１（Ａ）に示されたはんだ部材デカルの別
の実施例を示す側面図。
【図１３】図１２に示されたはんだ部材デカルおよび図
１（Ａ）に示されたボールグリッドアレイパッケージの
側面図であって、更にはんだ部材デカルからボールグリ
ッドアレイパッケージへのはんだボールの移送を示す側
面図。
【図１４】図１２に示されたはんだ部材デカルを用い
て、はんだボールをボールグリッドアレイパッケージへ
付着させる１つの方法を示すフローチャート。
【図１５】図１（Ａ）に示されたはんだ部材デカルおよ
びはんだ部材デカルの形成に使用されたフォトマスクの
別の実施例の側面図。
【図１６】図１５に示されたはんだ部材デカルおよび図
１（Ａ）に示されたボールグリッドアレイパッケージの
側面図であって、更にはんだ部材デカルからボールグリ
ッドアレイパッケージへのはんだボールの移送を示す側
面図。
【図１７】図１５および図１６に示されたはんだ部材デ
カルを用いて、ボールグリッドアレイパッケージへはん
だボールを付着させる１つの方法を示すフローチャー
ト。
【符号の説明】
１１０ はんだ部材デカル １１１ 基板 １１２ ボールグリッドアレイ（ＢＧＡ）パッケージ １１４ はんだボール １１６ 付着済みのボールグリッドアレイパッケージ ２１０ 集積回路パッケージ ２１４ 集積回路 ２１６ ワイヤボンド ２２０ 集積回路接続ポート ２２２ プリント回路板 ２２４ エポキシ ２２６ コンタクトパッド ２３０ ボンディングパッド ２４０ 相互接続ライン ２５０ ポリマー材料 ２６０ フリップチップ電子パッケージ ２６４ 集積回路 ２８０ 接続ポート ２８２ プリント回路板 ２８６ コンタクトパッド ２９０ エラストマー充填材 ４１０ 集積回路収容エリア ４１２ コンタクトパッド ６１０ はんだ部材デカル ６１１ 基板 ６１２ ボス ９１０ はんだ部材デカル ９１１ 基板 ９１２ 孔 ９１３ 底面 ９１４ 真空 １０１２ カバー １２１０ はんだ部材デカル １２１１ 基板 １２１２ 孔 １２１４ 接着性膜 １５１０ はんだ部材デカル １５１２ 接着性膜 １５１３ 第２の表面 １５１４ フォトマスク １５１５ 接着面 １５１６ 紫外光 １５２０ ドット １６１６ 紫外光

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 はんだ部材を基板へ付着させるための方
    法であって、 複数のはんだ部材を含む１つのデカルを形成する工程
    と、 前記デカルを第１の基板と位置合わせする工程と、 前記デカル上の前記複数のはんだ部材を前記第１の基板
    へ移す工程と、を含む方法。
JP9323507A 1996-11-26 1997-11-25 はんだ部材付着方法 Pending JPH10163271A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3180296P 1996-11-26 1996-11-26
US031802 1996-11-26

Publications (1)

Publication Number Publication Date
JPH10163271A true JPH10163271A (ja) 1998-06-19

Family

ID=21861471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9323507A Pending JPH10163271A (ja) 1996-11-26 1997-11-25 はんだ部材付着方法

Country Status (4)

Country Link
US (2) US20020106832A1 (ja)
JP (1) JPH10163271A (ja)
KR (1) KR19980042766A (ja)
TW (1) TW421838B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7935622B2 (en) 2004-05-19 2011-05-03 Infineon Technologies Ag Support with solder ball elements and a method for populating substrates with solder balls
CN111162024A (zh) * 2018-11-07 2020-05-15 普罗科技有限公司 用于安装导电球的设备

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US7135616B2 (en) * 2001-04-18 2006-11-14 Mendel Biotechnology, Inc. Biochemistry-related polynucleotides and polypeptides in plants
US7238860B2 (en) 2001-04-18 2007-07-03 Mendel Biotechnology, Inc. Yield-related polynucleotides and polypeptides in plants
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
JP2003124593A (ja) * 2001-10-15 2003-04-25 Interconnection Technologies Kk 接続部品
JP2003215161A (ja) * 2002-01-22 2003-07-30 Tokyo Electron Ltd プローブ、プローブの製造方法、プローブの取付方法、プローブの取付装置及びプローブカード
TW578281B (en) * 2002-12-25 2004-03-01 Advanced Semiconductor Eng Bumping process
WO2006013010A2 (en) 2004-07-31 2006-02-09 Metanomics Gmbh Preparation of organisms with faster growth and/or higher yield
US7332424B2 (en) * 2004-08-16 2008-02-19 International Business Machines Corporation Fluxless solder transfer and reflow process
US7600667B2 (en) * 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
US20080308612A1 (en) * 2007-06-15 2008-12-18 Best Inc. Manual method for reballing using a solder preform
US7843075B2 (en) * 2008-05-01 2010-11-30 Intel Corporation Apparatus and methods of forming an interconnect between a workpiece and substrate
US20100025862A1 (en) * 2008-07-29 2010-02-04 Peter Alfred Gruber Integrated Circuit Interconnect Method and Apparatus
US8207057B2 (en) * 2008-12-23 2012-06-26 Intel Corporation Microball assembly methods, and packages using maskless microball assemblies
EP2272345A1 (en) 2009-07-07 2011-01-12 Bayer CropScience AG Process for improving seedling growth and/or early emergence of crops
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
JP5642473B2 (ja) 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8523046B1 (en) * 2012-10-18 2013-09-03 International Business Machines Corporation Forming an array of metal balls or shapes on a substrate
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法
RU2665453C2 (ru) * 2014-04-25 2018-08-29 Ска Хайджин Продактс Аб Интерфейс для устройства для автоматического распределения гигиенической листовой бумаги
CN107073619A (zh) * 2014-07-28 2017-08-18 通用汽车环球科技运作有限责任公司 用于增强的粘合剂结合的***和方法
JP6641079B2 (ja) * 2014-10-29 2020-02-05 タツタ電線株式会社 プリント基板の製造方法及び導電性部材の接合方法
US10304697B2 (en) * 2017-10-05 2019-05-28 Amkor Technology, Inc. Electronic device with top side pin array and manufacturing method thereof
US10615130B1 (en) * 2018-11-29 2020-04-07 Nxp Usa, Inc. Devices and methods for isolating signals in semiconductor devices
CN115433912A (zh) * 2022-08-30 2022-12-06 歌尔微电子股份有限公司 Bga产品的磁控溅镀方法及bga产品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817178B2 (ja) * 1988-10-12 1996-02-21 富士通株式会社 はんだバンプの形成方法
JPH0738502B2 (ja) * 1989-10-17 1995-04-26 シャープ株式会社 回路基板の接続方法
US5388327A (en) 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5381848A (en) 1993-09-15 1995-01-17 Lsi Logic Corporation Casting of raised bump contacts on a substrate
WO1995014312A1 (en) 1993-11-15 1995-05-26 Berg Technology, Inc. Solderable connector for high density electronic assemblies
US5861323A (en) 1994-06-06 1999-01-19 Microfab Technologies, Inc. Process for manufacturing metal ball electrodes for a semiconductor device
JP3196508B2 (ja) * 1994-06-27 2001-08-06 松下電器産業株式会社 半田ボールの吸着ヘッド
US5497938A (en) 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
WO1996008037A1 (en) 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
JP3204020B2 (ja) * 1995-02-23 2001-09-04 松下電器産業株式会社 半田ボールの搭載方法
JP3271472B2 (ja) * 1995-05-11 2002-04-02 松下電器産業株式会社 金属ボールの搭載方法
JP3271471B2 (ja) * 1995-05-11 2002-04-02 松下電器産業株式会社 金属ボールの搭載方法
US5620927A (en) 1995-05-25 1997-04-15 National Semiconductor Corporation Solder ball attachment machine for semiconductor packages
US5899737A (en) 1996-09-20 1999-05-04 Lsi Logic Corporation Fluxless solder ball attachment process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7935622B2 (en) 2004-05-19 2011-05-03 Infineon Technologies Ag Support with solder ball elements and a method for populating substrates with solder balls
CN111162024A (zh) * 2018-11-07 2020-05-15 普罗科技有限公司 用于安装导电球的设备
JP2020077835A (ja) * 2018-11-07 2020-05-21 プロテック カンパニー リミテッドＰｒｏｔｅｃ Ｃｏ．， Ｌｔｄ． 導電性ボール搭載装置
CN111162024B (zh) * 2018-11-07 2023-02-17 普罗科技有限公司 用于安装导电球的设备

Also Published As

Publication number Publication date
KR19980042766A (ko) 1998-08-17
TW421838B (en) 2001-02-11
US6723629B2 (en) 2004-04-20
US20030013228A1 (en) 2003-01-16
US20020106832A1 (en) 2002-08-08

Similar Documents

Publication Publication Date Title
JPH10163271A (ja) はんだ部材付着方法
US5860585A (en) Substrate for transferring bumps and method of use
US4012832A (en) Method for non-destructive removal of semiconductor devices
US5909634A (en) Method and apparatus for forming solder on a substrate
CN111540820A (zh) 一种led芯片的固晶方法及显示装置
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2004193334A (ja) バンプ形成用シートおよびその製造方法
JPH03504064A (ja) 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット
JP2010177253A (ja) はんだボール搭載方法
US6303407B1 (en) Method for the transfer of flux coated particles to a substrate
TW445597B (en) Manufacturing of semiconductor devices
US5505367A (en) Method for bumping silicon devices
JPH02278831A (ja) はんだバンプの形成方法
TW520559B (en) Flip chip assembly and method for producing the same
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
EP0687000B1 (en) Method for bonding integrated circuit chips to substrates
JP2910398B2 (ja) 半田バンプ形成方法
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
WO2000021135A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP3826458B2 (ja) ダイボンディング材を接着する方法
JPH10189666A (ja) 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
JPH1187906A (ja) 半導体装置およびその実装方法
TWI277160B (en) Bumping process
US7235429B2 (en) Conductive block mounting process for electrical connection