JPH10163166A - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置

Info

Publication number
JPH10163166A
JPH10163166A JP8318001A JP31800196A JPH10163166A JP H10163166 A JPH10163166 A JP H10163166A JP 8318001 A JP8318001 A JP 8318001A JP 31800196 A JP31800196 A JP 31800196A JP H10163166 A JPH10163166 A JP H10163166A
Authority
JP
Japan
Prior art keywords
oxide film
manufacturing
semiconductor
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8318001A
Other languages
English (en)
Inventor
Yoshitaka Otsu
良孝 大津
Shunichi Muraoka
俊一 村岡
Tadashi Nakamura
正 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP8318001A priority Critical patent/JPH10163166A/ja
Publication of JPH10163166A publication Critical patent/JPH10163166A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 半導体層の粗面化の制御を簡易かつ確実に行
える半導体装置の製造方法及び製造装置を提供する。 【解決手段】 シリコン基板200上の酸化膜201
は、弗酸を含む水滴と、フォトレジストとを用いる処理
によって、表面の一部に窪みが形成されている。下層ポ
リシリコン電極203a及び誘電体膜204aは、酸化
膜201の表面のうち窪みが形成された部分に堆積され
たものであり、酸化膜201の窪みに応じて凹凸を表面
に有しており粗面化されている。一方、酸化膜201の
表面のうち窪みが形成されていない平滑な部分に堆積さ
れ形成された下層ポリシリコン電極203b及び誘電体
膜204bは、凹凸を有さない平坦な断面の形状を有し
ている。下層ポリシリコン電極203a、誘電体膜20
4a及び上層ポリシリコン電極205aによって、粗面
キャパシタが構成されている。この粗面キャパシタの容
量は、占有面積に対して大きい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体層の粗面化
を行う半導体装置の製造方法及び製造装置に関する。
【0002】
【従来の技術】電極が占有する面積を広げることなく容
量の大きいキャパシタを得る方法の一つとして、電極の
表面を粗面化するものが挙げられる。図27〜図29
は、従来技術に従う電極の粗面化方法を工程順に示す断
面図である。この方法は、アモルファスシリコンの表面
に核を形成し、この核を元にグレイン成長を行って表面
が粗面化されたポリシリコンを得るものである。以下
に、その処理方法について記載する。
【0003】従来処理工程1 .まず、図27に示され
るような、シリコン基板1000、酸化シリコン膜10
01及びシリコン膜1002を備えるウェーハを準備す
る。シリコン基板1000は、孔を有する酸化シリコン
膜1001によって表面を被覆され、孔によって露出さ
れている部分において、アモルファスシリコンからなる
シリコン膜1002と接触している。
【0004】従来処理工程2.ウェーハの表面上に自然
成長した酸化膜を除去するために、ウェーハを弗酸にて
処理する。
【0005】従来処理工程3.反応室へとウェーハを持
ち込む。この反応室においては、例えば10-5Torr
程度の超高真空及び600℃程度の温度である状態が保
持されている。反応室において、ウェーハにはジシラン
(Si26)ガスが供給される。
【0006】ジシランガスによって与えられるシリコン
原子がシリコン膜1002の表面部内を高い移動度にて
拡散しつつシリコン膜1002内のシリコン原子と衝突
することによって、シリコン膜1002の表面に結晶核
が形成される。
【0007】シリコン膜1002を成すアモルファスシ
リコンは、結晶核の存在する表面部からシリコン基板1
000へと向かう向きにて固相成長する。このとき、シ
リコン膜1002の表面において高い移動度を有するシ
リコン原子はシリコン膜1002から結晶核の上部へと
回り込み、結晶核は結晶粒へと成長する。
【0008】以上のようにして形成された結晶粒によっ
て、図28において図示されるように、アモルファスシ
リコンがポリシリコンへと固相成長したシリコン膜10
02の表面は粗面化される。
【0009】従来処理工程4.粗面化されたシリコン膜
1002上に誘電体膜及びシリコン膜を順次形成する。
図29は、誘電体膜1003及びシリコン膜1004を
有する、形成されたシリコン膜1002及びシリコン膜
1004を電極とするキャパシタを備えるウェーハを示
す断面図である。
【0010】
【発明が解決しようとする課題】従来処理工程2におけ
る弗酸を用いる処理の後に再び酸化膜が自然成長する
と、従来処理工程3におけるシリコン膜1002の表面
でのシリコン原子の移動が妨げられる。従って、従来処
理工程3における反応室へのウェーハの持ち込みを従来
処理工程2の直後に行わなければならないという制約を
受ける。さらに、シリコン膜1002の表面の状態によ
って結晶粒の成長が影響を受けるので、粗面化の制御が
難しいという問題点がある。
【0011】また、図28において図示される従来処理
工程3において、酸化シリコン膜2の表面のうちシリコ
ン膜1002によって被覆されていない部分において
も、ジシランガスによるポリシリコンの堆積が認められ
る場合がある。この場合には図30に図示されるよう
に、従来処理工程4を施されたウェーハにおいては誘電
体膜1003又はシリコン膜1004内にシリコン粒1
005が存在することになる。
【0012】誘電体膜1003内に存在するシリコン粒
1005によって、シリコン膜1002とシリコン膜1
004との絶縁が悪くなる又は破壊されるという問題点
がある。
【0013】従来処理工程4において誘電体膜1003
を形成する代わりに、シリコン膜1002の表面を酸化
して酸化シリコン膜1006を得ることも可能である
(図31)。この場合には図30に示されるシリコン粒
1005は、シリコン膜1002の表面と同時に酸化さ
れて酸化シリコン粒1007となる。酸化シリコン粒1
007によって、酸化シリコン膜1001の表面が荒れ
るという問題点もある。
【0014】本発明は、以上の問題点に鑑み、半導体層
の粗面化の制御を簡易かつ確実に行える半導体装置の製
造方法及び製造装置を提供することを目的とする。
【0015】
【課題を解決するための手段】請求項1に記載の半導体
装置の製造方法は、 (a)表面上のエッチング液滴によっ
て半導体酸化膜を部分的に除去する工程と、 (b)前記半
導体酸化膜を利用することによって、これに接触してい
る、表面が粗面化されている半導体層を形成する工程と
を備える。
【0016】請求項2に記載の半導体装置の製造方法
は、請求項1に記載の半導体装置の製造方法であって、
前記エッチング液滴は、前記工程(a)よりも前に行われ
る、 (c)前記半導体酸化膜の前記表面上に液滴を形成す
る工程と、 (d)前記液滴にエッチングガスを溶解させる
工程とによって生成される。
【0017】請求項3に記載の半導体装置の製造方法
は、請求項1に記載の半導体装置の製造方法であって、
前記エッチング液滴はアルコールを含んでなる。
【0018】請求項4に記載の半導体装置の製造方法
は、請求項2に記載の半導体装置の製造方法であって、
前記工程(a)は、前記半導体酸化膜に窪みを形成する工
程であり、前記工程(b)は、前記半導体層を前記半導体
酸化膜上に堆積させる工程である。
【0019】請求項5に記載の半導体装置の製造方法
は、請求項2に記載の半導体装置の製造方法であって、
前記半導体酸化膜は前記半導体層の前記表面に形成され
たものであり、前記工程(a)は、前記半導体酸化膜に貫
通孔を形成する工程であり、前記工程(b)は、前記半導
体酸化膜をマスクとして前記半導体層を部分的に除去す
る工程である。
【0020】請求項6に記載の半導体装置の製造方法
は、請求項4または請求項5に記載の半導体装置の製造
方法であって、前記工程(c)よりも前に行われる、 (e)
前記半導体酸化膜をレジスト膜を用いて部分的に被覆す
る工程を更に備える。
【0021】請求項7に記載の半導体装置の製造方法
は、請求項1、請求項4または請求項5に記載の半導体
装置の製造方法であって、前記半導体酸化膜及び前記エ
ッチングガスはそれぞれ、酸化シリコン及びフッ化水素
を含んでなる。
【0022】請求項8に記載の半導体装置の製造装置
は、エッチング用のガス及び蒸気を導通する導入管と、
導出管と、半導体酸化膜が載置され温度制御自在である
載置台を有し、前記導入管及び前記導出管を繋がれてい
る隔離容器とを備える。
【0023】
【発明の実施の形態】
実施の形態1.まず、本実施の形態においては、粗面化
された半導体層を有する半導体装置を製造するために必
要となる、半導体酸化膜を部分的に除去する方法につい
て示す。部分的に除去された半導体酸化膜を用いて表面
が粗面化された半導体層を得る方法については、実施の
形態3以降において説明を行うものとする。従来技術と
同一の構成、構造には同一の参照符号を付す。
【0024】図1は、本実施の形態に従う製造装置の構
造を例示する断面図である。密閉することが可能である
チャンバ7にはガス導入管1から気体が流入される。チ
ャンバ7内の気体は真空ポンプ4によって排気配管3か
ら排出される。
【0025】チャンバ7内にはサセプタ8が備えられて
いる。サセプタ8にはコイル状のヒータ9と冷却水が導
通する冷却管2とが備えられており、ヒータ9と冷却水
とによってサセプタ8の温度を所望に制御することが可
能となっている。
【0026】ガス導入管1はチャンバ7内のシャワー状
ヘッド5に繋げられている。ガス導入管1からチャンバ
7内へと導入された気体は、サセプタ8上に載置され
た、表面に酸化膜を備えるウェーハ6へと均一に噴霧さ
れる。
【0027】図1に示される製造装置を用いる酸化膜の
部分的な除去方法について、図2〜図5を用いて説明を
行う。勿論、図1に示される製造装置を用いてのみ本発
明の酸化膜の部分的な除去方法が実現されるわけではな
い。図2〜図5は、酸化膜の部分的な除去方法を工程順
に例示する断面図である。
【0028】まず、図2に示されるように、シリコン基
板100とこれの表面上に形成されたシリコン酸化膜で
ある酸化膜101とを備えるウェーハ6をサセプタ8上
に載置する。シリコン基板100の表面には回路が集積
されていても良い。
【0029】次に、図3に示されるように、酸化膜10
1上に水滴102を形成する。水滴102には、溶解し
た際に酸化膜101をエッチングする作用を有するHF
(フッ化水素)が溶解している。水滴102は、ガス導
入管1からチャンバ7内へと送り込まれた、HFの溶け
込んだ水蒸気が酸化膜101表面において結露したもの
である。
【0030】酸化膜101の表面の温度が水蒸気の沸点
よりも低い場合には、水蒸気は結露して水滴102とな
る。水滴102が所望の大きさ及び個数になった時点
で、水蒸気の供給をストップする。図4に示されるよう
に、HFを含む水滴102は酸化膜101をエッチング
して穴101hを形成する。エッチングによって酸化膜
101が除去された量が所望となった時点でチャンバ7
からウェーハ6を取り出し、水洗によって水滴102を
取り去る。
【0031】以上の工程によって、図5に示される、穴
101hによって表面が粗面化された酸化膜101が得
られる。サセプタ8によって酸化膜102の温度を所望
に設定することが可能であるので、結露の状態が所望に
得られ、穴101hの大きさ及び単位面積当たりの個数
を所望に制御することが可能となる。以下にその構成を
詳細に説明するが、簡便のために単位面積当たりの個数
を「密度」として以下に参照する。
【0032】酸化膜102の温度を比較的低くした場合
には水蒸気の結露が速く進行する。このとき、水滴10
2の大きさは大きく、密度は小さくなる。従って、エッ
チングによる穴101hは、大きさは大きく、個数は少
なくなる。一方、酸化膜101の温度が比較的高い場合
には水蒸気の結露は遅く進行し、水滴102は大きさは
比較的小さく、密度は比較的大きくなる。これによっ
て、穴101hの大きさは小さく、個数は多くなる。
【0033】まとめると、ガス導入管1から供給され
る、水蒸気を含むガスの温度及び密度と、冷却管2及び
ヒータ9を備えるサセプタ8の温度とを制御することに
よって、酸化膜101の粗面化の度合いが制御される。
従って、所望に酸化膜101の粗面化を行うことが可能
となり、実施の形態3以降において説明するように、所
望の容量を持つキャパシタが得られる。
【0034】ガス導入管1から供給される水蒸気にHF
が含まれる場合について説明を行ったが、HCL又はH
Br等のハロゲン化水素を用いることも原理的には可能
である。しかし、HFは水に溶け込んだ際にエッチング
作用が大きく、また酸化シリコンのエッチングに用いら
れるものとしては最も一般的であり入手が容易である。
従って、HFを用いることによって酸化膜を速やかに除
去することが可能となり、効率が上がる。
【0035】実施の形態2.本実施の形態においては、
実施の形態1における半導体酸化膜の部分的除去を、更
に精度良く行うことが可能である方法を示す。以下、既
に説明の行われたものと同一の構成、構造には同一の参
照符号を付し、説明は省略する。
【0036】図6及び図7は、本実施の形態に従う酸化
膜の部分的な除去方法を工程順に例示する断面図であ
る。図6に示される構成は、図3に示される構成の水滴
102が水滴102aに置き換えられたものである。他
の構成は図3及び図6において共通している。図3に示
される構成の水滴102はHFを含んでいるが、図6に
示される水滴102aはHFを含んでいないことが両図
に示される構成の相違点である。
【0037】図1に示されるガス導入管1から供給する
水蒸気にHFを含ませないことによって、水滴102a
は得られる。HFを含まないので、水滴102aは図6
の状態においては酸化膜101のエッチングは行わな
い。
【0038】水蒸気が酸化膜101上において所望の大
きさ及び密度にて結露した頃合を見計らい、水蒸気の供
給を止め、代わりにガス導入管1からHFガスを供給す
る。HFガスは水滴102aへと図7に示されるように
溶解する。これによって水滴102aはエッチング作用
を有し、図4に示されるように酸化膜101が部分的に
除去されていく。
【0039】本実施の形態の酸化膜の部分的除去方法に
おいては、水滴102aが所望の条件にて形成された後
に水滴102aにエッチング力を持たせることが可能で
ある。従って、HFガスの水滴102aへの溶解の量及
び速さを把握することによって、穴101hの大きさ及
び密度を実施の形態1よりも更に精度良く制御すること
が可能となる。
【0040】実施の形態3.図8〜図11は、本実施の
形態に従う、第1のキャパシタの製造方法を工程順に例
示する断面図である。図8に示されるウェーハのシリコ
ン基板200及び酸化膜201は、図2に示される実施
の形態1のシリコン基板100及び酸化膜101と同様
の構成を有している。酸化膜201の表面は、粗面化を
行うべき部分を除き、周知の写真製版技術に従うフォト
レジスト202によって被覆されている。
【0041】次に、図9に示されるように、実施の形態
1又は実施の形態2に記載の方法によって、酸化膜20
1の表面のうちフォトレジスト202によって被覆され
ていない部分に穴201hを穿つ。
【0042】引き続き、フォトレジスト202を除去し
た後に図9に示されるウェーハ上にポリシリコン膜を一
面に堆積し、ポリシリコンのパターニングを行う。図1
0は、パターニングによって形成された下層ポリシリコ
ン電極203a,203bを有するウェーハの構造を例
示する断面図である。下層ポリシリコン電極203a,
203bは、酸化膜201の表面のうち粗面化が行われ
た部分と行われていない部分とにそれぞれ形成されてい
る。
【0043】堆積されて形成された下層ポリシリコン電
極203aの形状は穴201hの存在によってうねって
おり、その表面は凹凸を有する。即ち、下層ポリシリコ
ン電極203aは粗面化されている。一方、下層ポリシ
リコン電極203bは、酸化膜201の表面のうち平滑
な部分上に堆積され形成されたものであるので、粗面化
されてはいない。
【0044】引き続き、図11に示されるように、Si
N(窒化シリコン)等である誘電体膜204a,204
bと、上層ポリシリコン電極205a,205bとをそ
れぞれ下層ポリシリコン電極203a,203b上に形
成する。これらの形成は、膜の形成及びパターニングに
よって成される。
【0045】下層ポリシリコン電極203aは粗面化さ
れているので、その形状が誘電体膜204aの形状に反
映され、上層ポリシリコン電極205aの表面のうち誘
電体膜204aに接触する部分も粗面化されている。一
方、下層ポリシリコン電極203bはその形状が平滑で
あるので、上層ポリシリコン電極205bの表面のうち
誘電体膜204bに接触する部分も平滑である。
【0046】以上の構成から明らかなように、酸化膜2
01のうち、図9に示されるフォトレジスト202によ
って被覆されていなかった部分には、電極の表面が粗面
化されているキャパシタ(粗面キャパシタとして以下に
参照する)が形成される。一方、フォトレジスト202
によって被覆されてた部分は、電極の表面が平滑である
キャパシタ(平滑キャパシタ)となる。キャパシタの引
き出し電極は図面に対して垂直である方向に沿って存在
しており、図示されていない。
【0047】本実施の形態のキャパシタの製造方法にお
いては、粗面キャパシタと平滑キャパシタとを同一のウ
ェーハ上に形成することが可能である。従って、ウェー
ハ上の面積の割り当てがキャパシタ毎に定まっている際
にも、誘電体膜の膜厚等の条件を変えることなく様々な
容量を有する複数のキャパシタを製造することが可能と
なる。
【0048】具体的には、キャパシタの電極の表面の粗
面化を行うか行わないか、及び粗面化を行う際には粗面
化の度合いをどの程度にするかを決定することによっ
て、ある一定面積を占有するキャパシタの容量を所望に
変更することが可能となる。
【0049】実施の形態4.実施の形態3で説明される
第1の製造方法においては、酸化膜を粗面化し、この形
状を利用して下部の電極、誘電体膜及び上部の電極を順
に粗面化することを行う。本実施の形態においては、部
分的に除去された酸化膜をマスクとしてこの酸化膜の直
下に存在する下部の電極たるポリシリコンを粗面化し、
誘電体膜及び上部の電極を粗面化する第2の製造方法に
ついて示す。
【0050】図12〜図18は、本実施の形態に従う、
キャパシタの製造方法を工程順に例示する断面図であ
る。図12に示されるウェーハは、シリコン基板300
上に層間絶縁膜301、ポリシリコン膜302及び酸化
膜303が順に積層されている構造を有する。
【0051】次に、図12に示されるウェーハに対して
パターニングを施す。図13は、下層ポリシリコン電極
302a,302b及び酸化膜303a,303bを備
えるウェーハの構造を例示する断面図である。下層ポリ
シリコン電極302a,302b及び酸化膜303a,
303bは、ポリシリコン膜302及び酸化膜303が
パターニングされて形成されたものである。
【0052】以下においては、下層ポリシリコン電極3
02aは粗面化されるべき電極であり、下層ポリシリコ
ン電極302bは粗面化されない電極であるものとして
説明を行う。
【0053】図12に示される工程に引き続き、図13
に示されるウェーハに対してフォトレジストを形成す
る。図14は、フォトレジスト304が形成されたウェ
ーハの構造を例示する断面図である。粗面化されない下
層ポリシリコン電極302b上の酸化膜303bはフォ
トレジスト304によって完全に被覆されているが、粗
面化されるべき下層ポリシリコン電極302a上の酸化
膜303aはフォトレジスト304によって部分的に露
出を許されている。
【0054】引き続き、酸化膜303aのうちフォトレ
ジスト304によって露出を許されている部分を、実施
の形態1又は実施の形態2に記載の方法によって部分的
に除去する。図15は、下層ポリシリコン電極302a
の表面を部分的に露出する露出孔303hが形成された
ウェーハの構造を例示する断面図である。
【0055】引き続き、露出孔303hを有する酸化膜
303aをマスクとして、ポリシリコンの選択的なエッ
チングを弗酸等を用いて行う。すると、図16に示され
るように、下層ポリシリコン電極302aのうち露出孔
303hによって露出される部分が除去される。勿論、
フォトレジスト304によって被覆されている酸化膜3
03b下の下層ポリシリコン電極302bは除去されな
い。
【0056】引き続き、フォトレジスト304及び酸化
膜303a,303bを除去する。図17は、それぞれ
の表面が露出されている下層ポリシリコン電極302
a,302bを備えるウェーハの構造を例示する断面図
である。下層ポリシリコン電極302aは表面が粗面化
されており、下層ポリシリコン電極302bの表面は平
滑である。
【0057】誘電体及びポリシリコンの成膜及びパター
ニングを経て、図18に例示される構造が得られる。下
層ポリシリコン電極302a上には誘電体膜305a及
び上層ポリシリコン電極306aが、下層ポリシリコン
電極302b上には誘電体膜305b及び上層ポリシリ
コン電極306bがそれぞれ積層されている。
【0058】誘電体膜305a及び上層ポリシリコン電
極306aは、表面が粗面化された下層ポリシリコン膜
302aによってその形状が決定される。従って、下層
ポリシリコン電極302a、誘電体膜305a及び上層
ポリシリコン電極306aによって粗面キャパシタが構
成される。一方、下層ポリシリコン電極302b、誘電
体膜305b及び上層ポリシリコン電極306bによっ
て平滑キャパシタが構成される。
【0059】本実施の形態で説明される第2の製造方法
においては、実施の形態3で説明される第1の製造方法
と同様に、粗面キャパシタと平滑キャパシタとを同時に
形成することが可能である。尚、本実施の形態で説明さ
れる第2の製造方法の方が、実施の形態3で説明される
第1の製造方法と比較して、下層ポリシリコン電極30
2aの部分的なエッチングを行う図16の工程の分だけ
手間を要する。しかし、実施の形態5において説明する
ように、本実施の形態で説明される第2の製造方法は電
極が3次元的である場合にも好適に対応することが可能
である。
【0060】実施の形態5.本実施の形態においては、
実施の形態4で説明される第2の製造方法を3次元的な
電極の粗面化に用いることについて示す。図19〜図2
3は、実施の形態4で説明される第2の製造方法を円筒
型の粗面キャパシタの製造に用いる例を工程順に示す断
面図である。
【0061】まず、図19に示されるような、ストレー
ジノードと呼ばれる円筒型の下層ポリシリコン電極40
1を層間絶縁膜400上に形成する。下層ポリシリコン
電極401は、層間絶縁膜400上において断面が横に
寝ているコの字形状である。
【0062】次に、図12に示される工程と同様に、下
層ポリシリコン電極401の表面を薄く酸化する。図2
0は、表面が酸化された下層ポリシリコン電極401の
構造を例示する断面図である。
【0063】引き続き、図21に示されるように、下層
ポリシリコン電極401の酸化された表面上に水滴10
2aを形成する。水滴102aにHFを溶かし込み酸化
膜を部分的に除去した後に、図16に示される工程と同
様に下層ポリシリコン電極401のポリシリコンを部分
的に除去する。弗酸に対して耐性のある材料を層間絶縁
膜400として用いることによって、層間絶縁膜400
の表面が粗面化されることは回避される。また、層間絶
縁膜400を酸化シリコンによって得ている場合には、
図21に示される工程において、層間絶縁膜の表面をフ
ォトレジストによって被覆すれば良い。
【0064】下層ポリシリコン電極401の表面の酸化
膜を除去すると、図22に示される、表面が粗面化され
た下層ポリシリコン電極401が得られる。この後に誘
電体膜402及び上層ポリシリコン電極403を下層ポ
リシリコン電極401上に順に形成する。図23は、下
層ポリシリコン電極401、誘電体膜402及び上層ポ
リシリコン電極403によって構成される粗面キャパシ
タの構造を例示する断面図である。
【0065】次に、厚膜スタック型の粗面キャパシタの
場合について説明を行う。図24〜図26は、実施の形
態4で説明される第2の製造方法によって厚膜スタック
型の粗面キャパシタを製造する例を工程順に示す断面図
である。図24〜図26と図19〜図23とにおいてそ
れぞれ例示される製造方法は、実質的に同一である。
【0066】まず、図24に示されるような、芯電極と
呼ばれる厚膜の下層ポリシリコン電極501を備えた層
間絶縁膜500を用意する。次に、図20及び図21に
示される工程と同様にして、下層ポリシリコン電極を部
分的に除去する。図25は、粗面化された下層ポリシリ
コン電極の構造を例示する断面図である。誘電体膜50
2及び上層ポリシリコン電極503を順次形成して、図
26に示される厚膜スタック型の粗面キャパシタが得ら
れる。
【0067】実施の形態3で説明される第1の製造方法
を用いて3次元的な電極の粗面化を行う場合について考
察する。この方法においては、粗面化された酸化膜の形
状を利用して、この酸化膜上に堆積された下層ポリシリ
コン電極、誘電体膜及び上層ポリシリコン電極に湾曲を
持たせる。従って、例えば図23に示されるようなスタ
ック型のポリシリコン電極を第1の製造方法を用いて得
ることは、実質的に不可能である。
【0068】従って、実施の形態4で説明される第2の
製造方法は、3次元的な電極を得る際に非常に有用な方
法であるといえる。
【0069】実施の形態6.以上の説明においては水を
成分とする水蒸気を用いる場合であったが、IPA(イ
ソプロピルアルコール)等のアルコールを成分とする蒸
気を用い、HFを溶かし込んでも良い。アルコールは酸
化膜101に対して疎であるので、アルコール蒸気が結
露することによって得られる液滴は、同量の水の場合よ
りも少ない面積にて酸化膜101に接触することにな
る。
【0070】従って、高集積化される半導体装置のキャ
パシタを形成する際に穴101hの直径を微細にしなけ
ればならないときにも、アルコールを用いることによっ
て好適に対応することが可能となる。
【0071】
【発明の効果】請求項1に記載の構成によれば、エッチ
ング液滴を半導体酸化膜の表面上に形成するという簡易
な方法によって、半導体層を粗面化して表面積を大きく
することが可能となる。従って、粗面化された半導体層
を電極として用いることによって、占有面積に対して容
量が大きいキャパシタが簡易に得られる。
【0072】請求項2に記載の構成によれば、液滴を所
望の大きさ及び個数にて形成した後にエッチングガスを
溶解させることによって半導体酸化膜を部分的に除去す
ることが可能となる。これによって、半導体酸化膜の除
去の制御が簡易かつ確実になる。
【0073】請求項3に記載の構成によれば、半導体酸
化膜に対して疎であるアルコールを用いることによっ
て、液滴の半導体酸化膜の表面に対する接触面積を小さ
くすることが可能となる。これによって、半導体装置が
高集積されるものである場合にも好適に対応することが
可能となる。
【0074】請求項4及び請求項5に記載の構成によれ
ば、半導体層を半導体酸化膜上に堆積させる方法又は半
導体酸化膜をマスクとして半導体層を部分的に除去する
方法によって、請求項1に記載の半導体装置の製造方法
を実現することが可能となる。特に請求項5に記載の構
成は、半導体層の表面に半導体酸化膜を形成すれば良い
ので、立体的な電極を用いるキャパシタの製造にも適用
することが可能である。
【0075】請求項6に記載の構成によれば、半導体酸
化膜のうち半導体層の表面が粗面化されるべき部分のみ
をレジスト膜によって被覆することによって、半導体集
積回路内に粗面化された半導体層を有するキャパシタと
有しないキャパシタとが同時に形成される。占有面積が
キャパシタ毎に割り当てられているときにも、粗面化の
成否によってキャパシタの容量が所望に変更できるとい
う利点が得られる。
【0076】請求項7に記載の構成によれば、半導体集
積回路の製造において一般に用いられる酸化シリコン
を、同様に一般に用いられるフッ化水素を用いて部分的
に除去することが可能となる。従って、既存の材料を用
いて請求項4及び請求項5に記載の半導体装置の製造方
法を実現することが可能となる。更に、弗酸は酸化シリ
コンのエッチング作用が大きいので、請求項1に記載の
方法において、効率の良い半導体酸化膜の部分的除去
が、ひいては効率の良い半導体装置の製造が果たされ
る。
【0077】請求項8に記載の構成によれば、載置台の
温度並びにガス及び蒸気の流量を制御することによっ
て、半導体酸化膜上に形成される液滴の個数及び大きさ
を所望に得ることが可能となる。これによって、例えば
請求項2に記載の半導体装置の製造方法を請求項8に記
載の半導体装置の製造装置において行うことが可能とな
る。
【図面の簡単な説明】
【図1】 実施の形態1の製造装置の構造を例示する断
面図である。
【図2】 実施の形態1の酸化膜の部分的な除去方法を
工程順に例示する断面図である。
【図3】 実施の形態1の酸化膜の部分的な除去方法を
工程順に例示する断面図である。
【図4】 実施の形態1の酸化膜の部分的な除去方法を
工程順に例示する断面図である。
【図5】 実施の形態1の酸化膜の部分的な除去方法を
工程順に例示する断面図である。
【図6】 実施の形態2の酸化膜の部分的な除去方法を
工程順に例示する断面図である。
【図7】 実施の形態2の酸化膜の部分的な除去方法を
工程順に例示する断面図である。
【図8】 実施の形態3の第1のキャパシタの製造方法
を工程順に例示する断面図である。
【図9】 実施の形態3の第1のキャパシタの製造方法
を工程順に例示する断面図である。
【図10】 実施の形態3の第1のキャパシタの製造方
法を工程順に例示する断面図である。
【図11】 実施の形態3の第1のキャパシタの製造方
法を工程順に例示する断面図である。
【図12】 実施の形態4の第2のキャパシタの製造方
法を工程順に例示する断面図である。
【図13】 実施の形態4の第2のキャパシタの製造方
法を工程順に例示する断面図である。
【図14】 実施の形態4の第2のキャパシタの製造方
法を工程順に例示する断面図である。
【図15】 実施の形態4の第2のキャパシタの製造方
法を工程順に例示する断面図である。
【図16】 実施の形態4の第2のキャパシタの製造方
法を工程順に例示する断面図である。
【図17】 実施の形態4の第2のキャパシタの製造方
法を工程順に例示する断面図である。
【図18】 実施の形態4の第2のキャパシタの製造方
法を工程順に例示する断面図である。
【図19】 実施の形態5のキャパシタの製造方法の一
例を工程順に示す断面図である。
【図20】 実施の形態5のキャパシタの製造方法の一
例を工程順に示す断面図である。
【図21】 実施の形態5のキャパシタの製造方法の一
例を工程順に示す断面図である。
【図22】 実施の形態5のキャパシタの製造方法の一
例を工程順に示す断面図である。
【図23】 実施の形態5のキャパシタの製造方法の一
例を工程順に示す断面図である。
【図24】 実施の形態5のキャパシタの製造方法の他
例を工程順に示す断面図である。
【図25】 実施の形態5のキャパシタの製造方法の他
例を工程順に示す断面図である。
【図26】 実施の形態5のキャパシタの製造方法の他
例を工程順に示す断面図である。
【図27】 従来のキャパシタの製造方法を工程順に示
す断面図である。
【図28】 従来のキャパシタの製造方法を工程順に示
す断面図である。
【図29】 従来のキャパシタの製造方法を工程順に示
す断面図である。
【図30】 従来のキャパシタの製造方法の問題点を示
す断面図である。
【図31】 従来のキャパシタの製造方法の問題点を示
す断面図である。
【符号の説明】 1 ガス導入管、2 冷却管、3 排気配管、4 真空
ポンプ、5 シャワー状ヘッド、6 ウェーハ、7 チ
ャンバ、8 サセプタ、9 ヒータ、100,200,
300 シリコン基板、101,201,303,30
3a,303b酸化膜、101h,202h 穴、10
2,102a 水滴、202,304フォトレジスト、
203a,203b,302a,302b,401,5
01下層ポリシリコン電極、204a,204b,30
5a,305b,402,502 誘電体膜、205
a,205b,306a,306b,403,503上
層ポリシリコン電極、301,400,500 層間絶
縁膜、302 ポリシリコン膜、303h 露出孔。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村岡 俊一 兵庫県伊丹市瑞原四丁目1番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内 (72)発明者 中村 正 兵庫県伊丹市瑞原四丁目1番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 (a)表面上のエッチング液滴によって半
    導体酸化膜を部分的に除去する工程と、 (b)前記半導体酸化膜を利用することによって、これに
    接触している、表面が粗面化されている半導体層を形成
    する工程とを備える、半導体装置の製造方法。
  2. 【請求項2】 請求項1に記載の半導体装置の製造方法
    であって、前記エッチング液滴は、前記工程(a)よりも
    前に行われる、 (c)前記半導体酸化膜の前記表面上に液滴を形成する工
    程と、 (d)前記液滴にエッチングガスを溶解させる工程とによ
    って生成される、半導体装置の製造方法。
  3. 【請求項3】 請求項1に記載の半導体装置の製造方法
    であって、前記エッチング液滴はアルコールを含んでな
    る、半導体装置の製造方法。
  4. 【請求項4】 請求項2に記載の半導体装置の製造方法
    であって、 前記工程(a)は、前記半導体酸化膜に窪みを形成する工
    程であり、 前記工程(b)は、前記半導体層を前記半導体酸化膜上に
    堆積させる工程である、半導体装置の製造方法。
  5. 【請求項5】 請求項2に記載の半導体装置の製造方法
    であって、前記半導体酸化膜は前記半導体層の前記表面
    に形成されたものであり、 前記工程(a)は、前記半導体酸化膜に貫通孔を形成する
    工程であり、 前記工程(b)は、前記半導体酸化膜をマスクとして前記
    半導体層を部分的に除去する工程である、半導体装置の
    製造方法。
  6. 【請求項6】 請求項4または請求項5に記載の半導体
    装置の製造方法であって、前記工程(c)よりも前に行わ
    れる、 (e)前記半導体酸化膜をレジスト膜を用いて部分的に被
    覆する工程を更に備える、半導体装置の製造方法。
  7. 【請求項7】 請求項1、請求項4または請求項5に記
    載の半導体装置の製造方法であって、 前記半導体酸化膜及び前記エッチングガスはそれぞれ、
    酸化シリコン及びフッ化水素を含んでなる、半導体装置
    の製造方法。
  8. 【請求項8】 エッチング用のガス及び蒸気を導通する
    導入管と、 導出管と、 半導体酸化膜が載置され温度制御自在である載置台を有
    し、前記導入管及び前記導出管を繋がれている隔離容器
    とを備える、半導体装置の製造装置。
JP8318001A 1996-11-28 1996-11-28 半導体装置の製造方法及び製造装置 Pending JPH10163166A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8318001A JPH10163166A (ja) 1996-11-28 1996-11-28 半導体装置の製造方法及び製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8318001A JPH10163166A (ja) 1996-11-28 1996-11-28 半導体装置の製造方法及び製造装置

Publications (1)

Publication Number Publication Date
JPH10163166A true JPH10163166A (ja) 1998-06-19

Family

ID=18094384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8318001A Pending JPH10163166A (ja) 1996-11-28 1996-11-28 半導体装置の製造方法及び製造装置

Country Status (1)

Country Link
JP (1) JPH10163166A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004535664A (ja) * 2001-04-13 2004-11-25 コミサリヤ・ア・レネルジ・アトミク 剥離可能な基板または剥離可能な構造、およびそれらの製造方法
JP2006504268A (ja) * 2002-10-22 2006-02-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド U字型のゲート構造を有する半導体デバイス
KR100588737B1 (ko) 2004-12-30 2006-06-12 매그나칩 반도체 유한회사 반도체 장치 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004535664A (ja) * 2001-04-13 2004-11-25 コミサリヤ・ア・レネルジ・アトミク 剥離可能な基板または剥離可能な構造、およびそれらの製造方法
KR100933897B1 (ko) * 2001-04-13 2009-12-28 꼼미사리아 아 레네르지 아토미끄 분리가능 기판 또는 분리가능 구조체 및 그 생산방법
US7713369B2 (en) 2001-04-13 2010-05-11 Commissariat A L'energie Atomique Detachable substrate or detachable structure and method for the production thereof
JP2006504268A (ja) * 2002-10-22 2006-02-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド U字型のゲート構造を有する半導体デバイス
JP4745663B2 (ja) * 2002-10-22 2011-08-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダブルゲートFin−FETデバイスを形成する方法
KR100588737B1 (ko) 2004-12-30 2006-06-12 매그나칩 반도체 유한회사 반도체 장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP2009135518A (ja) 相互接続の製造方法
US6362093B1 (en) Dual damascene method employing sacrificial via fill layer
JP2001189302A (ja) ドライエッチング方法及び半導体装置の製造方法
JP2001110900A (ja) 二重ダマシン構造を有する集積回路およびその製造工程
JPH10163166A (ja) 半導体装置の製造方法及び製造装置
JPH0313744B2 (ja)
JP2003179139A (ja) ポリマー内でのビア形成
US20030186536A1 (en) Via formation in integrated circuits by use of sacrificial structures
US6613680B2 (en) Method of manufacturing a semiconductor device
KR100304946B1 (ko) 반도체장치의제조방법
JP2002158213A (ja) 半導体装置の製造方法
JPH0888329A (ja) 半導体装置の製造方法
JP2633489B2 (ja) 半導体装置の製造方法
JP2001351971A (ja) 半導体装置及びその製造方法
JPH11177044A (ja) 半導体素子のキャパシタ製造方法及びこれによって製造される半導体キャパシタ
JP4051546B2 (ja) キャパシタの形成方法
JPH0653434A (ja) 絶縁ポリシリコン・ラインド・キャビィティを製造する半導体加工法、及びキャパシタを作る方法
JP3021711B2 (ja) 半導体集積回路の製造方法
JP2002026020A (ja) 半導体装置の製造方法
JP2678049B2 (ja) 半導体装置の洗浄方法
JP3031881B2 (ja) ポリシリコン電極の製造方法
US7410865B2 (en) Method for fabricating capacitor of semiconductor device
US20040198035A1 (en) Method of damascene process flow
KR100260486B1 (ko) 반도체장치의전하저장전극형성방법
US6759294B2 (en) Method of forming a capacitor in a semiconductor device