JPH10150329A

JPH10150329A - Ｄ級電力増幅器

Info

Publication number: JPH10150329A
Application number: JP8307902A
Authority: JP
Inventors: Kazuya Iwata; 和也岩田; Masahiko Hatanaka; 正彦畠中
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1996-11-19
Filing date: 1996-11-19
Publication date: 1998-06-02
Anticipated expiration: 2016-11-19
Also published as: JP3338847B2

Abstract

(57)【要約】【課題】オーディオ信号を２値信号に変換しかつ電力
増幅することを差動入力型のＢ級電力増幅器で行うこと
で、電力損失の少ない、バイポーラトランジスタで構成
できるローコストなＤ級電力増幅器を提供する。【解決手段】入力端子１０１から入力されるオーディ
オ信号と帰還抵抗器１０８を介して負帰還されたＢ級電
力増幅器１０３の出力信号を積分器１０２が積分する。
ドライバ１０４は、積分器１０２の出力信号を２値化し
かつ電源電圧にほぼ等しい振幅値を持つパルス信号を出
力する。そして、このパルス信号をエミッタフォロア１
０５は電流増幅する。ローパスフィルタ１０９は、エミ
ッタフォロア１０５の出力信号を帯域制限してオーディ
オ信号に復調し、出力端子１１０を介して負荷（スピー
カ）に供給することでローコストで電力効率の高いＤ級
電力増幅器を実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音響機器における
スピーカや各種電気機器におけるモータ等の負荷を駆動
するパワーアンプの一種であるＤ級電力増幅器に関する
ものである。なお、Ｂ級電力増幅器は、入力信号を負荷
に供給するのに正負両方で増幅処理を行う電力増幅器で
あり、Ｄ級電力増幅器は、アナログの入力信号を一旦パ
ルス信号に変換し、そのパルス信号を増幅した後に、ア
ナログ信号に戻すようにした電力増幅器である。

【０００２】

【従来の技術】音響機器における電力増幅器は、直流電
源から与えられる直流電圧を入力信号に基づいて変調
し、入力信号に相似な波形を負荷であるスピーカに供給
するものが通常である。

【０００３】このような電力増幅器において、電力損失
を極力小さくし電力変換効率を向上したものとして、例
えば特開昭５６−４０３１３号公報に記載されているよ
うなスイッチング増幅器がある。

【０００４】以下に、従来のスイッチング増幅器につい
て説明する。

【０００５】図６は従来のスイッチング増幅器を示すも
のである。図６において、６０１は入力端子、６０２は
積分器、６０３はコンパレータ、６０４，６０７はドラ
イブ段のＮＰＮ型とＰＮＰ型のトランジスタ、６０５，
６０８はエミッタ抵抗器、６０６，６０９はコレクタ抵
抗器、６１０，６１１は出力段のＰＮＰ型とＮＰＮ型の
スイッチングトランジスタ、６１２はローパスフィル
タ、６１３は出力端子、６１４は帰還抵抗器である。

【０００６】次に、図６に示すスイッチング増幅器の動
作を説明する。ここでは、自励型のＤ級電力増幅器を例
にとって説明する。まず、積分器６０２は入力端子６０
１を介して入力されたオーディオ信号と帰還抵抗器６１
４を介して帰還されたアンプの出力との差を算出し積分
する。コンパレータ６０３は積分器６０２の出力を基準
信号ゼロボルトと比較し、積分器６０２の出力を２値信
号（パルス信号）に変換する。一方、コンパレータ６０
３の出力はトランジスタ６０４及びトランジスタ６０７
のベースに接続される。

【０００７】まず、コンパレータ６０３の出力信号が正
のとき、ＮＰＮ型のトランジスタ６０４が導通し、正電
源＋Ｖ_CC、コレクタ抵抗器６０６、トランジスタ６０４
（コレクタ→エミッタ）、エミッタ抵抗器６０５、グラ
ンドという経路で電流が流れる。従って、コレクタ抵抗
器６０６の両端には電圧降下が発生し、ＰＮＰ型のスイ
ッチングトランジスタ６１０のベース電位がエミッタ電
位よりも降下する。そのため、スイッチングトランジス
タ６１０は導通する。

【０００８】また、コンパレータ６０３の出力信号が負
のとき、ＰＮＰ型のトランジスタ６０７が導通し、グラ
ンド、エミッタ抵抗器６０８、トランジスタ６０７（エ
ミッタ→コレクタ）、コレクタ抵抗器６０９、負電源−
Ｖ_CCという経路で電流が流れる。従って、コレクタ抵抗
器６０９の両端には電圧降下が発生し、ＮＰＮ型のスイ
ッチングトランジスタ６１１のベース電位がエミッタ電
位よりも上昇する。そのため、スイッチングトランジス
タ６１１は導通する。

【０００９】以上の動作で、コンパレータ６０３から出
力される正負のパルス信号がそれぞれ正の側と負の側の
両方で増幅される。そして、ローパスフィルタ６１２で
オーディオ信号に復調される。そして、出力端子６１３
に接続された負荷（スピーカ）に供給される。

【００１０】ところで、上記図６の従来の構成では、出
力段のスイッチングトランジスタ６１０及び６１１は交
互にオン／オフの動作を行っている。そして、このトラ
ンジスタ６１０或いはトランジスタ６１１のオン期間に
は、通常大量のベース電流が注入される。そのため、ト
ランジスタのベースには少数キャリアの蓄積による大量
の電荷が蓄積される。そして、オフ期間にはこの電荷
は、トランジスタ６１０ではベース抵抗器６０６を介し
て正電源＋Ｖ_CCに引き抜かれ、或いはトランジスタ６１
１ではベース抵抗器６０９を介して負電源−Ｖ_CCに引き
抜かれる。このようにして電荷が十分に引き抜かれると
トランジスタ６１０或いはトランジスタ６１１はオフと
なる。

【００１１】すなわち、ベース電荷の引き抜き時間が長
くなると、一方のスイッチングトランジスタの電荷が残
っている間（このトランジスタはオン状態）に、他方の
スイッチングトランジスタがオンになるため、スイッチ
ングトランジスタ６１０及びスイッチングトランジスタ
６１１の同時導通が起こる。そのため、電力損失が非常
に増加する。また、各トランジスタ６１０，６１１のコ
レクタ電流やコレクタ損失がその最大定格をオーバーす
ることで、それらのトランジスタが破損するおそれがあ
る。

【００１２】ところで、ベースの電荷蓄積は、トランジ
スタ６１０及び６１１へのベース電流の供給を少なくす
れば、少なくなる。その結果、ベース電荷の引き抜き時
間も短縮できる。しかし、ベース電流を少なくすると、
大出力時には、出力段のスイッチングトランジスタを十
分にオンできなくなる。

【００１３】更に、スイッチングトランジスタ６１０，
６１１のベース抵抗器６０６，６０９の値を小さくすれ
ば、ベース電荷の引き抜き時間が短くなる。しかし、ス
イッチングトランジスタ６１０及び６１１をオンするた
めには、抵抗値を小さくした分、ドライブ段であるトラ
ンジスタ６０４及び６０７のコレクタ電流を増加させる
必要がある。そのため、ドライブ段の損失が増加する。

【００１４】即ち、図６の従来のスイッチング増幅器の
場合には、高速で損失が少ないスイッチング動作ができ
ず、その結果、オーディオ出力波形の歪率が悪くなると
いう問題点を有していた。

【００１５】そこで、従来において、図７に示すような
スイッチング増幅器が考えられた。ここでは図６で示し
たのと同様に自励型のＤ級電力増幅器を例にとって説明
する。但し、図６で示した入力端子６０１、積分器６０
２、帰還抵抗器６１４に相当するものは図示を省略して
いる。積分器への負帰還はローパスフィルタ７１２の入
力端子から行う。図７において、７０１は積分器の出力
を入力する入力端子、７０２はコンパレータ、７０３〜
７０６は差動増幅器を構成するトランジスタ、７０７，
７０８は共通エミッタ抵抗器、７０９及び７１０はスイ
ッチングトランジスタ、７１１は出力段のエミッタフォ
ロア、７１２はローパスフィルタ、７１３は出力端子、
７１４，７１５は電荷引き抜き回路を構成するトランジ
スタ、７１６，７１７はベース抵抗器である。

【００１６】次に、図７に示すスイッチング増幅器の動
作を説明する。入力端子７０１には入力されたオーディ
オ信号と帰還された増幅器の出力との差の積分結果が入
力される。コンパレータ７０２は積分出力を基準信号ゼ
ロボルトと比較し積分器の出力を２値信号（パルス信
号）に変換する。

【００１７】まず、コンパレータ７０２の出力電圧が正
のとき、トランジスタ７０３と７０６がオンし、トラン
ジスタ７０４と７０５はオフする。そのため、電荷引き
抜き用トランジスタ７１５とスイッチングトランジスタ
７０９がオンする。電荷引き抜き用トランジスタ７１５
がオンすることにより、スイッチングトランジスタ７１
０のベース電荷が強制的に引き抜かれてスイッチングト
ランジスタ７１０が強制的にオフにされるため、スイッ
チングトランジスタ７０９と７１０の同時導通が防止さ
れる。

【００１８】また、コンパレータ７０２の出力電圧が負
のとき、トランジスタ７０４と７０５がオンし、トラン
ジスタ７０３と７０６はオフする。そのため、電荷引き
抜き用トランジスタ７１４とスイッチングトランジスタ
７１０がオンする。電荷引き抜き用トランジスタ７１４
がオンすることにより、スイッチングトランジスタ７０
９のベース電荷が強制的に引き抜かれてスイッチングト
ランジスタ７０９が強制的にオフにされるため、スイッ
チングトランジスタ７０９と７１０の同時導通が防止さ
れる。

【００１９】以上のようにして電圧増幅されたパルス信
号は、エミッタフォロア７１１で電流増幅される。そし
て、ローパスフィルタ７１２でオーディオ信号に復調さ
れる。そして、出力端子７１３を介して負荷に供給され
る。

【００２０】たしかに、上記図７の従来のスイッチング
増幅器の構成では、スイッチングトランジスタ７０９と
７１０の同時導通は防止できる。しかし、スイッチング
トランジスタ７０９と７１０はエミッタ接地増幅器であ
り、その負荷はエミッタフォロア７１１の入力抵抗であ
るために非常に大きい。そのため、エミッタ接地増幅器
の電圧増幅率Ａv は非常に大きい。また、スイッチング
トランジスタ７０９，７１０にはベースとコレクタ間に
帰還容量Ｃobが存在するため、コレクタに発生した出力
信号がベースに負帰還される。そのため、ミラー効果が
発生し、スイッチングトランジスタ７０９及び７１０の
ベースには等価的に（１＋Ａv）Ｃobの容量がぶら下が
ることになり、その容量の充電に時間がかかるためスイ
ッチング速度が低くなる。

【００２１】即ち、電力損失は少ないが、高速スイッチ
ング動作ができないという問題点を有していた。そのた
め、オーディオ出力波形の歪率が悪いという問題点を有
していた。

【００２２】そこで更に、従来において、図８に示すよ
うなスイッチング増幅器が考えられた。ここでは、図７
と同様に、図６で示したのと同様に自励型のＤ級電力増
幅器を例にとって説明する。但し、図６で示した入力端
子６０１、積分器６０２、帰還抵抗器６１４に相当する
ものは図示を省略している。積分器への負帰還はローパ
スフィルタ８０５の入力端子から行う。図８において、
８０１は積分器の出力を入力する入力端子、８０２はコ
ンパレータ、８０３はハーフブリッジ用ドライバ、８０
４は２つのＭＯＳ‐ＦＥＴで構成されたハーフブリッ
ジ、８０５はローパスフィルタ、８０６は出力端子であ
る。

【００２３】次に、図８に示すスイッチング増幅器の動
作を説明する。ここでは、自励型のＤ級電力増幅器を例
にとって説明する。入力端子８０１には入力されたオー
ディオ信号と帰還された増幅器の出力との差の積分結果
が入力される。コンパレータ８０２は積分出力を基準信
号ゼロボルトと比較し積分器の出力を２値信号（パルス
信号）に変換する。

【００２４】コンパレータ８０２の出力はハーフブリッ
ジ用ドライバ８０３に入力される。そして、ドライバ８
０３は、入力信号に同期して、ハーフブリッジ８０４を
構成するＭＯＳ‐ＦＥＴのゲートを駆動する。ＭＯＳ‐
ＦＥＴは各々のゲート信号に応じてオン・オフする。

【００２５】以上の動作で、コンパレータ８０２の出力
信号は増幅される。そして、ローパスフィルタ８０５で
オーディオ信号に復調される。そして、負荷（スピー
カ）に供給される。このような構成のスイッチング増幅
器においては、パワーデバイスにバイポーラトランジス
タで問題となった少数キャリアの蓄積現象が無く、ゲー
トとドレイン間に存在する帰還容量が非常に小さいＭＯ
Ｓ‐ＦＥＴを使用することで、高速スイッチング動作を
可能としている。

【００２６】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、以下に示す問題点を有していた。

【００２７】即ち、図６に示した従来例のスイッチング
増幅器では、出力段のスイッチングトランジスタ６１０
及び６１１のベース電荷蓄積（少数キャリア蓄積）現象
のため、高速スイッチング動作ができなかった。そのた
め、オーディオ出力波形の歪率が悪いという問題点と、
オーディオ出力波形の歪率を改善するために、高速スイ
ッチング動作を行うと、スイッチングトランジスタ６１
０と６１１の同時導通が発生し、電力損失が非常に増加
し、また、スイッチングトランジスタ６１０，６１１の
コレクタ電流やコレクタ損失がその最大定格をオーバー
することで、そのスイッチングトランジスタが破損する
おそれがあるという問題点を有していた。

【００２８】また、図７に示した従来例のスイッチング
増幅器では、スイッチングトランジスタ７０９及び７１
０の同時導通による電力損失の発生を防止できるが、ス
イッチングトランジスタ７０９及び７１０が構成するエ
ミッタ接地増幅器に発生するミラー効果により高速スイ
ッチング動作ができないという問題点を有していた。そ
のため、オーディオ出力波形の歪率が悪いという問題点
を有していた。

【００２９】更に、図８に示した従来例のスイッチング
増幅器では、出力段のパワー素子にＭＯＳ‐ＦＥＴを使
用することで、パワー素子の同時導通の発生無しに高速
スイッチングを実現でき、低歪率で低損失なスイッチン
グ増幅器が実現できる。しかし、パワー素子であるＭＯ
Ｓ‐ＦＥＴがバイポーラトランジスタと比較して非常に
高価である。更に、ＭＯＳ‐ＦＥＴの制御はゲート電圧
の制御で原理的には可能であるが、ゲートの入力容量が
大きい。そのため、ＭＯＳ‐ＦＥＴを高速スイッチング
するには、ゲートを制御するドライバは出力電力が大き
いことが望まれる。

【００３０】そのため、ＭＯＳ‐ＦＥＴ用のドライバは
バイポーラトランジスタ用のドライバと比較して高価と
なる。従って、図８に示した従来例のＭＯＳ‐ＦＥＴで
の構成は、バイポーラトランジスタでの構成と比較して
高価となるという問題点を有していた。

【００３１】更に、上記従来例は全て、Ｄ級電力増幅器
に専用のドライバが特別に必要であるため、高価になる
という問題点を有していた。

【００３２】本発明は上記従来の問題点を解決するもの
で、入力信号を２値信号に変換しかつ電力増幅すること
をＢ級電力増幅器で実現することで、ローコストなバイ
ポーラトランジスタで構成することを可能とすること
と、スイッチング動作を抵抗器に流れる電流の方向を切
り換えることで行い、出力段をエミッタフォロアで構成
してスイッチング動作をさせない構成をとることで、オ
ーディオ出力波形の低歪率化と高速で損失が少ないスイ
ッチング動作を可能とすることを目的とする。

【００３３】

【課題を解決するための手段】この目的を達成するため
に本発明に係るＤ級電力増幅器は、入力信号を積分する
積分器と、積分器の出力と基準信号との差動入力信号を
電圧増幅するドライバおよびその出力を電力増幅するエ
ミッタフォロアからなるＢ級電力増幅器と、Ｂ級電力増
幅器の出力信号を積分器に負帰還する帰還抵抗器と、Ｂ
級電力増幅器の出力を平滑するローパスフィルタとを備
えた構成を持つ。

【００３４】また、本発明に係るＤ級電力増幅器は、差
動入力信号を電圧増幅するドライバとして、差動入力信
号を増幅する差動アンプと、差動アンプに流れる電流を
決定する電流源と、差動アンプの非反転側の出力に接続
された第１のカレントミラーと、差動アンプの反転側の
出力に接続された第２のカレントミラーと、第２のカレ
ントミラーの出力に接続された第３のカレントミラー
と、第１のカレントミラーの出力および第３のカレント
ミラーの出力の両者とグランドとの間に接続された抵抗
器とを備えた構成を持つ。

【００３５】また、本発明に係るＤ級電力増幅器は、差
動入力信号を電圧増幅するドライバとして、差動入力信
号を増幅する差動アンプと、差動アンプに流れる電流を
決定する電流源と、差動アンプの非反転側の出力に接続
された第１のカレントミラーと、差動アンプの反転側の
出力に接続された第２のカレントミラーと、第２のカレ
ントミラーの出力に接続された第３のカレントミラー
と、第１のカレントミラーの出力および第３のカレント
ミラーの出力の両者とグランドとの間に接続された抵抗
器と、差動アンプの反転側の出力と第１のカレントミラ
ーの出力トランジスタのベースとの間に接続された第１
のコンデンサと、差動アンプの反転側の出力と第３のカ
レントミラーの出力トランジスタのベースとの間に接続
された第２のコンデンサとを備えた構成を持つ。

【００３６】また、本発明に係るＤ級電力増幅器は、差
動入力信号を電圧増幅するドライバとして、差動入力信
号を増幅する差動アンプと、差動アンプに流れる電流を
決定する第１の電流源と、出力電流値を決定するエミッ
タ抵抗器と差動アンプのコレクタ抵抗器が共用である第
２及び第３の電流源と、第２の電流源の出力に接続され
たカレントミラーと、カレントミラーの出力および第３
の電流源の出力の両者とグランドとの間に接続された抵
抗器とを備えた構成を持つ。

【００３７】更に、本発明に係るＤ級電力増幅器は、差
動入力信号を電圧増幅するドライバを構成する差動アン
プの動作電流を決定する電流源として、供給される動作
電源電圧の変動に応じて変動する直流電流を出力するよ
うにした構成を持つ。

【００３８】

【発明の実施の形態】本発明に係る請求項１のＤ級電力
増幅器は、入力信号を積分する積分器と、前記積分器の
出力と基準信号との差動入力信号を電力増幅するＢ級電
力増幅器と、前記Ｂ級電力増幅器の出力信号を前記積分
器に負帰還する帰還抵抗器と、前記Ｂ級電力増幅器の出
力を平滑するローパスフィルタとを備えたことを特徴と
しており、以下のような作用をする。

【００３９】即ち、Ｂ級電力増幅器の差動入力の一方に
は積分器の出力が入力され、他方には基準信号が入力さ
れる。このような信号が差動入力されるとＢ級電力増幅
器は、積分器の出力信号の極性に応じた振幅がほぼ電源
電圧に等しい２値のパルス信号の電力増幅を行う。この
電力増幅されたパルス信号は帰還抵抗器により積分器に
負帰還され、入力信号との差が積分される。以上の過程
により入力信号は２値の電力増幅されたパルス信号に変
換される。そして、ローパスフィルタによりもとの信号
に変換し負荷に供給する。

【００４０】本発明に係る請求項２のＤ級電力増幅器
は、上記請求項１において、Ｂ級電力増幅器は、差動入
力信号を電圧増幅するドライバと、前記ドライバの出力
を電力増幅するエミッタフォロアとから構成されている
ことを特徴としている。Ｂ級電力増幅器におけるドライ
バは、積分器の出力信号の極性に応じた振幅がほぼ電源
電圧に等しいパルス信号を出力する。このパルス信号は
Ｂ級電力増幅器を構成するエミッタフォロアにより電力
増幅される。

【００４１】本発明に係る請求項３のＤ級電力増幅器
は、上記請求項２において、ドライバは、差動入力信号
を増幅する差動アンプと、前記差動アンプに流れる電流
を決定する電流源と、前記差動アンプの非反転側の出力
に接続された第１のカレントミラーと、前記差動アンプ
の反転側の出力に接続された第２のカレントミラーと、
前記第２のカレントミラーの出力に接続された第３のカ
レントミラーと、前記第１のカレントミラーの出力およ
び前記第３のカレントミラーの出力の両者とグランドと
の間に接続された抵抗器とを備えて構成されていること
を特徴としており、以下のような作用をする。

【００４２】即ち、積分器の出力と基準信号の差動入力
に対して、差動アンプは積分器の出力の極性に応じて、
入力電圧を電流源の出力電流値に等しい電流信号に変換
する。この電流信号を第１〜第３のカレントミラーで電
流増幅して、抵抗器にて合成するとともに電流信号を電
圧信号に変換する。この電圧増幅された信号をエミッタ
フォロアにて電力増幅する。

【００４３】本発明に係る請求項４のＤ級電力増幅器
は、上記請求項２において、ドライバは、差動入力信号
を増幅する差動アンプと、前記差動アンプに流れる電流
を決定する電流源と、前記差動アンプの非反転側の出力
に接続された第１のカレントミラーと、前記差動アンプ
の反転側の出力に接続された第２のカレントミラーと、
前記第２のカレントミラーの出力に接続された第３のカ
レントミラーと、前記第１のカレントミラーの出力およ
び前記第３のカレントミラーの出力の両者とグランドと
の間に接続された抵抗器と、前記差動アンプの反転側の
出力と前記第１のカレントミラーの出力トランジスタの
ベースとの間に接続された第１のコンデンサと、前記差
動アンプの反転側の出力と前記第３のカレントミラーの
出力トランジスタのベースとの間に接続された第２のコ
ンデンサとを備えて構成されていることを特徴としてお
り、以下のような作用をする。

【００４４】即ち、積分器の出力と基準信号の差動入力
に対して、差動アンプは積分器の出力の極性に応じて、
入力電圧を電流源の出力電流値に等しい電流信号に変換
する。この電流信号を第１〜第３のカレントミラーで電
流の流れる方向を変化させ、抵抗器にて合成するととも
に電流信号を電圧信号に変換する。この電圧増幅された
信号をエミッタフォロアにて電力増幅する。さらに、差
動アンプの反転側出力に接続された第１及び第２のコン
デンサは、差動アンプの反転出力側出力信号に応じて第
１及び第３のカレントミラーの出力側のトランジスタの
ベース電流を制御し、カレントミラーの応答速度を改善
する。

【００４５】本発明に係る請求項５のＤ級電力増幅器
は、上記請求項２において、ドライバは、差動入力信号
を増幅する差動アンプと、前記差動アンプに流れる電流
を決定する第１の電流源と、出力電流値を決定するエミ
ッタ抵抗器と前記差動アンプのコレクタ抵抗器が共用で
ある第２及び第３の電流源と、前記第２の電流源の出力
に接続されたカレントミラーと、前記カレントミラーの
出力および前記第３の電流源の出力の両者とグランドと
の間に接続された抵抗器とを備えて構成されていること
を特徴としており、以下のような作用をする。

【００４６】即ち、積分器の出力と基準信号の差動入力
に対して、差動アンプは積分器の出力の極性に応じて、
入力電圧を電流源の出力電流値に等しい電流信号に変換
する。この電流信号を第２及び第３の電流源の出力電流
値を決定するエミッタ抵抗器に流すことにより、第２及
び第３の電流源の出力電流を制御する。即ち、積分器出
力が正の場合、第２の電流源の出力がオンで第３の電流
源の出力がオフとなり、カレントミラーを通じて抵抗器
に電流が流れ正の出力が得られる。逆に積分器出力が負
の場合、第２の電流源がオフで第３の電流源がオンとな
り抵抗器に負の出力が得られる。この抵抗器に発生する
信号をエミッタフォロアにて電力増幅する。

【００４７】本発明に係る請求項６のＤ級電力増幅器
は、上記請求項３、請求項４または請求項５において、
電流源は、供給される動作電源電圧の変動に応じて変動
する直流電流を出力することを特徴としており、以下の
ような作用をする。

【００４８】即ち、積分器の出力と基準信号の差動入力
に対して、差動アンプは積分器の出力の極性に応じて、
入力電圧を電流源の出力電流値に等しい電流信号に変換
し、この電流信号を増幅し、ドライバ出力とグランド間
に接続された抵抗器に流すことにより再び電圧信号に変
換しエミッタフォロアで電流増幅する構成である。そこ
に、電流源の出力電流を、供給される電源電圧の変動に
追随して変化するようにし、常にドライバの出力電圧値
と電源電圧値との差が最小となるようにしている。

【００４９】以下、本発明に係るＤ級電力増幅器の具体
的な実施の形態について、図面に基づいて詳細に説明す
る。

【００５０】（実施の形態１）図１は本発明の実施の形
態１に係るＤ級電力増幅器の回路構成を示す回路図であ
る。図１において、１０１は入力端子、１０２は積分
器、１０３はＢ級電力増幅器、１０４はＢ級電力増幅器
１０３を構成する差動入力型のドライバ、１０５はドラ
イバ１０４の出力を電力増幅する、ＮＰＮ型のバイポー
ラトランジスタ１０６とＰＮＰ型のバイポーラトランジ
スタ１０７との相補型接続からなるエミッタフォロア、
１０８はＢ級電力増幅器１０３の出力を積分器１０２に
負帰還する帰還抵抗器、１０９はＢ級電力増幅器１０３
の出力を平滑するローパスフィルタ、１１０はローパス
フィルタ１０９の出力を負荷（スピーカ）に供給する出
力端子である。

【００５１】このように構成された本発明の実施の形態
１に係るＤ級電力増幅器において、以下にその動作を説
明する。

【００５２】Ｂ級電力増幅器１０３を構成する差動入力
型のドライバ１０４の差動入力の一方には積分器１０２
の出力が入力され、他方には基準信号（ここではグラン
ドに接続）が入力される。ドライバ１０４のオープンゲ
インは通常６０ｄＢ以上あるため、このような信号（２
〜３Ｖp-p）が差動入力されるとドライバ１０４は、積
分器１０２の出力信号の極性に応じた振幅がほぼ電源電
圧（Ｖ_CC）に等しいパルス信号を出力する。即ち、ドラ
イバ１０４の出力パルス信号が正のとき、エミッタフォ
ロア１０５におけるトランジスタ１０６がオンし、トラ
ンジスタ１０７がオフするので、エミッタフォロア１０
５の出力端子には増幅された正のパルス信号が出力され
る。また、ドライバ１０４の出力パルス信号が負のと
き、エミッタフォロア１０５におけるトランジスタ１０
７がオンし、トランジスタ１０６がオフするので、エミ
ッタフォロア１０５の出力端子には増幅された負のパル
ス信号が出力される。このようにドライバ１０４から出
力された正負のパルス信号はＢ級電力増幅器１０３を構
成するエミッタフォロア１０５により電力増幅される。
また、この電力増幅されたパルス信号は帰還抵抗器１０
８により積分器１０２に負帰還され、入力オーディオ信
号との差が積分される。

【００５３】以上の過程により、入力オーディオ信号は
２値の電力増幅されたパルス信号に変換される。そし
て、ローパスフィルタ１０９によりもとのアナログのオ
ーディオ信号に変換し負荷（スピーカ）に供給してい
る。

【００５４】即ち、入力オーディオ信号を２値のパルス
信号に変換し、その振幅を電源電圧にほぼ等しくなるよ
うに増幅する。そして、ローパスフィルタ１０９によっ
てもとのオーディオ信号に変換した後、出力端子１１０
から負荷（スピーカ）に電力を供給する構成を持つ。

【００５５】オーディオ信号を２値信号に変換すること
と変換した２値信号を電力増幅することとをＢ級電力増
幅器１０３にて行っている。入力信号を相似形に電力増
幅するのではなく、２値信号に変換した後に電源電圧に
ほぼ等しくなるようにして増幅することで電力損失が少
ない。

【００５６】ここで、正弦波入力に対するＢ級電力増幅
器１０３の損失及び効率を求める。エミッタフォロア１
０５の電圧利得を１、ベース・エミッタ間電圧をＶ_BE、
電源電圧を±Ｖ_CC、入力電圧をＶ_d 、出力端子１１０に
接続された負荷（スピーカ）に流れる負荷電流をＩ_L si
n(ωｔ) とすると、Ｂ級電力増幅器１０３での平均電力
損失Ｐ_C は、（数１）となる。

【００５７】

【数１】

【００５８】ここで、Ｖ_d ＝Ｖ_CCとすると電力損失Ｐ_C
は最小となる（２行目）。今、負荷抵抗をＲ_L とすれ
ば、電力効率ηは、（数２）となる。

【００５９】

【数２】

【００６０】（数２）の２行目は、Ｖ_d ＝Ｖ_CCのときで
ある。

【００６１】図９は図１に示したＢ級電力増幅器１０３
に転用した従来からあるＩＣチップ化された扇形増幅器
としてのＢ級電力増幅器９００の回路構成を示す回路図
である。図９において、９０１は入力端子、９０２，９
０３はドライバ１０４への帰還回路を構成するとともに
ゲインを調整するための外付けの抵抗器、９０４は出力
端子である。このＢ級電力増幅器９００は、入力信号を
相似形に増幅する線形増幅動作を行う。このＢ級電力増
幅器９００において、ドライバ１０４は、入力端子９０
１からの入力信号と抵抗器９０２，９０３でエミッタフ
ォロア１０５の出力信号を分圧した信号との差を電圧増
幅する。エミッタフォロア１０５はドライバ１０４の出
力信号を電力増幅し、出力端子９０４を介して負荷（ス
ピーカ）に電力を供給している。このような場合の正弦
波入力に対する平均電力損失Ｐ_Cは（数３）となる。

【００６２】

【数３】

【００６３】今、負荷抵抗をＲ_L とすれば、電力効率η
は、（数４）となる。

【００６４】

【数４】

【００６５】ここで、３行目は、Ｖ_d ＝Ｖ_CCとした場合
である。

【００６６】次に、例えば、Ｖ_BE＝１Ｖ、Ｒ_L ＝６Ω、
Ｂ級電力増幅器の最大出力６０Ｗにおける電力効率を求
める。

【００６７】まず、（数２）に対応する図１のＢ級電力
増幅器１０３の場合について計算する。電力損失Ｐ_C は
（数５）で表され、これから負荷電流Ｉ_L を求めると、
（数６）となる。

【００６８】

【数５】

【００６９】

【数６】

【００７０】（数６）に、Ｐ_C ＝６０、Ｒ_L ＝６を代入
すると、負荷電流Ｉ_L の値は（数７）となる。

【００７１】

【数７】

【００７２】この負荷電流Ｉ_L の値を（数２）の２行目
の式に代入すると、電力効率ηは、η≒８８．２％とな
る。

【００７３】次に、（数４）に対応する図９のＢ級電力
増幅器９００の場合について計算する。電力損失Ｐ_C は
（数８）で表され、これから電源電圧Ｖ_CCを求めると、
（数９）となる。

【００７４】

【数８】

【００７５】

【数９】

【００７６】（数９）に、Ｐ_C ＝６０、Ｒ_L ＝６を代入
すると、電源電圧Ｖ_CCの値は（数１０）となる。

【００７７】

【数１０】

【００７８】この電源電圧Ｖ_CCの値を（数４）の３行目
の式に代入すると、電力効率ηは、η≒５２．４％とな
る。

【００７９】以上の本発明の実施の形態１によるＢ級電
力増幅器１０３の場合のη≒８８．２％と、図９の従来
からの一般的なＢ級電力増幅器の場合のη≒５２．４％
とを比較すると、同一のＢ級電力増幅器を用いても本発
明の実施の形態１の構成では効率が非常に大きくなるこ
とがわかる。図１のＢ級電力増幅器１０３は、図９の従
来からあるＢ級電力増幅器９００に外付け抵抗器９０
２，９０３を接続せずに使用したものである。即ち、従
来例においては全て、Ｄ級電力増幅器に専用のドライバ
が特別に必要であるために高価になるという問題点を有
していのに対して、本発明の実施の形態１においては、
従来からあるＢ級電力増幅器９００を都合良く利用でき
るので、安価に構成することができるのである。

【００８０】以上のように、本発明の実施の形態１に係
るＤ級電力増幅器は、差動入力を持つＢ級電力増幅器を
用いて積分器の出力信号を２値信号に変換しかつほぼ電
源電圧に等しくなるように電圧増幅し、エミッタフォロ
アで電力増幅する構成としているため、Ｂ級電力増幅器
として使用したときと比較して、電力損失が少ない。ま
た、バイポーラトランジスタで構成できかつコストダウ
ンが進んだ従来からのＢ級電力増幅器を利用できるた
め、ローコストである。

【００８１】そのため、低歪率な、電力損失の少ない、
ローコストで簡易に構成できるＤ級電力増幅器を実現す
ることができる。

【００８２】（実施の形態２）図２は本発明の実施の形
態２に係るＤ級電力増幅器の回路構成を示す回路図であ
る。ここでは、図１のＢ級電力増幅器１０３を構成する
ドライバ１０４に相当する回路図のみを示す。図２にお
いて、２０１は積分器差動入力信号の入力端子、２０２
は差動アンプ、２０３は差動アンプ２０２の出力電流を
決定する電流源、２０４は差動アンプ２０２の非反転出
力に接続された第１のカレントミラー、２０５は差動ア
ンプ２０２の反転出力に接続された第２のカレントミラ
ー、２０６は第２のカレントミラー２０５の出力に接続
された第３のカレントミラー、２０７は第１のカレント
ミラー２０４及び第３のカレントミラー２０６の出力電
流を合成しかつ電流波形を電圧波形に変換する抵抗器、
２０８はエミッタフォロアへの出力端子である。

【００８３】このように構成された本発明の実施の形態
２のＤ級電力増幅器において、以下にその動作を説明す
る。

【００８４】差動アンプ２０２の差動入力の非反転側に
は入力端子２０１を介して積分器からの差動入力信号が
入力される。また、差動アンプ２０２の反転入力には基
準信号であるグランドが接続されている。

【００８５】まず、入力端子２０１に入力された積分器
からの差動入力信号が正の場合、差動アンプ２０２の非
反転出力電流は電流源２０３の出力電流に等しくなり、
差動アンプ２０２の反転出力電流はゼロとなる。次に、
第１のカレントミラー２０４は差動アンプ２０２の出力
電流を増幅する。そして、第１のカレントミラー２０４
の出力トランジスタ２０４ａより抵抗器２０７からグラ
ンドに電流を流し、正の電圧を発生する。ここで、電流
源２０３の出力電流をＩ、第１のカレントミラー２０４
の電流利得をＡ_I 、抵抗器２０７の抵抗値をＲとする
と、出力端子２０８には出力電圧Ｖ_O ＝＋Ａ_I・Ｒ・Ｉ
が発生する。

【００８６】次に、入力端子２０１に入力された積分器
からの差動入力信号が負の場合、差動アンプ２０２の反
転出力電流は電流源２０３の出力電流に等しくなり、差
動アンプ２０２の非反転出力電流はゼロとなる。次に、
第２のカレントミラー２０５は差動アンプ２０２の出力
電流を増幅する。そして、第３のカレントミラー２０６
が電流の流れる方向を変換し、グランドから抵抗器２０
７を通って出力トランジスタ２０６ａから負電源−Ｖ_CC
に電流を流し、抵抗器２０７に負の電圧を発生する。こ
こで、電流源２０３の出力電流をＩ、第２のカレントミ
ラー２０５の電流利得を第１のカレントミラー２０４と
同じくＡ_I 、第３のカレントミラー２０６の電流利得を
１、抵抗器２０７の抵抗値をＲとすると、出力端子２０
８には出力電圧Ｖ_O ＝−Ａ_I・Ｒ・Ｉが発生する。

【００８７】従って、入力端子２０１に入力された信号
の極性に応じて、出力端子２０８には±Ａ_I・Ｒ・Ｉの
電圧が発生する。いま、Ｖ_CC≒Ａ_I・Ｒ・Ｉとなるよう
に電流源２０３の出力電流Ｉ、第１および第２のカレン
トミラー２０４，２０５の電流利得Ａ_I 及び抵抗器２０
７の抵抗値Ｒを設定すれば、ほぼ電源電圧（Ｖ_CC）に等
しいパルス電圧波形が出力される。このパルス信号を図
１に示すエミッタフォロア１０５で電力増幅し、ローパ
スフィルタ１０９で平滑することでアナログ信号に変換
し、出力端子１１０より負荷（スピーカ）に電力を供給
する。

【００８８】以上のように、本発明の実施の形態２に示
したドライバは、積分器の出力信号を２値信号に変換し
かつほぼ電源電圧に等しくなるように電圧増幅する。つ
まり、スイッチング動作を、小信号トランジスタにて入
力信号を電流信号に変換し電流増幅し抵抗器に流れる電
流の方向を切り換えることとして行い、出力段をエミッ
タフォロア構成としてスイッチング動作を行わないた
め、高速なスイッチング動作ができる。そのため、オー
ディオ出力波形が低歪率である。また、出力段のトラン
ジスタの同時導通が発生しないため、電力損失が少な
い。また、バイポーラトランジスタで構成できるためロ
ーコストである。

【００８９】そのため、低歪率な、電力損失の少ない、
ローコストで簡易に構成できるＤ級電力増幅器を実現す
ることができる。

【００９０】なお、本発明の実施の形態２では第１から
第３のカレントミラー２０４，２０５及び２０６にワイ
ドラー型を用いたが、ウイルソン型等の他の方式のカレ
ントミラーを用いても同様の結果が得られることはいう
までもない。また、差動アンプ２０２と第１のカレント
ミラー２０４及び第２のカレントミラー２０５との間に
ベース接地型のカスケードアンプを挿入し、差動アンプ
２０２のミラー効果を抑制することで、入力信号に対し
てより高速に追随可能とし、ドライバの動作速度を高速
化できることはいうまでもない。

【００９１】また、差動アンプ２０２における非反転側
の入力端子ａと反転側の入力端子ｂはそれぞれ、図１或
いは図９における端子ａ，ｂに対応しており、図９との
対比では外付けの抵抗器９０２，９０３は省略したもの
であり、これによって差動アンプ２０２は入力信号電圧
に比例した電流を出力すること、即ち線形増幅する作用
を有するようになることはいうまでもない。

【００９２】（実施の形態３）図３は本発明の実施の形
態３に係るＤ級電力増幅器の回路構成を示す回路図であ
る。ここでは、図１のＢ級電力増幅器１０３を構成する
ドライバ１０４に相当する回路図のみを示す。図３にお
いて、３０１は積分器差動入力信号の入力端子、３０２
は差動アンプ、３０３は差動アンプ３０２の出力電流を
決定する電流源、３０４は差動アンプ３０２の非反転出
力に接続された第１のカレントミラー、３０５は差動ア
ンプ３０２の反転出力に接続された第２のカレントミラ
ー、３０６は第２のカレントミラー３０５の出力に接続
された第３のカレントミラー、３０７は第１のカレント
ミラー３０４及び第３のカレントミラー３０６の出力電
流を合成しかつ電流波形を電圧波形に変換する抵抗器、
３０８はエミッタフォロアへの出力端子、３０９は差動
アンプ３０２の反転出力と第１のカレントミラー３０４
の出力トランジスタ３０４ａのベースとの間に接続され
た過渡応答高速化用の第１のコンデンサ、３１０は差動
アンプ３０２の反転出力と第３のカレントミラー３０６
の出力トランジスタ３０６ａのベースとの間に接続され
た過渡応答高速化用の第２のコンデンサである。

【００９３】このように構成された本発明の実施の形態
３のＤ級電力増幅器において、以下にその動作を説明す
る。ここで、入力端子３０１、差動アンプ３０２、第１
から第３のカレントミラー３０４，３０５，３０６、抵
抗器３０７及び出力端子３０８は本発明の実施の形態２
に示した入力端子２０１、差動アンプ２０２、第１から
第３のカレントミラー２０４，２０５，２０６、抵抗器
２０７及び出力端子２０８と全く同一の動作をする。

【００９４】まず、入力端子３０１に入力された積分器
からの差動入力信号が負から正になる場合、差動アンプ
３０２の非反転出力電流はゼロから電流源３０３の出力
電流に等しくなり、差動アンプ３０２の反転出力電流は
電流源３０３の出力電流に等しい値からゼロとなる。次
に、第１のカレントミラー３０４は差動アンプ３０２の
出力電流を増幅する。そして、第１のカレントミラー３
０４の出力トランジスタ３０４ａより抵抗器３０７から
グランドに電流を流し、正の電圧を発生する。

【００９５】ここで、電流源３０３の出力電流をＩ、第
１のカレントミラー３０４の電流利得をＡ_I 、抵抗器３
０７の抵抗値をＲとすると、出力端子３０８には出力電
圧Ｖ_O＝＋Ａ_I・Ｒ・Ｉが発生する。差動アンプ３０２の
反転出力電流がゼロに変化するため、第１のカレントミ
ラー３０４の出力トランジスタ３０４ａのベースから第
１のコンデンサ３０９を介して電流が流れる。そのた
め、第１のカレントミラー３０４の出力トランジスタ３
０４ａの過渡応答速度が向上する。

【００９６】次に、入力端子３０１に入力された積分器
からの差動入力信号が正から負になる場合、差動アンプ
３０２の反転出力電流はゼロから電流源３０３の出力電
流に等しくなり、差動アンプ３０２の非反転出力電流は
ゼロとなる。次に、第２のカレントミラー３０５は差動
アンプ３０２の出力電流を増幅する。そして、第３のカ
レントミラー３０６が電流の流れる方向を変換し、グラ
ンドから抵抗器３０７を通って出力トランジスタ３０６
ａから負電源−Ｖ_CCに電流を流し、抵抗器３０７に負の
電圧を発生する。ここで、電流源３０３の出力電流を
Ｉ、第２のカレントミラー３０５の電流利得を第１のカ
レントミラー３０４と同じくＡ_I 、第３のカレントミラ
ー３０６の電流利得を１、抵抗器３０７の抵抗値をＲと
すると、出力端子３０８には出力電圧Ｖ_O ＝−Ａ_I・Ｒ
・Ｉが発生する。差動アンプ３０２の反転出力電流がゼ
ロから電流源３０３の出力電流に変化するため、差動ア
ンプ３０２の反転出力から第２のコンデンサ３１０を介
して第３のカレントミラー３０６の出力トランジスタ３
０６ａのベースに電流が流れる。そのため、第３のカレ
ントミラー３０６の出力トランジスタ３０６ａの過渡応
答速度が向上する。

【００９７】従って、入力端子３０１に入力された信号
の極性に応じて、出力端子３０８には±Ａ_I・Ｒ・Ｉの
電圧が発生する。いま、Ｖ_CC≒Ａ_I・Ｒ・Ｉとなるよう
に電流源３０３の出力電流Ｉ、第１および第２のカレン
トミラー３０４，３０５の電流利得Ａ_I 及び抵抗器３０
７の抵抗値Ｒを設定すれば、ほぼ電源電圧（Ｖ_CC）に等
しいパルス電圧波形が出力される。このパルス信号を図
１に示すエミッタフォロア１０５で電力増幅し、ローパ
スフィルタ１０９で平滑することでアナログ信号に変換
し、出力端子１１０より負荷（スピーカ）に電力を供給
する。

【００９８】以上のように、本発明の実施の形態３に示
したドライバは、差動アンプの反転出力とドライバの出
力カレントミラーの出力トランジスタのベースとの間に
第１および第２のコンデンサ３０９，３１０を挿入する
ことで、カレントミラーの高速化を可能としている。更
に、積分器の出力信号を２値信号に変換しかつほぼ電源
電圧に等しくなるように電圧増幅する。つまり、スイッ
チング動作を、小信号トランジスタにて入力信号を電流
信号に変換し電流増幅し抵抗器に流れる電流の方向を切
り換えることとして行い、出力段をエミッタフォロア構
成としてスイッチング動作を行わないため、高速なスイ
ッチング動作ができる。そのため、オーディオ出力波形
が低歪率である。また、出力段のトランジスタの同時導
通が発生しないため、電力損失が少ない。また、バイポ
ーラトランジスタで構成できるためローコストである。

【００９９】そのため、低歪率な、電力損失の少ない、
ローコストで簡易に構成できるＤ級電力増幅器を実現す
ることができる。

【０１００】なお、本発明の実施の形態３では第１から
第３のカレントミラー３０４，３０５及び３０６にワイ
ドラー型を用いたが、ウイルソン型等の他の方式のカレ
ントミラーを用いても同様の結果が得られることはいう
までもない。

【０１０１】また、差動アンプ３０２における非反転側
の入力端子ａと反転側の入力端子ｂはそれぞれ、図１或
いは図９における端子ａ，ｂに対応しており、図９との
対比では外付けの抵抗器９０２，９０３は省略したもの
であり、これによって差動アンプ３０２は入力信号電圧
に比例した電流を出力すること、即ち線形増幅する作用
を有するようになることはいうまでもない。

【０１０２】（実施の形態４）図４は本発明の実施の形
態４に係るＤ級電力増幅器の回路構成を示す回路図であ
る。ここでは、図１のＢ級電力増幅器１０３を構成する
ドライバ１０４に相当する回路図のみを示す。図４にお
いて、４０１は積分器差動入力信号の入力端子、４０２
は差動アンプ、４０３は差動アンプ４０２の出力電流を
決定する第１の電流源、４０４は第２の電流源、４０５
は第３の電流源、４０６は第２の電流源４０４の出力に
接続されたカレントミラー、４０７は第３の電流源４０
５及びカレントミラー４０６の出力電流を合成しかつ電
流波形を電圧波形に変換する抵抗器、４０８は出力端
子、４０９は第２および第３の電流源４０４，４０５の
基準電源、４１０は第２の電流源４０４の出力電流を決
定するエミッタ抵抗器、４１１は第２の電流源４０４を
構成するトランジスタ、４１２は第３の電流源４０５の
出力電流を決定するエミッタ抵抗器、４１３は第３の電
流源４０５を構成するトランジスタである。第２および
第３の電流源４０４，４０５のエミッタ抵抗器４１０，
４１２は、差動アンプ４０２のコレクタ抵抗器を兼用し
ている。

【０１０３】このように構成された本発明の実施の形態
４のＤ級電力増幅器において、以下にその動作を説明す
る。

【０１０４】まず、入力端子４０１に入力された積分器
からの差動入力信号が正の場合、差動アンプ４０２の非
反転出力電流は第１の電流源４０３の出力電流に等しく
なり、差動アンプ４０２の反転出力電流はゼロとなる。
一方、第２の電流源４０４の出力電流は基準電源４０
９、トランジスタ４１１のベース・エミッタ、抵抗器４
１０からなる閉回路に流れる電流となる。基準電源４０
９の電圧をＶ_E 、抵抗器４１０の抵抗値をＲ_E 、トラン
ジスタ４１１のベース・エミッタ間電圧をＶ_BE、第２の
電流源４０４の出力電流をＩとすると、（数１１）が成
立する。

【０１０５】

【数１１】

【０１０６】また、第３の電流源４０５についても第２
の電流源４０４と同一構成であるため、同様に（数１
１）が成立する。

【０１０７】ところが、差動アンプ４０２の負荷抵抗で
あるコレクタ抵抗器が第２の電流源４０４及び第３の電
流源４０５の電流制御用のエミッタ抵抗器４１０，４１
２と共用されている。そのため、第１の電流源４０３の
出力電流が差動アンプ４０２を介して抵抗器４１２に流
れる。ここで、第１の電流源４０３の出力電流を第３の
電流源４０５の出力電流と等しくすると、第３の電流源
４０５におけるトランジスタ４１３がオフし、第３の電
流源４０５の出力電流はゼロとなる。一方、差動アンプ
４０２の反転出力電流はゼロであるため第２の電流源４
０４からは電流が出力され、カレントミラー４０６で電
流の方向が反転され、カレントミラー４０６の出力トラ
ンジスタ４０６ａより抵抗器４０７からグランドに流
れ、正の電圧が発生する。ここで、第２の電流源４０４
の出力電流をＩ、カレントミラー４０６の電流利得を
１、抵抗器４０７の抵抗値をＲとすると、出力端子４０
８には出力電圧Ｖ_O ＝＋Ｒ・Ｉが発生する。

【０１０８】次に、入力端子４０１に入力された積分器
からの差動入力信号が負の場合、差動アンプ４０２の反
転出力電流はゼロから第１の電流源４０３の出力電流に
等しくなり、差動アンプ４０２の非反転出力電流はゼロ
となる。このとき、第２の電流源４０４のトランジスタ
４１１がオフし、第２の電流源４０４の出力電流はゼロ
となる。一方、差動アンプ４０２の非反転出力電流はゼ
ロであるため第３の電流源４０５からは電流が出力さ
れ、グランドから抵抗器４０７を通って第３の電流源４
０５の出力トランジスタ４１３から負電源−Ｖ_CCに電流
が流れ、抵抗器４０７に負の電圧が発生する。ここで、
第３の電流源４０５の出力電流をＩ、抵抗器４０７の抵
抗値をＲとすると、出力端子４０８には出力電圧Ｖ_O ＝
−Ｒ・Ｉが発生する。

【０１０９】従って、入力端子４０１に入力された信号
の極性に応じて、出力端子４０８には±Ｒ・Ｉの電圧が
発生する。いま、Ｖ_CC≒Ｒ・Ｉとなるように第１の電流
源４０３の出力電流、抵抗器４０７の抵抗値Ｒを設定す
れば、ほぼ電源電圧（Ｖ_CC）に等しいパルス電圧波形が
出力される。このパルス信号を図１に示すエミッタフォ
ロア１０５で電力増幅し、ローパスフィルタ１０９で平
滑することでアナログ信号に変換し、出力端子１１０よ
り負荷（スピーカ）に電力を供給する。

【０１１０】以上のように、本発明の実施の形態４に示
したドライバは、積分器の出力信号を２値信号に変換し
かつほぼ電源電圧に等しくなるように電圧増幅する。つ
まり、スイッチング動作を、小信号トランジスタにて入
力信号を電流信号に変換し電流増幅し抵抗器に流れる電
流の方向を切り換えることとして行い、出力段をエミッ
タフォロア構成としてスイッチング動作を行わないた
め、高速なスイッチング動作ができる。そのため、オー
ディオ出力波形が低歪率である。また、出力段のトラン
ジスタの同時導通が発生しないため、電力損失が少な
い。また、バイポーラトランジスタで構成できるためロ
ーコストである。

【０１１１】そのため、低歪率な、電力損失の少ない、
ローコストで簡易に構成できるＤ級電力増幅器を実現す
ることができる。

【０１１２】なお、本発明の実施の形態４ではカレント
ミラー４０６にワイドラー型を用いたが、ウイルソン型
等の他の方式のカレントミラーを用いても同様の結果が
得られることはいうまでもない。

【０１１３】また、差動アンプ４０２における非反転側
の入力端子ａと反転側の入力端子ｂはそれぞれ、図１或
いは図９における端子ａ，ｂに対応しており、図９との
対比では外付けの抵抗器９０２，９０３は省略したもの
であり、これによって差動アンプ４０２は入力信号電圧
に比例した電流を出力すること、即ち線形増幅する作用
を有するようになることはいうまでもない。

【０１１４】（実施の形態５）図５は本発明の実施の形
態５におけるＤ級電力増幅器の回路構成を示す回路図で
ある。ここでは、図１のＢ級電力増幅器１０３を構成す
るドライバ１０４に相当する回路図でかつ図２の差動ア
ンプ２０２の出力電流を決定する電流源２０３のみを示
す。図５（ａ）に示す第１のタイプの電流源２０３にお
いて、５０１は抵抗器である。図５（ｂ）に示す第２の
タイプの電流源２０３において、５０２はトランジス
タ、５０３，５０４は抵抗器、５０５はツェナーダイオ
ードである。

【０１１５】このように構成された本発明の実施の形態
５のＤ級電力増幅器において、以下にその動作を説明す
る。

【０１１６】まず、図５（ａ）の電流源２０３の場合に
おいて、差動アンプ２０２の出力電流は、差動アンプの
共通エミッタと負電源−Ｖ_CC間に接続された抵抗器５０
１で決定される。即ち、差動アンプ２０２の共通エミッ
タの電位は、差動アンプ２０２の反転入力がゼロボルト
に固定されているため−Ｖ_BEとなる。従って、負電源の
電圧を−Ｖ_CC、抵抗器５０１の抵抗値をＲ_EE、流れる電
流をＩとすると、（数１２）が成立する。

【０１１７】

【数１２】

【０１１８】図２において、入力端子２０１に入力され
た信号の極性に応じて、出力端子２０８にはＶ_O ＝±Ａ
_I・Ｒ・Ｉの電圧が発生する。

【０１１９】いま、電源電圧Ｖ_CCが一定と仮定し、Ｖ_CC
≒Ａ_I・Ｒ・Ｉとなるように電流源２０３の出力電流
Ｉ、第１のカレントミラー２０４の電流利得Ａ_I 及び抵
抗器２０７の抵抗値Ｒを設定すれば、ほぼ電源電圧（Ｖ
_CC）に等しいパルス電圧波形が出力され、無効となる電
圧｜Ｖ_CC−Ｖ_O｜が最小となる。電力損失Ｐ_d は無効電
圧と負荷（スピーカ）に流れる電流Ｉ_L の積で、Ｐ_d ＝
｜Ｖ_CC−Ｖ_O｜・Ｉ_L であるため、無効電圧を最小にす
ることが電力損失を最小にすることになる。

【０１２０】上記のように各パラメータを設定すると、
電流利得Ａ_I 、抵抗値Ｒ及び電流値Ｉが固定となり、ド
ライバ１０４の出力電圧値は固定される。しかし、電源
電圧Ｖ_CCは負荷（スピーカ）の変動や１次電源電圧変動
等に伴い変動する。そのため、無効となる電圧も変動す
る。そこで、図５（ａ）に示す電流源２０３では、電流
値Ｉは、電源電圧Ｖ_CCの変動に伴い変動する。そのた
め、無効となる電圧値を最小値のまま保持することがで
き、電源電圧の変動により電力効率が左右されることが
なくなる。

【０１２１】同様に、図５（ｂ）の電流源２０３におい
て、差動アンプ２０２の出力電流は、トランジスタ５０
２、抵抗器５０３，５０４、ツェナーダイオード５０５
で構成される電流源２０３で決定される。電流源２０３
の基準電源はツェナーダイオード５０５と抵抗器５０４
で決定される。電流源２０３は負電源−Ｖ_CCを基準に動
作し、抵抗器５０４の両端に発生される電圧を基準と
し、トランジスタ５０２のベース・エミッタ及び抵抗器
５０３からなる閉回路で出力電流が決定される。即ち、
抵抗器５０３及び５０４の抵抗値をＲ₁ ，Ｒ₂ 、ツェナ
ーダイオード５０５の電圧値をＶ_Z とすると、電流源２
０３の出力電流Ｉは（数１３）となる。

【０１２２】

【数１３】

【０１２３】従って、図５（ａ）の場合と同様に、図５
（ｂ）の電流源２０３の出力電流は電源電圧Ｖ_CCの変化
とともに変動する。その結果、無効となる電圧値を一定
にすることができ、電源電圧の変動により電力効率が左
右されることがなくなる。

【０１２４】以上のように、本発明の実施の形態５に示
したドライバは、差動アンプの出力電流を電源電圧の変
動に応じて変化させることにより、ドライバ出力の電圧
波形と電源電圧との差である無効電圧｜Ｖ_CC−Ｖ_O｜を
最小値のまま保持することができるため、電源電圧の変
動により効率が左右されることのないＤ級電力増幅器を
実現することができる。

【０１２５】なお、本実施の形態５を実施の形態３，４
に適用してもよい。

【０１２６】

【発明の効果】以上のように、本発明に係るＤ級電力増
幅器は、差動入力を持つＢ級電力増幅器を用いて積分器
の出力信号を２値信号に変換しかつほぼ電源電圧に等し
くなるように電圧増幅し、エミッタフォロアで電力増幅
する構成としているため、Ｂ級電力増幅器をそのままＢ
級電力増幅器として使用する場合と比較して、電力損失
が少なくなる。また、ＭＯＳ‐ＦＥＴを用いることなく
バイポーラトランジスタで構成でき、かつ、コストダウ
ンが進んでいるＢ級電力増幅器を利用できるためローコ
ストにすることができる。

【０１２７】また、スイッチング動作を、小信号トラン
ジスタにて入力信号を電流信号に変換し電流増幅し抵抗
器に流れる電流の方向を切り換えることとして行い、出
力段をエミッタフォロア構成としてスイッチング動作を
行わないため、高速なスイッチング動作ができる。その
結果、オーディオ出力波形の低歪率化を図ることができ
る。

【０１２８】また、出力段のトランジスタの同時導通が
発生しないため、電力損失が少ないＤ級電力増幅器を実
現することができる。

【０１２９】また、差動アンプの反転出力とドライバの
出力カレントミラーの出力トランジスタのベースとの間
に過渡応答高速化用のコンデンサを挿入することでカレ
ントミラーの高速化を可能としている。そのため、オー
ディオ出力波形の低歪率化を更に促進することができ
る。

【０１３０】更に、差動アンプの出力電流を電源電圧の
変動に応じて変化させることにより、ドライバ出力の電
圧波形と電源電圧との差である無効電圧を常に一定にす
ることができるため、電源電圧の変動により効率が左右
されることのない電力効率の高いＤ級電力増幅器を実現
することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係るＤ級電力増幅器の
回路構成を示す回路図である。

【図２】本発明の実施の形態２に係るＤ級電力増幅器の
回路構成を示す回路図である。

【図３】本発明の実施の形態３に係るＤ級電力増幅器の
回路構成を示す回路図である。

【図４】本発明の実施の形態４に係るＤ級電力増幅器の
回路構成を示す回路図である。

【図５】本発明の実施の形態５に係るＤ級電力増幅器に
おけるドライバの差動アンプと電流源の回路構成を示す
回路図である。

【図６】従来のスイッチング増幅器の回路構成を示す回
路図である。

【図７】従来の別のスイッチング増幅器の回路構成を示
す回路図である。

【図８】従来の更に別のスイッチング増幅器の回路構成
を示す回路図である。

【図９】従来からすでに利用されているもので、本発明
の実施の形態に係るＤ級電力増幅器に転用されたＢ級電
力増幅器の回路構成を示す回路図である。

【符号の説明】

１０１……入力端子１０２……積分器１０３……Ｂ級電力増幅器１０４……ドライバ１０５……エミッタフォロア１０８……帰還抵抗器１０９……ローパスフィルタ１１０……出力端子２０１，３０１，４０１……ドライバの入力端子２０２，３０２，４０２……差動アンプ２０３，３０３……電流源２０４，３０４……第１のカレントミラー２０４ａ，３０４ａ……第１のカレントミラーの出力ト
ランジスタ２０５，３０５……第２のカレントミラー２０６，３０６……第３のカレントミラー２０６ａ，３０６ａ……第３のカレントミラーの出力ト
ランジスタ２０７，３０７，４０７……ドライバの出力用の抵抗器２０８，３０８，４０８……ドライバの出力端子３０９……過渡応答高速化用の第１のコンデンサ３１０……過渡応答高速化用の第２のコンデンサ４０３……第１の電流源４０４……第２の電流源４０５……第３の電流源４０６……カレントミラー４０６ａ……カレントミラーの出力トランジスタ４０９……基準電源４１０，４１２……差動アンプのコレクタ抵抗器と第２
・第３の電流源のエミッタ抵抗器を兼ねる抵抗器５０１，５０３，５０４……抵抗器５０２……トランジスタ５０５……ツェナーダイオード

Claims

【特許請求の範囲】

【請求項１】入力信号を積分する積分器と、前記積分器の出力と基準信号との差動入力信号を電力増
幅するＢ級電力増幅器と、前記Ｂ級電力増幅器の出力信号を前記積分器に負帰還す
る帰還抵抗器と、前記Ｂ級電力増幅器の出力を平滑するローパスフィルタ
とを備えたことを特徴とするＤ級電力増幅器。
【請求項２】Ｂ級電力増幅器は、差動入力信号を電圧
増幅するドライバと、前記ドライバの出力を電力増幅す
るエミッタフォロアとから構成されていることを特徴と
する請求項１に記載のＤ級電力増幅器。
【請求項３】ドライバは、差動入力信号を増幅する差
動アンプと、前記差動アンプに流れる電流を決定する電流源と、前記差動アンプの非反転側の出力に接続された第１のカ
レントミラーと、前記差動アンプの反転側の出力に接続された第２のカレ
ントミラーと、前記第２のカレントミラーの出力に接続された第３のカ
レントミラーと、前記第１のカレントミラーの出力および前記第３のカレ
ントミラーの出力の両者とグランドとの間に接続された
抵抗器とを備えて構成されていることを特徴とする請求
項２に記載のＤ級電力増幅器。
【請求項４】ドライバは、差動入力信号を増幅する差
動アンプと、前記差動アンプに流れる電流を決定する電流源と、前記差動アンプの非反転側の出力に接続された第１のカ
レントミラーと、前記差動アンプの反転側の出力に接続された第２のカレ
ントミラーと、前記第２のカレントミラーの出力に接続された第３のカ
レントミラーと、前記第１のカレントミラーの出力および前記第３のカレ
ントミラーの出力の両者とグランドとの間に接続された
抵抗器と、前記差動アンプの反転側の出力と前記第１のカレントミ
ラーの出力トランジスタのベースとの間に接続された第
１のコンデンサと、前記差動アンプの反転側の出力と前記第３のカレントミ
ラーの出力トランジスタのベースとの間に接続された第
２のコンデンサとを備えて構成されていることを特徴と
する請求項２に記載のＤ級電力増幅器。
【請求項５】ドライバは、差動入力信号を増幅する差
動アンプと、前記差動アンプに流れる電流を決定する第１の電流源
と、出力電流値を決定するエミッタ抵抗器と前記差動アンプ
のコレクタ抵抗器が共用である第２及び第３の電流源
と、前記第２の電流源の出力に接続されたカレントミラー
と、前記カレントミラーの出力および前記第３の電流源の出
力の両者とグランドとの間に接続された抵抗器とを備え
て構成されていることを特徴とする請求項２に記載のＤ
級電力増幅器。
【請求項６】電流源は、供給される動作電源電圧の変
動に応じて変動する直流電流を出力することを特徴とす
る請求項３、請求項４または請求項５に記載のＤ級電力
増幅器。