JPH10150218A - Epitaxial wafer - Google Patents
Epitaxial waferInfo
- Publication number
- JPH10150218A JPH10150218A JP30948596A JP30948596A JPH10150218A JP H10150218 A JPH10150218 A JP H10150218A JP 30948596 A JP30948596 A JP 30948596A JP 30948596 A JP30948596 A JP 30948596A JP H10150218 A JPH10150218 A JP H10150218A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial wafer
- groove
- epitaxial
- warpage
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＬＥＤ用エピタキ
シャルウエハに係り、特に反りを減少させた角形のエピ
タキシャルウエハに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an epitaxial wafer for an LED, and more particularly to a square epitaxial wafer with reduced warpage.
【０００２】[0002]
【従来の技術】ＧａＡｓ基板上にＧａＡｌＡｓのｐｎ接
合、詳しくはシングルヘテロ（ＳＨ）接合又はダブルヘ
テロ（ＤＨ）接合を液相成長法（ＬＰＥ法）で形成する
ことにより、赤色から赤外領域までの光を放出するＬＥ
Ｄ用エピタキシャルウエハが実用化されている。2. Description of the Related Art By forming a GaAlAs pn junction, specifically a single hetero (SH) junction or a double hetero (DH) junction on a GaAs substrate by a liquid phase epitaxy (LPE) method, from the red to the infrared region. LE that emits light
An epitaxial wafer for D has been put to practical use.
【０００３】それらのエピタキシャルウエハの形状とし
ては、円形、Ｄ−Ｓｈａｐｅ、及び角形のものがある。
このようにエピタキシャルウエハに種々の形状があるの
は、ＧａＡｓ基板及びエピタキシャルウエハの製造方法
やＬＥＤチップへの加工・取扱上の制約の組み合わせが
多々あるためである。[0003] The shapes of these epitaxial wafers include circular, D-Shape, and square shapes.
The reason why the epitaxial wafer has various shapes is that there are many combinations of manufacturing methods of the GaAs substrate and the epitaxial wafer and restrictions on processing and handling of the LED chip.
【０００４】エピタキシャルウエハの材料のロスを考え
ると、換言すれば１枚のエピタキシャルウエハからＬＥ
Ｄチップをより多く製造するには、角形形状が最も効率
がよいと考えられる。[0004] Considering the material loss of the epitaxial wafer, in other words, LE from one epitaxial wafer
In order to produce more D chips, a square shape is considered to be the most efficient.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、角形の
エピタキシャルウエハは、円形及びＤ−Ｓｈａｐｅのエ
ピタキシャルウエハに比べて、正味の反りが大きく現れ
るため、ＬＥＤチップに加工する場合に取扱上の工夫が
必要である。However, since a square epitaxial wafer has a larger net warp than a circular or D-Shape epitaxial wafer, it is necessary to devise handling when processing it into an LED chip. It is.
【０００６】詳述すれば、エピタキシャルウエハは、Ｌ
ＥＤチップに加工される際に、ステージに載置されると
共に反りが矯正されて平らな状態になるように真空吸着
され、加工後には、真空吸着を解除して取り外される。
そのため、円形及びＤ−Ｓｈａｐｅと比較してこの反り
が大きな角形のエピタキシャルウエハは、そのステージ
へ真空吸着されている際に、エピタキシャルウエハ表面
（エピタキシャル成長層）の緊張が大きくなり、加工
後、真空吸着を解除してステージから取り外す際に、そ
の表面の緊張が急激に解除されて元の形状に復元しよう
とするために、割れが発生することがある。従って、こ
の割れが発生しないように、エピタキシャルウエハの取
り外しの際には取扱上の工夫を必要としてしまう。[0006] Specifically, the epitaxial wafer is L
When processed into an ED chip, it is placed on a stage and vacuum-adsorbed so that warpage is corrected to be flat, and after processing, the vacuum-adsorption is released and removed.
Therefore, when a vacuum-adsorbed epitaxial wafer is vacuum-adsorbed to the stage, the tension of the surface of the epitaxial wafer (epitaxially-grown layer) increases, and the vacuum-adsorbed wafer is processed and vacuum-adsorbed. When the stage is released and the stage is detached from the stage, the tension on the surface is suddenly released and an attempt is made to restore the original shape, so that a crack may occur. Therefore, in order to prevent the occurrence of the crack, a device for handling is required when removing the epitaxial wafer.
【０００７】そこで本発明の目的は、このような点に鑑
みてなされたものであり、経済性に優れた角形のエピタ
キシャルウエハの反りを減少させて取り扱いを容易に
し、経済性と実用性の両方に優れた構造のエピタキシャ
ルウエハを提供することにある。Accordingly, an object of the present invention has been made in view of the above points, and it is intended to reduce the warpage of a square epitaxial wafer excellent in economy, to facilitate the handling, and to realize both economy and practicality. An object of the present invention is to provide an epitaxial wafer having an excellent structure.
【０００８】[0008]
【課題を解決するための手段】上記課題を解決するため
に請求項１の発明は、ＧａＡｓ基板上にＧａＡｌＡｓを
エピタキシャル成長して形成したシングルヘテロ構造又
はダブルヘテロ構造からなる角形のＬＥＤ用のエピタキ
シャルウエハにおいて、そのエピタキシャル成長層表面
に、所定の幅と深さとを有する溝を形成したものであ
る。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, a first aspect of the present invention is an epitaxial wafer for a rectangular LED having a single hetero structure or a double hetero structure formed by epitaxially growing GaAlAs on a GaAs substrate. Wherein a groove having a predetermined width and depth is formed on the surface of the epitaxial growth layer.
【０００９】請求項２の発明は、上記溝の幅が２５〜５
０μｍであり、かつ溝の深さがエピタキシャル成長層の
厚さ以上であるものである。According to a second aspect of the present invention, the width of the groove is 25-5.
0 μm, and the depth of the groove is equal to or greater than the thickness of the epitaxial growth layer.
【００１０】請求項３の発明は、上記溝を縦横に交差さ
せて複数形成したものである。According to a third aspect of the present invention, a plurality of the grooves are formed so as to cross vertically and horizontally.
【００１１】上記構成によれば、エピタキシャルウエハ
の正味の反りが溝によって低減されるので、ＬＥＤチッ
プへの加工工程に際して、ステージに真空吸着されたエ
ピタキシャルウエハ表面の緊張が溝により緩和されてい
るので、真空吸着を解除した際に、エピタキシャルウエ
ハは緩やかに元の形状に復元し、割れの発生を著しく低
減することができ、取り扱いが容易になる。According to the above configuration, since the net warpage of the epitaxial wafer is reduced by the groove, the tension on the surface of the epitaxial wafer vacuum-adsorbed to the stage is reduced by the groove during the process of forming the LED chip. When the vacuum suction is released, the epitaxial wafer is gradually restored to the original shape, the occurrence of cracks can be significantly reduced, and the handling becomes easy.
【００１２】[0012]
【発明の実施の形態】次に、本発明の一実施の形態を添
付図面を参照しながら詳述する。Next, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
【００１３】図１に本発明のエピタキシャルウエハの平
面図を示す。尚、本発明のエピタキシャルウエハの材料
となるエピタキシャルウエハとして、角形のＧａＡｓ基
板上にエピタキシャル層としてのＧａＡｌＡｓを、シン
グルヘテロ構造又はダブルヘテロ構造のｐｎ接合を形成
しながらＬＰＥ法により成長させて作製した、発光ピー
ク波長６６０ｎｍの赤色ＬＥＤ用エピタキシャルウエハ
を用いた。FIG. 1 is a plan view of an epitaxial wafer of the present invention. In addition, as an epitaxial wafer to be a material of the epitaxial wafer of the present invention, GaAlAs as an epitaxial layer was grown on a square GaAs substrate by LPE while forming a pn junction of a single hetero structure or a double hetero structure. A red LED epitaxial wafer having an emission peak wavelength of 660 nm was used.
【００１４】図１に示すように、本発明のエピタキシャ
ルウエハ１は、縦横幅が共にＷの正方形状を呈してお
り、エピタキシャル成長層表面に、そのエピタキシャル
ウエハ１の隣接する二辺ｓ，ｓに対してそれぞれ平行か
つ略３等分するように間隔ｗで２本ずつ溝４が形成され
ている。As shown in FIG. 1, an epitaxial wafer 1 according to the present invention has a square shape with a vertical and horizontal width of W, and is placed on the surface of an epitaxial growth layer with respect to two adjacent sides s, s of the epitaxial wafer 1. Two grooves 4 are formed at an interval w so as to be parallel and substantially equally divided into three.
【００１５】換言すれば、本発明のエピタキシャルウエ
ハ１は、このエピタキシャルウエハ１を縦横に略９等分
して区画するように溝４が縦横に交差して形成されてい
る。In other words, in the epitaxial wafer 1 of the present invention, the grooves 4 are formed to intersect vertically and horizontally so as to divide the epitaxial wafer 1 vertically and horizontally into approximately nine equal sections.
【００１６】この溝４の幅は２５〜５０μｍであり、溝
４の深さはエピタキシャル成長層の厚さ以上に形成され
ている。The width of the groove 4 is 25 to 50 μm, and the depth of the groove 4 is greater than the thickness of the epitaxial growth layer.
【００１７】このエピタキシャルウエハ１を作製するに
際しては、材料となるエピタキシャルウエハのエピタキ
シャル層表面に、ダイシング装置により、上述した形状
に切削して溝４を形成する。In manufacturing the epitaxial wafer 1, grooves 4 are formed on the surface of the epitaxial layer of the epitaxial wafer, which is to be a material, by cutting the above-described shape by a dicing apparatus.
【００１８】このようにして作製したエピタキシャルウ
エハ１は、正味の反りが低減しているので、ステージに
エピタキシャルウエハ１を真空吸着してＬＥＤチップ化
のための加工を施す際にはエピタキシャル成長層表面の
緊張が溝４により緩和されている。そのため、真空吸着
を解除しても、エピタキシャルウエハ１は緩やかに元の
形状に復元し、エピタキシャルウエハ１の割れの発生を
著しく低減でき、取り扱いが容易になる。Since the epitaxial wafer 1 thus manufactured has a reduced net warp, the surface of the epitaxial growth layer is required to be vacuum-adsorbed on the stage and processed for LED chip formation. The tension is relieved by the groove 4. Therefore, even if the vacuum suction is released, the epitaxial wafer 1 is gradually restored to the original shape, the generation of cracks in the epitaxial wafer 1 can be significantly reduced, and the handling becomes easy.
【００１９】また、他の実施の形態としては、図２に示
すように、エピタキシャルウエハ２の各角ｃ，ｃを結ぶ
ように交差させて溝４，４を形成すると共に隣接する二
辺ｓ，ｓの中点同士を結ぶように溝４，４を形成しても
良い。As another embodiment, as shown in FIG. 2, grooves 4 are formed so as to cross each corner c of the epitaxial wafer 2 so as to connect them, and two adjacent sides s, 4 are formed. The grooves 4 and 4 may be formed so as to connect the midpoints of s.
【００２０】この場合、エピタキシャルウエハ２は、図
１に示したエピタキシャルウエハ１と比較して、ＬＥＤ
チップの歩留りが減少するが、正味の反りを大巾に低減
させることができる。In this case, the epitaxial wafer 2 is different from the epitaxial wafer 1 shown in FIG.
Chip yield is reduced, but net warpage can be significantly reduced.
【００２１】更に、図３に示すように、エピタキシャル
ウエハ３を４等分に区画するように、隣接する二辺ｓ，
ｓに対してそれぞれ平行に１本ずつ溝４を形成しても良
い。Further, as shown in FIG. 3, two adjacent sides s,
One groove 4 may be formed in parallel with s.
【００２２】この場合、エピタキシャルウエハ３は、図
１に示したエピタキシャルウエハ１と比較して、正味の
反りの低減は少ないが、ＬＥＤチップの歩留りを向上で
きる。In this case, as compared with the epitaxial wafer 1 shown in FIG. 1, the epitaxial wafer 3 has a smaller reduction in net warpage, but can improve the yield of LED chips.
【００２３】すなわち、上述した三つのエピタキシャル
ウエハ１，２，３の溝の本数をさらに増やすことにより
反りは著しく低減できるが、溝４を形成した部分はＬＥ
Ｄチップに加工できないので、溝４の本数は、用いる加
工工程での総合歩留まりを踏まえて決定する必要があ
る。That is, the warpage can be significantly reduced by further increasing the number of grooves of the three epitaxial wafers 1, 2, 3 described above, but the portion where the grooves 4 are formed is LE
Since it cannot be processed into a D chip, the number of grooves 4 needs to be determined based on the overall yield in the processing steps used.
【００２４】本実施の形態においては、溝４を、ダイシ
ング装置により切削して形成したが、レジストプロセス
を利用してエッチング法により形成しても良い。In the present embodiment, the groove 4 is formed by cutting with a dicing apparatus, but may be formed by an etching method utilizing a resist process.
【００２５】このエッチング法により溝４を形成する際
には、図２に示すように、エピタキシャルウエハ２の各
角ｃを結ぶように、辺ｓに対して斜めに溝４を形成する
ことにより、エッチング終了後、エピタキシャルウエハ
２を起立させておくだけでエッチング液をエピタキシャ
ルウエハの溝４から排出できる。When the groove 4 is formed by this etching method, as shown in FIG. 2, the groove 4 is formed obliquely to the side s so as to connect the respective corners c of the epitaxial wafer 2. After the completion of the etching, the etching solution can be discharged from the groove 4 of the epitaxial wafer only by keeping the epitaxial wafer 2 standing.
【００２６】また、本実施の形態においては、ＧａＡｓ
基板とＧａＡｌＡｓの材料の組合せからなるＬＥＤ用エ
ピタキシャルウエハを主体としているが、格子定数と熱
膨張係数が異なる半導体材料からなる他の基板及びエピ
タキシャル層材料を組み合わせたエピタキシャルウエハ
についても応用することが可能である。In this embodiment, GaAs is used.
Mainly LED epitaxial wafers consisting of a combination of a substrate and GaAlAs material, but can also be applied to other substrates made of semiconductor materials with different lattice constants and thermal expansion coefficients and epitaxial wafers combining epitaxial layer materials. It is.
【００２７】[0027]
【実施例】次に、更に具体的な実施例を説明する。Next, more specific embodiments will be described.
【００２８】幅Ｗが４６ｍｍ、基板の厚さが約２００μ
ｍ、その基板上に成長したエピタキシャル成長層の厚さ
が約６０μｍの正方形のエピタキシャルウエハを用い、
図１に示した形状で、幅が３０μｍ、深さが７０μｍの
溝を、溝間隔ｗを１５ｍｍで形成してエピタキシャルウ
エハを作製し、その溝を形成する前後でのエピタキシャ
ルウエハの反りの大きさを調べた。尚、この反りの測定
は、エピタキシャルウエハの３コーナーｃ，ｃ，ｃを支
点として平面上に置き、残りのコーナーｃの平面との距
離を測定することにより行った。The width W is 46 mm, and the thickness of the substrate is about 200 μm.
m, using a square epitaxial wafer having a thickness of about 60 μm of an epitaxial growth layer grown on the substrate,
In the shape shown in FIG. 1, a groove having a width of 30 μm and a depth of 70 μm is formed at a groove interval w of 15 mm to produce an epitaxial wafer, and the magnitude of warpage of the epitaxial wafer before and after forming the groove. Was examined. The measurement of the warpage was performed by placing the three corners c, c, and c of the epitaxial wafer on a plane with the fulcrum as a fulcrum, and measuring the distance between the remaining corners c and the plane.
【００２９】その結果、エピタキシャルウエハに溝を設
ける前の反りの大きさは、約３．５ｍｍであったが、溝
を設けた後の反りは約３．０ｍｍに低減した。As a result, the size of the warp before the grooves were formed on the epitaxial wafer was about 3.5 mm, but the warp after the grooves were formed was reduced to about 3.0 mm.
【００３０】次に、実施例のエピタキシャルウエハを、
ステージ上に載置し、真空吸着させた後、真空を解除し
てそのエピタキシャルウエハをステージから取り外し
た。Next, the epitaxial wafer of the embodiment is
After being placed on a stage and subjected to vacuum suction, the vacuum was released and the epitaxial wafer was removed from the stage.
【００３１】この取り外しの際、エピタキシャルウエハ
は、緩やかに元の形状に復元し、割れが発生することが
なかった。At the time of this removal, the epitaxial wafer was gradually restored to its original shape, and no crack was generated.
【００３２】[0032]
【発明の効果】以上要するに本発明によれば、所望の溝
が形成されてエピタキシャルウエハの正味の反りが低減
されているので、エピタキシャルウエハをＬＥＤチップ
に加工する際の取扱いが容易になり、特に真空吸着など
による割れを著しく低減できる。これにより、チップ取
得総合歩留まりを向上できる。In summary, according to the present invention, since a desired groove is formed and the net warpage of the epitaxial wafer is reduced, the handling when the epitaxial wafer is processed into LED chips is facilitated. Cracks due to vacuum suction and the like can be significantly reduced. As a result, the overall chip acquisition yield can be improved.
【００３３】また、経済性に優れた角形のエピタキシャ
ルウエハの取扱いが容易になるので、経済性と実用性の
両方に優れたエピタキシャルウエハを提供できる。In addition, since it is easy to handle a rectangular epitaxial wafer which is excellent in economic efficiency, it is possible to provide an epitaxial wafer excellent in both economic efficiency and practicality.
【図１】本発明の一実施の形態を示すエピタキシャルウ
エハの平面図である。FIG. 1 is a plan view of an epitaxial wafer showing an embodiment of the present invention.
【図２】本発明の他の実施の形態を示すエピタキシャル
ウエハの平面図である。FIG. 2 is a plan view of an epitaxial wafer showing another embodiment of the present invention.
【図３】本発明の他の実施の形態を示すエピタキシャル
ウエハの平面図である。FIG. 3 is a plan view of an epitaxial wafer showing another embodiment of the present invention.
１ エピタキシャルウエハ ４ 溝 1 Epitaxial wafer 4 Groove
Claims (3)
キシャル成長して形成したシングルヘテロ構造又はダブ
ルヘテロ構造からなる角形のＬＥＤ用のエピタキシャル
ウエハにおいて、エピタキシャル成長層表面に、所定の
幅と深さとを有する溝を形成したことを特徴とするエピ
タキシャルウエハ。In a rectangular LED epitaxial wafer having a single hetero structure or a double hetero structure formed by epitaxially growing GaAlAs on a GaAs substrate, a groove having a predetermined width and depth is formed on the surface of the epitaxial growth layer. An epitaxial wafer characterized in that:
の深さがエピタキシャル成長層の厚さ以上である請求項
１記載のエピタキシャルウエハ。2. The epitaxial wafer according to claim 1, wherein the width of the groove is 25 to 50 μm, and the depth of the groove is equal to or greater than the thickness of the epitaxial growth layer.
項１又は２記載のエピタキシャルウエハ。3. The epitaxial wafer according to claim 1, wherein a plurality of grooves are formed so as to intersect vertically and horizontally.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30948596A JPH10150218A (en) | 1996-11-20 | 1996-11-20 | Epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30948596A JPH10150218A (en) | 1996-11-20 | 1996-11-20 | Epitaxial wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10150218A true JPH10150218A (en) | 1998-06-02 |
Family
ID=17993561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30948596A Pending JPH10150218A (en) | 1996-11-20 | 1996-11-20 | Epitaxial wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10150218A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012042292A1 (en) * | 2010-09-30 | 2012-04-05 | Freescale Semiconductor, Inc. | Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device |
| JP2014133253A (en) * | 2013-01-11 | 2014-07-24 | Towa Corp | Cutting work method and cutting work device of substrate |
-
1996
- 1996-11-20 JP JP30948596A patent/JPH10150218A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012042292A1 (en) * | 2010-09-30 | 2012-04-05 | Freescale Semiconductor, Inc. | Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device |
| JP2013542599A (en) * | 2010-09-30 | 2013-11-21 | フリースケール セミコンダクター インコーポレイテッド | Method for processing a semiconductor wafer, semiconductor wafer and semiconductor device |
| JP2014133253A (en) * | 2013-01-11 | 2014-07-24 | Towa Corp | Cutting work method and cutting work device of substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261929B1 (en) | Methods of forming a plurality of semiconductor layers using spaced trench arrays | |
| CN100517583C (en) | Production method of compound semiconductor device wafer, wafer produced thereby and device | |
| US8138003B2 (en) | Method of manufacturing nitride semiconductor substrates having a base substrate with parallel trenches | |
| US20160049299A1 (en) | Growing III-V Compound Semiconductors from Trenches Filled with Intermediate Layers | |
| US20210184079A1 (en) | Light emitting diodes and associated methods of manufacturing | |
| JP2008536319A (en) | Method for forming an InGaAlN film and a light emitting device on a silicon substrate | |
| JP2001168388A (en) | Gallium nitride compound semiconductor chip, its manufacturing method and gallium nitride compound semiconductor wafer | |
| JP2005047718A (en) | Single crystal sapphire substrate for semiconductor element, its manufacturing method, and semiconductor light-emitting device | |
| JP2748355B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JPH11195813A (en) | Gallium nitride semiconductor element | |
| JP2910811B2 (en) | Gallium nitride based compound semiconductor wafer cutting method | |
| JP2748354B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JP3338360B2 (en) | Gallium nitride based semiconductor wafer manufacturing method | |
| JP2003282551A (en) | Single-crystal sapphire substrate and its manufacturing method | |
| CN103855264A (en) | Single-crystal gallium nitride substrate and method for fabricating the same | |
| JPH10150218A (en) | Epitaxial wafer | |
| CN100463240C (en) | A method for preparing indium-gallium-aluminium-nitrogen film and luminescent device on the silicon substrate | |
| JPH11289107A (en) | Polygonal epitaxial wafer | |
| JPH0722122B2 (en) | Method for manufacturing semiconductor substrate | |
| JPS62171112A (en) | Manufacture of semiconductor substrate material | |
| JP5989422B2 (en) | Manufacturing method of semiconductor device | |
| KR20100020936A (en) | Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate | |
| Liang et al. | Embedded growth of gallium arsenide in silicon recesses for a coplanar GaAs on Si technology | |
| Nikitina et al. | Dislocation structure of GaN bulk crystals grown on SiC substrates by HVPE | |
| JP2004296703A (en) | Process for fabricating nitride semiconductor element |