JPH10147885A - Electroless nickel/gold plating method and ceramic wiring substrate manufactured therewith - Google Patents
Electroless nickel/gold plating method and ceramic wiring substrate manufactured therewithInfo
- Publication number
- JPH10147885A JPH10147885A JP30952596A JP30952596A JPH10147885A JP H10147885 A JPH10147885 A JP H10147885A JP 30952596 A JP30952596 A JP 30952596A JP 30952596 A JP30952596 A JP 30952596A JP H10147885 A JPH10147885 A JP H10147885A
- Authority
- JP
- Japan
- Prior art keywords
- plating film
- plating
- reduced
- film
- electroless
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、無電解Ｎｉ／Ａｕ
めっき方法及びこの方法を用いたセラミック配線基板に
係り、特に、Ｐｂ−Ｐｄ活性化膜を使用するに好適な無
電解Ｎｉ／Ａｕめっき方法及びこの方法を用いたセラミ
ック配線基板に関する。TECHNICAL FIELD The present invention relates to an electroless Ni / Au
The present invention relates to a plating method and a ceramic wiring substrate using the method, and more particularly to an electroless Ni / Au plating method suitable for using a Pb-Pd activation film and a ceramic wiring substrate using the method.
【０００２】[0002]
【従来の技術】従来、セラミック配線基板の入出力端子
には、外部ＬＳＩ等との接続のためにめっきが形成され
る。これらの入出力端子へのめっきは、無電解ニッケル
／金（Ｎｉ／Ａｕ）めっきが一般的である。2. Description of the Related Art Conventionally, plating is formed on input / output terminals of a ceramic wiring board for connection to an external LSI or the like. Electroless nickel / gold (Ni / Au) plating is generally used for plating on these input / output terminals.
【０００３】無電解Ｎｉ／Ａｕめっき方法は、例えば、
特公平６−８４５４６号公報に記載されているように、
セラミック絶縁基板の上に形成されたタングステン
（Ｗ）又はモリブデン（Ｍｏ）等の焼結導体上に、ボロ
ン（Ｂ）を含有する還元型ニッケル（Ｎｉ）めっき膜を
形成し、その後、Ｐを含有する還元型Ｎｉめっき膜を形
成、次いで置換型の金（Ａｕ）めっき膜を形成するよう
にしていた。[0003] Electroless Ni / Au plating methods include, for example,
As described in Japanese Patent Publication No. 6-84646,
A reduced nickel (Ni) plating film containing boron (B) is formed on a sintered conductor such as tungsten (W) or molybdenum (Mo) formed on a ceramic insulating substrate, and then containing P Then, a reduced Ni plating film is formed, and then a substitutional gold (Au) plating film is formed.
【０００４】さらに、本発明者らは、焼結導体上に、Ｂ
を含有する還元型Ｎｉめっき膜を形成する前に、鉛（Ｐ
ｂ）を含有するパラジウム（Ｐｄ）活性化処理を行って
いた。この活性化処理は、焼結導体の上に無電解Ｎｉめ
っき膜を形成するために行っていた。Further, the present inventors have proposed that B
Before forming a reduced Ni plating film containing
The palladium (Pd) containing b) was activated. This activation process has been performed to form an electroless Ni plating film on the sintered conductor.
【０００５】[0005]
【発明が解決しようとする課題】本発明者らは、従来
は、入出力端子以外の配線となる焼結導体の上に、さら
に、薄膜多層配線膜を形成していたが、最近、セラミッ
ク配線基板の構造を変え、上述した薄膜多層配線膜を採
用しない構造としたところ、入出力端子部のＡｕめっき
膜にむらが発生することや、Ａｕめっき膜の密着性が劣
化するという問題があることを見いだした。SUMMARY OF THE INVENTION The present inventors have conventionally formed a thin-film multilayer wiring film on a sintered conductor to be a wiring other than the input / output terminals. When the structure of the substrate is changed and the above-mentioned thin film multilayer wiring film is not adopted, there is a problem that the Au plating film of the input / output terminal portion becomes uneven and the adhesion of the Au plating film is deteriorated. Was found.
【０００６】その理由について、本発明者らは詳細に検
討したところ、Ｐｂを含有するＰｄ活性化処理を行うこ
とに起因することを見いだした。即ち、表面に焼結導体
の形成されたセラミック絶縁基板の表面に対して、Ｐｂ
を含有するＰｄ活性化処理を行った後、Ｂを含有するＮ
ｉめっき膜を形成し、さらに、６００℃〜８００℃の熱
処理を行うと、Ｐｄ活性化膜中に存在するＰｄ及びＰｂ
が溶解し、Ｂを含有するＮｉめっき膜の粒界をつたって
Ｎｉめっき表面に偏析することが分かった。このＰｄ−
Ｐｂの化合物は、その上に形成されるＰを含有する還元
型Ｎｉめっき膜に対して触媒毒となり、還元型Ｎｉめっ
き膜のＮｉめっきの粒界が大きくなるため、その部分で
次工程のＡｕめっき膜のむら及び密着性の劣化が生じる
ことが判明した。[0006] The inventors of the present invention have examined the reason in detail and found that the reason is caused by performing a Pd-containing Pd activation treatment. That is, Pb is applied to the surface of the ceramic insulating substrate having the sintered conductor formed on the surface.
After performing a Pd activation treatment containing B, N containing B
When an i-plated film is formed and heat treatment at 600 ° C. to 800 ° C. is performed, Pd and Pb existing in the Pd activated film
Was dissolved and segregated on the Ni plating surface along the grain boundaries of the Ni plating film containing B. This Pd-
The Pb compound becomes a catalyst poison for the P-containing reduced Ni plating film formed thereon, and the grain boundaries of the Ni plating of the reduced Ni plating film become large. It was found that unevenness of the plating film and deterioration of the adhesion occurred.
【０００７】本発明の目的は、Ａｕめっき膜のむらが少
なく、かつ、密着性の良好な無電解Ａｕ／Ｎｉめっき方
法及びこの方法を用いたセラミック配線基板を提供する
ことにある。An object of the present invention is to provide an electroless Au / Ni plating method with less unevenness of an Au plating film and good adhesion, and a ceramic wiring board using this method.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、セラミック絶縁基板の上に形成された焼
結導体の表面をＰｂを含有するＰｄ活性化液で活性化
し、その表面にＢを含有する還元型Ｎｉめっき膜を形成
し、この還元型Ｎｉめっき膜の形成された基板に熱処理
を施し、この熱処理の施された基板の上記還元型Ｎｉめ
っき膜の上に、Ａｕめっき膜を形成し、このＡｕめっき
膜の表面にＰを含有する還元型Ｎｉめっき膜を形成し、
この還元型Ｎｉめっき膜の表面にＡｕめっき膜を形成
し、次に、Ａｕめっき膜を形成した基板に熱処理を施す
ようにしたものであり、かかる方法により、Ａｕめっき
膜のむらが少なく、かつ、密着性を向上し得るものとな
る。In order to achieve the above object, the present invention provides a method for activating a surface of a sintered conductor formed on a ceramic insulating substrate with a Pb-containing Pd activating solution, A reduced Ni plating film containing B is formed on the substrate, and a heat treatment is performed on the substrate on which the reduced Ni plating film is formed, and Au plating is performed on the reduced Ni plating film of the heat treated substrate. Forming a film, forming a reduced Ni plating film containing P on the surface of the Au plating film,
An Au plating film is formed on the surface of the reduced Ni plating film, and then the substrate on which the Au plating film is formed is subjected to a heat treatment. With this method, the Au plating film has less unevenness, and The adhesiveness can be improved.
【０００９】上記無電解Ｎｉ／Ａｕめっき方法におい
て、好ましくは、上記還元型Ｎｉめっき膜の上に形成さ
れた上記Ａｕめっき膜を膜厚を、０．０１μｍから０．
０５μｍとするようにしたものであり、かかる方法によ
り、Ｐｄ−Ｐｂ化合物の影響を除いて、還元型Ｎｉめっ
き膜とＡｕめっき膜との密着性を向上し得るものとな
る。In the above electroless Ni / Au plating method, preferably, the Au plating film formed on the reduced Ni plating film has a thickness of 0.01 μm to 0.1 μm.
The thickness is set to be 05 μm, and by such a method, the adhesion between the reduced Ni plating film and the Au plating film can be improved except for the influence of the Pd—Pb compound.
【００１０】上記無電解Ｎｉ／Ａｕめっき方法におい
て、好ましくは、上記還元型Ｎｉめっき膜の表面にＡｕ
めっき膜を形成した基板対して施される熱処理の温度
を、３００℃から４００℃の範囲とするようにしたもの
であり、かかる方法により、Ａｕめっき膜とＮｉめっき
膜の密着性が向上し、ＮｉがＡｕめっき膜中に拡散し、
ＮｉがＡｕめっき膜の表面に析出することがなくなり得
るものとなる。[0010] In the above electroless Ni / Au plating method, preferably, Au is applied to the surface of the reduced Ni plating film.
The temperature of the heat treatment performed on the substrate on which the plating film is formed is set to be in a range of 300 ° C. to 400 ° C., and by this method, the adhesion between the Au plating film and the Ni plating film is improved, Ni diffuses into the Au plating film,
Ni can be prevented from being deposited on the surface of the Au plating film.
【００１１】また、上記目的を達成するために、本発明
は、セラミック絶縁基板の上に形成された焼結導体と、
この焼結導体の表面に形成されたＰｂを含有するＰｄ活
性膜と、このＰｄ活性膜の表面に形成された還元型Ｎｉ
めっき膜と、この還元型Ｎｉめっき膜の表面に形成され
たＡｕめっき膜と、このＡｕめっき膜の表面に形成され
たＰを含有する還元型Ｎｉめっき膜と、この還元型Ｎｉ
めっき膜の表面に形成されたＡｕめっき膜とから構成す
るようにしたものであり、かかる構成により、Ａｕめっ
き膜のむらが少なく、かつ、密着性を向上したセラミッ
ク配線基板を得るものとなる。Further, in order to achieve the above object, the present invention provides a sintered conductor formed on a ceramic insulating substrate,
A Pb-containing Pd active film formed on the surface of the sintered conductor; and a reduced Ni film formed on the surface of the Pd active film.
A plating film; an Au plating film formed on the surface of the reduced Ni plating film; a reduced Ni plating film containing P formed on the surface of the Au plating film;
The structure is composed of the Au plating film formed on the surface of the plating film. With such a configuration, a ceramic wiring board with less unevenness of the Au plating film and improved adhesion can be obtained.
【００１２】[0012]
【発明の実施の形態】以下、図１，図２，図４を用い
て、本発明の一実施形態による無電解Ｎｉ／Ａｕめっき
方法及びこの方法を用いたセラミック配線基板について
説明する。最初に、図１を用いて、焼結導体の上に、Ｎ
ｉめっき膜を形成した状態におけるセラミック配線基板
の全体構成について説明する。図１は、本発明の一実施
形態による焼結導体の上に、Ｎｉめっき膜を形成した状
態におけるセラミック配線基板の断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An electroless Ni / Au plating method according to an embodiment of the present invention and a ceramic wiring board using the method will be described below with reference to FIGS. First, with reference to FIG.
The overall configuration of the ceramic wiring board in a state where the i-plated film is formed will be described. FIG. 1 is a cross-sectional view of a ceramic wiring board in a state where a Ni plating film is formed on a sintered conductor according to one embodiment of the present invention.
【００１３】セラミック等の絶縁基板１の上には、配線
となる焼結導体２が、例えば、印刷形成されている。焼
結導体２としては、タングステン（Ｗ）やモリブデン
（Ｍｏ）等の導電性金属が用いられる。A sintered conductor 2 serving as a wiring is formed, for example, by printing on an insulating substrate 1 made of ceramic or the like. As the sintered conductor 2, a conductive metal such as tungsten (W) or molybdenum (Mo) is used.
【００１４】次に、めっき前処理を行う。めっき前処理
としては、室温（ＲＴ）状態で、６０ｗｔ％のＨＮＯ3
溶液に１分間浸漬し、水洗後、９０℃１０ｗｔ％のＮａ
ＯＨ溶液に１０分間浸漬する。これを水洗後、Ｐｂを含
有したＰｄ活性化処理（６０℃５分，日本カニゼン製活
性化Ｎｏ．３）を行う。Ｐｄ活性化処理は、焼結導体上
に無電解Ｎｉめっき膜を形成するために行われる。その
後、水洗を行う。Next, a plating pretreatment is performed. As a pretreatment for plating, 60 wt% of HNO 3 at room temperature (RT) is used.
After immersion in the solution for 1 minute and washing with water, 90 ° C 10 wt% Na
Immerse in OH solution for 10 minutes. After washing with water, a Pd-containing Pd activation treatment (Activation No. 3 manufactured by Nippon Kanigen, 60 ° C. for 5 minutes) is performed. The Pd activation process is performed to form an electroless Ni plating film on the sintered conductor. After that, it is washed with water.
【００１５】次に、焼結導体２の表面に、還元型のＮｉ
めっき膜３を形成する。還元型のＮｉめっき膜３は、６
０℃のＢを含有する還元型のＮｉめっき液（日本カニゼ
ン製，ＳＢ−５５−１）に、めっき前処理の施された基
板を、約２０分間浸漬して形成される。焼結導体２の表
面のＢを含有する還元型Ｎｉめっき膜３は、約３μｍの
厚さで形成されている。Next, on the surface of the sintered conductor 2, reduced Ni
The plating film 3 is formed. The reduction type Ni plating film 3 has a thickness of 6
The substrate, which has been subjected to plating pretreatment, is immersed in a reduced Ni plating solution containing B at 0 ° C. (SB-55-1 manufactured by Nippon Kanigen Co., Ltd.) for about 20 minutes to be formed. The reduced Ni plating film 3 containing B on the surface of the sintered conductor 2 is formed with a thickness of about 3 μm.
【００１６】次に、熱処理を行う。熱処理は、図１に示
した構成を有する基板を、７５０℃１０分、還元雰囲気
炉（ベルト炉）に投入することにより行われる。Next, heat treatment is performed. The heat treatment is performed by putting the substrate having the configuration shown in FIG. 1 into a reducing atmosphere furnace (belt furnace) at 750 ° C. for 10 minutes.
【００１７】次に、図２を用いて、熱処理後の構成につ
いて説明する。図２は、本発明の一実施形態によるセラ
ミック配線基板の部分断面図である。なお、図１と同一
符号は、同一部分を示している。また、絶縁基板１の図
示は、省略してある。Next, the structure after the heat treatment will be described with reference to FIG. FIG. 2 is a partial cross-sectional view of the ceramic wiring board according to one embodiment of the present invention. The same reference numerals as those in FIG. 1 indicate the same parts. The illustration of the insulating substrate 1 is omitted.
【００１８】熱処理を施すことにより、図２に示すよう
に、Ｐｂを含むＰｄ活性化膜４が、Ｎｉめっきの粒界に
溶融し、還元型Ｎｉめっき膜３の中，及び還元型Ｎｉめ
っき膜３の表面に、Ｐｄ−Ｐｂ化合物５として偏析す
る。By performing the heat treatment, as shown in FIG. 2, the Pd-activating film 4 containing Pb is melted at the grain boundaries of the Ni plating, and inside the reduced Ni plating film 3 and the reduced Ni plating film. 3 is segregated as Pd-Pb compound 5.
【００１９】ここで、図３を用いて、従来のように、Ｐ
ｄ−Ｐｂ化合物が偏析する還元型Ｎｉめっき膜の表面上
に、Ｐを含有する還元型Ｎｉめっき膜を形成した状態に
ついて説明する。図３は、従来方法によるＰを含有する
還元型Ｎｉめっき膜形成時の表面状態を示す部分断面図
である。なお、図２と同一符号は、同一部分を示してい
る。Here, referring to FIG. 3, P
A state in which a reduced Ni plating film containing P is formed on the surface of the reduced Ni plating film on which the d-Pb compound segregates will be described. FIG. 3 is a partial cross-sectional view showing a surface state when a reduced Ni plating film containing P is formed by a conventional method. Note that the same reference numerals as those in FIG. 2 indicate the same parts.
【００２０】Ｐｄ−Ｐｂ化合物５が偏析する還元型Ｎｉ
めっき膜３の表面上に、Ｐを含有する還元型Ｎｉめっき
膜６を形成すると、Ｐｄ−Ｐｂ化合物５が触媒毒となる
ため、還元型Ｎｉめっき膜６の粒界が広がることにな
る。従って、さらにこの上に、置換型Ａｕめっき膜７を
形成しても、還元型Ｎｉめっき膜６と置換型Ａｕめっき
膜７の間の密着性のよくない密着不良部８や、置換型Ａ
ｕめっき膜７が形成されないめっきむら９を発生するこ
とが判明した。Reduced Ni in which Pd-Pb compound 5 segregates
When the P-containing reduced Ni plating film 6 is formed on the surface of the plating film 3, the Pd-Pb compound 5 becomes a catalyst poison, so that the grain boundaries of the reduced Ni plating film 6 are expanded. Therefore, even if the substitutional Au plating film 7 is formed thereon, the poor adhesion portion 8 having poor adhesion between the reduced Ni plating film 6 and the substitutional Au plating film 7 or the substitutional
It has been found that uneven plating 9 in which the u-plated film 7 is not formed occurs.
【００２１】次に、図４を用いて、本発明の一実施形態
によるセラミック配線基板の構成について説明する。図
４は、本発明の一実施形態によるセラミック配線基板の
要部の構成を示す部分断面図である。なお、図２と同一
符号は、同一部分を示している。Next, the configuration of the ceramic wiring board according to one embodiment of the present invention will be described with reference to FIG. FIG. 4 is a partial cross-sectional view showing a configuration of a main part of the ceramic wiring board according to one embodiment of the present invention. Note that the same reference numerals as those in FIG. 2 indicate the same parts.
【００２２】本実施形態においては、図２に示したよう
にＰｄ−Ｐｂ化合物５が偏析している状態の表面にＡｕ
めっき膜１０を形成するようにしている。In the present embodiment, as shown in FIG. 2, Au is deposited on the surface where the Pd-Pb compound 5 is segregated.
The plating film 10 is formed.
【００２３】Ａｕめっきの前処理は、グルコン酸塩及び
ピロリン酸塩を含むアルカリ脱脂溶液に６０℃３分間浸
漬し、次いで、水洗後に、１：１塩酸に室温（ＲＴ）状
態で、１分間浸漬することにより行われる。The pretreatment of Au plating is performed by immersing in an alkaline degreasing solution containing gluconate and pyrophosphate for 3 minutes at 60 ° C., and then immersing in 1: 1 hydrochloric acid at room temperature (RT) for 1 minute after washing with water. It is done by doing.
【００２４】その後、Ａｕめっき膜１０は、置換型Ａｕ
めっき液（ＥＥＪＡ製、レクトロレスプレップ）に、９
０℃で５分間浸漬することにより形成される。Ａｕめっ
き膜１０は、約０．０３μｍである。このＡｕめっき膜
１０を形成することにより、還元型Ｎｉめっき膜３の表
面のＰｄ−Ｐｂ化合物５は、Ａｕめっき膜１０で覆われ
ることになる。その後、水洗を行う。Thereafter, the Au plating film 10 is
9 in plating solution (manufactured by EEJA, Lectorless Prep)
It is formed by immersion at 0 ° C. for 5 minutes. The thickness of the Au plating film 10 is about 0.03 μm. By forming this Au plating film 10, the Pd—Pb compound 5 on the surface of the reduced Ni plating film 3 is covered with the Au plating film 10. After that, it is washed with water.
【００２５】次に、還元型Ｎｉめっき膜６を形成する。
還元型Ｎｉめっき膜６は、Ｐを含有する還元型Ｎｉめっ
き液（日本カニゼン製，シューマＳ６８０）に、９０℃
で２分間浸漬することにより形成される。還元型Ｎｉめ
っき膜６は、約１μｍの厚さで形成される。上述したよ
うに、Ｐｄ−Ｐｂ化合物５は、Ａｕめっき膜１０で覆わ
れているので、還元型Ｎｉめっき膜６の粒界が広がるこ
とがないものである。ここで、Ａｕめっき膜１０自身が
次いで形成するＰを含有する還元型Ｎｉめっき膜６の触
媒となり、ち密で粒界の狭いＮｉめっき膜６を形成する
ことができる。その後、水洗を行う。Next, a reduced Ni plating film 6 is formed.
The reduced Ni plating film 6 is coated with a reduced Ni plating solution containing P (Schuma S680, manufactured by Nippon Kanigen) at 90 ° C.
For 2 minutes. The reduction type Ni plating film 6 is formed with a thickness of about 1 μm. As described above, since the Pd—Pb compound 5 is covered with the Au plating film 10, the grain boundaries of the reduced Ni plating film 6 do not spread. Here, the Au plating film 10 itself serves as a catalyst for the P-containing reduced Ni plating film 6 to be subsequently formed, and the dense and narrow grain boundary Ni plating film 6 can be formed. After that, it is washed with water.
【００２６】次に、置換型Ａｕめっき膜７が形成され
る。置換型Ａｕめっき膜７は、置換型Ａｕめっき液（Ｅ
ＥＪＡ製，レクトロレスプレップ）に、９０℃で１０分
間浸漬することにより形成される。置換型Ａｕめっき膜
７は、約０．１μｍの厚さで形成される。還元型Ｎｉめ
っき膜６の粒界が広がることがないので、置換型Ａｕめ
っき膜７は、還元型Ｎｉめっき膜６の表面全体に、均一
に形成されので、密着不良部や、めっきむらを発生する
ことがないものである。Next, a substitution type Au plating film 7 is formed. The substitutional Au plating film 7 is made of a substitutional Au plating solution (E
It is formed by immersing in EJA (Lectroless Prep) at 90 ° C. for 10 minutes. Substitution type Au plating film 7 is formed with a thickness of about 0.1 μm. Since the grain boundaries of the reduced Ni plating film 6 do not spread, the substitutional Au plating film 7 is uniformly formed on the entire surface of the reduced Ni plating film 6, so that poor adhesion portions and uneven plating are generated. It is something you never do.
【００２７】その後、熱処理を行う。熱処理は、３５０
℃、３０分間の還元雰囲気中で行われる。この熱処理を
行うことにより、Ａｕめっき膜７とＮｉめっき膜６の密
着性を向上される。還元雰囲気の熱処理は、めっき膜層
間、特にＮｉとＡｕ間との熱拡散を生じ、密着力を向上
させるものとなる。Thereafter, heat treatment is performed. Heat treatment is 350
C. for 30 minutes in a reducing atmosphere. By performing this heat treatment, the adhesion between the Au plating film 7 and the Ni plating film 6 is improved. The heat treatment in the reducing atmosphere causes thermal diffusion between the plating film layers, particularly between Ni and Au, thereby improving the adhesion.
【００２８】以上のようにして製造されたセラミック配
線基板におけるＡｕめっき膜７のめっきむらは、数％以
下に低減されものである。また、密着性の程度を調べる
試験方法としては、Ａｕめっき膜７の表面にテープを接
着させた上で、このテープを剥して、Ａｕめっき膜７の
剥がれの有無を検出するピールテストがあるが、このピ
ールテストにおいても、剥がれは検出されないものであ
る。The plating unevenness of the Au plating film 7 in the ceramic wiring board manufactured as described above is reduced to several percent or less. As a test method for examining the degree of adhesion, there is a peel test in which a tape is adhered to the surface of the Au plating film 7 and then the tape is peeled off to detect whether the Au plating film 7 has peeled off. In this peel test, no peeling is detected.
【００２９】なお、以上の説明では、Ａｕめっき膜１０
の膜厚は、０．０３μｍとしたが、この膜厚は、０．０
１μｍから０．０５μｍの範囲が好適である。即ち、
０．０１μｍより薄い場合には、Ｐｄ−Ｐｂ化合物５の
表面をＡｕめっき膜１０によって完全に覆うことができ
ないため、Ｐｄ−Ｐｂ化合物５の影響によって、還元型
Ｎｉめっき膜６の粒界が広がる可能性があるためであ
る。また、０．０５μｍより厚い場合には、還元型Ｎｉ
めっき膜３とＡｕめっき膜１０との密着性が低下するた
めである。In the above description, the Au plating film 10
Was 0.03 μm, but this film thickness was 0.03 μm.
A range from 1 μm to 0.05 μm is preferred. That is,
When the thickness is less than 0.01 μm, the surface of the Pd—Pb compound 5 cannot be completely covered by the Au plating film 10, and the grain boundaries of the reduced Ni plating film 6 are expanded by the influence of the Pd—Pb compound 5. This is because there is a possibility. When the thickness is larger than 0.05 μm, reduced Ni
This is because the adhesion between the plating film 3 and the Au plating film 10 is reduced.
【００３０】さらに、還元雰囲気中で行われる熱処理の
温度は、３５０℃としたが、３００℃から４００℃の範
囲が好適である。即ち、３００℃より低い温度において
は、Ａｕめっき膜７とＮｉめっき膜６の密着性の向上が
期待できないものであり、４００℃より高い温度では、
Ｎｉめっき膜６を形成するＮｉが、Ａｕめっき膜７中に
拡散し、ＮｉがＡｕめっき膜７の表面に析出して、酸化
される可能性があるためである。Further, the temperature of the heat treatment performed in the reducing atmosphere is set at 350 ° C., but is preferably in the range of 300 ° C. to 400 ° C. That is, at a temperature lower than 300 ° C., improvement in the adhesion between the Au plating film 7 and the Ni plating film 6 cannot be expected, and at a temperature higher than 400 ° C.,
This is because Ni forming the Ni plating film 6 may diffuse into the Au plating film 7, and Ni may precipitate on the surface of the Au plating film 7 and be oxidized.
【００３１】本実施形態によれば、無電解Ａｕ／Ｎｉめ
っき方法及びこの方法を用いたセラミック配線基板にお
けるＡｕめっき膜のむらが少なく、かつ、密着性を向上
することができるものとなる。According to the present embodiment, the electroless Au / Ni plating method and the unevenness of the Au plating film on the ceramic wiring board using this method can be reduced, and the adhesion can be improved.
【００３２】従って、接続信頼性を向上することができ
るものとなる。Therefore, connection reliability can be improved.
【００３３】[0033]
【発明の効果】本発明によれば、無電解Ａｕ／Ｎｉめっ
き方法及びこの方法を用いたセラミック配線基板におけ
るＡｕめっき膜のむらが少なく、かつ、密着性を向上す
ることができるものとなる。According to the present invention, the electroless Au / Ni plating method and the unevenness of the Au plating film on the ceramic wiring board using this method can be reduced, and the adhesion can be improved.
【図１】本発明の一実施形態による焼結導体の上に、Ｎ
ｉめっき膜を形成した状態におけるセラミック配線基板
の断面図である。FIG. 1 shows an example of N on a sintered conductor according to one embodiment of the present invention.
It is sectional drawing of the ceramic wiring board in the state which formed the i plating film.
【図２】本発明の一実施形態によるセラミック配線基板
の部分断面図である。FIG. 2 is a partial cross-sectional view of a ceramic wiring board according to one embodiment of the present invention.
【図３】従来方法によるＰを含有する還元型Ｎｉめっき
膜形成時の表面状態を示す部分断面図である。FIG. 3 is a partial cross-sectional view showing a surface state when a reduced Ni plating film containing P is formed by a conventional method.
【図４】本発明の一実施形態によるセラミック配線基板
の要部の構成を示す部分断面図である。FIG. 4 is a partial cross-sectional view showing a configuration of a main part of the ceramic wiring board according to one embodiment of the present invention.
１…絶縁基板 ２…焼結導体 ３…Ｂを含有する還元型Ｎｉめっき膜 ４…Ｐｄ−Ｐｂ活性化膜 ５…Ｐｄ−Ｐｂ化合物 ６…Ｐを含有する還元型Ｎｉめっき膜 ７…置換型Ａｕめっき膜 ８…密着不良部 ９…めっきむら １０…Ａｕめっき膜 DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 2 ... Sintered conductor 3 ... Reduction type Ni plating film containing B 4 ... Pd-Pb activation film 5 ... Pd-Pb compound 6 ... Reduction type Ni plating film containing P 7 ... Substitution type Au Plating film 8 ... Adhesion defective part 9 ... Plating unevenness 10 ... Au plating film
Claims (4)
結導体の表面をＰｂを含有するＰｄ活性化液で活性化
し、 その表面にＢを含有する還元型Ｎｉめっき膜を形成し、 この還元型Ｎｉめっき膜の形成された基板に熱処理を施
し、 この熱処理の施された基板の上記還元型Ｎｉめっき膜の
上に、Ａｕめっき膜を形成し、 このＡｕめっき膜の表面にＰを含有する還元型Ｎｉめっ
き膜を形成し、 この還元型Ｎｉめっき膜の表面にＡｕめっき膜を形成
し、 次に、Ａｕめっき膜を形成した基板に熱処理を施すこと
を特徴とする無電解Ｎｉ／Ａｕめっき方法。1. A surface of a sintered conductor formed on a ceramic insulating substrate is activated with a Pd-containing Pd activating liquid, and a reduced Ni plating film containing B is formed on the surface thereof. A heat treatment is performed on the substrate on which the type Ni plating film is formed, an Au plating film is formed on the reduced Ni plating film of the substrate subjected to the heat treatment, and the surface of the Au plating film contains P. Electroless Ni / Au plating characterized by forming a reduced Ni plating film, forming an Au plating film on the surface of the reduced Ni plating film, and then subjecting the substrate having the Au plating film to heat treatment. Method.
方法において、 上記還元型Ｎｉめっき膜の上に形成された上記Ａｕめっ
き膜を膜厚を、０．０１μｍから０．０５μｍとしたこ
とを特徴とする無電解Ｎｉ／Ａｕめっき方法。2. The electroless Ni / Au plating method according to claim 1, wherein the thickness of the Au plating film formed on the reduced Ni plating film is 0.01 μm to 0.05 μm. Electroless Ni / Au plating method characterized by the above-mentioned.
方法において、 上記還元型Ｎｉめっき膜の表面にＡｕめっき膜を形成し
た基板対して施される熱処理の温度を、３００℃から４
００℃の範囲としたことを特徴とする無電解Ｎｉ／Ａｕ
めっき方法。3. The electroless Ni / Au plating method according to claim 1, wherein the temperature of the heat treatment applied to the substrate having the Au plating film formed on the surface of the reduced Ni plating film is from 300 ° C. to 4 ° C.
Electroless Ni / Au characterized in the range of 00 ° C.
Plating method.
結導体と、 この焼結導体の表面に形成されたＰｂを含有するＰｄ活
性膜と、 このＰｄ活性膜の表面に形成された還元型Ｎｉめっき膜
と、 この還元型Ｎｉめっき膜の表面に形成されたＡｕめっき
膜と、 このＡｕめっき膜の表面に形成されたＰを含有する還元
型Ｎｉめっき膜と、 この還元型Ｎｉめっき膜の表面に形成されたＡｕめっき
膜とから構成されることを特徴とするセラミック配線基
板。4. A sintered conductor formed on a ceramic insulating substrate, a Pd-containing Pd active film formed on the surface of the sintered conductor, and a reduction type formed on the surface of the Pd active film. A Ni plating film; an Au plating film formed on the surface of the reduced Ni plating film; a P-containing reduced Ni plating film formed on the surface of the Au plating film; A ceramic wiring board comprising: an Au plating film formed on a surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30952596A JPH10147885A (en) | 1996-11-20 | 1996-11-20 | Electroless nickel/gold plating method and ceramic wiring substrate manufactured therewith |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30952596A JPH10147885A (en) | 1996-11-20 | 1996-11-20 | Electroless nickel/gold plating method and ceramic wiring substrate manufactured therewith |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10147885A true JPH10147885A (en) | 1998-06-02 |
Family
ID=17994067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30952596A Pending JPH10147885A (en) | 1996-11-20 | 1996-11-20 | Electroless nickel/gold plating method and ceramic wiring substrate manufactured therewith |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10147885A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136702A (en) * | 1999-11-29 | 2000-10-24 | Lucent Technologies Inc. | Thin film transistors |
| JP2003073841A (en) * | 2001-08-28 | 2003-03-12 | Kyocera Corp | Wiring board and manufacturing method therefor |
-
1996
- 1996-11-20 JP JP30952596A patent/JPH10147885A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136702A (en) * | 1999-11-29 | 2000-10-24 | Lucent Technologies Inc. | Thin film transistors |
| JP2003073841A (en) * | 2001-08-28 | 2003-03-12 | Kyocera Corp | Wiring board and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5580668A (en) | Aluminum-palladium alloy for initiation of electroless plating | |
| JPH07321457A (en) | Method for manufacturing polyimide substrate | |
| JPH10135607A (en) | Wiring board and its manufacture | |
| JPH10147885A (en) | Electroless nickel/gold plating method and ceramic wiring substrate manufactured therewith | |
| JPS61265853A (en) | Formation of metal contact | |
| JPH1138039A (en) | Reforming method for probe tip section | |
| US7268021B2 (en) | Lead frame and method of manufacturing the same | |
| JP2785102B2 (en) | Electroless gold plating method | |
| US4910094A (en) | Multilayer plating method and multilayer plated film | |
| JP2003096573A (en) | Method for deposition of electroless plating film | |
| JPS6056073A (en) | Method for coating ceramic substrate with partially thick gold film | |
| JP2682497B2 (en) | Manufacturing method of printed wiring board | |
| JPH10270831A (en) | Method for plating ceramic wiring board | |
| JPS60245781A (en) | Plating method onto transparent conductive film pattern | |
| JP7313559B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPH06140733A (en) | Circuit board and its manufacture | |
| JPH08181402A (en) | Method of manufacturing two-layer flexible board | |
| JP6873311B2 (en) | Semiconductor devices and their manufacturing methods | |
| JP3242827B2 (en) | Method for manufacturing semiconductor device | |
| JP3512617B2 (en) | Electronic components | |
| JPH10130856A (en) | Glass circuit substrate | |
| JP3340973B2 (en) | Plating method | |
| JP3801334B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
| JPH114062A (en) | Plating method of ceramic multilayered board | |
| JPH0313558A (en) | Formation of plating film on ceramic substrate |