JPH10145467A - Portable terminal equipment - Google Patents
Portable terminal equipmentInfo
- Publication number
- JPH10145467A JPH10145467A JP8310195A JP31019596A JPH10145467A JP H10145467 A JPH10145467 A JP H10145467A JP 8310195 A JP8310195 A JP 8310195A JP 31019596 A JP31019596 A JP 31019596A JP H10145467 A JPH10145467 A JP H10145467A
- Authority
- JP
- Japan
- Prior art keywords
- main clock
- oscillation
- control circuit
- reception
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は携帯電話機等の携帯
端末に関し、特に低消費電力の携帯端末に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a portable terminal such as a portable telephone, and more particularly to a portable terminal with low power consumption.
【０００２】[0002]
【従来の技術】図３は一般的な携帯端末の構成を示す図
である。図示するように、携帯端末は基地局と交信する
アンテナ３１、高周波信号処理を行うＲＦ部３２、デジ
タルデ−タの処理を行うデジタル処理部３３、押しボタ
ン等で操作する操作部３４、マイク／スピ−カ等を具備
するオーディオ部３５を有している。2. Description of the Related Art FIG. 3 is a diagram showing a configuration of a general portable terminal. As shown in the figure, the portable terminal includes an antenna 31 for communicating with a base station, an RF unit 32 for performing high-frequency signal processing, a digital processing unit 33 for processing digital data, an operation unit 34 operated by push buttons and the like, An audio section 35 having a speaker or the like is provided.
【０００３】デジタル処理部３３はＣＰＵ（中央処理装
置）を有し、音声信号の符号化／復号化、伝送路符号化
／復号化、ＴＤＭＡタイミング制御、プロトコル処理、
クロック制御、マンマシンＩ／Ｆ制御のデジタルデ−タ
の処理及び端末全体の制御を行う。The digital processing unit 33 has a CPU (central processing unit), and encodes / decodes a speech signal, encodes / decodes a transmission path, TDMA timing control, protocol processing,
It performs digital data processing of clock control and man-machine I / F control, and controls the entire terminal.
【０００４】ＰＨＳ方式携帯電話機やＰＤＣ（パ−ソナ
ル・デジタルセルラ）方式携帯電話機等の携帯端末では
通常ＴＤＭＡ（時分割多重接続）方式が採られ、制御チ
ャネルを使用して基地局と常時交信し、自分の所在を登
録し基地局からの呼出しに応答している。しかし、常
時、連続的に受信しているのではなく、例えばＰＤＣ方
式携帯電話機では基地局から間歇的に受信を行い、その
間歇受信状態では最大３６サブフレ−ム（１サブフレ−
ム＝２０ｍｓ）に１回６．６ｍｓ（＝１スロット）の受
信期間の割合で受信を行い基地局と連絡している。[0004] Portable terminals such as PHS portable telephones and PDC (Personal Digital Cellular) portable telephones usually employ a TDMA (Time Division Multiple Access) system and constantly communicate with a base station using a control channel. , Registering its location and responding to calls from base stations. However, reception is not always continuous, but, for example, in a PDC mobile phone, reception is performed intermittently from a base station, and in the intermittent reception state, a maximum of 36 subframes (one subframe) is received.
The reception time is 6.6 ms (= 1 slot) once every 20 ms) and the base station is contacted.
【０００５】従来より携帯端末はバッテリを駆動電源と
するものが多く、そのため極力消費電力が小さいことが
望まれる。携帯端末における低消費電力化の一つとし
て、携帯端末が待機状態で間歇受信状態にあるときはＣ
ＰＵをスリ−プモ−ドにする方法が採られてきた。[0005] Conventionally, many portable terminals use a battery as a driving power source, and therefore it is desired that the power consumption be as low as possible. One of the ways to reduce power consumption in a mobile terminal is to set C when the mobile terminal is in a standby state and in an intermittent reception state.
A method of putting the PU into a sleep mode has been adopted.
【０００６】但し、受信時にモデム装置、伝送路符号化
／復号化装置、ＴＤＭＡタイミング制御回路に必要とな
るメインクロック（数ＭＨｚ〜数１０ＭＨｚの高い周波
数のクロック）は停止すると受信タイミングがわからな
くなり、再同期が必要となることや、発振再開時に不安
定である等の理由から、間歇受信状態でも常時発振した
まま使用している。However, when the main clock (clock having a high frequency of several MHz to several tens of MHz) required for the modem device, the transmission line encoding / decoding device, and the TDMA timing control circuit at the time of reception is stopped, the reception timing cannot be understood. Due to the necessity of resynchronization and instability at the time of resuming the oscillation, the oscillation is always used even in the intermittent reception state.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上述し
たように、間歇受信状態においても受信時に必要なメイ
ンクロックを常時発振しておくと、その発振回路は最大
数ｍＡ程度の電流を消費し、駆動電源であるバッテリの
電力を浪費するという問題があった。However, as described above, if the main clock necessary for reception is always oscillated even in the intermittent reception state, the oscillation circuit consumes a current of about several mA at the maximum and the driving circuit is driven. There is a problem that the power of the battery as the power source is wasted.
【０００８】本発明は上述の点に鑑みてなされたもので
上記問題点を除去するために、間歇受信状態においてメ
インクロックの発振を停止することにより消費電力を低
減できる携帯端末を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a portable terminal capable of reducing power consumption by stopping oscillation of a main clock in an intermittent reception state in order to eliminate the above problems. Aim.
【０００９】[0009]
【課題を解決するための手段】上記課題を解決するため
本発明は、高周波のメインクロック発振回路、低周波の
サブクロック発振回路及び制御装置を具備し、該制御装
置の制御によりメインクロック発振回路からのメインク
ロックにより時分割方式で通信する携帯端末において、
メインクロック発振回路を停止／復帰及びメインクロッ
クの供給を制御するメインクロック制御手段、前記サブ
クロックにより受信タイミングを算定する受信同期手段
及び前記メインクロック発振回路の初期不安定期間を設
定するタイマを設け、携帯端末が間歇受信状態に入った
時、メインクロック制御手段でメインクロック発振回路
を停止して前記装置へのメインクロック供給を停止し、
同時に前記同期手段で次回受信タイミングを算定し、受
信タイミングよりメインクロックの初期不安定期間だけ
早く該メインクロック発振回路を起動すると同時にタイ
マを起動し、初期不安定期間を経過した後、メインクロ
ック制御手段を介して制御装置へメインクロックを供給
することを特徴とする。According to the present invention, there is provided a high-frequency main clock oscillation circuit, a low-frequency subclock oscillation circuit, and a control device, wherein the main clock oscillation circuit is controlled by the control device. In a mobile terminal that communicates in a time-sharing manner with the main clock from
Main clock control means for controlling stop / return of the main clock oscillation circuit and supply of the main clock; reception synchronization means for calculating reception timing by the sub clock; and a timer for setting an initial unstable period of the main clock oscillation circuit. When the mobile terminal enters the intermittent reception state, the main clock control means stops the main clock oscillation circuit to stop supplying the main clock to the device,
At the same time, the synchronization means calculates the next reception timing, activates the main clock oscillation circuit earlier than the reception timing by the initial unstable period of the main clock, activates the timer at the same time, and after the initial unstable period elapses, the main clock control A main clock is supplied to the control device via the means.
【００１０】[0010]
【発明の実施の形態】以下、本発明の実施の形態例を図
面に基づいて詳細に説明する。図１は本発明の携帯端末
のメインクロック処理部の構成を示す図である。図示す
るように、本発明の携帯端末のメインクロック処理部は
クロック制御部１、ＣＰＵ２、間歇受信制御回路３、メ
インクロック（数ＭＨｚ〜数１０ＭＨｚの高い周波数の
クロック）の発振回路４及びＴＤＭＡタイミング制御回
路５で構成される。この他に図示しないが、時計ＩＣ用
の低い周波数（３２．７６８ＫＨｚ）のサブクロック発
振器、ＣＰＵ駆動用のクロック発振器及び受信デ−タバ
ッファ等を具備する。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a diagram showing a configuration of a main clock processing unit of a portable terminal according to the present invention. As shown in the figure, the main clock processing unit of the portable terminal of the present invention includes a clock control unit 1, a CPU 2, an intermittent reception control circuit 3, an oscillation circuit 4 for a main clock (a high frequency clock of several MHz to several tens of MHz), and TDMA timing. It is composed of a control circuit 5. Although not shown, a low frequency (32.768 KHz) subclock oscillator for a clock IC, a clock oscillator for driving a CPU, a reception data buffer, and the like are provided.
【００１１】クロック制御部１は発振停止／復帰制御回
路１−１、クロック供給制御回路１−２及び発振安定タ
イマ１−３を有し、発振停止／復帰制御回路１−１はＣ
ＰＵ２からクロック停止／復帰の指令を受け発振回路４
の発振／停止を制御する。発振安定タイマ１−３はサブ
クロックで作動し、発振停止中に間歇受信制御回路３よ
り信号を受けると発振回路４が安定するまでの時間を測
定し、タイムアップをクロック供給制御回路１−２に知
らせる。クロック供給制御回路１−２は発振回路４の出
力信号であるメインクロックを受け受信に必要なモデム
装置や伝送路符号化／復号化装置（図では省略）へメイ
ンクロックを供給する。The clock control unit 1 has an oscillation stop / return control circuit 1-1, a clock supply control circuit 1-2, and an oscillation stabilization timer 1-3.
Oscillation circuit 4 receives clock stop / return command from PU2
Controls oscillation / stop. The oscillation stabilization timer 1-3 is operated by the subclock, and when receiving a signal from the intermittent reception control circuit 3 while the oscillation is stopped, measures the time until the oscillation circuit 4 is stabilized, and counts up the time. Inform The clock supply control circuit 1-2 receives the main clock, which is an output signal of the oscillation circuit 4, and supplies the main clock to a modem device and a transmission line encoding / decoding device (not shown) required for reception.
【００１２】間歇受信制御回路３はサブフレームカウン
タ等を内臓し、サブクロックによって次回受信タイミン
グを算定する。正確に２０ｍｓ（サブフレ−ム周期）が
計時できないサブクロックも使用可能であるが、その場
合には後述するようにサブフレ−ムカウントごとに２０
ｍｓとの誤差が累積していかないように補正する機能を
持っている。The intermittent reception control circuit 3 incorporates a subframe counter and the like, and calculates the next reception timing based on the subclock. A subclock which cannot accurately measure 20 ms (subframe period) can be used, but in that case, as described later, 20 subframes are counted for each subframe count.
It has a function to correct so that errors from ms do not accumulate.
【００１３】ＴＤＭＡタイミング制御回路５は間歇受信
制御回路３でのサブクロックの精度による受信タイミン
グずれを補正するために、受信区間Ｒ（図２参照）にお
ける同期信号（同期ワ−ド）検出期間を拡張（検出期間
を同期ワ−ドがあると思われるタイミングの前後に広げ
る）し、メインクロックにより正確な同期信号のタイミ
ングを検出する。同期信号のタイミングを検出するとＴ
ＤＭＡタイミング制御回路５はメインクロック発振中に
サブフレームタイミング同期用の補正信号を間歇受信制
御回路３へ供給する。The TDMA timing control circuit 5 sets a synchronization signal (synchronous word) detection period in a reception section R (see FIG. 2) in order to correct a reception timing deviation due to the accuracy of the subclock in the intermittent reception control circuit 3. The detection period is extended (extended before and after the timing where the synchronization word is considered to exist), and the accurate timing of the synchronization signal is detected by the main clock. When the timing of the synchronization signal is detected, T
The DMA timing control circuit 5 supplies a correction signal for subframe timing synchronization to the intermittent reception control circuit 3 during main clock oscillation.
【００１４】図２は本発明の携帯端末のメインクロック
の発振／停止を示すタイミングチャ−トである。以下、
メインクロックの停止／復帰シ−ケンスを説明する。 （１）間歇受信状態で受信すると（受信タイミングａ）
デ−タは受信デ−タバッファ（図では省略）へ格納さ
れ、終了時、クロック制御部の発振停止／復帰制御回路
１−１はＣＰＵ２から間歇受信開始設定（間歇受信開始
設定ｂ）信号を受け、発振回路４へ停止信号を出力する
と共に、間歇受信制御回路３へ間歇受信の開始を知らせ
る。FIG. 2 is a timing chart showing the oscillation / stop of the main clock of the portable terminal of the present invention. Less than,
The stop / return sequence of the main clock will be described. (1) When receiving in the intermittent reception state (reception timing a)
The data is stored in a reception data buffer (omitted in the figure), and upon termination, the oscillation stop / return control circuit 1-1 of the clock control unit receives an intermittent reception start setting (intermittent reception start setting b) signal from the CPU 2. And outputs a stop signal to the oscillation circuit 4 and notifies the intermittent reception control circuit 3 of the start of the intermittent reception.
【００１５】（２）発振回路４はメインクロックの発振
を停止し（発振回路出力ｃ）、クロック供給制御回路１
−２はモデム装置、伝送路符号化／復号化装置、ＴＤＭ
Ａタイミング制御回路５へのメインクロック供給を停止
する（メインクロックｄ）。(2) The oscillation circuit 4 stops the oscillation of the main clock (oscillation circuit output c), and the clock supply control circuit 1
-2 is a modem device, transmission line encoding / decoding device, TDM
The supply of the main clock to the A timing control circuit 5 is stopped (main clock d).
【００１６】（３）間歇受信制御回路３は発振／停止期
間ｆ（＝次回受信までの時間−メインクロック発振安定
時間）を算定し、サブクロックをカウントして測定す
る。発振／停止期間ｆの計時終了によりクロック制御部
１へ発振復帰要求を出力する。メインクロック発振安定
時間は予め間歇受信制御回路３に設定してある。(3) The intermittent reception control circuit 3 calculates the oscillation / stop period f (= time until next reception-main clock oscillation stabilization time) and counts and measures the subclock. Upon completion of the clocking of the oscillation / stop period f, an oscillation return request is output to the clock controller 1. The main clock oscillation stabilization time is set in the intermittent reception control circuit 3 in advance.
【００１７】（４）クロック制御部１の発振安定タイマ
１−３は間歇受信制御回路３からの発振復帰要求によ
り、発振停止／復帰制御回路１−１を介して発振回路４
のメインクロック発振を復帰させると、同時にサブクロ
ックによりメインクロック発振安定時間の計測を開始す
る。(4) The oscillation stabilization timer 1-3 of the clock control unit 1 receives the oscillation return request from the intermittent reception control circuit 3 and outputs the oscillation stabilization timer via the oscillation stop / return control circuit 1-1.
When the main clock oscillation is restored, the measurement of the main clock oscillation stabilization time is started by the sub clock at the same time.
【００１８】（５）発振安定タイマ１−３に予め設定し
てあるメインクロック発振安定時間が経過した後、クロ
ック供給制御回路１−２はメインクロックの供給を開始
する（メインクロックｄ）。受信処理終了後、ＣＰＵ２
から間歇受信設定があるときはシ−ケンスの（１）から
繰返し実行し、ＣＰＵ２からの間歇受信設定が無いとき
には１サブフレ−ムに一回の通常受信に戻る。(5) After the main clock oscillation stabilization time set in the oscillation stabilization timer 1-3 elapses, the clock supply control circuit 1-2 starts supplying the main clock (main clock d). After the reception process, the CPU 2
When there is an intermittent reception setting, the process is repeatedly executed from the sequence (1). When there is no intermittent reception setting from the CPU 2, the process returns to the normal reception once in one sub-frame.
【００１９】以上述べたように、本実施の形態例では携
帯端末が間歇受信状態ではメインクロックを発振してい
る発振回路４を停止するので、この期間の該発振回路４
の駆動電流（数ｍＡ）は減少し、その分消費電力が低減
する。発振回路４の起動時は発振が不安定｛図２の
（ｃ）｝であるが、発振安定タイマ１−３を設け、発振
が安定する時間を測定し、発振が安定してからメインク
ロックを供給するので問題はない。As described above, in this embodiment, when the portable terminal is in the intermittent reception state, the oscillation circuit 4 that oscillates the main clock is stopped.
Drive current (several mA) is reduced, and power consumption is reduced accordingly. When the oscillation circuit 4 is started, the oscillation is unstable {(c) in FIG. 2). However, the oscillation stabilization timer 1-3 is provided to measure the time when the oscillation is stabilized, and the main clock is set after the oscillation is stabilized. There is no problem because it supplies.
【００２０】なお、上記実施の形態例ではメインクロッ
クは専用の発振回路４を使用しているが、間歇受信状態
で停止可能な他の装置のクロックの発振回路と共用して
も差し支えない。In the above-mentioned embodiment, the main clock uses the dedicated oscillation circuit 4. However, the main clock may be shared with the clock oscillation circuit of another device that can be stopped in the intermittent reception state.
【００２１】[0021]
【発明の効果】以上説明したように本発明によれば、携
帯端末が間歇受信状態に入った時、メインクロック制御
手段でメインクロック発振回路を停止して前記装置への
メインクロック供給を停止し、同時に前記同期手段で次
回受信タイミングを算定し、受信タイミングよりメイン
クロックの初期不安定期間だけ早く該メインクロック発
振回路を起動すると同時にタイマを起動し、初期不安定
期間を経過した後、メインクロック制御手段を介して制
御装置へメインクロックを供給するので、制御装置は安
定して動作し、間歇受信状態の時は発振装置は停止して
いるので最大数ｍＡ程度の消費電流が低減できる（これ
はバッテリの使用時間を１０〜２０時間程度延ばす電力
に相当する）という優れた効果が得られる。As described above, according to the present invention, when the portable terminal enters the intermittent reception state, the main clock control means stops the main clock oscillation circuit to stop the supply of the main clock to the device. At the same time, the synchronization means calculates the next reception timing, activates the main clock oscillation circuit earlier than the reception timing by the initial unstable period of the main clock, simultaneously activates the timer, and after the initial unstable period, the main clock Since the main clock is supplied to the control device via the control means, the control device operates stably, and in the intermittent reception state, the oscillation device is stopped, so that the current consumption can be reduced by about several mA at the maximum. (Equivalent to power for extending the use time of the battery by about 10 to 20 hours).
【図１】本発明の携帯端末のメインクロック処理部の構
成を示す図である。FIG. 1 is a diagram showing a configuration of a main clock processing unit of a portable terminal according to the present invention.
【図２】本発明の携帯端末のメインクロックの発振／停
止を示すタイミングチャ−トである。FIG. 2 is a timing chart showing oscillation / stop of a main clock of the portable terminal of the present invention.
【図３】一般的な携帯端末の構成を示す図である。FIG. 3 is a diagram illustrating a configuration of a general portable terminal.
１ クロック制御部 １−１ 発振停止／復帰制御回路 １−２ クロック供給制御回路 １−３ 発振安定タイマ ２ ＣＰＵ ３ 間歇受信制御回路（受信同期手段） ４ 発振回路（メインクロック発振回路） ５ ＴＤＭＡタイミング制御回路 DESCRIPTION OF SYMBOLS 1 Clock control unit 1-1 Oscillation stop / return control circuit 1-2 Clock supply control circuit 1-3 Oscillation stabilization timer 2 CPU 3 Intermittent reception control circuit (reception synchronization means) 4 Oscillation circuit (Main clock oscillation circuit) 5 TDMA timing Control circuit
Claims (1)
波のサブクロック発振回路及び制御装置を具備し、該制
御装置の制御によりメインクロック発振回路からのメイ
ンクロックにより時分割方式で通信する携帯端末におい
て、 前記メインクロック発振回路を停止／復帰及びメインク
ロックの供給を制御するメインクロック制御手段、前記
サブクロックにより受信タイミングを算定する受信同期
手段及び前記メインクロック発振回路の初期不安定期間
を設定するタイマを設け、 前記携帯端末が間歇受信状態に入った時、前記メインク
ロック制御手段で前記メインクロック発振回路を停止し
て前記制御装置へのメインクロック供給を停止し、同時
に前記受信同期手段で次回受信タイミングを算定し、該
受信タイミングより前記メインクロックの初期不安定期
間だけ早く該メインクロック発振回路を起動すると同時
に前記タイマを起動し、該初期不安定期間を経過した
後、前記メインクロック制御手段を介して前記制御装置
へメインクロックを供給することを特徴とする携帯端
末。1. A portable terminal comprising a high frequency main clock oscillation circuit, a low frequency sub clock oscillation circuit, and a control device, and communicating in a time-division manner with a main clock from the main clock oscillation circuit under the control of the control device. Main clock control means for controlling stop / return of the main clock oscillation circuit and supply of the main clock, reception synchronization means for calculating a reception timing by the sub clock, and a timer for setting an initial unstable period of the main clock oscillation circuit When the portable terminal enters the intermittent reception state, the main clock control means stops the main clock oscillation circuit to stop the supply of the main clock to the control device, and at the same time the next reception is performed by the reception synchronization means. Calculate the timing and calculate the main clock from the reception timing. Activating the main clock oscillation circuit as early as the initial unstable period and simultaneously activating the timer, and supplying the main clock to the control device via the main clock control means after the initial unstable period has elapsed. Characteristic mobile terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31019596A JP3438062B2 (en) | 1996-11-06 | 1996-11-06 | Mobile terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31019596A JP3438062B2 (en) | 1996-11-06 | 1996-11-06 | Mobile terminal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10145467A true JPH10145467A (en) | 1998-05-29 |
| JP3438062B2 JP3438062B2 (en) | 2003-08-18 |
Family
ID=18002323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31019596A Expired - Fee Related JP3438062B2 (en) | 1996-11-06 | 1996-11-06 | Mobile terminal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3438062B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677826B2 (en) | 2001-01-22 | 2004-01-13 | Fujitsu Limited | Controlling equipment and radio equipment |
| JP2011508487A (en) * | 2007-12-12 | 2011-03-10 | クゥアルコム・インコーポレイテッド | Dynamic adjustment of setup time based on paging performance |
| US7907965B2 (en) | 2003-03-12 | 2011-03-15 | Infineon Technologies Ag | Apparatus and method for controlling the power consumption of a combined UMTS/GSM/EDGE radio station |
-
1996
- 1996-11-06 JP JP31019596A patent/JP3438062B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677826B2 (en) | 2001-01-22 | 2004-01-13 | Fujitsu Limited | Controlling equipment and radio equipment |
| US7907965B2 (en) | 2003-03-12 | 2011-03-15 | Infineon Technologies Ag | Apparatus and method for controlling the power consumption of a combined UMTS/GSM/EDGE radio station |
| JP2011508487A (en) * | 2007-12-12 | 2011-03-10 | クゥアルコム・インコーポレイテッド | Dynamic adjustment of setup time based on paging performance |
| US8576757B2 (en) | 2007-12-12 | 2013-11-05 | Qualcomm Incorporated | Dynamic adjustment of setup time based on paging performance |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3438062B2 (en) | 2003-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW527840B (en) | Synchronization of a low power oscillator with a reference oscillator in a wireless communication device utilizing slotted paging | |
| EP0923841B1 (en) | Methods and apparatus for generating timing signals in a radiocommunication unit | |
| JP4503616B2 (en) | Precise sleep timer using low-cost and low-accuracy clock | |
| US6725067B1 (en) | Method and system for restarting a reference clock of a mobile station after a sleep period with a zero mean time error | |
| US5737323A (en) | Radio telephone | |
| KR100742009B1 (en) | Synchronizing clock enablement in an electronic device | |
| US6311081B1 (en) | Low power operation in a radiotelephone | |
| JPH07505030A (en) | Apparatus and method for reducing power consumption in mobile communications receivers | |
| JPH08504075A (en) | Method and apparatus for adaptive radio receiver controller | |
| US6198820B1 (en) | Portable remote terminal apparatus | |
| US7496774B2 (en) | Method and system for generating clocks for standby mode operation in a mobile communication device | |
| US6466553B1 (en) | Receiver, intermittent frame synchronizing method and portable remote terminal | |
| JP3438062B2 (en) | Mobile terminal | |
| JP2002044012A (en) | Radio communication equipment | |
| JP3438061B2 (en) | Mobile terminal | |
| JPH08307304A (en) | Communication terminal for mobile object | |
| JP3440286B2 (en) | Mobile terminal | |
| JP2000049682A (en) | Portable telephone terminal | |
| KR101125406B1 (en) | Apparatus and Method for controlling RF system | |
| JP2003023369A (en) | Device and method for communication for performing intermittent transmitting/receiving | |
| JPH11196038A (en) | Power saving type portable telephone set | |
| JP2000252912A (en) | Mobile radio | |
| JPH10341198A (en) | Battery saving system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |