JPH10135380A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10135380A JPH10135380A JP28959596A JP28959596A JPH10135380A JP H10135380 A JPH10135380 A JP H10135380A JP 28959596 A JP28959596 A JP 28959596A JP 28959596 A JP28959596 A JP 28959596A JP H10135380 A JPH10135380 A JP H10135380A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- layer
- power semiconductor
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】小型・高密度のパワー半導体装置を低価格で提
供する。 【解決手段】リードフレーム上に形成した半導体素子を
含む回路部と、熱放散のためのベース基板とをメタライ
ズしたセラミック基板によって、電気的に絶縁し、該メ
タライズ層の熱膨張係数を特定する。 【効果】高信頼性を確保しつつ、熱抵抗が低減される。
従って、パワー半導体装置の小型化，高密度化が可能に
なる。
供する。 【解決手段】リードフレーム上に形成した半導体素子を
含む回路部と、熱放散のためのベース基板とをメタライ
ズしたセラミック基板によって、電気的に絶縁し、該メ
タライズ層の熱膨張係数を特定する。 【効果】高信頼性を確保しつつ、熱抵抗が低減される。
従って、パワー半導体装置の小型化，高密度化が可能に
なる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を含む
チップ部品がリードフレーム上に搭載され、全体が外装
モールドによって保護された構造を有する半導体装置に
関し、特に発熱性の半導体素子を固着するリードフレー
ム部の裏面に電気絶縁性セラミック層を挟持してヒート
シンクを配置し、かつ該ヒートシンクの裏面が外部に露
出した構造をとることにより、半導体からの熱放散性を
向上させた混成集積回路系パワー半導体装置に関する。
従って、本発明による半導体装置は汎用及び産業用機器
等の出力制御用インバータとして有効利用できる。
チップ部品がリードフレーム上に搭載され、全体が外装
モールドによって保護された構造を有する半導体装置に
関し、特に発熱性の半導体素子を固着するリードフレー
ム部の裏面に電気絶縁性セラミック層を挟持してヒート
シンクを配置し、かつ該ヒートシンクの裏面が外部に露
出した構造をとることにより、半導体からの熱放散性を
向上させた混成集積回路系パワー半導体装置に関する。
従って、本発明による半導体装置は汎用及び産業用機器
等の出力制御用インバータとして有効利用できる。
【０００２】
【従来の技術】従来のこの種のパワー半導体装置として
次の２つの構成がある。１つは公告特許公報平5−22657
5 号に開示される。これは、ヒートシンク上もしくはリ
ードフレーム上にパワー半導体素子を直接搭載し、外装
を一体樹脂成形したものである。この構造を有する半導
体装置では、パワー半導体素子を、ヒートシンクに直接
固着することができ、熱抵抗が低く、かつ部品点数が少
ないので高信頼性化に有効である。しかしながら、次の
欠点を有している。パワー半導体素子とヒートシンクと
の間に絶縁層を介さない為、ＩＧＢＴ（Insurated Gate
BipolarTransistor）など、コレクタ側にも通電される
非絶縁型パワー半導体素子の適用は難しい。この中に、
ヒートシンク表面もしくは内部に絶縁層を配置する案も
示されているが、この場合個別に動作する複数のパワー
半導体素子の搭載には難があり、例えばインバータの主
回路等複雑な回路の構成は難しい。
次の２つの構成がある。１つは公告特許公報平5−22657
5 号に開示される。これは、ヒートシンク上もしくはリ
ードフレーム上にパワー半導体素子を直接搭載し、外装
を一体樹脂成形したものである。この構造を有する半導
体装置では、パワー半導体素子を、ヒートシンクに直接
固着することができ、熱抵抗が低く、かつ部品点数が少
ないので高信頼性化に有効である。しかしながら、次の
欠点を有している。パワー半導体素子とヒートシンクと
の間に絶縁層を介さない為、ＩＧＢＴ（Insurated Gate
BipolarTransistor）など、コレクタ側にも通電される
非絶縁型パワー半導体素子の適用は難しい。この中に、
ヒートシンク表面もしくは内部に絶縁層を配置する案も
示されているが、この場合個別に動作する複数のパワー
半導体素子の搭載には難があり、例えばインバータの主
回路等複雑な回路の構成は難しい。
【０００３】他の一つは、公告特許公報平3−63822号及
び公告特許公報平6−80748号に開示される。すなわち、
金属のヒートシンク上に、予め所定間隔の隙間を設けて
パワー半導体素子をセットし、この隙間を含む外装部全
体を、一体のモールドとして樹脂を流し込んで半導体装
置を構成するものである。この構造によれば、半導体素
子を固着した導体層とヒートシンクとの間に樹脂層が介
在するので、前記非絶縁型パワー半導体素子の複数の搭
載が容易に可能であり、部品点数も少ないことから高い
信頼性が得られる。しかしながら、前述したように予め
素子をセットした空間に樹脂を流し込む方法であり、成
型時にボイドの巻き込みの恐れがあると共に樹脂層の厚
さが不安定になりやすい。通常、この種樹脂層の熱伝導
率は極めて低く、若干の層厚の誤差が熱抵抗として大き
なばらつきとなり、量産工場での安定した品質を得るの
が難しい。同様の理由から、絶縁層の層厚を大幅に薄く
（例えば０.１mm 以下）して、熱抵抗を下げることも難
しい。
び公告特許公報平6−80748号に開示される。すなわち、
金属のヒートシンク上に、予め所定間隔の隙間を設けて
パワー半導体素子をセットし、この隙間を含む外装部全
体を、一体のモールドとして樹脂を流し込んで半導体装
置を構成するものである。この構造によれば、半導体素
子を固着した導体層とヒートシンクとの間に樹脂層が介
在するので、前記非絶縁型パワー半導体素子の複数の搭
載が容易に可能であり、部品点数も少ないことから高い
信頼性が得られる。しかしながら、前述したように予め
素子をセットした空間に樹脂を流し込む方法であり、成
型時にボイドの巻き込みの恐れがあると共に樹脂層の厚
さが不安定になりやすい。通常、この種樹脂層の熱伝導
率は極めて低く、若干の層厚の誤差が熱抵抗として大き
なばらつきとなり、量産工場での安定した品質を得るの
が難しい。同様の理由から、絶縁層の層厚を大幅に薄く
（例えば０.１mm 以下）して、熱抵抗を下げることも難
しい。
【０００４】
【発明が解決しようとする課題】本発明は上記従来法の
それぞれの問題点を解決し、低熱抵抗性で、高信頼性か
つ小型のパワー半導体装置を実現するものである。すな
わち、リードフレーム及びヒートシンクすなわちベース
基板間に、外装モールド材料とは別の、特定構造の電気
絶縁層を適用することによって、パワー半導体素子の下
部に均質で安定した層厚を有する絶縁層が形成でき、前
述した温度変化時の絶縁層への応力集中を緩和し、結果
的に高信頼性かつ小型のパワー半導体装置を提供する。
それぞれの問題点を解決し、低熱抵抗性で、高信頼性か
つ小型のパワー半導体装置を実現するものである。すな
わち、リードフレーム及びヒートシンクすなわちベース
基板間に、外装モールド材料とは別の、特定構造の電気
絶縁層を適用することによって、パワー半導体素子の下
部に均質で安定した層厚を有する絶縁層が形成でき、前
述した温度変化時の絶縁層への応力集中を緩和し、結果
的に高信頼性かつ小型のパワー半導体装置を提供する。
【０００５】本発明の他の目的は、実用的なパワー半導
体装置に要求される、熱放散に好適で、かつ安定した熱
抵抗を有する構造を容易にかつ低価格で提供するもので
ある。
体装置に要求される、熱放散に好適で、かつ安定した熱
抵抗を有する構造を容易にかつ低価格で提供するもので
ある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明では次の手段をとる。
に、本発明では次の手段をとる。
【０００７】１．リードフレーム上に固着された能動素
子及びもしくは受動素子と、それを電気的に接続する導
体回路及び外部との入出力用端子とを有し、これら回路
系が外装モールドによって保護された構造のパワー半導
体装置において、該リードフレーム下面に、電気絶縁層
としての、少なくとも片面が半田接合可能に表面処理さ
れたセラミック板を挟持してベース基板が配置され、か
つ該ベース基板裏面の少なくとも一部が、実質的に外部
に露出した形で、これら一連の回路が外装モールドによ
って一体的に構成され、該リードフレームの一部が外部
回路と接続するためのリード端子として該樹脂モールド
の表面に露出もしくは突出した半導体装置構造とする。
半田接合可能な表面処理の具体的手段として、例えば無
電解めっき，金属箔の直接接合即ちＤＢＣ（Direct Bon
ded Copper）もしくは表面活性化接合法など、及びいわ
ゆるメタライズすなわち導体ペーストを用いた厚膜，Ｃ
ＶＤ（Chemical Vaper Deposition ），スパッター，蒸
着，レーザー照射などがある。このため、底部にコレク
タ電極を有した非絶縁型パワー半導体素子を、ベース基
板などの導体層を介して直接固着することができ、導体
配線を配置するときの設計自由度が高く、高密度化もし
くは小型化に有効である。一方、モールド用樹脂につい
ては、材料の熱伝導性を特別配慮する必要は無く、材料
選定の自由度が高い。このモールド材料によって絶縁層
を補強することで、半導体素子との線熱膨張係数の差に
起因する絶縁層のクラックの発生などを抑制できる。
子及びもしくは受動素子と、それを電気的に接続する導
体回路及び外部との入出力用端子とを有し、これら回路
系が外装モールドによって保護された構造のパワー半導
体装置において、該リードフレーム下面に、電気絶縁層
としての、少なくとも片面が半田接合可能に表面処理さ
れたセラミック板を挟持してベース基板が配置され、か
つ該ベース基板裏面の少なくとも一部が、実質的に外部
に露出した形で、これら一連の回路が外装モールドによ
って一体的に構成され、該リードフレームの一部が外部
回路と接続するためのリード端子として該樹脂モールド
の表面に露出もしくは突出した半導体装置構造とする。
半田接合可能な表面処理の具体的手段として、例えば無
電解めっき，金属箔の直接接合即ちＤＢＣ（Direct Bon
ded Copper）もしくは表面活性化接合法など、及びいわ
ゆるメタライズすなわち導体ペーストを用いた厚膜，Ｃ
ＶＤ（Chemical Vaper Deposition ），スパッター，蒸
着，レーザー照射などがある。このため、底部にコレク
タ電極を有した非絶縁型パワー半導体素子を、ベース基
板などの導体層を介して直接固着することができ、導体
配線を配置するときの設計自由度が高く、高密度化もし
くは小型化に有効である。一方、モールド用樹脂につい
ては、材料の熱伝導性を特別配慮する必要は無く、材料
選定の自由度が高い。このモールド材料によって絶縁層
を補強することで、半導体素子との線熱膨張係数の差に
起因する絶縁層のクラックの発生などを抑制できる。
【０００８】２．上記１において、前記外装モールドが
熱硬化性樹脂によって形成されるので、樹脂モールドの
機密性が良好であり、信頼性の高い安定した特性を得
る。
熱硬化性樹脂によって形成されるので、樹脂モールドの
機密性が良好であり、信頼性の高い安定した特性を得
る。
【０００９】３．上記１において、前記半田接合可能な
表面処理層がメタライズ層であって該メタライズ層が、
前記リードフレーム及びもしくは前記ベース基板に、半
田接合されるので、熱伝導性の高い半導体装置の構成が
実現出来る。
表面処理層がメタライズ層であって該メタライズ層が、
前記リードフレーム及びもしくは前記ベース基板に、半
田接合されるので、熱伝導性の高い半導体装置の構成が
実現出来る。
【００１０】４．上記１もしくは上記３において、前記
メタライズ層の線膨張係数が前記リードフレーム及びも
しくは前記ベース基板と、前記セラミック板との間の値
に調整されるので、温度変化時に発生する内部応力を大
幅に低減でき、熱伝導性が良好で、信頼性の高い構成が
実現できる。
メタライズ層の線膨張係数が前記リードフレーム及びも
しくは前記ベース基板と、前記セラミック板との間の値
に調整されるので、温度変化時に発生する内部応力を大
幅に低減でき、熱伝導性が良好で、信頼性の高い構成が
実現できる。
【００１１】５．上記３及び上記４において、前記メタ
ライズ層が、印刷−焼成工程などを含むいわゆる厚膜に
よって構成されるので、金属と無機系フリットとの量比
を特定することにより、該メタライズ層の線膨張係数の
調整が容易に可能であり、温度変化時に発生する内部応
力を大幅に低減でき、熱伝導性が良好で、信頼性の高い
構成が実現できる。
ライズ層が、印刷−焼成工程などを含むいわゆる厚膜に
よって構成されるので、金属と無機系フリットとの量比
を特定することにより、該メタライズ層の線膨張係数の
調整が容易に可能であり、温度変化時に発生する内部応
力を大幅に低減でき、熱伝導性が良好で、信頼性の高い
構成が実現できる。
【００１２】６．上記１ないし上記５において、前記セ
ラミック板としてアルミナが主成分として構成されるの
で、上記厚膜の形成が容易であり、かつ良好な熱伝導性
と、電気絶縁性を得ることが出来る。
ラミック板としてアルミナが主成分として構成されるの
で、上記厚膜の形成が容易であり、かつ良好な熱伝導性
と、電気絶縁性を得ることが出来る。
【００１３】７．上記１ないし上記６において、前記外
装モールドが、複数の樹脂層によって構成され、かつ前
記発熱性半導体素子周辺にポッテイング樹脂が充填さ
れ、外周のその他の部分が熱可塑性樹脂によって構成さ
れ、かつ前記外装モールドの上面から垂直に突出した構
造であり、充分な耐湿性を確保すると共に絶縁空間距離
を長くとることができる。
装モールドが、複数の樹脂層によって構成され、かつ前
記発熱性半導体素子周辺にポッテイング樹脂が充填さ
れ、外周のその他の部分が熱可塑性樹脂によって構成さ
れ、かつ前記外装モールドの上面から垂直に突出した構
造であり、充分な耐湿性を確保すると共に絶縁空間距離
を長くとることができる。
【００１４】
【発明の実施の形態】以下、本発明を実施例によってさ
らに詳細に説明するが、本発明はこれらに限定されな
い。
らに詳細に説明するが、本発明はこれらに限定されな
い。
【００１５】実施例１ 図１に本発明の一実施例による断面構成図を示す。例え
ばＩＧＢＴ(InsulatedGate Bipolar Transistor ）など
のパワー半導体素子１１が半田層１２を介してリードフ
レーム１３上に固着される。素子の直下に位置する、リ
ードフレームの他の面には、表面がメタライズされたセ
ラミック絶縁層１８が半田層１２により接着され、同時
に反対の面がベース基板１５に接着され、両者間に挟持
される。素子１１はアルミニウムのワイヤボンデング部
１６により電気的に接合され、系全体が外装樹脂モール
ド１７により一体成型された構造である。本構造のパワ
ー半導体装置は次の工程によって作成される。リードフ
レーム１３上の所定位置に、７mm×７mmのＩＧＢＴ素子
を半田接合する。この素子１１とリードフレーム１３と
をワイヤボンデング１６により、電気的に接合する。一
方、両面にメタライズ層１８ｂを有したアルミナを主成
分とする８mm×８mm×０．３mmのセラミックチップ１８
ａを、リードフレーム１３及びベース基板１５の間の所
定位置にセットし、半田接合する。メタライズ層１８ｂ
は次の工程により形成される。例えば１００mm×１００
mm×０.３mm ，純度９６％のアルミナ基板の両面に、ス
クリーン印刷によって、金属粉，ほう珪酸ガラス粉及び
有機ビヒクルを主要成分とする導体ペーストを塗布し、
乾燥する。金属粉はＣｕ，Ａｇ，Ａｇ−Ｐｄなどが好ま
しい。この基板を空気中もしくは非酸化性の窒素中雰囲
気で焼成し、所定の寸法に切断して使用される。
ばＩＧＢＴ(InsulatedGate Bipolar Transistor ）など
のパワー半導体素子１１が半田層１２を介してリードフ
レーム１３上に固着される。素子の直下に位置する、リ
ードフレームの他の面には、表面がメタライズされたセ
ラミック絶縁層１８が半田層１２により接着され、同時
に反対の面がベース基板１５に接着され、両者間に挟持
される。素子１１はアルミニウムのワイヤボンデング部
１６により電気的に接合され、系全体が外装樹脂モール
ド１７により一体成型された構造である。本構造のパワ
ー半導体装置は次の工程によって作成される。リードフ
レーム１３上の所定位置に、７mm×７mmのＩＧＢＴ素子
を半田接合する。この素子１１とリードフレーム１３と
をワイヤボンデング１６により、電気的に接合する。一
方、両面にメタライズ層１８ｂを有したアルミナを主成
分とする８mm×８mm×０．３mmのセラミックチップ１８
ａを、リードフレーム１３及びベース基板１５の間の所
定位置にセットし、半田接合する。メタライズ層１８ｂ
は次の工程により形成される。例えば１００mm×１００
mm×０.３mm ，純度９６％のアルミナ基板の両面に、ス
クリーン印刷によって、金属粉，ほう珪酸ガラス粉及び
有機ビヒクルを主要成分とする導体ペーストを塗布し、
乾燥する。金属粉はＣｕ，Ａｇ，Ａｇ−Ｐｄなどが好ま
しい。この基板を空気中もしくは非酸化性の窒素中雰囲
気で焼成し、所定の寸法に切断して使用される。
【００１６】上記工程で準備された一連の回路を、金型
中にセットし、所定温度及び圧力で、型内に注入するこ
とによって樹脂モールド１７を成形し、本発明によるパ
ワー半導体装置を得る。本実施例では、該モールド１７
用材料として表１を用いた。
中にセットし、所定温度及び圧力で、型内に注入するこ
とによって樹脂モールド１７を成形し、本発明によるパ
ワー半導体装置を得る。本実施例では、該モールド１７
用材料として表１を用いた。
【００１７】
【表１】
【００１８】表１の配合割合は重量比を示す。本材料
は、フィラーとして酸化珪素を多く含むので、ヤング率
が１８００kgf／mm2と高く、内部を保護するために必要
な剛性を具備している。また、線膨張率は１５ppm／℃
と低いので、成形，硬化後のベース基板１５の反りは約
４０μｍと小さく、実用上問題のない水準にある。
は、フィラーとして酸化珪素を多く含むので、ヤング率
が１８００kgf／mm2と高く、内部を保護するために必要
な剛性を具備している。また、線膨張率は１５ppm／℃
と低いので、成形，硬化後のベース基板１５の反りは約
４０μｍと小さく、実用上問題のない水準にある。
【００１９】比較の為、従来法によるパワー半導体装置
の断面図を図２に示した。従来法による構造では、端子
付きケース２２，端子ブロック２３などを個別に作製す
る必要があり、加えてゲル２４充填−硬化など、本発明
に比較して多くの工程が必要である。
の断面図を図２に示した。従来法による構造では、端子
付きケース２２，端子ブロック２３などを個別に作製す
る必要があり、加えてゲル２４充填−硬化など、本発明
に比較して多くの工程が必要である。
【００２０】本実施例では半導体素子１１として、ＩＧ
ＢＴ素子の例について示したが、例えばＭＯＳ系トラン
ジスタなど他の発熱性素子であって良い。また、セラミ
ック１８ａとしてアルミナの例について示したが、例え
ばベリリヤ，ジルコニヤ，窒化珪素，窒化アルミニウム
など他の材料も適用出来る。
ＢＴ素子の例について示したが、例えばＭＯＳ系トラン
ジスタなど他の発熱性素子であって良い。また、セラミ
ック１８ａとしてアルミナの例について示したが、例え
ばベリリヤ，ジルコニヤ，窒化珪素，窒化アルミニウム
など他の材料も適用出来る。
【００２１】また、本実施例では樹脂モールド１７に含
まれるフィラーとして、表１の酸化珪素を示したが、他
の材料例えばベリリヤ，ジルコニヤ，窒化珪素，窒化ア
ルミニウム，炭化珪素などであってよい。
まれるフィラーとして、表１の酸化珪素を示したが、他
の材料例えばベリリヤ，ジルコニヤ，窒化珪素，窒化ア
ルミニウム，炭化珪素などであってよい。
【００２２】セラミック絶縁層１８ａを用いた本実施例
の特徴は、熱抵抗が低く、一般に電流容量の大きい素子
への適用が効果的である。
の特徴は、熱抵抗が低く、一般に電流容量の大きい素子
への適用が効果的である。
【００２３】実施例２ 実施例１と同様の方法によって、サンプルを作製し、素
子１１とベース基板１５との間の熱抵抗を測定し、熱サ
イクル試験によってその変化を調べた。熱サイクル条件
は１２５℃３０分，２５℃５分，−４０℃３０分，２５
℃５分の繰り返しとした。メタライズ層１８ｂの線膨張
係数を６水準に変えて、他の条件は一定にしてそれぞれ
評価した。線膨張係数の調整は金属粉末とガラス粉末と
の量比により行った。すなわち、Ｎo.１以外については
金属粉末としてＣｕを用い、この粉末１に対して重量比
で０.０３から０.２１の範囲にほう珪酸ガラスを加え
て、導体ペーストを作製した。Ｎo.１については、厚さ
０．２mmのＣｕ箔表面に形成した薄い酸化物を介してア
ルミナ板に直接接合した。リードフレーム１３及びベー
ス基板１５にはいずれも線膨張係数１６.５ppm／℃のＣ
ｕを用い、セラミック板１８ａには線膨張率６.７ppm／
℃のアルミナを用いた。これらサンプルの熱抵抗評価結
果を表２に示す。
子１１とベース基板１５との間の熱抵抗を測定し、熱サ
イクル試験によってその変化を調べた。熱サイクル条件
は１２５℃３０分，２５℃５分，−４０℃３０分，２５
℃５分の繰り返しとした。メタライズ層１８ｂの線膨張
係数を６水準に変えて、他の条件は一定にしてそれぞれ
評価した。線膨張係数の調整は金属粉末とガラス粉末と
の量比により行った。すなわち、Ｎo.１以外については
金属粉末としてＣｕを用い、この粉末１に対して重量比
で０.０３から０.２１の範囲にほう珪酸ガラスを加え
て、導体ペーストを作製した。Ｎo.１については、厚さ
０．２mmのＣｕ箔表面に形成した薄い酸化物を介してア
ルミナ板に直接接合した。リードフレーム１３及びベー
ス基板１５にはいずれも線膨張係数１６.５ppm／℃のＣ
ｕを用い、セラミック板１８ａには線膨張率６.７ppm／
℃のアルミナを用いた。これらサンプルの熱抵抗評価結
果を表２に示す。
【００２４】
【表２】
【００２５】熱抵抗は、熱サイクル数の増加により増大
する傾向があり、初期値の１.５ 倍に達したところを熱
サイクル寿命と定義した。表２の結果から、Ｎo.２及び
Ｎo.３が最も良好な結果を得る。試験終了後のサンプル
を切断して断面観察した。Ｎo.１についてはセラミック
１８ａとメタライズ層１８ｂとの境界にクラックの発生
が見られた。Ｎo.５及びＮo.６についてはメタライズ層
１８ｂと半田層１２との境界にクラックが発生した。こ
の原因はメタライズ層のガラス量が多過ぎ、十分な半田
ぬれ性が得られなかったためと考える。
する傾向があり、初期値の１.５ 倍に達したところを熱
サイクル寿命と定義した。表２の結果から、Ｎo.２及び
Ｎo.３が最も良好な結果を得る。試験終了後のサンプル
を切断して断面観察した。Ｎo.１についてはセラミック
１８ａとメタライズ層１８ｂとの境界にクラックの発生
が見られた。Ｎo.５及びＮo.６についてはメタライズ層
１８ｂと半田層１２との境界にクラックが発生した。こ
の原因はメタライズ層のガラス量が多過ぎ、十分な半田
ぬれ性が得られなかったためと考える。
【００２６】実施例３ 図１に示す実施例１の、本発明によるパワー半導体装置
を基礎として、インバータ及びコンバータ両者を具備す
る複合パワーモジュールを試作した。その構成図を図３
に示す。本実施例によるモジュールでは、コンバータ部
２７及びインバータ主回路部２８からなり、温度検出用
サーミスタ２５及び電流検出用シャント抵抗２６を配置
している。図３の構成の他に、平滑コンデンサ３２，ゲ
ート駆動用ＩＣ，制御用マイコン，電源回路等３４を付
加してインバータモジュールを構成した例を図４に示
す。
を基礎として、インバータ及びコンバータ両者を具備す
る複合パワーモジュールを試作した。その構成図を図３
に示す。本実施例によるモジュールでは、コンバータ部
２７及びインバータ主回路部２８からなり、温度検出用
サーミスタ２５及び電流検出用シャント抵抗２６を配置
している。図３の構成の他に、平滑コンデンサ３２，ゲ
ート駆動用ＩＣ，制御用マイコン，電源回路等３４を付
加してインバータモジュールを構成した例を図４に示
す。
【００２７】本試作インバータを三相インダクションモ
ータに接続して運転し、良好な特性を得ることを確認し
た。温度変化を伴う繰り返し使用による信頼性も高いこ
とがわかった。図５にその回路ブロック図を示す。
ータに接続して運転し、良好な特性を得ることを確認し
た。温度変化を伴う繰り返し使用による信頼性も高いこ
とがわかった。図５にその回路ブロック図を示す。
【００２８】実施例４ 本実施例による試作品の断面構造を図６に示す。両側の
端子部を垂直方向に折り曲げたリードフレーム１３を用
いる以外はすべて実施例１と同様の方法によって樹脂モ
ールド成形前の構造体を作製する。この構造体の特に耐
湿特性が要求される半導体素子１１周辺に、該構造体と
の接着性が良好な、液状のエポキシ系樹脂例えばアミン
硬化型エポキシ樹脂，フェノール硬化型樹脂及びシリコ
ーン樹脂などをポッテイングにより充填し、第１層の外
装モールドを形成する。次いで、金型中にセットして、
射出成形法によって、例えばＰＢＴ（PolybutyleneTere
phtalate ）及びＰＰＳ（Polyphenylene Sulfide）など
の熱可塑性樹脂を充填して第２層の外装モールドを構成
する。第２層の外装モールドに熱可塑性樹脂を適用する
ため、熱硬化性樹脂に比較して粘性が低く、リードフレ
ーム１３が図６に示すように上面から垂直に突出する構
造であっても、実用的に金型からのバリのはみだしを容
易に防止出来る。その結果として、図４に示す制御系回
路との接続が容易になる外、ベース基板につながるヒー
トシンク３５との絶縁空間距離を十分確保出来、信頼性
の高いインバータを得る。
端子部を垂直方向に折り曲げたリードフレーム１３を用
いる以外はすべて実施例１と同様の方法によって樹脂モ
ールド成形前の構造体を作製する。この構造体の特に耐
湿特性が要求される半導体素子１１周辺に、該構造体と
の接着性が良好な、液状のエポキシ系樹脂例えばアミン
硬化型エポキシ樹脂，フェノール硬化型樹脂及びシリコ
ーン樹脂などをポッテイングにより充填し、第１層の外
装モールドを形成する。次いで、金型中にセットして、
射出成形法によって、例えばＰＢＴ（PolybutyleneTere
phtalate ）及びＰＰＳ（Polyphenylene Sulfide）など
の熱可塑性樹脂を充填して第２層の外装モールドを構成
する。第２層の外装モールドに熱可塑性樹脂を適用する
ため、熱硬化性樹脂に比較して粘性が低く、リードフレ
ーム１３が図６に示すように上面から垂直に突出する構
造であっても、実用的に金型からのバリのはみだしを容
易に防止出来る。その結果として、図４に示す制御系回
路との接続が容易になる外、ベース基板につながるヒー
トシンク３５との絶縁空間距離を十分確保出来、信頼性
の高いインバータを得る。
【００２９】実施例５ 実施例１と同様の手順によって作製したパワー半導体装
置を用いたインバータ装置を三相インダクションモータ
に直接取り付けて両者を一体化した。電気回路的には図
５に示すブロック図と同様である。本発明による半導体
装置は熱抵抗が低く、かつ良好な耐湿性を有して信頼性
が高いので、厳しい環境で使用されるモータ、例えば電
気自動車、各種ポンプ及び搬送用などのモータとの一体
化が可能となる。このようにインバータとモータとを一
体化することにより、それぞれの装置全体としての小型
化，高信頼性化に加えて高調波ノイズの低減を実現出来
る。
置を用いたインバータ装置を三相インダクションモータ
に直接取り付けて両者を一体化した。電気回路的には図
５に示すブロック図と同様である。本発明による半導体
装置は熱抵抗が低く、かつ良好な耐湿性を有して信頼性
が高いので、厳しい環境で使用されるモータ、例えば電
気自動車、各種ポンプ及び搬送用などのモータとの一体
化が可能となる。このようにインバータとモータとを一
体化することにより、それぞれの装置全体としての小型
化，高信頼性化に加えて高調波ノイズの低減を実現出来
る。
【００３０】
【発明の効果】以上説明したように、本発明によれば次
の効果がある。
の効果がある。
【００３１】１．リードフレーム１３上に、半導体素子
１１を固着し、セラミック絶縁層１８を介してベース基
板１５を配置し、全体を樹脂モールド１７で補強する構
造を有するため、低い熱抵抗と、高い信頼性を同時に実
現する効果がある。
１１を固着し、セラミック絶縁層１８を介してベース基
板１５を配置し、全体を樹脂モールド１７で補強する構
造を有するため、低い熱抵抗と、高い信頼性を同時に実
現する効果がある。
【００３２】２．前記樹脂モールド１７が熱硬化性樹脂
によって構成されるので、耐湿性が良好であり、高信頼
性を確保しやすいという効果がある。
によって構成されるので、耐湿性が良好であり、高信頼
性を確保しやすいという効果がある。
【００３３】３．前記セラミック層１８ｂがリードフレ
ーム１３及びもしくはベース基板１５に半田接合される
ので、低い熱抵抗と、高い信頼性を同時に実現する効果
がある。
ーム１３及びもしくはベース基板１５に半田接合される
ので、低い熱抵抗と、高い信頼性を同時に実現する効果
がある。
【００３４】４．メタライズ層１８の線膨張率がセラミ
ック層１８ａとリードフレーム１３及びもしくはベース
基板１５との間に設定されるので熱応力を抑制でき、高
信頼性を確保しやすいという効果がある。
ック層１８ａとリードフレーム１３及びもしくはベース
基板１５との間に設定されるので熱応力を抑制でき、高
信頼性を確保しやすいという効果がある。
【００３５】５．メタライズ層１８ｂを厚膜で構成する
ことにより、該メタライズ層の線膨張係数を容易に制御
出来、さらに価格を低減する効果がある。
ことにより、該メタライズ層の線膨張係数を容易に制御
出来、さらに価格を低減する効果がある。
【００３６】６．前記セラミック絶縁層が、アルミナを
主成分とする材料で構成されるので、高信頼性及び低熱
抵抗性が同時に得られるという効果がある。
主成分とする材料で構成されるので、高信頼性及び低熱
抵抗性が同時に得られるという効果がある。
【００３７】７．複数層の樹脂モールドとすることによ
り、垂直に突出する構造の入出力端子が可能となり、制
御系との接合性が良好で、絶縁空間距離も充分確保でき
るという効果がある。
り、垂直に突出する構造の入出力端子が可能となり、制
御系との接合性が良好で、絶縁空間距離も充分確保でき
るという効果がある。
【図１】本発明の一実施例によるパワー半導体装置の断
面構成図。
面構成図。
【図２】従来の構成によるパワー半導体装置の断面構成
図。
図。
【図３】本発明の他の実施例によるパワー半導体装置の
回路構成図及び断面構成図。
回路構成図及び断面構成図。
【図４】本発明の一実施例によるインバータモジュール
の断面構成図。
の断面構成図。
【図５】本発明の一実施例によるインバータモジュール
の回路ブロック図。
の回路ブロック図。
【図６】本発明の他の実施例によるパワー半導体装置の
断面構成図。
断面構成図。
１１…半導体素子、１１ａ…整流ダイオード、１１ｂ…
ＩＧＢＴ、１１ｃ…フリーホイールダイオード、１２…
半田、１３…リードフレーム、１３ａ…主回路系端子、
１３ｂ…制御系端子、１５…ベース基板、１６…ワイヤ
ボンデング部、１７…外装樹脂モールド、１８…セラミ
ック絶縁層、１８ａ…セラミック層、１８ｂ…メタライ
ズ層、２１…外装蓋、２２…端子付きケース、２３…端
子ブロック、２４…シリコン系ゲル、２５…サーミス
タ、２６…シャント抵抗、２７…コンバータ、２８…イ
ンバータ主回路部、３２…平滑コンデンサ、３４…ゲー
ト駆動用ＩＣ，制御用マイコン，電源回路等、３５…ヒ
ートシンク、３６…プリント配線板。
ＩＧＢＴ、１１ｃ…フリーホイールダイオード、１２…
半田、１３…リードフレーム、１３ａ…主回路系端子、
１３ｂ…制御系端子、１５…ベース基板、１６…ワイヤ
ボンデング部、１７…外装樹脂モールド、１８…セラミ
ック絶縁層、１８ａ…セラミック層、１８ｂ…メタライ
ズ層、２１…外装蓋、２２…端子付きケース、２３…端
子ブロック、２４…シリコン系ゲル、２５…サーミス
タ、２６…シャント抵抗、２７…コンバータ、２８…イ
ンバータ主回路部、３２…平滑コンデンサ、３４…ゲー
ト駆動用ＩＣ，制御用マイコン，電源回路等、３５…ヒ
ートシンク、３６…プリント配線板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神村 典孝 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 久保 謙二 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 鈴木 和弘 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 中津 欣也 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 遠藤 常博 千葉県習志野市東習志野七丁目１番１号 株式会社日立製作所産業機器事業部内
Claims (7)
- 【請求項１】導体回路上に発熱性半導体素子が固着さ
れ、電気絶縁性外装モールドによって保護された構造を
有する半導体装置において、該半導体素子がリードフレ
ーム上に固着され、該リードフレームは電気絶縁層とし
ての、少なくとも片面が半田接合可能に表面処理された
セラミック板を挟持してベース基板が配置され、かつ該
ベース基板裏面の少なくとも一部が、実質的に外部に露
出した形で、これら一連の回路が外装樹脂モールドによ
って一体的に構成され、該リードフレームの一部が外部
回路と接続するためのリード端子として該樹脂モールド
の表面に露出もしくは突出した構造を有することを特徴
とする半導体装置。 - 【請求項２】請求項１において、前記外装モールドが熱
硬化性樹脂によって構成されたことを特徴とする半導体
装置。 - 【請求項３】請求項１において、前記半田接合可能な表
面処理層がメタライズ層であって、該メタライズ層が、
前記リードフレーム及びもしくは前記ベース基板に、半
田接合されて構成されたことを特徴とする半導体装置。 - 【請求項４】請求項３において、前記メタライズ層が金
属と無機系フリットとの複合体であって、該メタライズ
層の線膨張係数が前記リードフレームもしくは前記ベー
ス基板より小さく、かつ前記セラミック層より大きい範
囲に調整された構造を有することを特徴とする半導体装
置。 - 【請求項５】請求項３及び請求項４において、前記メタ
ライズ層が厚膜により構成されたことを特徴とする半導
体装置。 - 【請求項６】請求項１ないし請求項５において、前記セ
ラミック板がアルミナを主成分として構成されたことを
特徴とする半導体装置。 - 【請求項７】請求項１ないし請求項６において、前記外
装モールドが、複数の樹脂層によって構成され、かつ前
記発熱性半導体素子周辺にポッテイング樹脂が充填さ
れ、外周のその他の部分が熱可塑性樹脂によって構成さ
れ、かつ前記外装モールドの上面から垂直に突出した構
造を有したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28959596A JPH10135380A (ja) | 1996-10-31 | 1996-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28959596A JPH10135380A (ja) | 1996-10-31 | 1996-10-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135380A true JPH10135380A (ja) | 1998-05-22 |
Family
ID=17745278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28959596A Pending JPH10135380A (ja) | 1996-10-31 | 1996-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135380A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1032042A2 (en) * | 1999-02-22 | 2000-08-30 | Hitachi, Ltd. | Semiconductor module, power converter using the same and manufacturing method thereof |
| US6291880B1 (en) | 1998-02-12 | 2001-09-18 | Hitachi, Ltd. | Semiconductor device including an integrally molded lead frame |
| KR100370231B1 (ko) * | 2000-06-13 | 2003-01-29 | 페어차일드코리아반도체 주식회사 | 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지 |
| US6791172B2 (en) * | 2001-04-25 | 2004-09-14 | General Semiconductor Of Taiwan, Ltd. | Power semiconductor device manufactured using a chip-size package |
| US6979909B2 (en) | 2001-02-09 | 2005-12-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing same |
| KR100867573B1 (ko) * | 2001-06-11 | 2008-11-10 | 페어차일드코리아반도체 주식회사 | 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법 |
| KR100909060B1 (ko) * | 2007-03-26 | 2009-07-23 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| JP2010500754A (ja) * | 2006-08-10 | 2010-01-07 | ヴィシャイ ジェネラル セミコンダクター エルエルシー | 放熱能力を向上させた半導体装置 |
| US7843700B2 (en) | 2004-04-14 | 2010-11-30 | Denso Corporation | Semiconductor device |
| US7982304B2 (en) | 2008-11-11 | 2011-07-19 | Cyntec Co., Ltd. | Chip package structure |
| US20120074552A1 (en) * | 2010-09-24 | 2012-03-29 | On Semiconductor Trading, Ltd. | Circuit device and method for manufacturing the same |
| CN102420220A (zh) * | 2010-09-24 | 2012-04-18 | 安森美半导体贸易公司 | 电路装置及其制造方法 |
| KR20210067645A (ko) * | 2019-11-29 | 2021-06-08 | 피아이첨단소재 주식회사 | 반도체 패키지 |
-
1996
- 1996-10-31 JP JP28959596A patent/JPH10135380A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291880B1 (en) | 1998-02-12 | 2001-09-18 | Hitachi, Ltd. | Semiconductor device including an integrally molded lead frame |
| EP1032042A2 (en) * | 1999-02-22 | 2000-08-30 | Hitachi, Ltd. | Semiconductor module, power converter using the same and manufacturing method thereof |
| JP2000245170A (ja) * | 1999-02-22 | 2000-09-08 | Hitachi Ltd | 半導体モジュールとそれを用いた電力変換装置及びその製法 |
| EP1032042A3 (en) * | 1999-02-22 | 2003-01-02 | Hitachi, Ltd. | Semiconductor module, power converter using the same and manufacturing method thereof |
| KR100370231B1 (ko) * | 2000-06-13 | 2003-01-29 | 페어차일드코리아반도체 주식회사 | 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지 |
| US6979909B2 (en) | 2001-02-09 | 2005-12-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing same |
| US7045907B2 (en) | 2001-02-09 | 2006-05-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing same |
| US6791172B2 (en) * | 2001-04-25 | 2004-09-14 | General Semiconductor Of Taiwan, Ltd. | Power semiconductor device manufactured using a chip-size package |
| KR100867573B1 (ko) * | 2001-06-11 | 2008-11-10 | 페어차일드코리아반도체 주식회사 | 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법 |
| US8179688B2 (en) | 2004-04-14 | 2012-05-15 | Denso Corporation | Semiconductor device |
| US7843700B2 (en) | 2004-04-14 | 2010-11-30 | Denso Corporation | Semiconductor device |
| JP2010500754A (ja) * | 2006-08-10 | 2010-01-07 | ヴィシャイ ジェネラル セミコンダクター エルエルシー | 放熱能力を向上させた半導体装置 |
| US8093692B2 (en) | 2007-03-26 | 2012-01-10 | Mitsubishi Electric Corporation | Semiconductor device packaging including a power semiconductor element |
| KR100909060B1 (ko) * | 2007-03-26 | 2009-07-23 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| US7892893B2 (en) | 2007-03-26 | 2011-02-22 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
| US7982304B2 (en) | 2008-11-11 | 2011-07-19 | Cyntec Co., Ltd. | Chip package structure |
| US8450837B2 (en) * | 2010-09-24 | 2013-05-28 | On Semiconductor Trading, Ltd. | Circuit device having an improved heat dissipitation, and the method of manufacturing the same |
| CN102420223A (zh) * | 2010-09-24 | 2012-04-18 | 安森美半导体贸易公司 | 电路装置及其制造方法 |
| CN102420220A (zh) * | 2010-09-24 | 2012-04-18 | 安森美半导体贸易公司 | 电路装置及其制造方法 |
| US20120074552A1 (en) * | 2010-09-24 | 2012-03-29 | On Semiconductor Trading, Ltd. | Circuit device and method for manufacturing the same |
| KR101300954B1 (ko) * | 2010-09-24 | 2013-08-27 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | 회로 장치 및 그 제조 방법 |
| US9275930B2 (en) | 2010-09-24 | 2016-03-01 | Semiconductor Components Industries, Llc | Circuit device and method of manufacturing the same |
| US9722509B2 (en) | 2010-09-24 | 2017-08-01 | Semiconductor Components Industries, Llc | Hybrid circuit device |
| US9793826B2 (en) | 2010-09-24 | 2017-10-17 | Semiconductor Components Industries, Llc | Method of manufacturing a circuit device |
| CN107301955A (zh) * | 2010-09-24 | 2017-10-27 | 半导体元件工业有限责任公司 | 电路装置及其制造方法 |
| KR20180029217A (ko) * | 2010-09-24 | 2018-03-20 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | 회로 장치 및 그의 제조 방법 |
| US9998032B2 (en) | 2010-09-24 | 2018-06-12 | Semiconductor Components Industries, Llc | Method of manufacturing a circuit device |
| KR20210067645A (ko) * | 2019-11-29 | 2021-06-08 | 피아이첨단소재 주식회사 | 반도체 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110246807B (zh) | 电子功率模块 | |
| JP3201277B2 (ja) | 半導体装置 | |
| US6313598B1 (en) | Power semiconductor module and motor drive system | |
| US5767573A (en) | Semiconductor device | |
| JPH11233712A (ja) | 半導体装置及びその製法とそれを使った電気機器 | |
| US6272015B1 (en) | Power semiconductor module with insulation shell support for plural separate substrates | |
| JP4465906B2 (ja) | パワー半導体モジュール | |
| JPH10135380A (ja) | 半導体装置 | |
| US9466542B2 (en) | Semiconductor device | |
| JP4526125B2 (ja) | 大電力用半導体装置 | |
| US8450842B2 (en) | Structure and electronics device using the structure | |
| US11212907B2 (en) | Printed circuit board arrangement comprising an electrical component and a heat sink | |
| JPH08298299A (ja) | 半導体装置 | |
| JPH10261744A (ja) | 半導体装置及びその製造方法 | |
| JP4051027B2 (ja) | パワー半導体デバイスモジュール | |
| JP7135293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH09186269A (ja) | 半導体装置 | |
| JPS60154543A (ja) | 合成樹脂基板を用いた半導体装置 | |
| JPH09237869A (ja) | 樹脂封止型パワーモジュール装置及びその製造方法 | |
| WO2021116192A1 (en) | Power semiconductor module with terminal block | |
| JPH09213877A (ja) | マルチチップモジュール半導体装置 | |
| JPS5848926A (ja) | 絶縁型半導体装置 | |
| JP2828553B2 (ja) | 半導体装置 | |
| CN111916355A (zh) | 半导体装置的制造方法 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 |