JPH10135186A - Method of ashing resist - Google Patents
Method of ashing resistInfo
- Publication number
- JPH10135186A JPH10135186A JP28629096A JP28629096A JPH10135186A JP H10135186 A JPH10135186 A JP H10135186A JP 28629096 A JP28629096 A JP 28629096A JP 28629096 A JP28629096 A JP 28629096A JP H10135186 A JPH10135186 A JP H10135186A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- resist
- ashing
- stage
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、レジストのアッシ
ング方法、特にイオン注入レジストのアッシング方法に
関する。The present invention relates to a method for ashing a resist, and more particularly to a method for ashing an ion-implanted resist.
【０００２】[0002]
【従来の技術】ＬＳＩ等の半導体の製造工程にレジスト
を除去する工程がある。このレジスト除去方法として、
発煙硝酸などを用いたウェットプロセスに代わって、酸
素プラズマを利用するドライアッシング法が、製造現場
で広く用いられるようになってきている。2. Description of the Related Art There is a step of removing a resist in a process of manufacturing a semiconductor such as an LSI. As this resist removal method,
A dry ashing method using oxygen plasma instead of a wet process using fuming nitric acid or the like has been widely used in manufacturing sites.
【０００３】このドライアッシング法は、有機高分子か
らなるレジストをＯラジカルなどによりＣＯやＣＯ2と
する酸化反応（燃焼）により除去するものである。通常
のレジスト材料であれば、アッシングは比較的容易であ
る。In this dry ashing method, a resist made of an organic polymer is removed by an oxidation reaction (combustion) into CO or CO 2 by O radicals or the like. Ashing is relatively easy with ordinary resist materials.
【０００４】しかしながら、イオン注入プロセスのマス
クとして用いたレジストの除去、特に１０15個／ｃｍ2
以上の高ドーズ量のイオン注入に使用したレジストの除
去は、必ずしも容易ではない。[0004] However, the removal of the resist used as a mask in the ion implantation process, particularly 10 15 / cm 2.
It is not always easy to remove the resist used for the high dose ion implantation.
【０００５】イオン注入のマスクとしてレジストを用い
た場合、当然このレジストにもイオン注入が行われる。
高エネルギかつ高ドーズ量のイオン注入がレジストに施
されると、イオン衝撃に伴う発熱を主な原因として、レ
ジストの架橋反応が進み、レジストの表面に硬化層が形
成される。そのため、通常のＯ2プラズマアッシングで
はアッシング速度が著しく小さくなり、スループットが
低下してしまう。When a resist is used as a mask for ion implantation, the resist is naturally subjected to ion implantation.
When high-energy, high-dose ion implantation is performed on a resist, a crosslinking reaction of the resist proceeds mainly due to heat generation due to ion bombardment, and a hardened layer is formed on the surface of the resist. Therefore, in ordinary O 2 plasma ashing, the ashing speed is significantly reduced, and the throughput is reduced.
【０００６】そこで、試料を例えば２００℃以上の高温
に加熱することにより、アッシング速度の低下を抑える
方法が提案されている。Accordingly, a method has been proposed in which the sample is heated to a high temperature of, for example, 200 ° C. or more to suppress a decrease in the ashing speed.
【０００７】しかし、試料を２００℃以上に加熱する場
合、レジストがポッピングと称する破裂現象を生じるこ
とがある。ポッピングは、レジスト内部に残留する溶剤
や低分子量成分が気化して脱離するが、表面が硬化層で
覆われているので、レジストの内圧が高まり、硬化層の
除去に長時間を要した場合には、レジストの内圧が限界
に達して破裂する現象である。その場合、硬化層の１部
はレジスト残渣として試料上に残り、また硬化層の破片
は装置内に飛散するので、試料および装置のパーティク
ル汚染を招く。However, when the sample is heated to 200 ° C. or higher, the resist may cause a burst phenomenon called popping. In the case of popping, the solvent and low molecular weight components remaining in the resist evaporate and desorb, but when the surface is covered with a hardened layer, the internal pressure of the resist increases and it takes a long time to remove the hardened layer. Is a phenomenon in which the internal pressure of the resist reaches a limit and bursts. In that case, a part of the hardened layer remains on the sample as a resist residue, and fragments of the hardened layer fly into the apparatus, thereby causing particle contamination of the sample and the apparatus.
【０００８】加熱する以外に上記の硬化層を有するレジ
ストを除去する方法として、試料台に高周波を印加して
試料にバイアス電位を発生させ、イオン衝撃を加えるこ
とにより硬化層を除去する方法が提案されている。As a method of removing the resist having the above-mentioned hardened layer other than by heating, a method of applying a high frequency to a sample table to generate a bias potential on the sample and applying ion bombardment to remove the hardened layer is proposed. Have been.
【０００９】しかし、この方法では、イオンを試料に照
射するため、試料にチャージアップダメージを発生させ
るおそれがあった。However, in this method, since the sample is irradiated with ions, there is a possibility that charge-up damage may occur in the sample.
【００１０】[0010]
【発明が解決しようとする課題】本発明は、このような
課題を解決するためになされたものであって、ポッピン
グおよびチャージアップダメージを生じさせることな
く、高速でレジストをアッシングできるレジストのアッ
シング方法を提供することを目的としている。SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and a resist ashing method capable of ashing a resist at a high speed without causing popping and charge-up damage. It is intended to provide.
【００１１】[0011]
【課題を解決するための手段】本発明のレジストのアッ
シング方法は、プラズマ発生領域から試料へ向けてプラ
ズマをダウンフローさせて、試料上のレジストをアッシ
ングする方法であって、試料を、加熱された試料台から
リフトピンで持ち上げた状態でアッシングした後、試料
台に載置した状態でアッシングすることを特徴としてい
る。The resist ashing method of the present invention is a method for ashing a resist on a sample by down-flowing plasma from a plasma generation region toward the sample, wherein the sample is heated. Ashing in a state of being lifted from the sample table by a lift pin, and then ashing in a state of being placed on the sample table.
【００１２】なお、ダウンフローさせるとは、プラズマ
から離れた場所に試料を置き、プラズマにより生成され
た活性種（主にラジカル）をガスの流れの下流に置かれ
た試料まで輸送することをいう。[0012] The term "downflow" means that a sample is placed at a place away from the plasma and active species (mainly radicals) generated by the plasma are transported to the sample placed downstream of the gas flow. .
【００１３】この発明は、下記の一連の考察に基づいて
なされたものである。The present invention has been made based on the following series of considerations.
【００１４】ポッピングを避けるには、表面の硬化層の
処理を１２０℃より低温で行うことが好ましい。しか
し、レジスト除去工程全体を低温で行うと、スループッ
トが低下する。In order to avoid popping, it is preferable to carry out the treatment of the hardened layer on the surface at a temperature lower than 120 ° C. However, if the entire resist removal process is performed at a low temperature, the throughput is reduced.
【００１５】したがって、表面の硬化層の処理と残部の
処理で試料の温度を変える２段階アッシング法が好まし
い。しかし、処理中に温度を変化させる場合、１台の加
熱試料台では昇温および降温に時間がかかってしまう。
また、低温と高温の２つ試料台を設ければ、当然装置が
大きくなってしまう。Therefore, a two-stage ashing method in which the temperature of the sample is changed between the treatment of the hardened layer on the surface and the treatment of the remaining portion is preferable. However, when the temperature is changed during the processing, it takes time to raise and lower the temperature in one heated sample stage.
In addition, if two sample stages of a low temperature and a high temperature are provided, the apparatus naturally becomes large.
【００１６】そこで、本発明者らは、現状の装置におい
て容易に試料の温度を変化させられる方法について検討
した。その結果、加熱された試料台上で、リフトピンの
上昇および下降、すなわち、試料を試料台から離すこと
および試料を試料台に接触させることにより試料の温度
を切り替えられることを見いだし、本発明を完成させた
のである。Therefore, the present inventors have studied a method for easily changing the temperature of a sample in a current apparatus. As a result, on the heated sample stage, it was found that the lift pin was raised and lowered, that is, the sample temperature could be switched by moving the sample away from the sample stage and bringing the sample into contact with the sample stage, and completed the present invention. It was done.
【００１７】すなわち、本発明のアッシング方法によれ
ば、試料を加熱された試料台からリフトピンで持ち上げ
た状態、すなわち低温でレジストの硬化層をアッシング
するので、ポッピングの発生を抑制できる。また、試料
を加熱された試料台に載置した状態、すなわち高温でレ
ジストの残部をアッシングするので、残部を短時間でア
ッシングでき、レジストの除去工程にかかるトータル時
間を短縮することができる。That is, according to the ashing method of the present invention, since the sample is lifted from the heated sample table by the lift pins, that is, the cured layer of the resist is ashed at a low temperature, the occurrence of popping can be suppressed. Further, since the remaining portion of the resist is ashed in a state where the sample is mounted on the heated sample stage, that is, at a high temperature, the remaining portion can be ashed in a short time, and the total time required for the resist removing step can be reduced.
【００１８】また、プラズマ発生領域から試料へ向けて
プラズマをダウンフローさせ、ラジカル成分を主に利用
するアッシング方法であるため、試料にチャージアップ
ダメージを与えるおそれを低減できる。Further, since the ashing method mainly uses a radical component by causing plasma to flow down from the plasma generation region toward the sample, the possibility of charge-up damage to the sample can be reduced.
【００１９】なお、試料台は２００℃以上に加熱されて
いることが好ましい。The sample stage is preferably heated to 200 ° C. or higher.
【００２０】[0020]
【発明の実施の形態】本発明の実施の形態について、図
面に基づき説明する。Embodiments of the present invention will be described with reference to the drawings.
【００２１】図１は、本発明のレジストのアッシング方
法の１例を示す模式図である。（ａ）はリフトピンアッ
プの状態、（ｂ）はリフトピンダウンの状態を示すもの
である。FIG. 1 is a schematic view showing one example of a method for ashing a resist according to the present invention. (A) shows the lift pin up state, and (b) shows the lift pin down state.
【００２２】試料台４はプラズマ発生領域１から少し離
れた位置に設けられており、試料Ｓにはダウンフロータ
イプのアッシングが施される。The sample stage 4 is provided at a position slightly away from the plasma generation region 1, and the sample S is subjected to a downflow type ashing.
【００２３】本発明のレジストのアッシング方法につい
て説明する。The method of ashing a resist according to the present invention will be described.
【００２４】加熱機構５により、試料台４の試料Ｓが
載置される面を２００〜２５０℃程度に加熱しておく。The heating mechanism 5 heats the surface of the sample stage 4 on which the sample S is to be mounted to about 200 to 250 ° C.
【００２５】搬送アーム（図示せず）によって試料台
４上に運ばれてきた試料Ｓをリフトピン６により押し上
げ、搬送アームを抜き取る。The sample S carried on the sample table 4 by the transfer arm (not shown) is pushed up by the lift pins 6 and the transfer arm is extracted.
【００２６】リフトピン６の昇降により、試料Ｓを試
料台４から所定の高さに保持する。The sample S is held at a predetermined height from the sample table 4 by raising and lowering the lift pins 6.
【００２７】Ｏ2やＮ2などのアッシング用のガスをプ
ラズマ室１内に供給し、マイクロ波など電力をプラズマ
発生領域１に供給してプラズマＰを発生させる。発生し
たプラズマＰの主にラジカル成分が試料Ｓに到達して、
試料Ｓ上のレジストの硬化層を除去する（図１
（ａ））。試料Ｓは試料台４と接触していないため、レ
ジストの硬化層は比較的低温で除去される。An ashing gas such as O 2 or N 2 is supplied into the plasma chamber 1, and electric power such as microwaves is supplied to the plasma generation region 1 to generate a plasma P. Mainly the radical components of the generated plasma P reach the sample S,
The cured layer of the resist on the sample S is removed (FIG. 1).
(A)). Since the sample S is not in contact with the sample stage 4, the cured layer of the resist is removed at a relatively low temperature.
【００２８】所定の時間経過後、リフトピン６を降下
させて、試料Ｓを試料台４に載置する。試料Ｓの試料台
４への接触と同時に試料Ｓの温度が急速に上昇し、高温
で残りのレジストが急速に除去される（図１（ｂ））。After a lapse of a predetermined time, the lift pins 6 are lowered, and the sample S is placed on the sample table 4. The temperature of the sample S rapidly rises simultaneously with the contact of the sample S with the sample stage 4, and the remaining resist is rapidly removed at a high temperature (FIG. 1B).
【００２９】上記方法により、ポッピングおよびチャー
ジアップダメージを生じさせることなく、イオン注入レ
ジストを高速でアッシングできる。According to the above method, the ion-implanted resist can be ashed at high speed without causing popping and charge-up damage.
【００３０】[0030]
【実施例】本発明の実施例について、図面に基づき説明
する。Embodiments of the present invention will be described with reference to the drawings.
【００３１】図２は、本発明のレジストのアッシング方
法を実施する装置の模式的断面図である。反応容器１１
は、アルミニウム（Ａｌ）などの金属で作製され、その
反応容器１１の側壁には冷却水流路１４が形成されてい
る。反応容器１１の内部は、アルミニウム（Ａｌ）製の
分離板３によってプラズマ室１と反応室２に分離されて
いる。この分離板３にはプラズマ引出孔３ａが設けられ
ており、プラズマ室１に発生したプラズマの主にラジカ
ルが選択的に反応室２に引き出される。なお、分離板３
は反応容器１１を介して接地されている。FIG. 2 is a schematic sectional view of an apparatus for performing the resist ashing method of the present invention. Reaction vessel 11
Is made of a metal such as aluminum (Al), and a cooling water channel 14 is formed on a side wall of the reaction vessel 11. The inside of the reaction vessel 11 is separated into a plasma chamber 1 and a reaction chamber 2 by a separation plate 3 made of aluminum (Al). The separation plate 3 is provided with a plasma extraction hole 3 a, and mainly radicals of plasma generated in the plasma chamber 1 are selectively extracted to the reaction chamber 2. The separation plate 3
Is grounded via the reaction vessel 11.
【００３２】反応容器１１の上部は、石英（ＳｉＯ2 ）
製のマイクロ波導入窓２０で気密に封止されている。反
応容器１１の側壁にはプラズマ室１にガスを供給するガ
ス導入孔１２が設けられ、反応容器１１の下部壁には排
気口１３が設けられている。排気口１３は、排気装置
（図示せず）に接続されている。The upper part of the reaction vessel 11 is made of quartz (SiO 2 ).
Is hermetically sealed by a microwave introduction window 20 made of aluminum. A gas introduction hole 12 for supplying gas to the plasma chamber 1 is provided on a side wall of the reaction vessel 11, and an exhaust port 13 is provided on a lower wall of the reaction vessel 11. The exhaust port 13 is connected to an exhaust device (not shown).
【００３３】反応容器１１のさらに上部には、マイクロ
波導入窓２０とほぼ平行にテフロン製の誘電体層２１が
設けられている。この誘電体層２１には導波管２３を介
してマイクロ波発振器２４が接続されている。A dielectric layer 21 made of Teflon is provided further above the reaction vessel 11 substantially in parallel with the microwave introduction window 20. A microwave oscillator 24 is connected to the dielectric layer 21 via a waveguide 23.
【００３４】反応室２にはマイクロ波導入窓２０と対向
する位置に、試料Ｓを載置する試料台４が設けられてい
る。試料台４は、試料Ｓを試料台４上に載置するための
リフトピン６を備えている。このリフトピン６により、
試料Ｓは試料台４表面から１１ｍｍの範囲で持ち上げら
れる。また、試料台４は、ヒータ５を内部に備え、試料
台４の試料載置面の温度を３００℃まで加熱することが
できる構成となっている。なお、リフトピンアップ状態
は試料Ｓを試料台４表面から１１ｍｍ持ち上げた状態と
した。In the reaction chamber 2, a sample table 4 on which a sample S is placed is provided at a position facing the microwave introduction window 20. The sample table 4 includes a lift pin 6 for placing the sample S on the sample table 4. With this lift pin 6,
The sample S is lifted within a range of 11 mm from the surface of the sample table 4. Further, the sample stage 4 is provided with a heater 5 therein so that the temperature of the sample mounting surface of the sample stage 4 can be heated to 300 ° C. The lift pin-up state was a state in which the sample S was lifted 11 mm from the surface of the sample table 4.
【００３５】この装置を用いて、イオン注入レジストの
アッシングを行った。本実施例で用いた試料Ｓは、シリ
コンウエハ上に所望のパターン形状に形成したレジスト
をマスクとして、Ｐ+を１×１０15個／ｃｍ2イオン注入
したものである。試料Ｓにマスクされたレジストの膜厚
は９００ｎｍである。Using this apparatus, ashing of the ion-implanted resist was performed. The sample S used in this example was obtained by implanting 1 × 10 15 ions / cm 2 of P + using a resist formed in a desired pattern on a silicon wafer as a mask. The thickness of the resist masked on the sample S is 900 nm.
【００３６】表１は、本発明例のアッシング条件を示す
ものである。Ｘ（sec）は、リフトピンアップの状態で
のアッシング時間、Ｙ（sec）は、リフトピンダウンの
状態でのアッシング時間である。このＸ（sec）とＹ（s
ec）を変化させて、以下に示すステップでアッシングを
行ない、残ったレジストの膜厚を測定することにより、
アッシング状況を評価した。Table 1 shows the ashing conditions of the present invention. X (sec) is the ashing time in the lift pin up state, and Y (sec) is the ashing time in the lift pin down state. X (sec) and Y (s
ec), ashing is performed in the following steps, and the film thickness of the remaining resist is measured.
The ashing situation was evaluated.
【００３７】[0037]
【表１】 [Table 1]
【００３８】ウエハをリフトピンで持ち上げた（リフ
トピンアップ）状態で、ガスを導入して圧力を安定させ
る（ステップ１）。With the wafer lifted by lift pins (lift pin up), gas is introduced to stabilize the pressure (step 1).
【００３９】マイクロ波を供給し、プラズマを発生さ
せレジスト表面の硬化層をアッシングする（ステップ
２）。Ｘ（sec）は、前述のとおりアッシング時間であ
る。A microwave is supplied to generate a plasma to ashing the cured layer on the resist surface (step 2). X (sec) is the ashing time as described above.
【００４０】リフトピンを下げ、ウエハを試料台上に
直接置いた（リフトピンダウン）状態でレジストの下部
層をアッシングする（ステップ３）。Ｙ（sec）は、同
じく前述のとおりアッシング時間である。The lower layer of the resist is ashed with the lift pins lowered and the wafer placed directly on the sample stage (lift pin down) (step 3). Y (sec) is the ashing time as described above.
【００４１】マイクロ波の供給およびガスの供給を止
め、アッシングを終える（ステップ４）。The supply of microwaves and the supply of gas are stopped, and the ashing is completed (step 4).
【００４２】なお、図３（ａ）はリフトピンアップの状
態を示す模式図であり、図３（ｂ）はリフトピンダウン
の状態を示す模式図である。FIG. 3A is a schematic view showing a lift pin up state, and FIG. 3B is a schematic view showing a lift pin down state.
【００４３】表２は、比較例のアッシング条件を示すも
のである。比較例として、アッシング時間Ｚ（sec）を
変化させ、以下に示すステップでアッシングを行ない、
同様の評価を行った。Table 2 shows the ashing conditions of the comparative example. As a comparative example, the ashing is performed in the following steps by changing the ashing time Z (sec).
The same evaluation was performed.
【００４４】リフトピンを下げ、ウエハを試料台上に
直接置いた（リフトピンダウン）状態でガスを導入し圧
力を安定させる（ステップ１）。The lift pins are lowered, and gas is introduced while the wafer is placed directly on the sample stage (lift pin down) to stabilize the pressure (step 1).
【００４５】マイクロ波を供給し、プラズマを発生さ
せレジストをアッシングする（ステップ２）。Ｚ（ｓｅ
ｃ）は、前述のとおりアッシング時間である。Microwaves are supplied to generate plasma and ashing the resist (step 2). Z (se
c) is the ashing time as described above.
【００４６】マイクロ波の供給およびガスの供給を止
め、アッシングを終える（ステップ３）。The supply of the microwave and the supply of the gas are stopped, and the ashing is completed (step 3).
【００４７】[0047]
【表２】 [Table 2]
【００４８】図４は、レジストのアッシング状況を示す
グラフである。FIG. 4 is a graph showing a state of resist ashing.
【００４９】本発明例（●）ではアッシング時間Ｘを２
００（sec）とすることにより、アッシング時間Ｙを２
０（sec）とすることができた。すなわち、トータルの
アッシング時間を２２０（sec）とすることができた。
一方、比較例（○）ではアッシング時間Ｚは６００（se
c）であった。In the present invention example (●), the ashing time X is set to 2
00 (sec), the ashing time Y becomes 2
0 (sec) could be set. That is, the total ashing time could be 220 (sec).
On the other hand, in the comparative example (○), the ashing time Z is 600 (se
c).
【００５０】また、本発明例ではポッピングが発生しな
かった。これに対し、比較例ではポッピングが発生して
いた。Also, no popping occurred in the example of the present invention. In contrast, popping occurred in the comparative example.
【００５１】図４中において、◆は試料台温度が２５０
℃の試料台から持ち上げた（リフトピンアップ）状態で
のウエハの温度変化を示すものであり、◇は試料台温度
が１６０℃の試料台上に接触させた（リフトピンダウ
ン）状態でのウエハの温度変化を示すものである。リフ
トピンアップ状態のときのウエハ温度（◆）は、プラズ
マ加熱により上昇するものの、アッシング当初は１１０
℃程度である。これに対し、リフトピンダウン状態のと
きのウエハ温度（◇）は、アッシング当初から１５０℃
まで上がっている。このウエハ温度の違いがポッピング
の発生の有無につながったと考えられる。In FIG. 4, Δ indicates that the sample stage temperature is 250.
Shows the temperature change of the wafer when lifted from the sample stage at (° C) (lift pin-up), and Δ indicates the temperature of the wafer when the sample stage is brought into contact with the sample stage at 160 ° C (lift pin down). It shows the change. Although the wafer temperature (◆) in the lift pin-up state rises due to the plasma heating, it is 110 at the beginning of ashing.
It is about ° C. On the other hand, the wafer temperature (◇) in the lift pin down state is 150 ° C. from the beginning of ashing.
Up. It is considered that this difference in wafer temperature led to the occurrence of popping.
【００５２】また、ＭＮＯＳキャパシタ構造を用いてチ
ャージアップダメージについて評価した。結果、本発明
例ではフラットバンド電圧シフトが生じていない、すな
わちチャージアップダメージが生じていないことを確認
できた。The charge-up damage was evaluated using the MNOS capacitor structure. As a result, it was confirmed that in the example of the present invention, no flat band voltage shift occurred, that is, no charge-up damage occurred.
【００５３】すなわち、本発明方法を用いることによ
り、ポッピングおよびチャージアップダメージを生じさ
せることなく、イオン注入レジストのアッシング時間を
短縮できることを確認できた。That is, it was confirmed that the ashing time of the ion-implanted resist can be reduced by using the method of the present invention without causing popping and charge-up damage.
【００５４】[0054]
【発明の効果】本発明のレジストのアッシング方法によ
れば、ポッピングおよびチャージアップダメージを生じ
させることなく、しかも高速でレジストをアッシングす
ることができる。また、加熱機構とリフトピンを試料台
に備えれば良いので、通常のコンパクトな装置に適用で
きる。According to the resist ashing method of the present invention, the resist can be ashed at a high speed without causing popping and charge-up damage. In addition, since a heating mechanism and a lift pin need only be provided on the sample stage, the present invention can be applied to an ordinary compact apparatus.
【図１】本発明のレジストのアッシング方法の１例を示
す模式図である。（ａ）はリフトピンアップの状態、
（ｂ）はリフトピンダウンの状態を示すものである。FIG. 1 is a schematic view showing one example of a method for ashing a resist according to the present invention. (A) is a state of lift pin-up,
(B) shows the state of the lift pin down.
【図２】本発明のレジストのアッシング方法を実施する
装置の模式的断面図である。FIG. 2 is a schematic cross-sectional view of an apparatus for performing the resist ashing method of the present invention.
【図３】（ａ）は、リフトピンアップの状態を示す模式
図であり、（ｂ）は、リフトピンダウンの状態を示す模
式図である。FIG. 3A is a schematic diagram showing a state of lift pin up, and FIG. 3B is a schematic diagram showing a state of lift pin down.
【図４】レジストのアッシング状況を示すグラフであ
る。FIG. 4 is a graph showing a state of resist ashing.
１ プラズマ発生領域（プラズマ室） ２ 反応領域（反応室） ３ 分離板 ３ａ 孔 ４ 試料台 ５ 加熱機構（ヒータ） １１ 反応容器 １２ ガス導入孔 １３ 排気口 １４ 冷却水流路 ２０ マイクロ波導入窓 ２１ 誘電体層 ２２ 金属板 ２３ 導波管 ２４ マイクロ波発振器 Ｓ 試料（シリコンウエハ） Ｐ プラズマ DESCRIPTION OF SYMBOLS 1 Plasma generation area (plasma chamber) 2 Reaction area (reaction chamber) 3 Separating plate 3a hole 4 Sample table 5 Heating mechanism (heater) 11 Reaction vessel 12 Gas introduction hole 13 Exhaust port 14 Cooling water flow path 20 Microwave introduction window 21 Dielectric Body layer 22 Metal plate 23 Waveguide 24 Microwave oscillator S Sample (silicon wafer) P Plasma
Claims (1)
マをダウンフローさせて、試料上のレジストをアッシン
グする方法であって、試料を、加熱された試料台からリ
フトピンで持ち上げた状態でアッシングした後、試料台
に載置した状態でアッシングすることを特徴とするレジ
ストのアッシング方法。1. A method for ashing a resist on a sample by down-flowing plasma from a plasma generation region toward the sample, wherein the sample is ashed while being lifted from a heated sample stage by lift pins. Ashing method in which ashing is performed in a state of being placed on a sample stage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28629096A JPH10135186A (en) | 1996-10-29 | 1996-10-29 | Method of ashing resist |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28629096A JPH10135186A (en) | 1996-10-29 | 1996-10-29 | Method of ashing resist |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135186A true JPH10135186A (en) | 1998-05-22 |
Family
ID=17702473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28629096A Pending JPH10135186A (en) | 1996-10-29 | 1996-10-29 | Method of ashing resist |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135186A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6412498B1 (en) * | 2000-03-24 | 2002-07-02 | Advanced Micro Devices, Inc. | Low temperature plasma strip process |
| EP1227171A1 (en) * | 2001-01-26 | 2002-07-31 | Applied Materials, Inc. | Method for heating a wafer |
| WO2003090269A1 (en) * | 2002-04-19 | 2003-10-30 | Psk Inc. | Method for ashing |
| KR100481180B1 (en) * | 2002-09-10 | 2005-04-07 | 삼성전자주식회사 | Photoresist removal method |
| KR100550344B1 (en) * | 2000-01-14 | 2006-02-08 | 삼성전자주식회사 | Method of ashing a wafer |
| KR100710705B1 (en) | 2005-11-22 | 2007-04-23 | 피에스케이 주식회사 | Method for ashing substrates |
| CN100370592C (en) * | 2005-12-08 | 2008-02-20 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Electrostatic chuck |
-
1996
- 1996-10-29 JP JP28629096A patent/JPH10135186A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100550344B1 (en) * | 2000-01-14 | 2006-02-08 | 삼성전자주식회사 | Method of ashing a wafer |
| US6412498B1 (en) * | 2000-03-24 | 2002-07-02 | Advanced Micro Devices, Inc. | Low temperature plasma strip process |
| EP1227171A1 (en) * | 2001-01-26 | 2002-07-31 | Applied Materials, Inc. | Method for heating a wafer |
| US6514870B2 (en) | 2001-01-26 | 2003-02-04 | Applied Materials, Inc. | In situ wafer heat for reduced backside contamination |
| US6704913B2 (en) | 2001-01-26 | 2004-03-09 | Applied Materials Inc. | In situ wafer heat for reduced backside contamination |
| WO2003090269A1 (en) * | 2002-04-19 | 2003-10-30 | Psk Inc. | Method for ashing |
| CN100352012C (en) * | 2002-04-19 | 2007-11-28 | Psk有限公司 | Method for ashing |
| KR100481180B1 (en) * | 2002-09-10 | 2005-04-07 | 삼성전자주식회사 | Photoresist removal method |
| KR100710705B1 (en) | 2005-11-22 | 2007-04-23 | 피에스케이 주식회사 | Method for ashing substrates |
| CN100370592C (en) * | 2005-12-08 | 2008-02-20 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Electrostatic chuck |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3391410B2 (en) | How to remove resist mask | |
| US5226056A (en) | Plasma ashing method and apparatus therefor | |
| US6777173B2 (en) | H2O vapor as a processing gas for crust, resist, and residue removal for post ion implant resist strip | |
| JP2001093884A (en) | Device and method for treating plasma | |
| JP3275043B2 (en) | Post-treatment method of etching | |
| US7858155B2 (en) | Plasma processing method and plasma processing apparatus | |
| JP4523094B2 (en) | Plasma processing method | |
| JPH06188305A (en) | Apparatus and method for separation of body to be attracted as well as plasma processing apparatus | |
| US4013485A (en) | Process for eliminating undesirable charge centers in MIS devices | |
| JPH10135186A (en) | Method of ashing resist | |
| JPH05275326A (en) | Method for ashing resist | |
| JP3251184B2 (en) | Resist removing method and resist removing apparatus | |
| JP2001044178A (en) | Board processing method and board processor | |
| JP3567545B2 (en) | Plasma processing equipment | |
| JPH08195382A (en) | Semiconductor manufacturing device | |
| JP2785027B2 (en) | Plasma ashing method | |
| JP2004259819A (en) | Device and method for treating surface of specimen | |
| JPH09223684A (en) | Plasma process device | |
| JPS62245634A (en) | Method and apparatus for removing positive type resist film | |
| JP2000012521A (en) | Plasma ashing method | |
| JP3897516B2 (en) | Resist ashing method | |
| JP3025454B2 (en) | Resist ashing device | |
| JP2001085411A (en) | Vacuum treatment method | |
| US7452660B1 (en) | Method for resist strip in presence of low K dielectric material and apparatus for performing the same | |
| JP2001085412A (en) | Vacuum treatment method |