JPH10135063A - Laminated ceramic electronic component - Google Patents
Laminated ceramic electronic componentInfo
- Publication number
- JPH10135063A JPH10135063A JP8291356A JP29135696A JPH10135063A JP H10135063 A JPH10135063 A JP H10135063A JP 8291356 A JP8291356 A JP 8291356A JP 29135696 A JP29135696 A JP 29135696A JP H10135063 A JPH10135063 A JP H10135063A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- glass
- electronic component
- external electrode
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、複数のセラミッ
ク層と複数の内部電極とが積層されてなるセラミック積
層体およびこのセラミック積層体の端面上に形成される
外部電極を備える積層セラミック電子部品に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic laminate in which a plurality of ceramic layers and a plurality of internal electrodes are laminated, and a multilayer ceramic electronic component having external electrodes formed on end faces of the ceramic laminate. Things.
【０００２】[0002]
【従来の技術】この発明にとって興味ある積層セラミッ
ク電子部品の一例として、積層セラミックコンデンサが
ある。このような積層セラミックコンデンサにおいて、
内部電極がＮｉを主成分とし、外部電極がＣｕを主成分
として構成されるものがある。このように、Ｎｉおよび
Ｃｕのような卑金属をもって、内部電極および外部電極
をそれぞれ構成することにより、積層セラミックコンデ
ンサのコストダウンを図ろうとしている。2. Description of the Related Art As an example of a multilayer ceramic electronic component that is of interest to the present invention, there is a multilayer ceramic capacitor. In such a multilayer ceramic capacitor,
Some internal electrodes are mainly composed of Ni and those of external electrodes are mainly composed of Cu. Thus, the cost of the multilayer ceramic capacitor is reduced by forming the internal electrode and the external electrode with base metals such as Ni and Cu.
【０００３】上述したように、内部電極材料としてＮｉ
が用いられた場合、生のセラミック積層体を焼成すると
き、Ｎｉの酸化を防ぐため、非酸化性雰囲気中で焼成す
ることが行なわれている。また、焼成後のセラミック積
層体上にＣｕを含む外部電極を形成するとき、Ｃｕを含
む導電性ペーストがセラミック積層体上に付与され、こ
の導電性ペーストを焼き付けることが行なわれている。
Ｃｕに代えて、ＡｇまたはＡｇ／Ｐｄが用いられること
もある。As described above, Ni is used as an internal electrode material.
Is used, when a green ceramic laminate is fired, firing is performed in a non-oxidizing atmosphere to prevent oxidation of Ni. When forming an external electrode containing Cu on the fired ceramic laminate, a conductive paste containing Cu is applied on the ceramic laminate, and the conductive paste is baked.
Ag or Ag / Pd may be used instead of Cu.
【０００４】上述した外部電極上には、半田付け性の向
上、外部電極との密着性および膜相互間の密着性の向
上、あるいは、Ａｇを含む場合にはＡｇの半田食われの
抑制、等を目的として、半田または錫等からなる膜を電
気めっきにより形成したり、あるいは、ＮｉまたはＣｕ
等からなる膜を電気めっきにより形成した後、さらに、
半田または錫等からなる膜を電気めっきにより形成した
りしている。[0004] On the above-mentioned external electrodes, improvement of solderability, improvement of adhesion to external electrodes and adhesion between films, or suppression of solder erosion of Ag when Ag is contained, etc. For the purpose, a film made of solder or tin is formed by electroplating, or Ni or Cu
After forming a film made of such as by electroplating,
A film made of solder, tin, or the like is formed by electroplating.
【０００５】しかしながら、上述のように焼付けにより
形成された外部電極は比較的ポーラスであるため、この
めっき工程において、めっき液が外部電極を通ってセラ
ミック積層体内に浸入することがある。このように、め
っき液がセラミック積層体内に浸入したとき、得られた
積層セラミックコンデンサの絶縁抵抗（ＩＲ）特性や耐
湿負荷特性等を劣化させたり、セラミック積層体に含ま
れるセラミック層間の剥がれを生じさせたりすることが
ある。[0005] However, since the external electrodes formed by baking as described above are relatively porous, in this plating step, a plating solution may enter the ceramic laminate through the external electrodes. As described above, when the plating solution enters the ceramic laminate, the resulting multilayer ceramic capacitor deteriorates the insulation resistance (IR) characteristics, the moisture resistance load characteristics, and the like, and peels off between ceramic layers included in the ceramic laminate. Sometimes
【０００６】上述したような外部電極がポーラスである
という不具合は、導電性ペーストに含有されるガラスフ
リットが焼付け時に外部電極中に存在するポアを埋める
ように作用することから、その解決が図られているのが
通常である。しかしながら、ガラスフリットの種類や粒
子径、あるいは焼付け条件、等により、外部電極のポア
をガラスによって十分に埋められないこと、すなわち外
部電極によってはめっき液に対するシール性を十分に確
保できないことがある。The above-mentioned problem that the external electrode is porous is solved because the glass frit contained in the conductive paste acts to fill the pores present in the external electrode at the time of baking. It is usually that. However, depending on the type and particle size of the glass frit, the baking conditions, and the like, the pores of the external electrode may not be sufficiently filled with the glass, that is, the external electrode may not be able to sufficiently secure the sealing property against the plating solution.
【０００７】この問題を解決するため、導電性ペースト
中のガラスフリットの含有量を増すことが考えられる
が、この場合には、ガラス成分が、外部電極の外表面お
よび外部電極とセラミック積層体との界面に過多に析出
することがあり、そのため、外部電極とこれに接続され
るべき導電要素との電気的導通が阻害されたり、外部電
極と内部電極との導通が阻害されたりすることがある。In order to solve this problem, it is conceivable to increase the content of glass frit in the conductive paste. In this case, however, the glass component contains the external surface of the external electrode and the external electrode and the ceramic laminate. May be excessively precipitated at the interface of the semiconductor device, and therefore, the electrical conduction between the external electrode and the conductive element to be connected thereto may be hindered, or the conduction between the external electrode and the internal electrode may be hindered. .
【０００８】他方、たとえば特開昭６２−１４４１２号
公報には、外部電極が形成されるべきセラミック積層体
の端面上にガラス層を形成することによって、外部電極
にかかわらず、セラミック積層体側において、めっき液
に対するシール性を予め確保した上で、外部電極をこの
ガラス層上に形成することが記載されている。On the other hand, for example, Japanese Patent Application Laid-Open No. Sho 62-14412 discloses that a glass layer is formed on an end face of a ceramic laminate on which an external electrode is to be formed, so that the ceramic laminate can be formed regardless of the external electrode. It is described that an external electrode is formed on this glass layer after ensuring the sealing property against a plating solution in advance.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、本件発
明者が上述した特開昭６２−１４４１２号公報に記載の
技術について検討を加えた結果、単にガラス層が形成さ
れているだけでは、絶縁抵抗特性や耐湿負荷特性等の点
において十分な特性を安定して得ることができないこと
がわかった。However, as a result of the present inventor's study of the technique described in Japanese Patent Application Laid-Open No. Sho 62-14412, it was found that the insulation resistance characteristic was not obtained simply by forming a glass layer. It was found that it was not possible to stably obtain sufficient characteristics in terms of, for example, moisture resistance and load resistance.
【００１０】なお、セラミック積層体に要求されるシー
ル性は、上述したようなめっき液に対するものには限ら
ない。たとえば高湿下で積層セラミック電子部品が使用
されるときにも、セラミック積層体のシール性が劣る場
合には、ＩＲ特性や耐湿負荷特性等を劣化させたりする
ことがある。そこで、この発明の目的は、上述したよう
な絶縁抵抗特性や耐湿負荷特性等の点において十分な特
性を安定して得ることができる、積層セラミック電子部
品を提供しようとすることである。[0010] The sealing property required for the ceramic laminate is not limited to the plating solution as described above. For example, even when a multilayer ceramic electronic component is used under high humidity, if the sealing properties of the ceramic laminate are poor, the IR characteristics, the humidity resistance characteristics, and the like may be deteriorated. Accordingly, an object of the present invention is to provide a multilayer ceramic electronic component capable of stably obtaining sufficient characteristics in terms of the above-described insulation resistance characteristics, humidity resistance characteristics, and the like.
【００１１】[0011]
【課題を解決するための手段】この発明は、積層された
複数のセラミック層およびこれら複数のセラミック層間
の複数の特定の界面に沿って延びる複数の内部電極を含
むセラミック積層体と、このセラミック積層体の相対向
する第１および第２の端面上にそれぞれ焼付けにより形
成される第１および第２の外部電極とを備え、複数の内
部電極については、第１の外部電極に電気的に接続され
るように第１の端面上にまで引き出されるものと第２の
外部電極に電気的に接続されるように第２の端面上にま
で引き出されるものとが積層方向に関して交互に配置さ
れている、そのような積層セラミック電子部品に向けら
れるものであって、上述した技術的課題を解決するた
め、セラミック積層体の、第１および第２の端面の各々
から内部に向かって１０μｍないし５０μｍまでの領域
は、Ｓｉの存在比が６０％以上であるガラスリッチな領
域とされていることを特徴としている。SUMMARY OF THE INVENTION The present invention provides a ceramic laminate comprising a plurality of stacked ceramic layers and a plurality of internal electrodes extending along a plurality of specific interfaces between the plurality of ceramic layers; First and second external electrodes respectively formed by baking on opposing first and second end surfaces of the body, and a plurality of internal electrodes are electrically connected to the first external electrode. As shown in the drawing, the one drawn to the first end face and the one drawn to the second end face so as to be electrically connected to the second external electrode are alternately arranged in the stacking direction. In order to solve the above-mentioned technical problem, the present invention is directed to such a multilayer ceramic electronic component, and in order to solve the above-described technical problem, the ceramic laminate is inwardly directed from each of the first and second end faces. 0μm to range up to 50μm is characterized in that the abundance ratio of Si is a glass-rich region is 60% or more.
【００１２】この発明において、好ましくは、セラミッ
ク積層体の第１および第２の端面と第１および第２の外
部電極との各間には、厚さ３μｍ以上のガラス層が形成
される。また、この発明は、外部電極がＣｕを含む、そ
のような積層セラミック電子部品に有利に適用される。In the present invention, preferably, a glass layer having a thickness of 3 μm or more is formed between the first and second end faces of the ceramic laminate and the first and second external electrodes. Further, the present invention is advantageously applied to such a multilayer ceramic electronic component in which the external electrode contains Cu.
【００１３】[0013]
【発明の実施の形態】この発明は、セラミック層を介し
て複数の内部電極が積層されてなるセラミック積層体を
備える積層セラミック電子部品であれば、積層セラミッ
クコンデンサに限らず、たとえば積層セラミックバリス
タ等の他の積層セラミック電子部品にも等しく適用する
ことができる。以下に、この発明の実施形態の説明を積
層セラミックコンデンサに関連して行なう。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention is not limited to a multilayer ceramic capacitor, but is applicable to a multilayer ceramic varistor and the like, as long as it is a multilayer ceramic electronic component having a ceramic laminate in which a plurality of internal electrodes are laminated via a ceramic layer. The present invention can be equally applied to other multilayer ceramic electronic components. An embodiment of the present invention will be described below with reference to a multilayer ceramic capacitor.
【００１４】図１には、この発明の一実施形態による積
層セラミック電子部品としての積層セラミックコンデン
サ１の断面が図解的に示されている。周知のように、積
層セラミックコンデンサ１は、積層された複数のセラミ
ック層２および複数のセラミック層２間の複数の特定の
界面に沿って延びる複数の内部電極３および４を含む直
方体状のセラミック積層体５と、このセラミック積層体
５の相対向する第１および第２の端面６および７上にそ
れぞれ形成される第１および第２の外部電極８および９
とを備えている。FIG. 1 schematically shows a cross section of a multilayer ceramic capacitor 1 as a multilayer ceramic electronic component according to an embodiment of the present invention. As is well known, the multilayer ceramic capacitor 1 has a rectangular parallelepiped ceramic laminate including a plurality of stacked ceramic layers 2 and a plurality of internal electrodes 3 and 4 extending along a plurality of specific interfaces between the plurality of ceramic layers 2. Body 5 and first and second external electrodes 8 and 9 formed on opposing first and second end faces 6 and 7 of ceramic laminate 5, respectively.
And
【００１５】内部電極３および４は、２つのグループに
分類され、第１の外部電極８に電気的に接続されるよう
に第１の端面６上にまで引き出される第１グループの内
部電極３と、第２の外部電極９に電気的に接続されるよ
うに第２の端面７にまで引き出される第２グループの内
部電極４とが積層方向に関して交互に配置されている。The internal electrodes 3 and 4 are classified into two groups, and the first group of internal electrodes 3 are drawn out onto the first end face 6 so as to be electrically connected to the first external electrode 8. , And the second group of internal electrodes 4 drawn out to the second end face 7 so as to be electrically connected to the second external electrodes 9 are alternately arranged in the laminating direction.
【００１６】一例として、上述の内部電極３および４
は、Ｎｉを主成分として構成され、外部電極８および９
は、Ｃｕを主成分として構成される。また、外部電極８
および９は、ガラスフリットを含む導電性ペーストの焼
付けにより形成されるものであり、これらの上には、電
気めっきによるめっき膜が形成されることが予定されて
いる。より具体的な実施形態では、外部電極８および９
上には、それぞれ、たとえばＮｉからなる下地めっき膜
１０および１１が形成され、次いで、たとえばＳｎから
なる外面めっき膜１２および１３が形成される。As an example, the above-mentioned internal electrodes 3 and 4
Are composed mainly of Ni, and the external electrodes 8 and 9
Is composed mainly of Cu. In addition, the external electrode 8
And 9 are formed by baking a conductive paste containing a glass frit, and a plating film is to be formed on these by electroplating. In a more specific embodiment, the external electrodes 8 and 9
On the upper surface, underlying plating films 10 and 11 made of, for example, Ni are formed, and then outer plating films 12 and 13 made of, for example, Sn are formed.
【００１７】このような積層セラミックコンデンサ１に
おいて、セラミック積層体５の、第１および第２の端面
６および７の各々から内部に向かって１０μｍないし５
０μｍまでの領域は、Ｓｉの存在比が６０％以上である
ガラスリッチな領域１４および１５とされる。これらガ
ラスリッチ領域１４および１５は、たとえば、セラミッ
ク積層体５の端面６および７上に、ガラスペーストを塗
布し、これを熱拡散させることにより形成される。In such a laminated ceramic capacitor 1, each of the first and second end faces 6 and 7 of the ceramic laminated body 5 has an internal diameter of 10 μm to 5 μm.
Regions up to 0 μm are glass-rich regions 14 and 15 in which the abundance of Si is 60% or more. These glass rich regions 14 and 15 are formed, for example, by applying a glass paste on end surfaces 6 and 7 of ceramic laminate 5 and thermally diffusing the paste.
【００１８】また、セラミック積層体５の第１および第
２の端面６および７と第１および第２の外部電極８およ
び９との各間には、好ましくは、ガラス層１６および１
７が形成され、なお好ましくは、これらガラス層１６お
よび１７の各厚さは、３μｍ以上とされる。ガラス層１
６および１７は、たとえば、次のようにして形成される
ことができる。Preferably, glass layers 16 and 1 are provided between first and second end surfaces 6 and 7 of ceramic laminate 5 and first and second external electrodes 8 and 9 respectively.
7, and more preferably, the thickness of each of these glass layers 16 and 17 is 3 μm or more. Glass layer 1
6 and 17 can be formed, for example, as follows.
【００１９】すなわち、前述の外部電極８および９の焼
付けに関して、微細な粒子のガラスフリットを含有する
導電性ペーストを高速で焼き付けることを行なえば、ガ
ラスフリットの軟化点温度に達する時点と導電性ペース
トの焼結温度に達する時点との時間差が小さくなるた
め、ガラスフリットの流動性を抑制でき、その結果、ガ
ラス成分が外部電極８および９の外表面上に析出するこ
とを抑制でき、代わりにガラス成分を端面６および７と
外部電極８および９との間の界面に多く存在させ得るこ
とがわかっている。この界面に存在するガラス成分をも
って、ガラス層１６および１７が形成されることにな
る。That is, with respect to the above-described baking of the external electrodes 8 and 9, if the conductive paste containing glass frit of fine particles is baked at a high speed, the time when the softening point temperature of the glass frit is reached and the conductive paste are reduced. Since the time difference from the time when the temperature reaches the sintering temperature is reduced, the fluidity of the glass frit can be suppressed, and as a result, the glass component can be prevented from being deposited on the outer surfaces of the external electrodes 8 and 9, and It has been found that the components can be present in large amounts at the interface between the end faces 6 and 7 and the external electrodes 8 and 9. Glass layers 16 and 17 are formed with the glass component present at this interface.
【００２０】なお、前述したようなガラスリッチ領域１
４および１５の広がり、これら領域１４および１５にお
けるＳｉの存在比、ならびにガラス層１６および１７の
厚さのそれぞれに関する好ましい条件は、以下に説明す
る実験例から求められたものである。The glass-rich region 1 as described above
The preferred conditions for the spread of 4 and 15, the abundance ratio of Si in these regions 14 and 15, and the thickness of the glass layers 16 and 17, respectively, were determined from experimental examples described below.
【００２１】[0021]
【実験例１】ＢａＴｉＯ3 −ＣａＺｒＯ3 を主成分とす
るセラミック材料を用いて、周知の方法により作製され
た積層セラミックコンデンサのための焼結済のセラミッ
ク積層体の端面に、Ｓｉを主成分とするガラスペースト
を塗布し、Ｎ2 中において６００℃の温度で熱処理を行
なうことによって、ガラスをセラミック積層体中に拡散
させた。このとき、以下の表１に示すように、熱処理時
間を変えることにより、端面からのガラスの拡散距離お
よびＳｉ存在比を変えた種々の試料を作製した。[Experimental Example 1] A ceramic material mainly composed of BaTiO 3 -CaZrO 3 was used, and Si was used as a main component on the end face of a sintered ceramic laminate for a multilayer ceramic capacitor manufactured by a known method. A glass paste was applied and heat-treated at a temperature of 600 ° C. in N 2 to diffuse the glass into the ceramic laminate. At this time, as shown in Table 1 below, various samples in which the diffusion distance of the glass from the end face and the Si abundance were changed by changing the heat treatment time were prepared.
【００２２】なお、ガラス拡散距離については、セラミ
ック積層体を、その長さ方向寸法および厚み方向寸法に
よって規定される面（図１に現れた面に相当）に沿って
任意の位置まで研磨し、この研磨面のＸ線マイクロアナ
ライザー（組成分析装置）によるＳｉの線分析を３箇所
について行ない、それらの平均値をとることにより求め
た。また、Ｓｉの存在比については、セラミック積層体
を幅方向寸法および厚み方向寸法によって規定される面
（図１において端面６または７に平行な面に相当）に沿
って任意の位置まで研磨し、この研磨面のＸ線マイクロ
アナライザーによるＳｉの面分析結果を画像解析装置に
より２値化し、それらの３箇所での平均値をとることに
より求めた。As for the glass diffusion distance, the ceramic laminate is polished to an arbitrary position along a surface (corresponding to the surface shown in FIG. 1) defined by its length dimension and thickness dimension. The polished surface was subjected to line analysis of Si using an X-ray microanalyzer (composition analyzer) at three locations, and the average value was obtained. Regarding the abundance ratio of Si, the ceramic laminate was polished to an arbitrary position along a surface (corresponding to a surface parallel to the end surface 6 or 7 in FIG. 1) defined by the width direction and the thickness direction, The result of the Si surface analysis of the polished surface by an X-ray microanalyzer was binarized by an image analyzer, and the value was obtained by taking an average value at three places.
【００２３】次いで、これら試料としての各セラミック
積層体の端面上に外部電極を形成するため、Ｃｕを主成
分とする導電性ペーストを各端面に塗布し乾燥した後、
Ｎ2中で８００℃の焼付け処理を５分間行なった。この
焼付け時の昇温速度を変えることにより、表１に示すよ
うに、セラミック積層体の端面と外部電極との間に存在
するガラス層の厚さを変えた。なお、このガラス層の厚
さは、ＳＥＭ観察により測定した。Next, in order to form an external electrode on the end face of each ceramic laminate as a sample, a conductive paste containing Cu as a main component is applied to each end face and dried.
A baking treatment at 800 ° C. in N 2 was performed for 5 minutes. As shown in Table 1, the thickness of the glass layer existing between the end face of the ceramic laminate and the external electrode was changed by changing the heating rate during the baking. In addition, the thickness of this glass layer was measured by SEM observation.
【００２４】次に、外部電極が焼き付けられたセラミッ
ク積層体に対し、回転バレルめっき法により、Ｎｉめっ
きおよびＳｎめっきを順次施し、外部電極上に、下地め
っき膜としてのＮｉ膜および外面めっき膜としてのＳｎ
膜を形成した。このようにして得られた積層セラミック
コンデンサの各試料について、ＩＲの測定および耐湿負
荷試験を行ない、それらの結果を表１に示した。耐湿負
荷試験は、温度８５℃、相対湿度８５％、印加電圧５０
Ｖ（＝２ＷＶ）の試験条件で行ない、１０００時間経過
時点で発生した総不良数をもって評価した。なお、耐湿
負荷試験の不良判定は、ｌｏｇ ＩＲが９．０以下のも
のを不良として判定した。Next, Ni plating and Sn plating are sequentially applied to the ceramic laminated body on which the external electrodes are baked by a rotary barrel plating method, and a Ni film as a base plating film and an external plating film are formed on the external electrodes. Sn
A film was formed. For each sample of the multilayer ceramic capacitor thus obtained, an IR measurement and a moisture resistance load test were performed, and the results are shown in Table 1. The humidity load test was performed at a temperature of 85 ° C., a relative humidity of 85%, and an applied voltage of 50%.
The test was performed under the test condition of V (= 2 WV), and the evaluation was made based on the total number of defects generated after 1000 hours. In the determination of failure in the moisture resistance load test, a sample having a log IR of 9.0 or less was determined to be defective.
【００２５】[0025]
【表１】 [Table 1]
【００２６】表１において、「＊」を付した試料は、こ
の発明の範囲外のものである。表１を参照して、試料１
における７μｍのガラス拡散距離が該当するように、ガ
ラス拡散距離が１０μｍ未満の場合、初期のＩＲ特性に
関しては不良が生じないが、シール性を確保できないた
め、耐湿負荷試験において不良が多発している。In Table 1, the samples marked with “*” are out of the scope of the present invention. Referring to Table 1, sample 1
In the case where the glass diffusion distance is less than 10 μm, as in the case of the glass diffusion distance of 7 μm in the above, a defect does not occur in the initial IR characteristic, but since the sealing property cannot be ensured, the defect occurs frequently in the moisture resistance load test. .
【００２７】他方、試料６のように、Ｓｉ存在比が６０
％以上の６２％であっても、ガラス拡散距離が５２μｍ
であって、５０μｍを越えると、初期のＩＲ特性が低下
している。これは、ガラスの拡散が対向する内部電極の
位置またはその付近にまで達しているためではないかと
考えられる。また、試料６では、耐湿負荷試験において
も比較的多くの不良が発生している。On the other hand, as in Sample 6, when the Si abundance ratio is 60
%, The glass diffusion distance is 52 μm
If it exceeds 50 μm, the initial IR characteristics are deteriorated. It is considered that this is because the diffusion of the glass reaches the position of the internal electrode facing or at the vicinity thereof. Further, in the sample 6, a relatively large number of defects occurred in the moisture resistance load test.
【００２８】これらに対して、ガラス拡散距離が１０μ
ｍないし５０μｍの範囲にあり、かつＳｉ存在比が６０
％以上である、という両条件を満たす試料２ないし５に
よれば、ＩＲ特性および耐湿負荷試験の双方において優
れた結果を示している。なお、試料２ないし５におい
て、ガラス層の厚さに注目すると、試料３ないし５で
は、３μｍ以上あるのに対し、試料２では、２．５μｍ
しかない。このため、試料２では、試料３ないし５に比
べると、シール性がやや劣り、耐湿負荷試験においてや
や悪い結果を示している。これに対して、試料２ないし
５のように、ガラス層の厚さが３μｍ以上となると、シ
ール性が一層向上し、耐湿負荷試験においてさらに優れ
た結果を示している。On the other hand, the glass diffusion distance is 10 μm.
m to 50 μm, and the Si abundance is 60
%, The results are excellent in both the IR characteristics and the moisture resistance load test. Note that in samples 2 to 5, focusing on the thickness of the glass layer, samples 3 to 5 have a thickness of 3 μm or more, while sample 2 has a thickness of 2.5 μm.
There is only. For this reason, the sealability of the sample 2 is slightly inferior to those of the samples 3 to 5, and shows a slightly poor result in the moisture resistance load test. On the other hand, when the thickness of the glass layer is 3 μm or more as in Samples 2 to 5, the sealing properties are further improved, and the results are more excellent in the moisture resistance load test.
【００２９】[0029]
【実験例２】実験例１と同様の要領により焼結済のセラ
ミック積層体を得た後、その端面に、Ｓｉを主成分とす
るガラスペーストを塗布し、Ｎ2 中で２０分間、熱処理
を行なうことによって、ガラスをセラミック積層体中に
拡散させた。このとき、以下の表２に示すように、熱処
理温度を変えることにより、端面からのガラスの拡散距
離およびＳｉ存在比を変えた種々の試料を作製した。[Experimental Example 2] After obtaining a sintered ceramic laminate in the same manner as in Experimental Example 1, a glass paste containing Si as a main component was applied to the end face, and heat treatment was performed in N 2 for 20 minutes. By doing so, the glass was diffused into the ceramic laminate. At this time, as shown in Table 2 below, various samples in which the diffusion distance of glass from the end face and the Si abundance were changed by changing the heat treatment temperature were produced.
【００３０】次いで、これら試料としての各セラミック
積層体の端面上に、実験例１と同様に、Ｃｕを主成分と
する導電性ペーストの焼付けにより外部電極を形成し
た。この場合においても、焼付け時の昇温速度を変える
ことにより、表２に示すように、セラミック積層体の端
面と外部電極との間に存在するガラス層の厚さを変え
た。Next, external electrodes were formed on the end faces of the respective ceramic laminates as samples by baking a conductive paste containing Cu as a main component in the same manner as in Experimental Example 1. Also in this case, as shown in Table 2, the thickness of the glass layer existing between the end face of the ceramic laminate and the external electrode was changed by changing the heating rate during baking.
【００３１】次に、実験例１と同様、外部電極上に、下
地めっき膜としてのＮｉ膜および外面めっき膜としての
Ｓｎ膜を形成した。このようにして得られた積層セラミ
ックコンデンサの各試料について、実験例１と同様に、
ＩＲの測定および耐湿負荷試験を行ない、それらの結果
を表２に示した。Next, as in Experimental Example 1, a Ni film as a base plating film and a Sn film as an outer plating film were formed on the external electrodes. For each sample of the multilayer ceramic capacitor thus obtained, as in Experimental Example 1,
An IR measurement and a moisture resistance load test were performed, and the results are shown in Table 2.
【００３２】[0032]
【表２】 [Table 2]
【００３３】表２においても、「＊」を付した試料は、
この発明の範囲外のものである。表２を参照して、試料
７における７μｍのガラス拡散距離が該当するように、
ガラス拡散距離が１０μｍ未満の場合、初期のＩＲ特性
に関して不良が生じないが、シール性を確保できないた
め、耐湿負荷試験において不良が多発する。また、ガラ
ス層の厚さに注目すると、試料７では、２．５μｍしか
ない。この点も、耐湿負荷試験において悪い結果を示し
たことと関連している。Also in Table 2, the samples marked with “*” are:
It is outside the scope of this invention. Referring to Table 2, so that the glass diffusion distance of 7 μm in Sample 7 corresponds to:
When the glass diffusion distance is less than 10 μm, no defect occurs with respect to the initial IR characteristics. However, since the sealing property cannot be secured, the defect frequently occurs in the moisture resistance load test. Further, paying attention to the thickness of the glass layer, Sample 7 has a thickness of only 2.5 μm. This is also related to the poor result in the moisture resistance load test.
【００３４】また、試料１２における５７％のＳｉ存在
比が該当するように、Ｓｉ存在比が６０％未満であると
きにも、初期のＩＲ特性に関して不良が生じないが、シ
ール性が不完全なため、耐湿負荷試験において多数の不
良が発生している。これらに対して、ガラス拡散距離が
１０μｍないし５０μｍの範囲にあり、かつＳｉ存在比
が６０％以上である、という両条件を満たす試料８ない
し１１によれば、ＩＲ特性および耐湿負荷試験の双方に
おいて優れた結果を示している。また、これら試料８な
いし１１は、ガラス層の厚さが３μｍ以上という条件も
満たしているので、このことも、耐湿負荷試験において
優れた結果を示したことに寄与している。When the Si abundance is less than 60%, as in the case of the Si abundance of 57% in the sample 12, no defect occurs in the initial IR characteristics, but the sealing property is incomplete. Therefore, many failures occur in the moisture resistance load test. On the other hand, according to Samples 8 to 11, which satisfy both the conditions that the glass diffusion distance is in the range of 10 μm to 50 μm and the Si abundance is 60% or more, the IR characteristics and the moisture resistance load test both show. Excellent results are shown. Further, since Samples 8 to 11 also satisfy the condition that the thickness of the glass layer is 3 μm or more, this also contributes to exhibiting excellent results in the moisture resistance load test.
【００３５】以上、この発明を、極めて具体化した実験
例について説明したが、これらは、この発明の範囲内に
含まれる種々の実施形態から比べると、単なる例示に過
ぎない、と理解すべきである。たとえば、実験例では、
ＢａＴｉＯ3 −ＣａＺｒＯ3 系のセラミック材料が用い
られ、Ｓｉ系のガラスを熱拡散させたが、セラミック材
料に関しては、何ら限定されるものではなく、また、熱
拡散させるガラス組成に関しても、Ｓｉを含有するもの
であれば、他の成分については、何ら限定されるもので
はない。Although the present invention has been described with reference to highly concrete experimental examples, it should be understood that these are merely illustrative examples in comparison with the various embodiments included in the scope of the present invention. is there. For example, in the experimental example,
BaTiO 3 -CaZrO 3 based ceramic material is used for, but the Si-based glass is thermally diffused, with respect to the ceramic material is not limited in any way, also with regard glass composition is thermally diffused, containing Si Other components are not limited at all if they do.
【００３６】また、セラミック積層体中へのガラスの拡
散方法についても、上述した実験例で用いた方法に限定
されるものではない。たとえば、セラミック積層体の端
面上にガラス層のためのガラスペーストと外部電極のた
めの導電性ペーストとを２層重ねて塗布した後、これら
ガラスペーストと導電性ペーストとを同時に焼き付け、
この過程でガラスをセラミック積層体中に拡散させても
よい。Further, the method of diffusing glass into the ceramic laminate is not limited to the method used in the above-described experimental example. For example, after two layers of a glass paste for a glass layer and a conductive paste for an external electrode are applied on the end face of the ceramic laminate, and then the glass paste and the conductive paste are simultaneously baked,
In this process, the glass may be diffused into the ceramic laminate.
【００３７】[0037]
【発明の効果】このように、この発明によれば、上述し
た実験結果からわかるように、セラミック積層体の端面
から内部に向かって１０μｍないし５０μｍまでの領域
を、Ｓｉの存在比が６０％以上となるガラスリッチな領
域とすることにより、セラミック積層体のシール性を向
上させることができ、したがって、高信頼性の積層セラ
ミック電子部品を得ることができる。As described above, according to the present invention, as can be seen from the above-described experimental results, the region from 10 μm to 50 μm inward from the end face of the ceramic laminated body has a Si abundance of 60% or more. By setting the glass-rich region as follows, the sealing property of the ceramic laminate can be improved, and thus a highly reliable laminated ceramic electronic component can be obtained.
【００３８】また、セラミック積層体の端面と外部電極
との間に、厚さ３μｍ以上のガラス層が形成されている
と、シール性がさらに向上し、より信頼性の高い積層セ
ラミック電子部品を得ることができる。また、積層セラ
ミック電子部品がＣｕを含む外部電極を備えるとき、多
くの場合、外部電極の上にめっき膜を形成するための電
気めっきが実施される。したがって、セラミック積層体
のめっき液に対するシール性を考慮する必要がある。こ
の発明によれば、上述のようにセラミック積層体のシー
ル性が高められるので、当然、めっき液に対するシール
性も高められ、セラミック積層体がめっき液によって悪
影響を受けることを防止できる。この点から、この発明
は、Ｃｕを含む外部電極を備える積層セラミック電子部
品に特に有利に適用することができる、と言うことがで
きる。When a glass layer having a thickness of 3 μm or more is formed between the end face of the ceramic laminate and the external electrode, the sealing property is further improved, and a more reliable multilayer ceramic electronic component is obtained. be able to. When the multilayer ceramic electronic component includes an external electrode containing Cu, in many cases, electroplating for forming a plating film on the external electrode is performed. Therefore, it is necessary to consider the sealing property of the ceramic laminate with respect to the plating solution. According to the present invention, since the sealing property of the ceramic laminate is enhanced as described above, the sealing property with respect to the plating solution is naturally enhanced, and the ceramic laminate can be prevented from being adversely affected by the plating solution. From this point, it can be said that the present invention can be particularly advantageously applied to a multilayer ceramic electronic component including an external electrode containing Cu.
【図１】この発明の一実施形態による積層セラミックコ
ンデンサ１を図解的に示す断面図である。FIG. 1 is a sectional view schematically showing a multilayer ceramic capacitor 1 according to an embodiment of the present invention.
１ 積層セラミックコンデンサ ２ セラミック層 ３，４ 内部電極 ５ セラミック積層体 ６，７ 端面 ８，９ 外部電極 １０，１１，１２，１３ めっき膜 １４，１５ ガラスリッチ領域 １６，１７ ガラス層 DESCRIPTION OF SYMBOLS 1 Multilayer ceramic capacitor 2 Ceramic layer 3, 4 Internal electrode 5 Ceramic laminated body 6, 7 End surface 8, 9 External electrode 10, 11, 12, 13 Plating film 14, 15 Glass-rich area 16, 17 Glass layer
Claims (3)
記複数のセラミック層間の複数の特定の界面に沿って延
びる複数の内部電極を含むセラミック積層体と、前記セ
ラミック積層体の相対向する第１および第２の端面上に
それぞれ焼付けにより形成される第１および第２の外部
電極とを備え、前記複数の内部電極は、前記第１の外部
電極に電気的に接続されるように前記第１の端面上にま
で引き出されるものと前記第２の外部電極に電気的に接
続されるように前記第２の端面上にまで引き出されるも
のとが積層方向に関して交互に配置されている、積層セ
ラミック電子部品において、 前記セラミック積層体の、前記第１および第２の端面の
各々から内部に向かって１０μｍないし５０μｍまでの
領域は、Ｓｉの存在比が６０％以上であるガラスリッチ
な領域とされていることを特徴とする、積層セラミック
電子部品。A ceramic laminate including a plurality of stacked ceramic layers and a plurality of internal electrodes extending along a plurality of specific interfaces between the plurality of ceramic layers; and first and second opposed ceramic laminates. First and second external electrodes respectively formed by baking on a second end face, wherein the plurality of internal electrodes are connected to the first external electrode so as to be electrically connected to the first external electrode. A monolithic ceramic electronic component, wherein components extending to the end face and components extending to the second end face so as to be electrically connected to the second external electrode are alternately arranged in the laminating direction; In the ceramic laminated body, in a region from 10 μm to 50 μm inward from each of the first and second end faces, a glass having a Si abundance of 60% or more. Characterized in that it is a rich region, a multilayer ceramic electronic component.
第２の端面と前記第１および第２の外部電極との各間に
は、厚さ３μｍ以上のガラス層が形成されている、請求
項１に記載の積層セラミック電子部品。2. A glass layer having a thickness of 3 μm or more is formed between each of the first and second end faces of the ceramic laminate and each of the first and second external electrodes. 2. The multilayer ceramic electronic component according to 1.
たは２に記載の積層セラミック電子部品。3. The multilayer ceramic electronic component according to claim 1, wherein the external electrode contains Cu.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8291356A JPH10135063A (en) | 1996-11-01 | 1996-11-01 | Laminated ceramic electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8291356A JPH10135063A (en) | 1996-11-01 | 1996-11-01 | Laminated ceramic electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135063A true JPH10135063A (en) | 1998-05-22 |
Family
ID=17767870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8291356A Pending JPH10135063A (en) | 1996-11-01 | 1996-11-01 | Laminated ceramic electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135063A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014027248A (en) * | 2012-07-26 | 2014-02-06 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component and method of manufacturing the same |
| CN103996538A (en) * | 2013-02-20 | 2014-08-20 | 三星电机株式会社 | Multilayer ceramic electronic component |
| CN103996537A (en) * | 2013-02-20 | 2014-08-20 | 三星电机株式会社 | Multilayer ceramic electronic component |
| US9947468B2 (en) | 2015-08-07 | 2018-04-17 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| CN112201475A (en) * | 2019-07-08 | 2021-01-08 | 三星电机株式会社 | Capacitor assembly |
| CN112201477A (en) * | 2019-07-08 | 2021-01-08 | 三星电机株式会社 | Capacitor assembly |
| US10903006B2 (en) | 2017-12-07 | 2021-01-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| CN113840812A (en) * | 2019-05-24 | 2021-12-24 | 株式会社村田制作所 | Surface-modified glass, electronic component, and method for forming silicate film |
-
1996
- 1996-11-01 JP JP8291356A patent/JPH10135063A/en active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014027248A (en) * | 2012-07-26 | 2014-02-06 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component and method of manufacturing the same |
| CN108597868A (en) * | 2013-02-20 | 2018-09-28 | 三星电机株式会社 | The method for preparing laminated ceramic electronic component |
| US9514882B2 (en) | 2013-02-20 | 2016-12-06 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| CN103996537B (en) * | 2013-02-20 | 2018-06-05 | 三星电机株式会社 | Laminated ceramic electronic component and preparation method thereof |
| KR20140104279A (en) * | 2013-02-20 | 2014-08-28 | 삼성전기주식회사 | Multilayered ceramic electronic component |
| JP2014160792A (en) * | 2013-02-20 | 2014-09-04 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component |
| JP2014160793A (en) * | 2013-02-20 | 2014-09-04 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component |
| US9305705B2 (en) | 2013-02-20 | 2016-04-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| CN103996537A (en) * | 2013-02-20 | 2014-08-20 | 三星电机株式会社 | Multilayer ceramic electronic component |
| JP2018029215A (en) * | 2013-02-20 | 2018-02-22 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Laminated ceramic electronic component |
| CN108597868B (en) * | 2013-02-20 | 2020-08-25 | 三星电机株式会社 | Method for producing multilayer ceramic electronic component |
| KR20140104278A (en) * | 2013-02-20 | 2014-08-28 | 삼성전기주식회사 | Multilayered ceramic electronic component |
| CN103996538A (en) * | 2013-02-20 | 2014-08-20 | 三星电机株式会社 | Multilayer ceramic electronic component |
| JP2020198453A (en) * | 2013-02-20 | 2020-12-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Laminated ceramic electronic component |
| US9947468B2 (en) | 2015-08-07 | 2018-04-17 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| US10903006B2 (en) | 2017-12-07 | 2021-01-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| US11367570B2 (en) | 2017-12-07 | 2022-06-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| CN113840812A (en) * | 2019-05-24 | 2021-12-24 | 株式会社村田制作所 | Surface-modified glass, electronic component, and method for forming silicate film |
| CN112201477A (en) * | 2019-07-08 | 2021-01-08 | 三星电机株式会社 | Capacitor assembly |
| CN112201475A (en) * | 2019-07-08 | 2021-01-08 | 三星电机株式会社 | Capacitor assembly |
| CN112201475B (en) * | 2019-07-08 | 2023-04-28 | 三星电机株式会社 | Capacitor assembly |
| US11646161B2 (en) | 2019-07-08 | 2023-05-09 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
| US11657978B2 (en) | 2019-07-08 | 2023-05-23 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
| CN112201477B (en) * | 2019-07-08 | 2023-07-21 | 三星电机株式会社 | Capacitor assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI406309B (en) | Multi-layered ceramic electronic component | |
| US10529486B2 (en) | Conductive paste for external electrode and method for manufacturing electronic component including the conductive paste for external electrode | |
| JP6679964B2 (en) | Monolithic ceramic capacitors | |
| KR101751079B1 (en) | Multi-layered ceramic electronic parts and fabrication method thereof | |
| US9978519B2 (en) | Multilayer ceramic electronic component | |
| JP4691807B2 (en) | Multilayer ceramic capacitor | |
| JPH113834A (en) | Multilayer ceramic capacitor and its manufacture | |
| KR102226688B1 (en) | Conductive paste | |
| JP2012059742A (en) | Multilayer ceramic capacitor | |
| JP5925628B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP3367426B2 (en) | Ceramic electronic component and method of manufacturing the same | |
| JP2023099415A (en) | Laminate-type electronic component | |
| JPH10135063A (en) | Laminated ceramic electronic component | |
| KR100809214B1 (en) | Conductive particle, conductive paste comprising same, and electronic device prepared by using same | |
| JPH04320017A (en) | Laminated ceramic capacitor and fabrication thereof, and external electrode paste used therefor | |
| JP3494115B2 (en) | Conductive paste and multilayer ceramic electronic component using the same | |
| US11862403B2 (en) | Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor | |
| JP4380145B2 (en) | Method for manufacturing conductive paste and ceramic electronic component | |
| JP7475259B2 (en) | Chip-type ceramic electronic components | |
| JPH11260147A (en) | Conductive paste and ceramic electronic component | |
| JP4765321B2 (en) | Conductive paste | |
| KR101477334B1 (en) | Multi-layered ceramic electronic parts and fabrication method thereof | |
| JP2005317776A (en) | Method for manufacturing ceramic electronic parts | |
| CN115036136B (en) | Ceramic electronic component | |
| JP2005150659A (en) | Conductive paste and laminated ceramic electronic component |