JPH10133909A - Faulty lsi detection system - Google Patents

Abstract

PROBLEM TO BE SOLVED: To enable an operator not expert to easily specify LSI causing fault even when plural EIFs(error indicating flags) of LSI are lightened in scanning path data. SOLUTION: LSIs 10a...10n operating with a common clock are provided with timers 1a...1n reset by a reset signal R and starting counting by a start signal S and holding registers 2a...2n storing a timer value by a fetching signal F. Then the timer of each LSI is synchronized and started by the start signal from the synchronization control means 21 of a system control part 20. When some LSI generates a fault and a check circuit detects abnormality to light representative EIF, a holding register 2i (i is a...n) fetches and stores the timer value of a timer 1i by setting this to be a fetching signal F. At the time of reading the contact of the holding registers 2a...2n as scanning path data D by the instruction of the reading means 22 after stopping the system, LSI lighted first is simply known.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は障害ＬＳＩ検出方式
に関し、特に複数のＬＳＩを使用するシステムにおける
故障時の障害ＬＳＩ検出方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fault LSI detection method, and more particularly to a fault LSI detection method when a failure occurs in a system using a plurality of LSIs.

【０００２】[0002]

【従来の技術】従来から、多数のＬＳＩが実装されてい
るシステムにおいては、障害が発生するとＬＳＩに内蔵
されているエラー検出機能が障害を検出し、当該ＬＳＩ
に障害が発生したことを示すＥＩＦ（エラーインジケー
トフラグ）を点灯させるように構成されている。この結
果、障害でシステムが停止した後に、スキャンパスによ
り各ＬＳＩのレジスタの内容を出力させると、障害を検
出したＬＳＩにおいてはＥＩＦが点灯したことを示す情
報がレジスタに保持されているので、これを確認するこ
とにより障害が発生したＬＳＩを特定することができ
る。2. Description of the Related Art Conventionally, in a system in which a large number of LSIs are mounted, when a failure occurs, an error detection function built in the LSI detects the failure and the LSI detects the failure.
Is configured to turn on an EIF (error indicator flag) indicating that a failure has occurred. As a result, when the contents of the register of each LSI are output by the scan path after the system is stopped due to the failure, the information indicating that the EIF is turned on is held in the register of the LSI in which the failure is detected. By confirming the above, the LSI in which the failure has occurred can be specified.

【０００３】しかしながら、一般的に障害が発生してか
らシステムが停止するまでにはかなりの時間が経過する
ため、障害が発生したＬＳＩから異常データが他のＬＳ
Ｉに送出される場合が少なからず存在する。障害ＬＳＩ
からの異常データを入力したＬＳＩは、自分のチェック
回路でデータが異常であることを認識してＥＩＦを点灯
させるので、システム停止後のスキャンパスデータでは
複数のＬＳＩにＥＩＦが点灯していることがある。この
ような場合、すべてのＬＳＩの入出力にチェック回路が
設けられていなければ、内部で発生したエラーか外部か
ら入力された異常データのために発生したエラーかを完
全に分離して解析することは不可能であり、通常の場合
には障害原因のＬＳＩを特定することは困難である。However, since a considerable amount of time generally elapses after a failure occurs until the system stops, abnormal data is transmitted from the failed LSI to another LSI.
There are quite a few cases where data is sent to I. Failure LSI
The LSI to which the abnormal data is input recognizes that the data is abnormal in its own check circuit and turns on the EIF. Therefore, in the scan path data after the system is stopped, the EIF is turned on for a plurality of LSIs. There is. In such a case, if a check circuit is not provided for all LSI inputs and outputs, it is necessary to completely separate and analyze whether an error has occurred internally or has occurred due to abnormal data input externally. Is impossible, and it is difficult to specify the LSI causing the failure in the normal case.

【０００４】[0004]

【発明が解決しようとする課題】上述したように、複数
のＬＳＩが実装されているシステムの従来の障害ＬＳＩ
検出方式では、複数のＬＳＩのＥＩＦが点灯することが
あり、この場合に障害原因となったＬＳＩを特定するこ
とは一般に困難である。システムの構成やＬＳＩの特性
を熟知した専門家がＥＩＦの点灯状況を見て詳細に解析
すれば、障害原因となったＬＳＩを特定するこができる
場合もあるが、この場合でも判定にはかなりの時間がか
かる。詳細に解析しても特定できない場合もあり、一般
的な障害処理としてはＥＩＦの点灯したＬＳＩをすべて
交換することになる。As described above, a conventional faulty LSI in a system in which a plurality of LSIs are mounted is described.
In the detection method, the EIFs of a plurality of LSIs may be turned on. In this case, it is generally difficult to identify the LSI that has caused a failure. If an expert who is familiar with the system configuration and the characteristics of the LSI can look at the lighting status of the EIF and analyze it in detail, it may be possible to identify the LSI that caused the failure. It takes time. In some cases, even if it is analyzed in detail, it cannot be specified. As a general fault processing, all the lit LSIs of the EIF are replaced.

【０００５】又、規模の大きなＬＳＩにおいては、障害
原因の調査解析を容易とするため、ＬＳＩを複数に分割
したブロック又はサブユニットごとにエラー検出用のチ
ェック回路を備えており、当該ＬＳＩの障害を示すため
の代表ＥＩＦのみならず、ブロック又はサブユニット単
位の障害を表示する詳細ＥＩＦを点灯させるように構成
されたものがある。このようなＬＳＩにおいても、障害
時に複数の詳細ＥＩＦが点灯し、スキャンパスデータか
ら障害原因となったブロック又はサブユットを容易に特
定できないという同様な問題がある。In order to facilitate the investigation and analysis of the cause of a failure in a large-scale LSI, a check circuit for detecting an error is provided for each block or subunit obtained by dividing the LSI into a plurality of units. There is a configuration in which not only a representative EIF for indicating a failure but also a detailed EIF for displaying a failure in units of blocks or subunits is turned on. Even in such an LSI, there is a similar problem that a plurality of detailed EIFs are turned on at the time of a failure, and the block or sub-unit causing the failure cannot be easily identified from the scan path data.

【０００６】本発明の第１の目的は、複数のＬＳＩを実
装したシステムにおいて、スキャンパスデータに複数の
ＬＳＩのＥＩＦが点灯している場合でも、障害原因とな
ったＬＳＩを専門家でなくても容易に特定することが可
能な簡易な構成の障害ＬＳＩ検出方式を提供することで
ある。A first object of the present invention is to provide a system in which a plurality of LSIs are mounted, even if the EIFs of the plurality of LSIs are turned on in the scan path data, it is not necessary for an expert to identify the LSI that caused the failure. Another object of the present invention is to provide a faulty LSI detection method having a simple configuration that can easily specify the faulty LSI.

【０００７】本発明の第２の目的は、一つのＬＳＩに詳
細ＥＩＦを点灯する複数のブロックが存在し、スキャン
パスデータに複数のブロックの詳細ＥＩＦが点灯してい
る場合に、障害原因となったブロックを容易に特定でき
る障害ＬＳＩ検出方式を提供することである。A second object of the present invention is to cause a failure when a plurality of blocks for turning on detailed EIFs exist in one LSI and the detailed EIFs for a plurality of blocks are turned on in scan path data. It is an object of the present invention to provide a faulty LSI detection method capable of easily specifying a failed block.

【０００８】[0008]

【課題を解決するための手段】請求項１の障害ＬＳＩ検
出方式は、共通のクロック信号により動作する複数のＬ
ＳＩを含むシステムの障害ＬＳＩ検出方式において、前
記各ＬＳＩに、システム制御部からのリセット信号でリ
セットされスタート信号で前記クロックの計数を開始す
るタイマと、前記リセット信号でリセットされ障害によ
り当該ＬＳＩにエラーが発生したことを示す代表エラー
インジケートフラグが点灯したとき前記タイマのタイマ
値を記憶し保持する保持レジスタとを備え、前記システ
ム制御部には、前記リセット信号およびスタート信号を
それぞれ前記各ＬＳＩに対し同時に送信する同期制御手
段と、システム停止後に前記各保持レジスタのタイマ値
をスキャンパスにより読み出す読み出し手段とを備えて
構成されている。According to a first aspect of the present invention, there is provided a faulty LSI detection system comprising: a plurality of LSIs operating by a common clock signal;
In the failure detection method for a system including an SI, each of the LSIs is provided with a timer which is reset by a reset signal from a system control unit and starts counting the clock by a start signal, and which is reset by the reset signal and provided to the LSI by a failure. A holding register for storing and holding a timer value of the timer when a representative error indicator flag indicating that an error has occurred is turned on. The system control unit stores the reset signal and the start signal in each of the LSIs. And a reading means for reading out the timer value of each of the holding registers by a scan path after the system is stopped.

【０００９】請求項２の障害ＬＳＩ検出方式は、請求項
１記載の障害ＬＳＩ検出方式において、前記各ＬＳＩ
に、代表エラーインジケートフラグの点灯時点のタイマ
値を保持する前記保持レジスタに加え、当該ＬＳＩ内の
各ブロックでエラーが発生したことを示す詳細エラーイ
ンジケートフラグが点灯したとき前記タイマのタイマ値
を記憶保持してスキャンパスにより出力できる詳細保持
レジスタを備えたことを特徴としている。The fault LSI detection system according to claim 2 is the fault LSI detection system according to claim 1,
In addition to the holding register holding the timer value at the time of lighting of the representative error indicator flag, when the detailed error indicator flag indicating that an error has occurred in each block in the LSI lights up, the timer value of the timer is turned on. , And a detail holding register capable of storing and outputting the same through a scan path.

【００１０】請求項３の障害ＬＳＩ検出方式は、請求項
２記載の障害ＬＳＩ検出方式において、前記各ＬＳＩに
設けられる前記詳細保持レジスタの数が当該ＬＳＩ内の
詳細エラーインジケートフラグを点灯するブロック数と
等しく設定されていることを特徴としている。According to a third aspect of the present invention, in the faulty LSI detection system according to the second aspect, the number of the detail holding registers provided in each of the LSIs turns on a detail error indicator flag in the LSI. It is characterized by being set equal to the number.

【００１１】請求項４の障害ＬＳＩ検出方式は、請求項
２記載の障害ＬＳＩ検出方式において、前記各ＬＳＩに
設けられる前記詳細保持レジスタの数が当該ＬＳＩ内の
詳細エラーインジケートフラグを点灯するブロック数よ
りも少なく、前記各詳細保持レジスタと前記各ブロック
との接続を変更する選択手段を備えたことを特徴として
いる。According to a fourth aspect of the present invention, in the faulty LSI detection system according to the second aspect, the number of the detail holding registers provided in each of the LSIs turns on a detail error indicator flag in the LSI. And a selection means for changing a connection between each of the detail holding registers and each of the blocks, the number being less than the number.

【００１２】請求項５の障害ＬＳＩ検出方式は、請求項
４記載の障害ＬＳＩ検出方式において、前記選択手段
が、詳細エラーインジケートフラグが点灯した順番と、
複数の詳細保持レジスタのあらかじめ指定した順番とが
対応するように接続変更する機能を備え、前記各詳細保
持レジスタにはタイマ値の代わりに接続されたブロック
の識別情報を記憶保持するように構成したことを特徴と
している。According to a fifth aspect of the present invention, there is provided the faulty LSI detection method according to the fourth aspect, wherein the selecting means determines the order in which the detailed error indicator flags are lit, and
It has a function of changing the connection so that a predetermined order of the plurality of detail holding registers corresponds to each other, and each of the detail holding registers is configured to store and hold identification information of a connected block instead of a timer value. It is characterized by:

【００１３】[0013]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.

【００１４】図１は、本発明の第１の実施形態の構成を
示すブロック図である。FIG. 1 is a block diagram showing the configuration of the first embodiment of the present invention.

【００１５】本実施形態の障害ＬＳＩ検出方式は、図１
に示すように、バス３０に接続され共通クロック信号で
動作するＬＳＩ１０ａ，１０ｂ……１０ｎに、リセット
信号Ｒでリセットされスタート信号Ｓでクロック信号の
計数を開始するタイマ１ａ，１ｂ……１ｎと、リセット
信号Ｒでリセットされフェッチ信号Ｆによりタイマ値を
記憶保持する保持レジスタ２ａ，２ｂ……２ｎとを備
え、システム制御部２０には、リセット信号Ｒ及びスタ
ート信号Ｓをそれぞれ各ＬＳＩに対し同時に送信する同
期制御手段２１と、システム停止後に各保持レジスタの
タイマ値をスキャンパスデータＤとして読み出すための
読み出し手段２２とを備えている。FIG. 1 is a block diagram showing a failure LSI detection method according to the present embodiment.
, 10n connected to the bus 30 and operating with a common clock signal, timers 1a, 1b... 1n reset by a reset signal R and starting counting clock signals by a start signal S, Holding registers 2a, 2b... 2n that are reset by a reset signal R and store timer values by a fetch signal F, and simultaneously transmit a reset signal R and a start signal S to the respective LSIs simultaneously to the system control unit 20. And a reading unit 22 for reading out the timer value of each holding register as scan path data D after the system is stopped.

【００１６】まず、システムが立ち上がるとき、システ
ム制御部（診断プロセッサ）２０はリセット信号Ｒを送
信し、各ＬＳＩのタイマ１ａ，１ｂ……１ｎ及び保持レ
ジスタ２ａ，２ｂ……２ｎを同時に０リセットする。シ
ステムが立ち上がり運用を開始すると、スタート信号Ｓ
を送信して各ＬＳＩのタイマ１ａ，１ｂ……１ｎを同期
してスタートさせる。運用を開始した後に、いずれかの
ＬＳＩに障害が発生すると、そのＬＳＩに設けられてい
るチェック回路が異常を検出して代表ＥＩＦを点灯させ
る。この点灯情報をフェッチ信号Ｆとして、障害が発生
したＬＳＩの保持レジスタ２ｉ（ｉはａ，ｂ……ｎ）は
タイマ１ｉのタイマ値を取り込み記憶する。システムの
停止後、読み出し手段２２の指示により各ＬＳＩの代表
ＥＩＦの情報と共に保持レジスタ２ａ，２ｂ……２ｎの
内容をスキャンパスデータＤとして読み出す。これによ
り、複数のＬＳＩにおいて同時に代表ＥＩＦが点灯して
いた場合でも、保持レジスタを参照することによりどの
ＬＳＩが最も先に点灯したかが簡単に判明する。最も先
に点灯したＬＳＩが障害原因のＬＳＩであり、後から点
灯したＬＳＩは外部からの異常データ入力による誘発点
灯であると考えられるので、障害原因のＬＳＩの特定が
短時間で簡単に行えることになる。First, when the system starts up, the system control unit (diagnosis processor) 20 transmits a reset signal R, and simultaneously resets the timers 1a, 1b... 1n and the holding registers 2a, 2b. . When the system starts up and starts operation, the start signal S
To start the timers 1a, 1b... 1n of each LSI in synchronization. If a failure occurs in any of the LSIs after the start of operation, a check circuit provided in the LSI detects an abnormality and turns on the representative EIF. With this lighting information as the fetch signal F, the holding register 2i (i is a, b... N) of the LSI in which the fault has occurred takes in and stores the timer value of the timer 1i. After the system is stopped, the contents of the holding registers 2a, 2b... 2n are read as scan path data D together with the information of the representative EIF of each LSI in accordance with the instruction of the reading means 22. Thus, even when the representative EIF is turned on simultaneously in a plurality of LSIs, it is easy to determine which LSI is turned on first by referring to the holding register. Since the LSI lit first is the LSI that caused the failure, and the LSI that was lit later is considered to be triggered by the input of abnormal data from the outside, it is possible to easily identify the LSI that caused the failure in a short time. become.

【００１７】なお、タイマ１ａ，１ｂ……１ｎは障害が
発生してからシステムが停止するまでの間に発生する複
数の事象の間の時間差を求めるためのものであり、計数
可能な上限値は障害発生からシステム停止までの必要時
間に対して余裕を持たせておけば、上限値に達すると０
に戻り循環計数してよく、保持レジスタと共に簡単なハ
ードウェアによりＬＳＩ内部に構成できる。The timers 1a, 1b... 1n are used to determine the time difference between a plurality of events that occur between the occurrence of a fault and the stop of the system. If a margin is provided for the required time from the occurrence of a failure to the stop of the system, if the time reaches the upper limit, 0
In this case, the number of cycles may be counted back, and the LSI can be configured inside the LSI by simple hardware together with the holding register.

【００１８】図２は、本発明の第２の実施形態における
一つのＬＳＩ内部の障害検出に関連する部分の構成を示
したブロック図である。第２の実施形態は、ＬＳＩ内を
複数のサブユニット及びＩ／Ｏブロックに分割し、サブ
ユニット及びＩ／Ｏブロックごとにチェック回路を設け
て詳細ＥＩＦを点灯させるように構成されたＬＳＩに対
して本発明の技術思想を適用した一例であり、障害原因
のＬＳＩの特定のみならず、障害ＬＳＩ内部の原因ブロ
ック（以下、サブユニット又はブロックを総称して単に
ブロックという）の特定も行える。FIG. 2 is a block diagram showing a configuration of a part related to failure detection in one LSI in the second embodiment of the present invention. The second embodiment is directed to an LSI configured to divide an LSI into a plurality of subunits and I / O blocks, provide a check circuit for each subunit and I / O block, and turn on a detailed EIF. This is an example in which the technical concept of the present invention is applied, and it is possible to specify not only an LSI causing a failure but also a cause block (hereinafter, a subunit or a block is simply referred to as a block) inside a failure LSI.

【００１９】この実施形態においては、図２に示すよう
に、各ＬＳＩには、図１の場合と同様な機能を持つタイ
マ１と保持レジスタ２に加え、各ブロックの詳細ＥＩＦ
の点灯時刻を保持するための詳細保持レジスタ３ａ……
３ｋと、各詳細保持レジスタと各ブロックとの接続を変
更するエラーフラグ信号選択回路４とが追加されてい
る。図２の右側に記載されている回路は、詳細ＥＩＦ及
び代表ＥＩＦを点灯させるための従来から用いられてい
る通常の回路である。In this embodiment, as shown in FIG. 2, each LSI includes a timer 1 and a holding register 2 having the same functions as in FIG.
Detail holding register 3a for holding the lighting time of.
3k and an error flag signal selection circuit 4 for changing the connection between each detail holding register and each block are added. The circuit described on the right side of FIG. 2 is a conventional circuit that is conventionally used for lighting the detailed EIF and the representative EIF.

【００２０】運用中に障害が発生すると、各ブロックの
チェック回路５ａ，５ｂ……５ｍにより検出され、詳細
ＥＩＦが点灯して詳細ＥＩＦ用フリップフロップ６ａ，
６ｂ……６ｍに保持される。詳細ＥＩＦに対してマスク
がかかっていなければ、いずれかの詳細ＥＩＦが有効と
なるとＯＲゲート８を介して代表ＥＩＦ用フリップフロ
ップ７にフラグが点灯し、マスクがされていない限り障
害通知信号としてシステム制御部へ報告される。又、代
表ＥＩＦ用フリップフロップ７の出力は保持レジスタ２
のフェッチ信号となり、代表ＥＩＦが点灯した時点のタ
イマ１のタイマ値を保持レジスタ２に格納する。When a fault occurs during operation, the check circuit 5a, 5b... 5m of each block detects the fault, the detailed EIF is turned on, and the detailed EIF flip-flop 6a,
6b is held at 6m. If the detailed EIF is not masked, the flag is turned on in the representative EIF flip-flop 7 via the OR gate 8 when any of the detailed EIFs becomes valid. Reported to the control unit. The output of the representative EIF flip-flop 7 is the holding register 2
And the timer value of the timer 1 at the time when the representative EIF is turned on is stored in the holding register 2.

【００２１】一方、詳細ＥＩＦ用フリップフロップ６
ａ，６ｂ……６ｍの出力はエラーフラグ信号選択回路４
に入力されており、詳細保持レジスタ３ａ……３ｋのフ
ェッチ信号となる。これにより、詳細保持レジスタ３ａ
……３ｋには、それぞれエラーフラグ信号選択回路４の
設定に従った詳細ＥＩＦの点灯時点のタイマ値が格納保
持される。詳細保持レジスタの数ｋが詳細ＥＩＦを点灯
するブロック数ｍよりも少ない場合、すべての詳細ＥＩ
Ｆの点灯タイミングを記録させることはできないが、ｋ
個の重点ブロックを決めてエラーフラグ信号選択回路４
をあらかじめ設定しておくことにより、同一ＬＳＩ内で
複数の詳細ＥＩＦが点灯したとき、障害原因ブロックの
特定に有効である。又、保持レジスタ２のタイマ値と詳
細ＥＩＦが点灯しているブロックの詳細保持レジスタ３
ｊ（ｊはａ〜ｋ）のタイマ値とを比較することにより、
障害原因ブロックか否かの判定に有効な情報を得ること
ができる。On the other hand, the detailed EIF flip-flop 6
a, 6b... 6m are output from the error flag signal selection circuit 4
, And becomes a fetch signal for the detail holding registers 3a... 3k. Thereby, the detail holding register 3a
... 3k store and hold timer values at the time of lighting of the detailed EIF according to the settings of the error flag signal selection circuit 4, respectively. If the number k of the detail holding registers is smaller than the number m of the blocks for lighting the detail EIF, all the detail EI
The lighting timing of F cannot be recorded, but k
Error flag signal selection circuit 4
Is set in advance, and when a plurality of detailed EIFs are turned on in the same LSI, it is effective to specify the block causing the failure. Further, the timer value of the holding register 2 and the detailed holding register 3 of the block in which the detailed EIF is lit are displayed.
By comparing with the timer value of j (j is a to k),
It is possible to obtain information effective for determining whether or not the block is a failure cause block.

【００２２】システム制御部が障害通知信号を受け取り
システムを停止させた後、スキャンパスによりフラグを
保持する各フリップフロップと保持レジスタ２及び各詳
細保持レジスタの内容を読み出す。これにより、複数の
ＬＳＩの代表ＥＩＦが点灯した場合に、各ＬＳＩの保持
レジスタ２のタイマ値を相互に比較することによりどの
ＬＳＩが障害原因であるかを判定できると共に、一つの
ＬＳＩ内で複数の詳細ＥＩＦが点灯した場合に、詳細保
持レジスタ３ａ……３ｋのタイマ値を比較することによ
り、どのブロックが障害原因となったかの解析が容易と
なる。After the system controller receives the failure notification signal and stops the system, it reads out the contents of the flip-flops holding the flags, the holding register 2 and the detail holding registers by the scan path. Thus, when the representative EIF of a plurality of LSIs is turned on, it is possible to determine which LSI is the cause of the failure by comparing the timer values of the holding registers 2 of the respective LSIs with each other. By comparing the timer values of the detail holding registers 3a... 3k when the detail EIF is turned on, it becomes easy to analyze which block caused the failure.

【００２３】なお、図２は、詳細保持レジスタ数ｋがブ
ロック数ｍよりも少なく、エラーフラグ信号選択回路４
を設け両者の対応関係を変更可能とした例であるが、ブ
ロック数と同数の詳細保持レジスタを設けた場合には、
エラーフラグ信号選択回路４を設ける必要はなく、すべ
てのブロックについて確実な解析が可能となる。FIG. 2 shows that the number of detailed holding registers k is smaller than the number of blocks m and the error flag signal selection circuit 4
In this example, the correspondence between the two can be changed.However, when the same number of detailed holding registers as the number of blocks are provided,
There is no need to provide the error flag signal selection circuit 4, and reliable analysis can be performed for all blocks.

【００２４】次に、図２と同様な構成で、詳細保持レジ
スタ数ｋがブロック数ｍよりも少ない場合でも、すべて
のブロックを調査対象にして障害原因の特定が行える第
３の実施形態について説明する。図３は、第３の実施形
態に使用するエラーフラグ信号選択回路の詳細を示した
ブロック図である。Next, a description will be given of a third embodiment in which, even when the number of detailed holding registers k is smaller than the number of blocks m, all blocks are to be investigated and the cause of the failure can be specified, with a configuration similar to that of FIG. I do. FIG. 3 is a block diagram showing details of an error flag signal selection circuit used in the third embodiment.

【００２５】図３に示すエラーフラグ信号選択回路は、
図示しない３個の詳細保持レジスタのフェッチ信号Ｆ
１，Ｆ２，Ｆ３を出力するセレクタ４１，４２，４３
と、セレクタ４１，４２，４３を制御するためのエンコ
ーダ・デコーダ４４とから構成されている。各セレクタ
の入力およびエンコーダ・デコーダ４４には、各ブロッ
クの詳細ＥＩＦ信号Ｅ１，Ｅ２……Ｅｍが入力されてい
る。The error flag signal selection circuit shown in FIG.
Fetch signals F of three detailed holding registers (not shown)
Selectors 41, 42, 43 for outputting 1, F2, F3
And an encoder / decoder 44 for controlling the selectors 41, 42, 43. The detailed EIF signals E1, E2... Em of the respective blocks are input to the input of each selector and the encoder / decoder 44.

【００２６】このエラーフラグ信号選択回路は、最初に
点灯した詳細ＥＩＦの信号をセレクタ４１から、２番目
に点灯した詳細ＥＩＦの信号をセレクタ４２から、３番
目に点灯した詳細ＥＩＦの信号をセレクタ４３からそれ
ぞれ出力するように構成されている。このため、エンコ
ーダ・デコーダ４４は、入力の詳細ＥＩＦ信号Ｅ１，Ｅ
２……Ｅｍがすべて無効（０）のときセレクタ４１に対
して選択制御信号を出力する状態で待機しており、詳細
ＥＩＦ信号が入力されると、その詳細ＥＩＦ信号を出力
するような選択制御信号をセレクタ４１に出力する。そ
の後、セレクタ４２に対して選択制御信号を出力する状
態で待機する。この状態で２番目の詳細ＥＩＦ信号が入
力されると、変化のあった信号線に対応する選択制御信
号をセレクタ４２に出力した後、セレクタ４３に対して
選択制御信号を出力する状態で待機する。このようにし
て、先頭の詳細保持レジスタから順番に使用することが
できるので、少数の詳細保持レジスタで多数のブロック
に効率的に対応できる。The error flag signal selection circuit selects the first illuminated detailed EIF signal from the selector 41, the second illuminated detailed EIF signal from the selector 42, and the third illuminated detailed EIF signal from the selector 43. , Respectively. For this reason, the encoder / decoder 44 supplies the detailed input EIF signals E1, E
2... When all Em are invalid (0), the apparatus is on standby in a state of outputting a selection control signal to the selector 41. When a detailed EIF signal is input, selection control is performed to output the detailed EIF signal. The signal is output to the selector 41. After that, it waits in a state of outputting a selection control signal to the selector 42. When the second detailed EIF signal is input in this state, the selection control signal corresponding to the changed signal line is output to the selector 42, and then, the control waits while the selection control signal is output to the selector 43. . In this way, since the first detail holding register can be used in order, the small number of detail holding registers can efficiently deal with a large number of blocks.

【００２７】このような機能を有するエラーフラグ信号
選択回路を用いても、詳細保持レジスタにタイマ値を格
納しただけでは、詳細保持レジスタと格納されているタ
イマ値の時点に詳細ＥＩＦが点灯したブロックとの対応
が残らないので、有効な情報とならない。これを有効な
情報とするためには、タイマ値と同時にブロックの識別
情報を記憶させればよく、詳細保持レジスタと同数の別
のレジスタを設けて同じ順番に識別情報を記憶させ、ス
キャンパスに接続して出力させるようにすればよい。な
お、レジスタの数を増加させない方法として、点灯の順
番さえ分かればよいので、詳細保持レジスタにタイマ値
でなくブロックの識別情報を記憶保持させるようにして
もよい。ブロックの識別情報としては、例えば、エンコ
ーダ・デコーダ４４の入力の詳細ＥＩＦ信号Ｅ１，Ｅ２
……Ｅｍの情報をビット列として記憶させればよい。Even if the error flag signal selection circuit having such a function is used, if the timer value is simply stored in the detailed holding register, the detailed EIF is turned on at the time of the stored timer value and the detailed holding register. Since no correspondence remains, the information is not valid. In order to make this information valid, it is only necessary to store the identification information of the block at the same time as the timer value.The same number of other registers as the detail holding registers are provided, the identification information is stored in the same order, and the information is stored in the scan path. What is necessary is just to connect and output. As a method of not increasing the number of registers, it is only necessary to know the order of lighting. Therefore, not the timer value but the block identification information may be stored in the detailed holding register. As the block identification information, for example, detailed EIF signals E1 and E2 of the input of the encoder / decoder 44
... The information of Em may be stored as a bit string.

【００２８】[0028]

【発明の効果】以上説明したように、本発明の障害ＬＳ
Ｉ検出方式によれば、各ＬＳＩに同期して動作するタイ
マと、障害発生時にタマ値を記憶保持する保持レジスタ
を設けたので、システム停止後のスキャンパスデータの
調査時に、複数のＬＳＩに障害フラグが点灯していて
も、保持レジスタのタイマ値を比較することにより、ど
のＬＳＩが先に点灯したかを容易に知ることができ、障
害原因のＬＳＩの探索を効率的に行える効果がある。As described above, as described above, the fault LS of the present invention
According to the I-detection method, a timer that operates in synchronization with each LSI and a holding register that stores and stores a timer value when a failure occurs are provided. Even if the flag is turned on, it is possible to easily know which LSI was turned on first by comparing the timer value of the holding register, and it is possible to efficiently search for the LSI that caused the failure.

【００２９】なお、タイマは障害が発生してからシステ
ムが停止するまでの間に発生する複数のフラグ点灯の相
対的な時間差を知るためのものであり、保持レジスタと
共に簡単なハードウェアによりＬＳＩ内部に構成できる
ため、外部とのインタフェースも少なく、システム全体
として負担が少なく効率的な障害ＬＳＩの検出が可能と
なる。The timer is used to determine the relative time difference between the lighting of a plurality of flags which occurs between the occurrence of a fault and the stop of the system. Therefore, the number of interfaces with the outside is small, the burden on the entire system is small, and efficient detection of a faulty LSI is possible.

【００３０】又、請求項２から請求項５まで各請求項の
発明によれば、上述したＬＳＩ単位での検出に加え、一
つのＬＳＩの内部でブロックごとにチェック回路を備え
ている場合に、複数のブロックの障害フラグが同時に点
灯していても、どのブロックの障害フラグが先に点灯し
たかの判断が容易に行えるため、障害状況の調査分析や
障害原因の究明が効率的となる効果がある。According to the invention of each of claims 2 to 5, in addition to the above-described detection in LSI units, when a check circuit is provided for each block inside one LSI, Even if the failure flags of multiple blocks are lit at the same time, it is easy to determine which block's failure flag was lit first, so that the effect of investigating and analyzing the failure situation and investigating the cause of the failure is efficient. is there.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施形態の構成を示すブロック
図である。FIG. 1 is a block diagram illustrating a configuration of a first exemplary embodiment of the present invention.

【図２】本発明の第２の実施形態におけるＬＳＩ内の障
害検出関連部分の構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of a failure detection related portion in an LSI according to a second embodiment of the present invention.

【図３】本発明の第３の実施形態におけるＬＳＩ内のエ
ラーフラグ選択回路の詳細を示すブロック図である。FIG. 3 is a block diagram illustrating details of an error flag selection circuit in an LSI according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１，１ａ，１ｂ……１ｎ タイマ ２，２ａ，２ｂ……２ｎ 保持レジスタ ３ａ……３ｋ 詳細保持レジスタ ４ エラーフラグ信号選択回路 ５ａ，５ｂ……５ｍ チェック回路 ６ａ，６ｂ……６ｍ 詳細ＥＩＦ用フリップフロップ ７ 代表ＥＩＦ用フリップフロップ ８ ＯＲゲート ９ ＥＩＦマスク回路 １０ａ，１０ｂ……１０ｎ ＬＳＩ ２０ システム制御部 ２１ 同期制御手段 ２２ 読み出し手段 ３０ バス ４１，４２，４３ セレクタ ４４ エンコーダ・デコーダ Ｄ スキャンパスデータ Ｅ１，Ｅ２……Ｅｍ 詳細ＥＩＦ信号 Ｆ，Ｆ１，Ｆ２，Ｆ３ フェッチ信号 Ｒ リセット信号 Ｓ スタート信号 1, 1a, 1b ... 1n Timer 2, 2a, 2b ... 2n Holding register 3a ... 3k Detailed holding register 4 Error flag signal selection circuit 5a, 5b ... 5m Check circuit 6a, 6b ... 6m Detailed EIF flip-flop 7 Representative EIF flip-flop 8 OR gate 9 EIF mask circuit 10a, 10b... 10n LSI 20 System control unit 21 Synchronization control unit 22 Read unit 30 Bus 41, 42, 43 Selector 44 Encoder / Decoder D Scan path data E1, E2 ... Em Detailed EIF signal F, F1, F2, F3 Fetch signal R Reset signal S Start signal

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 共通のクロック信号により動作する複数
のＬＳＩを含むシステムの障害ＬＳＩ検出方式におい
て、前記各ＬＳＩに、システム制御部からのリセット信
号でリセットされスタート信号で前記クロックの計数を
開始するタイマと、前記リセット信号でリセットされ障
害により当該ＬＳＩにエラーが発生したことを示す代表
エラーインジケートフラグが点灯したとき前記タイマの
タイマ値を記憶し保持する保持レジスタとを備え、前記
システム制御部には、前記リセット信号およびスタート
信号をそれぞれ前記各ＬＳＩに対し同時に送信する同期
制御手段と、システム停止後に前記各保持レジスタのタ
イマ値をスキャンパスにより読み出す読み出し手段とを
備えたことを特徴とする障害ＬＳＩ検出方式。1. In a fault LSI detection system for a system including a plurality of LSIs operated by a common clock signal, each LSI is reset by a reset signal from a system control unit and starts counting the clock by a start signal. The system control unit, comprising: a timer; and a holding register for storing and holding a timer value of the timer when a representative error indicator flag, which is reset by the reset signal and indicates that an error has occurred in the LSI due to a failure, is turned on. And a synchronous control means for simultaneously transmitting the reset signal and the start signal to each of the LSIs, and a reading means for reading out the timer value of each of the holding registers by a scan path after the system is stopped. Failure LSI detection method. 【請求項２】 前記各ＬＳＩに、代表エラーインジケー
トフラグの点灯時点のタイマ値を保持する前記保持レジ
スタに加え、当該ＬＳＩ内の各ブロックでエラーが発生
したことを示す詳細エラーインジケートフラグが点灯し
たとき前記タイマのタイマ値を記憶保持してスキャンパ
スにより出力できる詳細保持レジスタを備えたことを特
徴とする請求項１記載の障害ＬＳＩ検出方式。2. A detailed error indicator flag indicating that an error has occurred in each block in the LSI, in addition to the holding register holding a timer value at the time of lighting the representative error indicator flag in each of the LSIs. 2. The fault LSI detection method according to claim 1, further comprising a detail holding register capable of storing and holding a timer value of said timer when lit, and outputting the value through a scan path. 【請求項３】 前記各ＬＳＩに設けられる前記詳細保持
レジスタの数が当該ＬＳＩ内の詳細エラーインジケート
フラグを点灯するブロック数と等しく設定されているこ
とを特徴とする請求項２記載の障害ＬＳＩ検出方式。3. The faulty LSI according to claim 2, wherein the number of said detail holding registers provided in each of said LSIs is set to be equal to the number of blocks for turning on a detail error indicator flag in said LSI. Detection method. 【請求項４】 前記各ＬＳＩに設けられる前記詳細保持
レジスタの数が当該ＬＳＩ内の詳細エラーインジケート
フラグを点灯するブロック数よりも少なく、前記各詳細
保持レジスタと前記各ブロックとの接続を変更する選択
手段を備えたことを特徴とする請求項２記載の障害ＬＳ
Ｉ検出方式。4. The number of the detail holding registers provided in each of the LSIs is smaller than the number of blocks for turning on the detail error indicator flag in the LSI, and the connection between each of the detail holding registers and each of the blocks is changed. 3. The failure LS according to claim 2, further comprising a selection unit that performs the operation.
I detection method. 【請求項５】 前記選択手段が、詳細エラーインジケー
トフラグが点灯した順番と、複数の詳細保持レジスタの
あらかじめ指定した順番とが対応するように接続変更す
る機能を備え、前記各詳細保持レジスタにはタイマ値の
代わりに接続されたブロックの識別情報を記憶保持する
ように構成したことを特徴とする請求項４記載の障害Ｌ
ＳＩ検出方式。5. The method according to claim 1, wherein the selecting means has a function of changing the connection so that the order in which the detailed error indicator flag lights up corresponds to the order specified in advance of the plurality of detailed holding registers. 5. The fault L according to claim 4, wherein the controller stores and retains the identification information of the connected block instead of the timer value.
SI detection method.