JPH1021157A - Device and method for verifying bus bridge model - Google Patents

Abstract

PROBLEM TO BE SOLVED: To verify a bus bridge model with high accuracy and to efficiently perform that verification by discriminating the normality of model of a bus bridge by comparing a detected bus simulation signal with a correspondent bus predict signal. SOLUTION: When a bus prediction signal 76 is remained in a test data holding means 60, based on the bus prediction signal 76, the kind of a signal on a bus 34 is monitored. When the kind of the detected signal on the bus 34 is judged as a target kind, a bus signal detecting means 70 fetches a bus simulation signal 74 and dispatches it to a comparative discriminating means 72. The comparative discriminating means 72 compares the fetched bus simulation signal 74 with the bus prediction signal 76 in the test data holding means 60. When the compared result shows coincidence, it means the bus bridge model expressed by the bus bridge is operated as specified, and the operation of the model is discriminated normal. When the compared result shows non-coincidence, on the other hand, the model is not operated as expected and its operation is decided as error.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、コンピュータ、Ｃ
ＰＵ内の各部が接続される複数のバスの間での信号の受
け渡しを担うバスブリッジの設計において作成されたバ
スブリッジモデルを検証する装置及び方法に関し、特に
その精度の向上及び検証作業の効率化に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a computer, C
The present invention relates to an apparatus and a method for verifying a bus bridge model created in the design of a bus bridge that transfers signals between a plurality of buses to which each unit in a PU is connected, and in particular, to improve the accuracy and efficiency of the verification work. About.

【０００２】[0002]

【従来の技術】コンピュータを構成するプロセッサ、メ
モリ、外部記憶装置などの構成要素はバスにより相互接
続される。このバスは必要に応じて複数設けられ、それ
ら相互の間ではバスブリッジにより信号の受け渡しが行
われる。一般的に、これらハードウェアの動作の検証
を、それらを実際に製造して初めて行うのでは非常に効
率が悪い。そこで、設計段階で、設計モデルに基づくシ
ミュレーションによる検証が行われることが多い。バス
ブリッジも、半導体集積回路として構成される前に、論
理モデルによりその正当性が検証される。2. Description of the Related Art Components constituting a computer, such as a processor, a memory, and an external storage device, are interconnected by a bus. A plurality of these buses are provided as necessary, and signals are transferred between them by a bus bridge. In general, it is very inefficient to verify the operation of these hardware only after actually manufacturing them. Therefore, at the design stage, verification by simulation based on a design model is often performed. Before the bus bridge is configured as a semiconductor integrated circuit, its validity is verified by a logical model.

【０００３】図１６は、従来のバスブリッジモデルの検
証装置の構成の模式図である。検証対象となるバスブリ
ッジ２はバスＡ（バス４）とバスＢ（バス６）とを接続
する。バスＡ、Ｂにはそれぞれデータ記憶手段８、１０
が接続されている。また、各バスにはそれぞれドライバ
１２、１４が接続されている。これらドライバ１２、１
４には、オペレーションデータ設定手段１６がオペレー
ションデータを設定する。また、データ記憶手段８、１
０には比較判定手段１８が接続され、各記憶手段のシミ
ュレーション後の内容が、期待値設定手段２０により設
定された期待値と比較される。検証装置を構成するこれ
ら各要素は、実際の、例えばバスブリッジ回路、バス、
メモリ回路等の動作を模擬（シミュレート）するもので
あり、通常、全体がコンピュータ上にプログラムを用い
て構成される。FIG. 16 is a schematic diagram showing the configuration of a conventional bus bridge model verification device. The bus bridge 2 to be verified connects the bus A (bus 4) and the bus B (bus 6). The buses A and B have data storage means 8 and 10 respectively.
Is connected. Drivers 12 and 14 are connected to each bus, respectively. These drivers 12, 1
In 4, the operation data setting means 16 sets operation data. The data storage means 8, 1
The comparison determination means 18 is connected to 0, and the contents after simulation of each storage means are compared with the expected value set by the expected value setting means 20. Each of these elements constituting the verification device is an actual device such as a bus bridge circuit, a bus,
It simulates (simulates) the operation of a memory circuit and the like, and is generally configured entirely on a computer using a program.

【０００４】この従来の検証装置による検証方法を説明
する。ドライバ１２、１４は、設定されたオペレーショ
ンデータを基にバス４、６に対する操作信号（バスオペ
レーション）を模擬的に生成する。バスオペレーション
は、それを出力したドライバと同じバスに接続されたデ
ータ記憶手段に対する場合もあるし、バスブリッジ２を
介してもう一方のバスに渡される場合もある。バスオペ
レーションは例えばデータ記憶手段８、１０に対するデ
ータ読み出し操作（リード操作）、データ書き込み操作
（ライト操作）である。これらによるリードデータ、ラ
イトデータはシミュレーション結果としてデータ記憶手
段８、１０に記録される。ドライバ１２、１４に設定さ
れた全オペレーションデータがバスオペレーションとし
て実行されると、比較判定手段１８は、データ記憶手段
８、１０内の記録されたシミュレーション結果を取り出
し、設定された期待値と比較する。期待値は設定された
各オペレーションデータに対し設計仕様に基づいて予め
用意されたものである。この比較結果に基づいて、検証
対象のバスブリッジのモデルの正当性を判定し、また比
較結果が不一致となった場合を解析して、バスブリッジ
の設計上の問題点等を明らかにする。[0004] A verification method using this conventional verification device will be described. The drivers 12 and 14 simulate operation signals (bus operations) for the buses 4 and 6 based on the set operation data. The bus operation may be for the data storage means connected to the same bus as the driver that has output it, or may be passed to the other bus via the bus bridge 2. The bus operation is, for example, a data read operation (read operation) and a data write operation (write operation) for the data storage units 8 and 10. These read data and write data are recorded in the data storage means 8 and 10 as simulation results. When all the operation data set in the drivers 12 and 14 are executed as a bus operation, the comparison and determination means 18 takes out the recorded simulation result in the data storage means 8 and 10 and compares it with the set expected value. . The expected value is prepared in advance for each set operation data based on design specifications. Based on the comparison result, the validity of the model of the bus bridge to be verified is determined, and the case where the comparison result does not match is analyzed to clarify the design problem of the bus bridge.

【０００５】[0005]

【発明が解決しようとする課題】上記従来の検証装置、
検証方法では、検証対象であるバスブリッジモデルによ
るシミュレーション結果は、一旦、データ記憶手段に格
納され、その正当性は全バスオペレーションが終了した
時点で検証される。つまり、従来の検証装置、検証方法
はバスオペレーションごとに起こる現象を詳細に検証す
ることができないという問題があった。例えば一つに
は、ドライバからのバスオペレーションと、それに対す
るバスブリッジ２の反応との順序関係が正しいかどうか
を検証できないという問題点があった。他の例として
は、バスブリッジは正常な動作として、そのバッファに
余裕がない場合等にはバスオペレーションをキャンセル
し、そのバスオペレーションの出力元にそれを通知する
という動作を行うが、このキャンセルはバスブリッジ内
のダイナミックな状態により起こるため予測が難しく、
そのため従来の装置、方法ではエラーとして判定される
恐れがあるという問題点があった。従来の検証は、基本
的には個々のバスオペレーションに対するバスブリッジ
の反応が正しいかどうかを調べることを目的とするもの
であり、ドライバからのバスオペレーション間の出力タ
イミングを変えたときに何が起こるかといったダイナミ
ックな検証を目的とすることができず、検証の網羅度が
低く、検証精度が低いという問題点があった。さらに、
比較判定手段による比較においてデータ記憶手段中のデ
ータが期待値と異なった場合、その差異がシミュレーシ
ョン中のどのバスオペレーションで生じたかを特定する
のに時間がかかるという問題点があった。The above-mentioned conventional verification device,
In the verification method, the simulation result of the bus bridge model to be verified is temporarily stored in the data storage unit, and its validity is verified when all bus operations are completed. That is, there is a problem that the conventional verification device and verification method cannot verify in detail the phenomenon that occurs for each bus operation. For example, one problem is that it is not possible to verify whether the order relation between the bus operation from the driver and the reaction of the bus bridge 2 to the bus operation is correct. As another example, as a normal operation, the bus bridge performs an operation of canceling a bus operation when there is no room in its buffer and notifying the output source of the bus operation that the bus operation is canceled. It is difficult to predict because it occurs due to dynamic conditions in the bus bridge,
For this reason, there has been a problem that the conventional apparatus and method may be determined as an error. Conventional verification is basically aimed at checking whether the response of the bus bridge to individual bus operations is correct, and what happens when the output timing between bus operations from the driver is changed Such dynamic verification cannot be aimed at, and there is a problem that the coverage of verification is low and the verification accuracy is low. further,
When the data in the data storage means differs from the expected value in the comparison by the comparison determination means, there is a problem that it takes time to specify which bus operation in the simulation caused the difference.

【０００６】本発明は、上記の問題点を解決し、バスブ
リッジモデルを高精度に検証し、かつその検証を効率的
に行うことを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to solve the problems described above, verify a bus bridge model with high accuracy, and efficiently perform the verification.

【０００７】[0007]

【課題を解決するための手段】第１の発明に係るバスブ
リッジモデル検証装置においては、模擬手段は順次生成
される各バスオペレーション模擬信号に応じて前記バス
ブリッジから出力されるバス信号を模擬したバス模擬信
号を出力し、プローバは、所定のバスに対応する前記バ
ス模擬信号を検知する検知手段と、前記バスオペレーシ
ョン模擬信号に対して予測されたバス予測信号を格納し
た予測信号記憶手段と、前記検知手段により検知された
バス模擬信号を逐次、対応する前記バス予測信号と比較
し前記バスブリッジのモデルの正当性を判定する比較判
定手段と、を含むことを特徴とする。In the bus bridge model verification apparatus according to the first invention, the simulation means simulates a bus signal output from the bus bridge in accordance with each bus operation simulation signal sequentially generated. A bus simulation signal is output, and a prober detects a bus simulation signal corresponding to a predetermined bus, and a prediction signal storage unit that stores a bus prediction signal predicted for the bus operation simulation signal, And a comparing and judging means for sequentially comparing the bus simulation signal detected by the detecting means with the corresponding bus prediction signal and judging the validity of the bus bridge model.

【０００８】本発明によれば、プローバはバスオペレー
ション模擬信号を出力するドライバとして機能するとと
もに、そのバスオペレーション模擬信号を受けてバスブ
リッジモデルが出力するバス模擬信号を検知し、これを
バス予測信号と比較する機能を有する。この検知、比較
に基づくバスブリッジモデルの正当性の判定は、バスオ
ペレーション単位に行われる。よってどのバスオペレー
ションで比較結果が不一致となったかを示すこともで
き、シミュレーション結果の解析が容易である。また、
バス予測信号はバスオペレーション模擬信号の出力と同
じ順序でプローブに格納されているので、バスブリッジ
モデルが、複数のバスオペレーションに対しバス模擬信
号を誤った順序で出力するといったエラーも検知するこ
とができる。プローバは、いずれかのバスに１つでもよ
いが、望ましくは、各バスに１つずつ設けられる。According to the present invention, the prober functions as a driver that outputs a bus operation simulation signal, receives the bus operation simulation signal, detects a bus simulation signal output by the bus bridge model, and detects the bus simulation signal. It has a function to compare with. The determination of the validity of the bus bridge model based on this detection and comparison is performed for each bus operation. Therefore, it is also possible to indicate which bus operation resulted in a mismatch between the comparison results, and it is easy to analyze the simulation results. Also,
Since the bus prediction signal is stored in the probe in the same order as the bus operation simulation signal output, the bus bridge model can also detect errors such as outputting the bus simulation signal in the wrong order for multiple bus operations. it can. One prober may be provided for any one of the buses, but preferably one is provided for each bus.

【０００９】第２の発明に係るバスブリッジモデル検証
方法は、順次生成される各バスオペレーション模擬信号
に応じてバスブリッジから出力されるバス信号を模擬し
たバス模擬信号を模擬手段により求め、この各バス模擬
信号を逐次、対応する前記各バスオペレーション模擬信
号に対して予測されたバス予測信号と比較することによ
って、前記バスブリッジのモデルの正当性を検証するこ
とを特徴とする。In the bus bridge model verification method according to the second invention, a bus simulation signal simulating a bus signal output from the bus bridge in accordance with each bus operation simulation signal sequentially generated is obtained by a simulation means. The validity of the bus bridge model is verified by sequentially comparing a bus simulation signal with a bus prediction signal predicted for each of the corresponding bus operation simulation signals.

【００１０】本発明によれば、そのバスオペレーション
模擬信号単位に、それに対するバス模擬信号とバス予測
信号とが逐一比較され、バスブリッジモデルの正当性の
判定がバスオペレーション単位に行われる。According to the present invention, the bus simulation signal and the bus prediction signal corresponding to the bus operation simulation signal are compared one by one, and the validity of the bus bridge model is determined for each bus operation.

【００１１】第３の発明に係るバスブリッジモデル検証
装置は、第１の発明において、前記プローバが複数設け
られ、これらプローバは前記バスオペレーション模擬信
号の出力同期手段を有することを特徴とする。第４の発
明に係るバスブリッジモデル検証装置は、第３の発明に
おいて、前記プローバが、前記模擬手段の各バスに対応
して設けられることを特徴とする。A bus bridge model verification device according to a third invention is characterized in that, in the first invention, a plurality of the probers are provided, and these probers have output synchronizing means for the bus operation simulation signal. A bus bridge model verification device according to a fourth invention is characterized in that, in the third invention, the prober is provided corresponding to each bus of the simulation means.

【００１２】本発明によれば、出力同期手段は、複数プ
ローバ間でのバスオペレーション模擬信号の出力タイミ
ングを、例えば同時としたり、所定時間間隔としたりす
ることにより、バスブリッジモデルのバスオペレーショ
ン処理負荷を変化させた検証、例えば複数バスオペレー
ションの競合状態における検証を行うことができる。According to the present invention, the output synchronizing means sets the output timing of the bus operation simulation signal between the plurality of probers, for example, at the same time or at a predetermined time interval, so that the bus operation processing load of the bus bridge model is obtained. , For example, in a race condition of a plurality of bus operations.

【００１３】第５の発明に係るバスブリッジモデル検証
装置は、第１の発明において、前記プローバが、前記バ
スオペレーション模擬信号により指定される処理が前記
バスブリッジのモデルによってキャンセルされたことを
表す前記バス模擬信号を識別するキャンセル識別手段を
有することを特徴とする。According to a fifth aspect of the present invention, in the bus bridge model verification apparatus according to the first aspect, the prober indicates that a process specified by the bus operation simulation signal has been canceled by the bus bridge model. It is characterized by having a cancel identification means for identifying a bus simulation signal.

【００１４】本発明によれば、バスブリッジモデルによ
るキャンセルが検知されるので、例えばキャンセルを表
すバス模擬信号とバス予測信号との不一致によってバス
ブリッジモデルの正当性を否定しないといった処理が可
能であり、キャンセルに対するバス予測信号を予めプロ
ーブに格納することなく、適切な検証が行われる。According to the present invention, since cancellation by the bus bridge model is detected, it is possible to perform processing such that the validity of the bus bridge model is not denied due to, for example, a mismatch between a bus simulation signal indicating cancellation and a bus prediction signal. The appropriate verification is performed without storing the bus prediction signal for cancellation in the probe in advance.

【００１５】第６の発明に係るバスブリッジモデル検証
装置は、第５の発明において、前記プローバが、キャン
セルされた前記バスオペレーション模擬信号に対する前
記比較判定手段から不一致を示す判定結果が得られた場
合に当該バスオペレーション模擬信号を再度バスに出力
する再実行手段を有することを特徴とする。In the bus bridge model verification apparatus according to a sixth aspect, in the fifth aspect, the prober obtains a determination result indicating a mismatch from the comparison determination means with respect to the canceled bus operation simulation signal. And re-executing means for outputting the bus operation simulation signal to the bus again.

【００１６】本発明によれば、キャンセルされたバスオ
ペレーション模擬信号は、再度実行されるので、キャン
セルによって検証の網羅度が低下することがない。According to the present invention, the canceled bus operation simulation signal is executed again, so that the cancellation does not reduce the coverage of the verification.

【００１７】第７の発明に係るバスブリッジモデル検証
装置は、第１の発明において、前記プローバが、前記バ
スオペレーション模擬信号に対し、前記バスブリッジの
モデルに設定されるパラメータの初期値に基づいて前記
バス信号が決定される場合には、そのバス信号を前記バ
ス予測信号とする予測信号生成手段を有することを特徴
とする。According to a seventh aspect of the present invention, in the bus bridge model verification apparatus according to the first aspect, the prober is configured to determine the bus operation simulation signal based on an initial value of a parameter set in the bus bridge model. When the bus signal is determined, there is provided a prediction signal generating means for using the bus signal as the bus prediction signal.

【００１８】本発明によれば、バスブリッジ内のパラメ
ータの初期値は既知であり、これに基づいて生成される
バス信号は予測信号生成手段により予測される。よっ
て、バスオペレーション模擬信号がそのようなバス信号
に対応するものである場合には、バス予測信号は予測信
号生成手段により自動的に生成されるので、作業者がバ
ス予測信号を予め作成する手間が省力される。According to the present invention, the initial values of the parameters in the bus bridge are known, and the bus signal generated based on this is predicted by the prediction signal generation means. Therefore, when the bus operation simulation signal corresponds to such a bus signal, the bus prediction signal is automatically generated by the prediction signal generating means, so that the operator has to prepare the bus prediction signal in advance. Is saved.

【００１９】第８の発明に係るバスブリッジモデル検証
装置は、第７の発明において、前記プローバが複数設け
られ、これらプローバは、１つのプローバにて前記予測
信号生成手段により得られた前記バス予測信号をそのバ
ス予測信号が対応する前記バスに対応して設けられた他
のプローバに伝送する予測信号伝送手段を有することを
特徴とする。In a bus bridge model verification apparatus according to an eighth aspect of the present invention, in the seventh aspect, a plurality of the probers are provided, and the probers are provided by a single prober. The signal processing apparatus further includes a prediction signal transmission unit that transmits a signal to another prober provided corresponding to the bus corresponding to the bus prediction signal.

【００２０】本発明によれば、あるバスのプローブにお
いて自動的に生成されたバス予測信号が、他のバスに対
するものである場合には、その他のバスのプローブに自
動的に伝送されるので、生成されたバス予測信号を作業
者が他のプローブに入力し直す手間が省力される。According to the present invention, when a bus prediction signal automatically generated in a probe of a certain bus is for another bus, it is automatically transmitted to a probe of another bus. The labor required for the operator to input the generated bus prediction signal to another probe is saved.

【００２１】[0021]

【発明の実施の形態】以下、本発明の好適な実施形態を
図面を参照して説明する。Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.

【００２２】［実施の形態１］図１は、本発明が適用さ
れるバスブリッジモデルの検証装置の構成の模式図であ
る。検証対象となるバスブリッジ３２はバスＡ（バス３
４）とバスＢ（バス３６）とを接続する。このバスブリ
ッジ３２とバス３４、３６とは、コンピュータ上にプロ
グラムを用いて構成されるモデル（模擬手段）である。
以下、説明の簡略化、及びイメージの把握を容易とする
ため、このモデルがあたかも現実のバスブリッジ、バス
であるかのような表現をすることがある。このモデルの
バスＡ、Ｂにはそれぞれドライバ４２、４４が接続され
ている。これらドライバ４２、４４は、テストデータ設
定手段４６によりオペレーションデータとバス予測信号
を設定される。ドライバ４２、４４、テストデータ設定
手段４６はコンピュータ上にプログラムを用いて構成さ
れる。ドライバ４２、４４は上記モデルに対する操作を
指示する信号（バスオペレーション模擬信号と称する）
をオペレーションデータに基づいて出力し、それに応答
してバスブリッジ３２からバス３４、３６に出力される
バス模擬信号をバス予測信号に基づいて検知・判定す
る。バス予測信号は、ドライバ４２、４４から出力され
る各バスオペレーション模擬信号に対応して各バスに生
じることが期待されるバス信号であり、例えば作業者が
バスブリッジの設計仕様に基づいて予め求めたものであ
る。本装置のドライバ４２、４４は、従来のドライバが
有するバスオペレーションの出力の機能だけでなく、そ
れに対するレスポンスを検出、判定する機能も有したプ
ローバである。以下の他の実施の形態の本発明に係る検
証装置においても各ドライバはプローバとしての機能を
有する。比較結果表示手段４８はドライバ４２、４４か
ら出力される比較結果を表示する。[First Embodiment] FIG. 1 is a schematic diagram of a configuration of a bus bridge model verification apparatus to which the present invention is applied. The bus bridge 32 to be verified is a bus A (bus 3
4) and the bus B (bus 36) are connected. The bus bridge 32 and the buses 34 and 36 are models (simulation means) configured using a program on a computer.
Hereinafter, in order to simplify the description and facilitate understanding of the image, the model may be expressed as if it were an actual bus bridge or bus. Drivers 42 and 44 are connected to buses A and B of this model, respectively. These drivers 42 and 44 are set with operation data and a bus prediction signal by the test data setting means 46. The drivers 42 and 44 and the test data setting means 46 are configured using a program on a computer. Drivers 42 and 44 are signals for instructing operations on the model (referred to as bus operation simulation signals).
Is output based on the operation data, and bus simulation signals output from the bus bridge 32 to the buses 34 and 36 in response thereto are detected and determined based on the bus prediction signals. The bus prediction signal is a bus signal that is expected to occur in each bus in response to each bus operation simulation signal output from the drivers 42 and 44. It is a thing. The drivers 42 and 44 of the present apparatus are probers having not only a function of outputting a bus operation of a conventional driver but also a function of detecting and determining a response to the bus operation. In the verification device according to the present invention in the following other embodiments, each driver also has a function as a prober. The comparison result display means 48 displays the comparison results output from the drivers 42 and 44.

【００２３】図２は、ドライバ４２の構成を示すブロッ
ク図である。図において、テストデータ保持手段６０は
テストデータ設定手段４６から入力されるオペレーショ
ンデータとバス予測信号を格納する。すなわち、テスト
データ保持手段６０は予測信号記憶手段としての機能を
有する。バス信号変換手段６２は、テストデータ保持手
段６０からオペレーションデータ６４を順番に読み出
し、それに基づいてバスオペレーション模擬信号６６を
生成する。バス信号出力手段６８はバスオペレーション
模擬信号６６をバスプロトコルに従って、バス３４に送
出する。ドライバ４４の構成も同様である。ドライバ４
２から送出されたバスオペレーション模擬信号は、バス
３４を介してバスブリッジ３２に渡り、バスブリッジ３
２はこれに対するレスポンスであるバス模擬信号をバス
３４又は３６に送出する。バスブリッジ３２はドライバ
４４から送出されたバスオペレーション模擬信号に対し
ても同様にバス模擬信号を出力する。FIG. 2 is a block diagram showing the configuration of the driver 42. In the figure, a test data holding unit 60 stores operation data and a bus prediction signal input from the test data setting unit 46. That is, the test data holding unit 60 has a function as a prediction signal storage unit. The bus signal conversion means 62 reads the operation data 64 from the test data holding means 60 in order, and generates a bus operation simulation signal 66 based on the read operation data 64. The bus signal output means 68 sends the bus operation simulation signal 66 to the bus 34 according to the bus protocol. The configuration of the driver 44 is the same. Driver 4
The bus operation simulation signal transmitted from the bus bridge 32 passes through the bus 34 to the bus bridge 32,
2 sends a bus simulation signal to the bus 34 or 36 as a response thereto. The bus bridge 32 similarly outputs a bus simulation signal to the bus operation simulation signal sent from the driver 44.

【００２４】各ドライバはバス信号検知手段７０を有す
る。バス信号検知手段７０は、テストデータ保持手段６
０のバス予測信号に基づいて検知対象とするバス信号の
種類を特定して、自分が接続されたバスを監視する。比
較判定手段７２は、出力されたバスオペレーション模擬
信号に対応するバス予測信号７６の例えばメモリに対す
るデータ値やアドレスといった内容をテストデータ保持
手段６０から読み出し、これと検知されたバス模擬信号
７４の内容とを比較する。比較結果表示手段４８は比較
判定手段７２での比較結果や処理の進行状況を表示す
る。Each driver has a bus signal detecting means 70. The bus signal detecting means 70 includes the test data holding means 6
Based on the bus prediction signal of 0, the type of the bus signal to be detected is specified, and the bus to which it is connected is monitored. The comparison / determination means 72 reads the contents of the bus prediction signal 76 corresponding to the output bus operation simulation signal, such as the data value and address for the memory, from the test data holding means 60 and the contents of the detected bus simulation signal 74. Compare with The comparison result display means 48 displays the result of comparison by the comparison determination means 72 and the progress of the processing.

【００２５】次に動作を説明する。図３はドライバでの
バスオペレーション模擬信号の出力処理のフロー図であ
る。まずテストデータ設定手段４６がドライバのテスト
データ保持手段６０にテストデータとしてオペレーショ
ンデータとバス予測信号とを格納する（ステップ９
０）。ドライバはテストデータ保持手段６０にオペレー
ションデータが残っているかどうかを判断する（ステッ
プ９２）。テストデータが残っていれば、バス信号変換
手段６２がオペレーションデータ６４を取り出してバス
オペレーション模擬信号６６を生成し（ステップ９
４）、バス信号出力手段がバスオペレーション模擬信号
をバスプロトコルに従ってバス３４に出力する（ステッ
プ９６）。このバスオペレーション模擬信号の出力はテ
ストデータ保持手段６０内のオペレーションデータがな
くなるまで反復される。オペレーションデータがなくな
ると処理を終了する（ステップ９２）。Next, the operation will be described. FIG. 3 is a flowchart of a process of outputting a bus operation simulation signal in the driver. First, the test data setting means 46 stores operation data and a bus prediction signal as test data in the test data holding means 60 of the driver (step 9).
0). The driver determines whether or not operation data remains in the test data holding unit 60 (Step 92). If the test data remains, the bus signal conversion means 62 takes out the operation data 64 and generates a bus operation simulation signal 66 (step 9).
4), the bus signal output means outputs a bus operation simulation signal to the bus 34 according to the bus protocol (step 96). This output of the bus operation simulation signal is repeated until the operation data in the test data holding means 60 is exhausted. When there is no more operation data, the process ends (step 92).

【００２６】図４はドライバでのバス信号の比較判定処
理のフロー図である。この処理は図３に示すバスオペレ
ーション模擬信号の出力処理と並列に行われる。テスト
データ設定手段４６によるテストデータ保持手段６０へ
のテストデータの格納は図３と共通である（ステップ９
０）。ドライバはテストデータ保持手段６０にバス予測
信号が残っているかどうかを判断する（ステップ１０
０）。バス予測信号が残っていれば、そのバス予測信号
に基づいてバス（図２ではバス３４）上の信号の種類を
監視する（ステップ１０２）。バス信号検知手段７０
は、バス上に検知した信号の種類が目的とする種類であ
ると判断すると、そのバス模擬信号を取り込んで比較判
定手段７２に渡す。一方、目的とする種類でなかった場
合は、バス上の信号の監視を続行する（ステップ１０
４）。比較判定手段７２がその取り込まれたバス模擬信
号７４とテストデータ保持手段６０のバス予測信号７６
とを比較する（ステップ１０６）。比較結果が一致であ
ればバスブリッジ３２で表されるバスブリッジモデルが
仕様通りに動作したことを意味し、モデルの動作が正当
であると判定される。一方、不一致であるときは、モデ
ルの動作が期待した通りではなく、エラーと判定され
る。各バスオペレーション模擬信号ごとに、その比較結
果が比較結果表示手段４８に表示される（ステップ１０
８）。この比較判定処理はバスオペレーション模擬信号
に連動して順次行われ、テストデータ保持手段６０内の
バス予測信号がなくなるまで反復される。バス予測信号
がなくなると処理を終了する（ステップ１００）。FIG. 4 is a flowchart of the bus signal comparison / determination processing in the driver. This process is performed in parallel with the bus operation simulation signal output process shown in FIG. The storage of the test data in the test data holding means 60 by the test data setting means 46 is common to FIG. 3 (step 9).
0). The driver determines whether or not the bus prediction signal remains in the test data holding means 60 (step 10).
0). If the bus prediction signal remains, the type of signal on the bus (the bus 34 in FIG. 2) is monitored based on the bus prediction signal (step 102). Bus signal detecting means 70
Determines that the type of the signal detected on the bus is the target type, and fetches the bus simulation signal and passes it to the comparison determination means 72. On the other hand, if the type is not the target type, the monitoring of the signal on the bus is continued (step 10).
4). The comparison / determination unit 72 receives the simulated bus simulation signal 74 and the bus prediction signal 76
Are compared (step 106). If the comparison result matches, the bus bridge model represented by the bus bridge 32 has operated as specified, and the operation of the model is determined to be valid. On the other hand, if they do not match, it is determined that the operation of the model is not as expected and an error has occurred. For each bus operation simulation signal, the comparison result is displayed on the comparison result display means 48 (step 10).
8). This comparison and determination process is sequentially performed in conjunction with the bus operation simulation signal, and is repeated until there is no longer a bus prediction signal in the test data holding unit 60. When there is no more bus prediction signal, the process ends (step 100).

【００２７】上述したように、本装置のドライバ４２、
４４はバスオペレーション模擬信号をバス３４、３６に
送出するだけでなく、バスブリッジ３２により生成され
バス３４、３６上に現れるバス模擬信号を監視し、検知
されたバス模擬信号を逐一、期待される信号であるバス
予測信号と比較する。つまりバスブリッジ３２の動作が
バスオペレーション模擬信号単位で検証され、その結果
は逐一、比較結果表示手段に表示出力される。比較結果
表示手段４８には、比較の一致・不一致と併せて、それ
に対応するバスオペレーション模擬信号、バス模擬信
号、バス予測信号を表示することができる。本装置によ
ればバスブリッジモデルの検証作業において、複数のバ
スオペレーションに対しバスブリッジ３２が出力するバ
ス模擬信号の順序の正誤や、どのバスオペレーションに
対してエラーが生じたかの特定が容易に行われる。As described above, the driver 42 of the present apparatus,
Reference numeral 44 not only sends the bus operation simulation signal to the buses 34 and 36, but also monitors the bus simulation signal generated by the bus bridge 32 and appearing on the buses 34 and 36, and the detected bus simulation signal is expected one by one. The signal is compared with a bus prediction signal. That is, the operation of the bus bridge 32 is verified in units of the bus operation simulation signal, and the result is displayed on the comparison result display means one by one. The comparison result display means 48 can display a bus operation simulation signal, a bus simulation signal, and a bus prediction signal in addition to the comparison match / mismatch. According to the present apparatus, in the verification work of the bus bridge model, it is easy to specify whether the order of the bus simulation signals output by the bus bridge 32 for a plurality of bus operations is correct or incorrect, and which bus operation has an error. .

【００２８】［実施の形態２］図５は、本発明による第
２の実施の形態であるバスブリッジモデルの検証装置の
構成の模式図である。以下、上記実施の形態１と同一の
機能を有する構成要素には、同一の符号を付し説明を省
略する。本装置は、各バスに接続されたドライバ１４
２、１４４間の通信を行うドライバ間通信手段１４６を
有する。このドライバ間通信手段１４６は、ドライバ１
４２、１４４間でのバスオペレーション模擬信号の出力
の同期をとるために用いられる。[Second Embodiment] FIG. 5 is a schematic diagram of a configuration of a bus bridge model verification apparatus according to a second embodiment of the present invention. Hereinafter, components having the same functions as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted. The device includes a driver 14 connected to each bus.
It has an inter-driver communication unit 146 for performing communication between the communication devices 2 and 144. The driver-to-driver communication means 146 includes the driver 1
It is used to synchronize the output of the bus operation simulation signal between 42 and 144.

【００２９】図６は、ドライバ１４２の構成を示すブロ
ック図である。本装置のドライバは、同期処理手段１５
０を有する点が実施の形態１と大きく異なる。同期処理
手段１５０は他のドライバに設けられた同期処理手段
（図示せず）とドライバ間通信手段１４６にて接続さ
れ、これらが本装置における出力同期手段１６０を構成
し、両ドライバからそれぞれ出力されるバスオペレーシ
ョン模擬信号間の出力タイミングの同期を実現する。バ
ス信号変換手段１６２、オペレーションデータ１６４、
バスオペレーション模擬信号１６６、バス信号出力手段
１６８はそれぞれ実施の形態１の対応する構成要素と基
本的には同様のものであるが、出力同期を行うために多
少の違いがあり、これは以下の図７による動作説明にて
述べる。FIG. 6 is a block diagram showing the configuration of the driver 142. The driver of the device is a synchronization processing unit 15
The point having 0 is greatly different from the first embodiment. The synchronization processing means 150 is connected to a synchronization processing means (not shown) provided in another driver by an inter-driver communication means 146, and these constitute an output synchronization means 160 in the present apparatus. Synchronization of output timing between bus operation simulation signals. Bus signal conversion means 162, operation data 164,
The bus operation simulation signal 166 and the bus signal output means 168 are basically the same as the corresponding components of the first embodiment, however, there are some differences for performing output synchronization. The operation will be described with reference to FIG.

【００３０】図７はドライバでのバスオペレーション模
擬信号の出力処理のフロー図である。図７において上記
実施の形態１と同一の機能を有する構成要素には、図３
と同一の符号を付し説明を省略する。本装置は、テスト
データ保持手段に格納されるオペレーションデータとし
て出力条件のデータも設定される。バス信号変換手段１
６２は、この出力条件を表すデータに基づいて、バスオ
ペレーション模擬信号１６６に出力条件フラグを付す
（ステップ１８０）。同期処理手段１５０はバス信号出
力手段１６８におけるバスオペレーション模擬信号に出
力条件フラグが付されているかどうかを調べる（ステッ
プ１８２）。出力条件フラグが付されている場合には、
同期処理手段１５０は他方のバスに接続されているドラ
イバから出力可能のメッセージをドライバ間通信手段１
４６経由にて受信するまで、出力処理（ステップ９６）
を実行しない。FIG. 7 is a flowchart of a process of outputting a bus operation simulation signal in the driver. In FIG. 7, components having the same functions as those in the first embodiment are shown in FIG.
The same reference numerals are given and the description is omitted. In the present apparatus, output condition data is also set as operation data stored in the test data holding unit. Bus signal conversion means 1
62 attaches an output condition flag to the bus operation simulation signal 166 based on the data representing the output condition (step 180). The synchronization processing means 150 checks whether or not an output condition flag has been added to the bus operation simulation signal in the bus signal output means 168 (step 182). If the output condition flag is attached,
The synchronization processing means 150 transmits a message which can be output from the driver connected to the other bus to the inter-driver communication means 1.
Output processing until received via step 46 (step 96)
Do not execute.

【００３１】双方の同期処理手段間における出力同期を
とるための手順は任意である。例えば、一方のバスオペ
レーション模擬信号αが出力条件フラグにより待ちを指
示され、他方のバスオペレーション模擬信号βが待ち解
除を指示する出力条件フラグを有する場合に信号α側の
同期処理手段に通知して信号αの待ちを解除し、信号
α、βを同時にバス３４、３６に出力させるという方法
がある。この他、各ドライバの処理がそれぞれ同期処理
すべきバスオペレーション模擬信号に達すると、各同期
処理手段が出力フラグに基づいて待ち状態であることを
相互に相手方に通知し、自分が待ち状態であり、かつ相
手からの待ち状態の通知を受けたときに自分の待ち状態
を解除するという方法で同期をとることもできる。さら
に、ドライバ間通信手段１４６を介して他方に待ち状態
の解除を指定時間遅延させることを指示することによ
り、バスへのバスオペレーション模擬信号の出力を同時
ではなく、指定時間だけ相互にずらせて出力するよう制
御することもできる。The procedure for synchronizing the output between the two synchronization processing means is arbitrary. For example, when one bus operation simulation signal α is instructed to wait by an output condition flag and the other bus operation simulation signal β has an output condition flag instructing release of the wait, the synchronization processing means on the signal α side is notified. There is a method of releasing the wait of the signal α and outputting the signals α and β to the buses 34 and 36 simultaneously. In addition, when the processing of each driver reaches a bus operation simulation signal to be synchronously processed, each of the synchronous processing means notifies each other that the synchronous processing means is in a waiting state based on the output flag. The synchronization can also be achieved by canceling the waiting state when the waiting state is notified from the other party. Further, by instructing the other to delay the release of the wait state by the specified time via the inter-driver communication means 146, the output of the bus operation simulation signal to the bus is not shifted at the same time but shifted by the specified time. Can also be controlled.

【００３２】このように本装置では、各バスへのバスオ
ペレーション模擬信号の出力タイミングを同時としたり
所定時間だけずらしたりすることができ、バスブリッジ
３２での競合状態における検証が可能である。すなわ
ち、ドライバからのバスオペレーション間の出力タイミ
ングを変えたときに何が起こるかといったダイナミック
な検証ができ、検証の網羅度が向上し高い検証精度が得
られる。As described above, in the present apparatus, the output timings of the bus operation simulation signals to the respective buses can be synchronized or shifted by a predetermined time, and verification in the bus bridge 32 in a conflict state can be performed. That is, dynamic verification of what happens when the output timing between bus operations from the driver is changed can be performed, and the coverage of verification can be improved, and high verification accuracy can be obtained.

【００３３】［実施の形態３］図８は、本発明による第
３の実施の形態であるバスブリッジモデルの検証装置の
構成の模式図である。以下、上記実施の形態と同一の機
能を有する構成要素には、同一の符号を付し説明を省略
する。[Embodiment 3] FIG. 8 is a schematic diagram of a configuration of a bus bridge model verification apparatus according to a third embodiment of the present invention. Hereinafter, components having the same functions as those of the above-described embodiment are denoted by the same reference numerals, and description thereof is omitted.

【００３４】バスブリッジ３２は、そのバッファなどの
資源の利用率が高いときにバスオペレーション模擬信号
を入力されると、そのバスオペレーション模擬信号を処
理しない、すなわちキャンセルして、それをそのバスオ
ペレーション模擬信号の出力元に通知するバス模擬信号
を送出することがある。このキャンセル処理は、バスブ
リッジモデルの仕様に適った処理でありエラーと判定さ
れるべきではない。本実施の形態は、図８に示す構成上
では実施の形態１と類似であるが、バスブリッジ３２に
おいてキャンセルが発生したときのドライバ２４２、２
４４での処理に特徴を有する。When the bus bridge 32 receives the bus operation simulation signal when the utilization rate of the resources such as the buffer is high, the bus bridge 32 does not process the bus operation simulation signal, that is, cancels the bus operation simulation signal, and cancels the bus operation simulation signal. In some cases, a bus simulation signal is sent to notify the signal output source. This cancellation process is a process suitable for the specifications of the bus bridge model and should not be determined as an error. The present embodiment is similar to the first embodiment in the configuration shown in FIG. 8, except that the driver 242, 2
The processing at 44 is characterized.

【００３５】図９は、本装置のドライバでの処理のフロ
ー図である。図９において上記実施の形態１と同一の機
能を有するステップには図３、４と同一の符合を付して
説明を省略する。本装置は、ドライバ（例えばドライバ
２４２）のバス信号検知手段がバス（例えばバス３４）
にバスブリッジ３２でのキャンセルを表すバス模擬信号
を検知すると（ステップ２５０）、まず、キャンセル識
別手段として機能する比較判定手段によってバス予測信
号がキャンセルを表すものであるかどうかを調べる（ス
テップ２５２）。ここでキャンセルが予想されたもので
あるならば、何ら問題はないので、上記実施の形態と同
様の処理に復帰する（ステップ１０６）。しかし、キャ
ンセルは通常、予測困難であり、比較判定手段７２で不
一致となりエラーと判定されてしまい具合が悪い。本装
置の比較判定手段はバス模擬信号がキャンセルを表すも
のである場合には、バス予測信号との比較結果による判
定を保留し、バス信号変換手段及びバス信号出力手段に
通知し、これら両手段は通知により再実行手段として機
能し、キャンセルされたバスオペレーション模擬信号を
再度生成し（ステップ２５４）、それをドライバが接続
されたバスに出力して（ステップ２５６）、バス信号の
監視処理に戻る（ステップ１０２）。このように、タイ
ミングをずらしてバスオペレーション模擬信号に対する
処理の再実行を繰り返すうちに、通常はバスブリッジ３
２でのキャンセルを生じる原因が解消され、キャンセル
ではないバス模擬信号が得られるはずであり、これにつ
いて比較判定処理（ステップ１０６）を行う。FIG. 9 is a flowchart of the processing in the driver of the present apparatus. In FIG. 9, steps having the same functions as those in the first embodiment are denoted by the same reference numerals as in FIGS. In this apparatus, the bus signal detecting means of the driver (for example, the driver 242) is a bus (for example, the bus 34).
When a bus simulation signal indicating cancellation in the bus bridge 32 is detected (step 250), first, it is checked whether or not the bus prediction signal indicates cancellation by comparison determination means functioning as cancellation identification means (step 252). . If the cancellation is expected here, there is no problem, and the process returns to the same process as in the above embodiment (step 106). However, cancellation is usually difficult to predict, and the comparison and determination means 72 does not match and is determined to be an error, which is inconvenient. When the bus simulation signal indicates cancellation, the comparison determination means of the present apparatus suspends the determination based on the comparison result with the bus prediction signal, notifies the bus signal conversion means and the bus signal output means, and notifies both of these means. Functions as re-executing means upon notification, regenerates the canceled bus operation simulation signal (step 254), outputs it to the bus to which the driver is connected (step 256), and returns to the bus signal monitoring process. (Step 102). As described above, while re-executing the process for the bus operation simulation signal with the timing shifted, the bus bridge 3
The cause of the cancellation in step 2 should be eliminated, and a bus simulation signal that is not a cancellation should be obtained, and a comparison determination process (step 106) is performed for this.

【００３６】本装置は、通常起こりうるキャンセルが発
生しても、検証を中断して作業者が処置を講ずる必要は
なく、正しい検証が自動的に継続される。なお、再実行
を所定回数繰り返してもキャンセルが解消しない場合
は、通常の原因によるものではなくバスブリッジモデル
の設計ミスの疑いがあり、それを比較結果表示手段に表
示して作業者に通知することとしてもよい。The present apparatus does not need to interrupt the verification and take an action by the operator even if a cancel that can normally occur occurs, and correct verification is automatically continued. If the cancellation is not resolved even after the re-execution is repeated a predetermined number of times, there is a suspicion of a design error of the bus bridge model, not due to a normal cause, and the operator is notified by displaying it on the comparison result display means. It may be that.

【００３７】［実施の形態４］本発明の第４の実施の形
態であるバスブリッジモデルの検証装置の構成は上記第
１、第２の実施の形態に示す図１又は図５と同様である
ので、同一の機能を有する構成要素には図１又は図５の
符号を流用する。本実施の形態は、バスオペレーション
を受けたバスブリッジ３２が新たなバスオペレーション
を生成する場合に関するドライバの処理に特徴がある。[Fourth Embodiment] The configuration of a bus bridge model verification apparatus according to a fourth embodiment of the present invention is the same as that shown in FIG. 1 or FIG. 5 shown in the first and second embodiments. Therefore, reference numerals in FIG. 1 or FIG. 5 are used for components having the same function. The present embodiment is characterized in the driver processing relating to the case where the bus bridge 32 that has received a bus operation generates a new bus operation.

【００３８】図１０は本装置の１つのドライバ３４２の
構成を示すブロック構成図である。本装置のドライバ
は、予測信号生成手段３５０を有する点が実施の形態１
と大きく異なる。予測信号生成手段３５０は、バス信号
変換手段６２にて生成されたバスオペレーション模擬信
号に基づいてバス予測信号の生成が可能かどうか判断
し、可能である場合にはそれを生成し比較判定手段７２
に供給する。FIG. 10 is a block diagram showing the configuration of one driver 342 of the present apparatus. The first embodiment is different from the first embodiment in that the driver of this apparatus has a prediction signal generation unit 350.
Greatly different. The prediction signal generation means 350 determines whether or not a bus prediction signal can be generated based on the bus operation simulation signal generated by the bus signal conversion means 62.
To supply.

【００３９】図１１、図１２は本装置のドライバでの処
理のフロー図である。図１１、図１２において上記実施
の形態１と同一の機能を有するステップには図３、４と
同一の符合を付して説明を省略する。ドライバ３４２
は、オペレーションデータがテストデータ保持手段６０
に残っている場合は、それを読み出してバスオペレーシ
ョン模擬信号６６を生成し、バス３４に出力する。予測
信号生成手段３５０は、バス模擬信号の出力（ステップ
９６）後、又はバス模擬信号の生成（ステップ９４）
後、必要に応じてバス予測信号の生成を行う。予測信号
生成手段３５０は、まず生成されたバス模擬信号に基づ
いて、それを出力するとバスブリッジ３２が新たなバス
オペレーションを生成するかどうかを判断する（ステッ
プ３６０）。もし新たなバスオペレーションが生成され
ないと予想される場合には、実施の形態１と同様、次の
バス模擬信号の生成処理に移行する。一方、生成すると
予想される場合には、バスブリッジ３２から新たに出力
されるバスオペレーションに対するバス予測信号の生成
を試みる（ステップ３６２）。FIG. 11 and FIG. 12 are flowcharts of the processing in the driver of the present apparatus. 11 and 12, steps having the same functions as those in the first embodiment are denoted by the same reference numerals as in FIGS. Driver 342
Means that the operation data is stored in the test data holding unit 60.
Is read out, a bus operation simulation signal 66 is generated and output to the bus 34. The prediction signal generation means 350 outputs the bus simulation signal (step 96) or generates the bus simulation signal (step 94).
Thereafter, a bus prediction signal is generated as needed. The prediction signal generating means 350 first determines whether or not the bus bridge 32 generates a new bus operation when outputting it based on the generated bus simulation signal (step 360). If a new bus operation is not expected to be generated, the process proceeds to the next bus simulation signal generation process as in the first embodiment. On the other hand, if it is expected to be generated, an attempt is made to generate a bus prediction signal for the bus operation newly output from the bus bridge 32 (step 362).

【００４０】バスブリッジ３２がそのバスブリッジのモ
デルに設定されるパラメータの初期値に基づいて新たに
バスオペレーションを生成する場合は少なくない。この
初期値はモデルの正当性に影響されない。よって、この
ような場合、予測信号生成手段３５０がこの既知のバス
ブリッジモデルのパラメータの初期値を利用して、バス
予測信号を生成するように構成することができる。There are many cases where the bus bridge 32 generates a new bus operation based on the initial values of the parameters set in the model of the bus bridge. This initial value is not affected by the validity of the model. Therefore, in such a case, the prediction signal generation means 350 can be configured to generate the bus prediction signal by using the initial values of the parameters of the known bus bridge model.

【００４１】比較判定手段３７２は、予測信号生成手段
３５０によりバス予測信号が生成されているかどうかを
判断し（ステップ３８０）、生成されている場合にはそ
れを用いて、バス３４に検知されたバス模擬信号の正当
性の判定を行う（ステップ１０６）。一方、生成されて
いない場合には、上記実施の形態同様、テストデータ保
持手段６０に残っているバス予測信号を読み出して（ス
テップ１００）、これを判定に用いる。The comparing and judging means 372 judges whether or not the bus prediction signal has been generated by the prediction signal generating means 350 (step 380). The validity of the bus simulation signal is determined (step 106). On the other hand, if the bus prediction signal has not been generated, the bus prediction signal remaining in the test data holding means 60 is read out (step 100) and used for the determination as in the above embodiment.

【００４２】本装置によれば、バス予測信号の一部を予
測信号生成手段により自動的に生成することができ、作
業者がバス予測信号を予め作成する手間が省力される。According to the present apparatus, a part of the bus prediction signal can be automatically generated by the prediction signal generating means, so that the labor for the operator to prepare the bus prediction signal in advance is saved.

【００４３】［実施の形態５］図１３は、本発明による
第５の実施の形態であるバスブリッジモデルの検証装置
の構成の模式図である。以下、上記実施の形態４と同一
の機能を有する構成要素には、同一の符号を付し説明を
省略する。本装置は、各バスに接続されたドライバ４４
２、４４４間の通信を行うドライバ間通信手段４４６を
有する。このドライバ間通信手段４４６は、ドライバ４
４２、４４４間でのバス予測信号の転送に用いられる。[Fifth Embodiment] FIG. 13 is a schematic diagram of a configuration of a bus bridge model verification device according to a fifth embodiment of the present invention. Hereinafter, components having the same functions as those of the fourth embodiment are denoted by the same reference numerals, and description thereof is omitted. The device includes a driver 44 connected to each bus.
It has an inter-driver communication unit 446 for performing communication between the devices 2 and 444. The inter-driver communication means 446 includes the driver 4
42 and 444 are used to transfer the bus prediction signal.

【００４４】図１４は本装置のドライバ４４２の構成を
示すブロック構成図である。本装置のドライバは、予測
信号生成手段４５０を有する点は上記実施の形態４と同
様であるが、この予測信号生成手段４５０が他のドライ
バの予測信号生成手段（図示せず）とドライバ間通信手
段４４６により接続される点に特徴がある。ここでドラ
イバ間通信手段４４６が予測信号伝送手段を構成する。
バス信号予測生成手段４５０は、バス信号変換手段６２
にて生成されたバスオペレーション模擬信号に基づいて
バス予測信号の生成が可能かどうか判断し、可能である
場合にはそれを生成し比較判定手段７２又はドライバ間
通信手段４４６経由で他のドライバに供給する。FIG. 14 is a block diagram showing the configuration of the driver 442 of the present apparatus. The driver of this apparatus is the same as that of the fourth embodiment in that it has a prediction signal generation means 450, but this prediction signal generation means 450 communicates with the prediction signal generation means (not shown) of another driver by inter-driver communication. It is characterized in that it is connected by means 446. Here, the inter-driver communication means 446 constitutes a prediction signal transmission means.
The bus signal prediction generation means 450 includes a bus signal conversion means 62
It is determined whether or not a bus prediction signal can be generated based on the bus operation simulation signal generated in the step (a). If it is possible, the bus prediction signal is generated and generated to the other driver via the comparison determination means 72 or the inter-driver communication means 446. Supply.

【００４５】図１５は本装置のドライバ４４２での処理
のフロー図である。図１５において上記実施の形態４と
同一の機能を有するステップには図１１と同一の符合を
付して説明を省略する。予測信号生成手段４５０は予測
信号生成手段３５０同様、バスブリッジ３２がそのパラ
メータの初期値に基づいて新たなバスオペレーションを
生成する場合のバス予測信号を生成する（ステップ３６
２）。ドライバ４４２は、バスブリッジ３２が生成する
バスオペレーションが自分が接続されているバス３４に
対するものか他のバス３６に対するものかを判断する
（ステップ４６０）。もし他のバス３６に対するもので
あれば、それをドライバ間通信手段４４６を介して他の
ドライバ４４４に転送し（ステップ４６２）、転送され
た側のドライバはこれをバス模擬信号の正当性の比較判
定処理に用いる。ドライバ４４４の構成もドライバ４４
２と同様である。FIG. 15 is a flowchart of the processing in the driver 442 of the present apparatus. In FIG. 15, steps having the same functions as in the fourth embodiment are denoted by the same reference numerals as in FIG. 11, and description thereof is omitted. Like the prediction signal generation unit 350, the prediction signal generation unit 450 generates a bus prediction signal when the bus bridge 32 generates a new bus operation based on the initial value of the parameter (step 36).
2). The driver 442 determines whether the bus operation generated by the bus bridge 32 is for the bus 34 to which it is connected or for another bus 36 (step 460). If it is for another bus 36, it is transferred to another driver 444 via the inter-driver communication means 446 (step 462), and the transferred driver compares this with the correctness of the bus simulation signal. Used for determination processing. The configuration of the driver 444 is also
Same as 2.

【００４６】本装置によれば、バス予測信号の一部を予
測信号生成手段により自動的に生成することができ、作
業者がバス予測信号を予め作成する手間が省力されると
ともに、あるバスに接続されたドライバにおいて自動的
に生成されたバス予測信号が他のバスに対するものであ
る場合には、その他のバスのドライバに自動的に伝送さ
れるので、生成されたバス予測信号を作業者が他のドラ
イバに入力し直す手間が省力される。According to the present apparatus, a part of the bus prediction signal can be automatically generated by the prediction signal generating means, so that the labor for the operator to prepare the bus prediction signal in advance can be saved, and at the same time a certain bus can be used. If the bus prediction signal automatically generated in the connected driver is for another bus, the bus prediction signal is automatically transmitted to the driver of the other bus. The labor of re-inputting to another driver is saved.

【００４７】なお、ドライバ間通信手段４４６は、実施
の形態２の出力同期手段を構成するものと共用にしても
よい。The inter-driver communication means 446 may be shared with the output synchronizing means of the second embodiment.

【００４８】[0048]

【発明の効果】第１の発明に係るバスブリッジモデル検
証装置、及び第２の発明に係るバスブリッジモデル検証
方法によれば、バスオペレーション模擬信号に対してバ
スブリッジモデルが出力するバス模擬信号の正当性の判
定、すなわちバスブリッジモデルの正当性の判定がバス
オペレーション単位に行われ、精度のよい検証ができる
という効果がある。またこれによりどのバスオペレーシ
ョンで比較結果が不一致となったかを把握でき、シミュ
レーション結果の解析が容易となり、検証作業の効率化
が図られるという効果がある。バス予測信号はバスオペ
レーション模擬信号の出力と同じ順序でプローブに格納
されているので、バスブリッジモデルが、複数のバスオ
ペレーションに対しバス模擬信号を誤った順序で出力す
るといったエラーも検知することができるという効果が
ある。According to the bus bridge model verification device of the first invention and the bus bridge model verification method of the second invention, the bus simulation signal output from the bus bridge model in response to the bus operation simulation signal is obtained. The determination of the validity, that is, the validity of the bus bridge model, is performed for each bus operation, and there is an effect that accurate verification can be performed. In addition, this makes it possible to grasp in which bus operation the comparison result becomes inconsistent, thereby facilitating the analysis of the simulation result and improving the efficiency of the verification operation. Since the bus prediction signal is stored in the probe in the same order as the bus operation simulation signal output, the bus bridge model can also detect errors such as outputting the bus simulation signal in the wrong order for multiple bus operations. There is an effect that can be.

【００４９】第３、第４の発明に係るバスブリッジモデ
ル検証装置によれば、複数プローバ間でのバスオペレー
ション模擬信号の出力タイミングを、例えば同時とした
り所定時間間隔としたりすることができ、バスブリッジ
モデルのバスオペレーション処理負荷を変化させた検
証、例えば複数バスオペレーションの競合状態における
検証を行うことができるので、多様な場合を網羅した精
度の高い検証ができるという効果がある。According to the bus bridge model verification apparatus according to the third and fourth aspects of the present invention, the output timing of the bus operation simulation signal between a plurality of probers can be, for example, simultaneous or at a predetermined time interval. Since the verification in which the bus operation processing load of the bridge model is changed, for example, the verification in the race condition of a plurality of bus operations can be performed, there is an effect that highly accurate verification covering various cases can be performed.

【００５０】第５の発明に係るバスブリッジモデル検証
装置によれば、バスブリッジモデルによるキャンセルが
発生しても、検証処理が正しく続行される、つまり検証
作業の中断や擬似的な検証エラーが回避され、作業効率
が向上するという効果がある。According to the bus bridge model verification device of the fifth invention, the verification process is correctly continued even if the cancellation by the bus bridge model occurs, that is, the interruption of the verification work and the pseudo verification error are avoided. This has the effect of improving work efficiency.

【００５１】第６の発明に係るバスブリッジモデル検証
装置によれば、キャンセルされたバスオペレーション模
擬信号は、再度実行されるので、キャンセルによって検
証の網羅度が低下することがないという効果がある。According to the bus bridge model verification device of the sixth invention, the canceled bus operation simulation signal is executed again, so that there is an effect that the coverage of verification is not reduced by the cancellation.

【００５２】第７の発明に係るバスブリッジモデル検証
装置によれば、バスブリッジ内のパラメータの初期値に
基づいてバスブリッジモデルにより新たに出力されるバ
スオペレーションに対するバス予測信号が自動的に生成
されるので、作業者がバス予測信号を予め作成する手間
が省力されるという効果がある。According to the bus bridge model verification device of the seventh aspect, a bus prediction signal for a bus operation newly output by the bus bridge model is automatically generated based on the initial values of the parameters in the bus bridge. Therefore, there is an effect that labor for the operator to prepare the bus prediction signal in advance is saved.

【００５３】第８の発明に係るバスブリッジモデル検証
装置によれば、あるバスのプローブにおいて自動的に生
成されたバス予測信号が、他のバスに対するものである
場合には、その他のバスのプローブに自動的に伝送され
るので、生成されたバス予測信号を作業者が他のプロー
ブに入力し直す手間が省力されるという効果がある。According to the bus bridge model verification device of the eighth invention, when the bus prediction signal automatically generated in the probe of a certain bus is for another bus, the probe of the other bus is used. Automatically transmitted to the other probe, so that the operator does not need to input the generated bus prediction signal to another probe.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明第１の実施の形態であるバスブリッジ
モデルの検証装置の構成の模式図。FIG. 1 is a schematic diagram of a configuration of a bus bridge model verification device according to a first embodiment of the present invention.

【図２】 第１の実施の形態に係るドライバの構成を示
すブロック図。FIG. 2 is a block diagram showing a configuration of a driver according to the first embodiment.

【図３】 第１の実施の形態に係るドライバでのバスオ
ペレーション模擬信号の出力処理のフロー図。FIG. 3 is a flowchart of a bus operation simulation signal output process in the driver according to the first embodiment;

【図４】 第１の実施の形態に係るドライバでのバス信
号の比較判定処理のフロー図。FIG. 4 is a flowchart of a bus signal comparison / determination process in the driver according to the first embodiment;

【図５】 本発明第２の実施の形態であるバスブリッジ
モデルの検証装置の構成の模式図。FIG. 5 is a schematic diagram of a configuration of a bus bridge model verification device according to a second embodiment of the present invention.

【図６】 第２の実施の形態に係るドライバの構成を示
すブロック図。FIG. 6 is a block diagram showing a configuration of a driver according to a second embodiment.

【図７】 第２の実施の形態に係るドライバでのバスオ
ペレーション模擬信号の出力処理のフロー図。FIG. 7 is a flowchart of a bus operation simulation signal output process in the driver according to the second embodiment;

【図８】 本発明第３の実施の形態であるバスブリッジ
モデルの検証装置の構成の模式図。FIG. 8 is a schematic diagram of a configuration of a bus bridge model verification device according to a third embodiment of the present invention.

【図９】 第３の実施の形態に係るドライバでの処理の
フロー図。FIG. 9 is a flowchart of processing in a driver according to the third embodiment.

【図１０】 本発明第４の実施の形態に係るドライバの
構成を示すブロック構成図。FIG. 10 is a block diagram showing a configuration of a driver according to a fourth embodiment of the present invention.

【図１１】 第４の実施の形態に係るドライバでの処理
のフロー図。FIG. 11 is a flowchart of processing in a driver according to a fourth embodiment.

【図１２】 第４の実施の形態に係るドライバでの処理
のフロー図。FIG. 12 is a flowchart of processing in a driver according to the fourth embodiment.

【図１３】 本発明第５の実施の形態であるバスブリッ
ジモデルの検証装置の構成の模式図。FIG. 13 is a schematic diagram of a configuration of a bus bridge model verification device according to a fifth embodiment of the present invention.

【図１４】 第５の実施の形態に係るドライバの構成を
示すブロック構成図。FIG. 14 is a block diagram showing a configuration of a driver according to a fifth embodiment.

【図１５】 第５の実施の形態に係るドライバでの処理
のフロー図。FIG. 15 is a flowchart of processing in a driver according to the fifth embodiment.

【図１６】 従来のバスブリッジモデルの検証装置の構
成の模式図。FIG. 16 is a schematic diagram of a configuration of a conventional bus bridge model verification device.

【符号の説明】[Explanation of symbols]

３２ バスブリッジ、３４，３６ バス、４２，４４
ドライバ、４６ テストデータ設定手段、４８ 比較結
果表示手段、６０ テストデータ保持手段、６２ バス
信号変換手段、６４ オペレーションデータ、６６ バ
スオペレーション模擬信号、７０ バス信号検知手段、
７２ 比較判定手段、７４ バス模擬信号、７６ バス
予測信号、１４６，４４６ ドライバ間通信手段、１５
０ 同期処理手段、１６０ 出力同期手段、３５０，４
５０ 予測信号生成手段。32 bus bridge, 34, 36 bus, 42, 44
Driver, 46 test data setting means, 48 comparison result display means, 60 test data holding means, 62 bus signal conversion means, 64 operation data, 66 bus operation simulation signal, 70 bus signal detection means,
72 comparison / determination means, 74 bus simulation signal, 76 bus prediction signal, 146,446 inter-driver communication means, 15
0 synchronization processing means, 160 output synchronization means, 350, 4
50 prediction signal generation means.

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 複数のバスとそれらを接続するバスブリ
ッジとを含む系の模擬手段と、与えられたオペレーショ
ンデータに基づいて前記模擬手段の所定の前記バスに対
しバスオペレーション模擬信号を生成するプローバとを
含み、このバスオペレーション模擬信号に対する前記模
擬手段の模擬結果に基づいて前記バスブリッジのモデル
を検証するバスブリッジモデル検証装置において、 前記模擬手段は、順次生成される前記各バスオペレーシ
ョン模擬信号に応じて前記バスブリッジから出力される
バス信号を模擬したバス模擬信号を出力し、 前記プローバは、 前記所定のバスに対応する前記バス模擬信号を検知する
検知手段と、 前記バスオペレーション模擬信号に対して予測されたバ
ス予測信号を格納した予測信号記憶手段と、 前記検知手段により検知されたバス模擬信号を逐次、対
応する前記バス予測信号と比較し前記バスブリッジのモ
デルの正当性を判定する比較判定手段と、 を含むことを特徴とするバスブリッジモデル検証装置。1. A simulating means for a system including a plurality of buses and a bus bridge connecting them, and a prober for generating a bus operation simulating signal for a predetermined bus of said simulating means based on given operation data. And a bus bridge model verification device that verifies the bus bridge model based on a simulation result of the simulation means with respect to the bus operation simulation signal. Outputting a bus simulation signal simulating a bus signal output from the bus bridge in response to the bus simulation signal, wherein the prober detects a bus simulation signal corresponding to the predetermined bus, and a bus operation simulation signal. Signal storage means for storing a bus prediction signal predicted by Sequential bus simulation signal detected by the bus bridge model verification system which comprises a corresponding said bus prediction signal as compared to the comparison and determination means for determining the validity of the model of the bus bridge, the. 【請求項２】 複数のバスとそれらを接続するバスブリ
ッジとを含む系の模擬手段に対し、与えられたオペレー
ションデータに基づいて複数のバスオペレーション模擬
信号を生成し、このバスオペレーション模擬信号に対す
る前記模擬手段の模擬結果に基づいて前記バスブリッジ
のモデルを検証するバスブリッジモデル検証方法におい
て、 順次生成される前記各バスオペレーション模擬信号に応
じて前記バスブリッジから出力されるバス信号を模擬し
たバス模擬信号を前記模擬手段により求め、 この各バス模擬信号を逐次、対応する前記各バスオペレ
ーション模擬信号に対して予測されたバス予測信号と比
較することによって、前記バスブリッジのモデルの正当
性を検証すること、を特徴とするバスブリッジモデル検
証方法。2. A system for simulating a system including a plurality of buses and a bus bridge connecting the plurality of buses, generates a plurality of bus operation simulation signals based on given operation data, and generates a plurality of bus operation simulation signals for the bus operation simulation signals. In a bus bridge model verification method for verifying a model of the bus bridge based on a simulation result of a simulation means, a bus simulation simulating a bus signal output from the bus bridge in accordance with each of the bus operation simulation signals sequentially generated. A signal is obtained by the simulation means, and the validity of the bus bridge model is verified by sequentially comparing each bus simulation signal with a bus prediction signal predicted for the corresponding bus operation simulation signal. A bus bridge model verification method. 【請求項３】 請求項１記載のバスブリッジモデル検証
装置において、 前記プローバが、複数設けられ、 これらプローバは、前記バスオペレーション模擬信号の
出力同期手段を有すること、を特徴とするバスブリッジ
モデル検証装置。3. The bus bridge model verification apparatus according to claim 1, wherein a plurality of said probers are provided, and said probers have output synchronizing means for said bus operation simulation signal. apparatus. 【請求項４】 請求項３記載のバスブリッジモデル検証
装置において、 前記プローバは、前記模擬手段の各バスに対応して設け
られること、を特徴とするバスブリッジモデル検証装
置。4. The bus bridge model verification device according to claim 3, wherein said prober is provided corresponding to each bus of said simulation means. 【請求項５】 請求項１記載のバスブリッジモデル検証
装置において、 前記プローバは、前記バスオペレーション模擬信号によ
り指定される処理が前記バスブリッジのモデルによって
キャンセルされたことを表す前記バス模擬信号を識別す
るキャンセル識別手段を有すること、を特徴とするバス
ブリッジモデル検証装置。5. The bus bridge model verification device according to claim 1, wherein the prober identifies the bus simulation signal indicating that a process specified by the bus operation simulation signal has been canceled by the bus bridge model. A bus bridge model verification device, comprising: 【請求項６】 請求項５記載のバスブリッジモデル検証
装置において、 前記プローバは、キャンセルされた前記バスオペレーシ
ョン模擬信号に対する前記比較判定手段から不一致を示
す判定結果が得られた場合に当該バスオペレーション模
擬信号を再度バスに出力する再実行手段を有すること、
を特徴とするバスブリッジモデル検証装置。6. The bus bridge model verification apparatus according to claim 5, wherein the prober simulates the bus operation when a comparison result with the canceled bus operation simulation signal indicates a mismatch from the comparison determination unit. Having re-execution means for outputting a signal to the bus again,
A bus bridge model verification device characterized by the above-mentioned. 【請求項７】 請求項１記載のバスブリッジモデル検証
装置において、 前記プローバは、前記バスオペレーション模擬信号に対
し、前記バスブリッジのモデルに設定されるパラメータ
の初期値に基づいて前記バス信号が決定される場合に
は、そのバス信号を前記バス予測信号とする予測信号生
成手段を有すること、を特徴とするバスブリッジモデル
検証装置。7. The bus bridge model verification device according to claim 1, wherein the prober determines the bus signal with respect to the bus operation simulation signal based on an initial value of a parameter set in the bus bridge model. A bus bridge model verification device, comprising: a prediction signal generator configured to use the bus signal as the bus prediction signal. 【請求項８】 請求項７記載のバスブリッジモデル検証
装置において、 前記プローバが、複数設けられ、 これらプローバは、１つのプローバにて前記予測信号生
成手段により得られた前記バス予測信号をそのバス予測
信号が対応する前記バスに対応して設けられた他のプロ
ーバに伝送する予測信号伝送手段を有すること、を特徴
とするバスブリッジモデル検証装置。8. The bus bridge model verification device according to claim 7, wherein a plurality of said probers are provided, and said probers transmit said bus prediction signal obtained by said prediction signal generation means by one prober to a bus thereof. A bus bridge model verification device, comprising: a prediction signal transmitting unit that transmits a prediction signal to another prober provided corresponding to the bus corresponding to the prediction signal.