JPH10133765A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH10133765A JPH10133765A JP8288867A JP28886796A JPH10133765A JP H10133765 A JPH10133765 A JP H10133765A JP 8288867 A JP8288867 A JP 8288867A JP 28886796 A JP28886796 A JP 28886796A JP H10133765 A JPH10133765 A JP H10133765A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- code
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】
【課題】 動作確認信号による省エネルギーモードの中
断を低減し、消費電力を抑えることができるデータ処理
装置を提供する。 【解決手段】 受信回路10は、シフトレジスタ7、
8、データ比較器3、マスクレジスタ4、マスクイネー
ブルレジスタ5、受信バッファ6からなる受信回路10
から構成され、また、キーボード2が接続されている。
キーボード2は、キー操作によるデータ信号の他、第1
のアライブコード信号21と、これより長い周期の第2
のアライブコード信号22を一定期間毎に出力する。省
エネルギーモードにおいては、シフトレジスタ7を介し
てキーボード2から出力される第1のアライブコード信
号21はデータ比較器3によりマスクされてデータバス
9に出力されない。
断を低減し、消費電力を抑えることができるデータ処理
装置を提供する。 【解決手段】 受信回路10は、シフトレジスタ7、
8、データ比較器3、マスクレジスタ4、マスクイネー
ブルレジスタ5、受信バッファ6からなる受信回路10
から構成され、また、キーボード2が接続されている。
キーボード2は、キー操作によるデータ信号の他、第1
のアライブコード信号21と、これより長い周期の第2
のアライブコード信号22を一定期間毎に出力する。省
エネルギーモードにおいては、シフトレジスタ7を介し
てキーボード2から出力される第1のアライブコード信
号21はデータ比較器3によりマスクされてデータバス
9に出力されない。
Description
【0001】
【発明の属する技術分野】本発明は、データ処理装置に
関し、特に、入出力機器が接続されたデータ処理装置に
関するものである。
関し、特に、入出力機器が接続されたデータ処理装置に
関するものである。
【0002】
【従来の技術】例えば、パーソナルコンピュータやワー
クステーションなどのデータ処理装置では、キーボード
やマウスなどの入出力機器(I/O機器)から一定期間
ごとに動作確認信号として特定のコード(アライブコー
ド)信号をデータ処理装置側に送信し、データ処理装置
側においてこのコード信号が一定期間毎にきているかど
うかをチェックすることで、入出力機器の動作を確認
し、信頼性向上を図る構成を採用している。
クステーションなどのデータ処理装置では、キーボード
やマウスなどの入出力機器(I/O機器)から一定期間
ごとに動作確認信号として特定のコード(アライブコー
ド)信号をデータ処理装置側に送信し、データ処理装置
側においてこのコード信号が一定期間毎にきているかど
うかをチェックすることで、入出力機器の動作を確認
し、信頼性向上を図る構成を採用している。
【0003】ところで、この種のデータ処理装置では、
入出力機器からのデータ信号が所定期間入力されない場
合において、CPU(プロセッサ)の動作周波数、つま
りクロックを低下させたり、あるいはCPUの動作を停
止させることで、省エネルギーを図る構成(省エネルギ
ーモード)が採用されることが多い。また、CPUにお
ける省エネルギーモードから通常の動作モードへの復帰
は、入出力機器から出力される信号によってCPUへの
割り込みを発生させることで行うようにした構成が採用
されている。
入出力機器からのデータ信号が所定期間入力されない場
合において、CPU(プロセッサ)の動作周波数、つま
りクロックを低下させたり、あるいはCPUの動作を停
止させることで、省エネルギーを図る構成(省エネルギ
ーモード)が採用されることが多い。また、CPUにお
ける省エネルギーモードから通常の動作モードへの復帰
は、入出力機器から出力される信号によってCPUへの
割り込みを発生させることで行うようにした構成が採用
されている。
【0004】さらに、例えば特開平4−309110号
公報には、消費電力の小さいサブCPUをメインCPU
とは別に設け、メインCPUの動作停止の際などにおい
てサブCPUに制御動作などの付帯的な処理をさせる構
成とすることで、消費電力を低減する構成が開示されて
いる。
公報には、消費電力の小さいサブCPUをメインCPU
とは別に設け、メインCPUの動作停止の際などにおい
てサブCPUに制御動作などの付帯的な処理をさせる構
成とすることで、消費電力を低減する構成が開示されて
いる。
【0005】
【発明が解決しようとする課題】ところが、上記のよう
に動作確認信号により入出力機器の動作を確認するデー
タ処理装置において、上記のような省エネルギーモード
の構成を採用した場合、一定期間ごとに発生する動作確
認信号によりCPUへの割り込みが発生してしまう。そ
して、この割込みにより、CPUの省エネルギーモード
が中断され、CPUが通常動作モードに戻ってしまうこ
とから、省エネルギーモードの時間を長く保つことがで
きず、消費電力を小さく抑えることが困難であるという
問題があった。
に動作確認信号により入出力機器の動作を確認するデー
タ処理装置において、上記のような省エネルギーモード
の構成を採用した場合、一定期間ごとに発生する動作確
認信号によりCPUへの割り込みが発生してしまう。そ
して、この割込みにより、CPUの省エネルギーモード
が中断され、CPUが通常動作モードに戻ってしまうこ
とから、省エネルギーモードの時間を長く保つことがで
きず、消費電力を小さく抑えることが困難であるという
問題があった。
【0006】また、特開平4−309110号公報の技
術では、上記同様に、動作確認信号による割り込みによ
ってCPUが省エネルギーモードから通常動作モードに
戻るという欠点がある。さらに、省エネルギーモードに
おいてもサブCPUは動作しているので、その分だけ電
力を消費し、このため、消費電力を抑えることができな
い。
術では、上記同様に、動作確認信号による割り込みによ
ってCPUが省エネルギーモードから通常動作モードに
戻るという欠点がある。さらに、省エネルギーモードに
おいてもサブCPUは動作しているので、その分だけ電
力を消費し、このため、消費電力を抑えることができな
い。
【0007】本発明は、動作確認信号による省エネルギ
ーモードの中断を低減して、消費電力を抑えることがで
きるデータ処理装置を提供することを課題とする。
ーモードの中断を低減して、消費電力を抑えることがで
きるデータ処理装置を提供することを課題とする。
【0008】
【課題を解決するための手段】本発明のデータ処理装置
は、少なくとも1つの入出力機器が接続され、前記入出
力機器から動作確認信号が一定期間毎に入力されるデー
タ処理装置において、前記入出力機器からの出力信号が
所定期間入力されない場合にその動作周波数が低下ある
いはその動作が停止する省エネルギーモードとなる制御
部と、前記制御部と前記入出力機器との間に設けられた
受信回路とを備え、前記受信回路は、前記省エネルギー
モードのときに、前記動作確認信号を無効な出力信号と
するマスク部を有することを特徴とする。
は、少なくとも1つの入出力機器が接続され、前記入出
力機器から動作確認信号が一定期間毎に入力されるデー
タ処理装置において、前記入出力機器からの出力信号が
所定期間入力されない場合にその動作周波数が低下ある
いはその動作が停止する省エネルギーモードとなる制御
部と、前記制御部と前記入出力機器との間に設けられた
受信回路とを備え、前記受信回路は、前記省エネルギー
モードのときに、前記動作確認信号を無効な出力信号と
するマスク部を有することを特徴とする。
【0009】つまり、本発明では、省エネルギーモード
時には入出力機器から発生する動作確認信号(アライブ
コード信号)を受信回路において無効な出力信号とし、
CPUへの割り込み発生を抑制するようにしたものであ
る。これにより、動作確認信号による省エネルギーモー
ドの中断が防止され、制御部(プロセッサ)の動作周波
数の低下あるいは動作停止の期間を長くでき、消費電力
を抑えることができる。
時には入出力機器から発生する動作確認信号(アライブ
コード信号)を受信回路において無効な出力信号とし、
CPUへの割り込み発生を抑制するようにしたものであ
る。これにより、動作確認信号による省エネルギーモー
ドの中断が防止され、制御部(プロセッサ)の動作周波
数の低下あるいは動作停止の期間を長くでき、消費電力
を抑えることができる。
【0010】また、本発明のデータ処理装置は、前記入
出力機器が、一定期間毎に出力される第1の動作確認信
号と、前記第1の動作確認信号よりも長い周期で出力さ
れる第2の動作確認信号とを出力し、前記マスク部は前
記第1の動作確認信号を無効な出力信号とし、前記第2
の動作確認信号は前記制御部に出力することを特徴とす
る。さらに、前記受信回路は、前記入出力機器からの出
力信号を入力したときには前記制御部への割込みを発生
するものである。
出力機器が、一定期間毎に出力される第1の動作確認信
号と、前記第1の動作確認信号よりも長い周期で出力さ
れる第2の動作確認信号とを出力し、前記マスク部は前
記第1の動作確認信号を無効な出力信号とし、前記第2
の動作確認信号は前記制御部に出力することを特徴とす
る。さらに、前記受信回路は、前記入出力機器からの出
力信号を入力したときには前記制御部への割込みを発生
するものである。
【0011】上記のように、2種類の動作確認信号を設
定し、周期の短い動作確認信号を省エネルギーモードの
ときに無効な出力信号とすることで、動作確認信号によ
る省エネルギーモードの中断を抑制しつつ、周期の長い
動作確認信号による入出力機器の監視を省エネルギーモ
ードにおいても行うことができる。
定し、周期の短い動作確認信号を省エネルギーモードの
ときに無効な出力信号とすることで、動作確認信号によ
る省エネルギーモードの中断を抑制しつつ、周期の長い
動作確認信号による入出力機器の監視を省エネルギーモ
ードにおいても行うことができる。
【0012】
【発明の実施の形態】以下に、本発明の実施の形態のデ
ータ処理装置を説明する。なお、以下の説明では、入出
力機器としてキーボードを用いた場合の例を説明する
が、マウスなどの他の入出力機器を用いた場合も同様で
ある。
ータ処理装置を説明する。なお、以下の説明では、入出
力機器としてキーボードを用いた場合の例を説明する
が、マウスなどの他の入出力機器を用いた場合も同様で
ある。
【0013】図1に、実施の形態のデータ処理装置を示
した。このデータ処理装置は、CPU(プロセッサ)1
と受信回路10とを備えて構成されている。また、受信
回路10には、キーボード(KB)2が接続されてい
る。
した。このデータ処理装置は、CPU(プロセッサ)1
と受信回路10とを備えて構成されている。また、受信
回路10には、キーボード(KB)2が接続されてい
る。
【0014】受信回路10は、シフトレジスタ7、8、
データ比較器3、マスクレジスタ4、マスクイネーブル
レジスタ5、受信バッファ6などから構成される。ま
た、キーボード2は、キー操作によるデータ信号の他、
第1のアライブコード信号21と、第2のアライブコー
ド信号22をそれぞれ一定期間毎に出力する。ここで、
第2のアライブコード信号22は、第1のアライブコー
ド信号21よりも長い周期で発生する信号である。
データ比較器3、マスクレジスタ4、マスクイネーブル
レジスタ5、受信バッファ6などから構成される。ま
た、キーボード2は、キー操作によるデータ信号の他、
第1のアライブコード信号21と、第2のアライブコー
ド信号22をそれぞれ一定期間毎に出力する。ここで、
第2のアライブコード信号22は、第1のアライブコー
ド信号21よりも長い周期で発生する信号である。
【0015】シフトレジスタ7には、キーボード2から
出力される第1のアライブコード信号21、およびキー
操作によるデータ信号などの、キーボード2からの出力
信号が入力される。データ比較器3は、シフトレジスタ
7に入力された信号のコードと、マスクレジスタ4に設
定されたコードとを比較する。そして、後述するように
マスクコードが有効な状態では、マスクレジスタ4に設
定されたコード(マスクコード)と一致する信号は出力
せず、一致しない信号は出力する。また、マスクコード
が無効な状態では、全ての信号を出力する。この出力さ
れた信号は受信バッファ6に蓄積され、適宜なタイミン
グでデータバス9を介してCPU1に出力される。
出力される第1のアライブコード信号21、およびキー
操作によるデータ信号などの、キーボード2からの出力
信号が入力される。データ比較器3は、シフトレジスタ
7に入力された信号のコードと、マスクレジスタ4に設
定されたコードとを比較する。そして、後述するように
マスクコードが有効な状態では、マスクレジスタ4に設
定されたコード(マスクコード)と一致する信号は出力
せず、一致しない信号は出力する。また、マスクコード
が無効な状態では、全ての信号を出力する。この出力さ
れた信号は受信バッファ6に蓄積され、適宜なタイミン
グでデータバス9を介してCPU1に出力される。
【0016】マスクコードレジスタ4には、マスク処理
したい信号のコード(マスクコード)が設定される。こ
の実施の形態においては、マスクコードとして、第1の
アライブコード信号21に対応するコードが設定され
る。また、マスクイネーブルレジスタ5は、このマスク
コードを有効あるいは無効に設定するためのものであ
る。より具体的には、マスクイネーブルレジスタ5に
は、マスクコードを有効ないし無効とするためのビット
が設けられ、このビットを操作することにより、マスク
コードの有効ないし無効が設定される。なお、マスクコ
ードレジスタ4へのマスクコードの設定、あるいはマス
クイネーブルレジスタ5におけるビットの操作などは、
例えば、CPU1からの指令に基づいて行われる。
したい信号のコード(マスクコード)が設定される。こ
の実施の形態においては、マスクコードとして、第1の
アライブコード信号21に対応するコードが設定され
る。また、マスクイネーブルレジスタ5は、このマスク
コードを有効あるいは無効に設定するためのものであ
る。より具体的には、マスクイネーブルレジスタ5に
は、マスクコードを有効ないし無効とするためのビット
が設けられ、このビットを操作することにより、マスク
コードの有効ないし無効が設定される。なお、マスクコ
ードレジスタ4へのマスクコードの設定、あるいはマス
クイネーブルレジスタ5におけるビットの操作などは、
例えば、CPU1からの指令に基づいて行われる。
【0017】また、シフトレジスタ8には、第2のアラ
イブコード信号22が入力される。この第2のアライブ
コード信号は、第1のアライブコード信号とは異なり、
マスク処理されずに、受信回路10を介してCPU1に
直接入力される。
イブコード信号22が入力される。この第2のアライブ
コード信号は、第1のアライブコード信号とは異なり、
マスク処理されずに、受信回路10を介してCPU1に
直接入力される。
【0018】ここで、受信回路10において、キーボー
ド2からシフトレジスタ7、データ比較器3、並びに受
信バッファ6を介してデータバス9に信号が出力される
場合には、受信回路10からCPU1への割込み11が
発生し、つまり、割込み11がCPU1に通知される。
また、第2のアライブコード信号22がシフトレジスタ
8からデータバス9を介してCPU1に出力された場合
にも、CPU1に割込みが通知される。
ド2からシフトレジスタ7、データ比較器3、並びに受
信バッファ6を介してデータバス9に信号が出力される
場合には、受信回路10からCPU1への割込み11が
発生し、つまり、割込み11がCPU1に通知される。
また、第2のアライブコード信号22がシフトレジスタ
8からデータバス9を介してCPU1に出力された場合
にも、CPU1に割込みが通知される。
【0019】以上の構成である実施の形態のデータ処理
装置において、例えば、所定期間キーボード2からのキ
ー操作による信号入力がなされない場合、省エネルギー
モードになり、CPU1はその動作周波数を低下し、あ
るいはその動作を停止する。また、マスクイネーブルレ
ジスタ5においてマスクコードが有効に設定されるとと
もに、キーボード2から一定間隔で送出される第1のア
ライブコード信号21のコードデータがマスクコードレ
ジスタ4に設定される。
装置において、例えば、所定期間キーボード2からのキ
ー操作による信号入力がなされない場合、省エネルギー
モードになり、CPU1はその動作周波数を低下し、あ
るいはその動作を停止する。また、マスクイネーブルレ
ジスタ5においてマスクコードが有効に設定されるとと
もに、キーボード2から一定間隔で送出される第1のア
ライブコード信号21のコードデータがマスクコードレ
ジスタ4に設定される。
【0020】これにより、第1のアライブコード信号2
1はマスクされた状態となる。よって、第1のアライブ
コード信号21は、これがシフトレジスタ7に入力され
た場合でもデータ比較器3から出力されなくなり、無効
な出力信号となる。この結果、第1のアライブコード信
号21によりCPU1への割込みが発生することがなく
なる。
1はマスクされた状態となる。よって、第1のアライブ
コード信号21は、これがシフトレジスタ7に入力され
た場合でもデータ比較器3から出力されなくなり、無効
な出力信号となる。この結果、第1のアライブコード信
号21によりCPU1への割込みが発生することがなく
なる。
【0021】また、この省エネルギーモードの状態にお
いて、キーボード2の所要のキーが押下された場合、マ
スクコードレジスタ4に設定された以外のコードデータ
がキーボード2からシフトレジスタ7に入力される。こ
のため、データ比較器3、受信バッファ6、データバス
9を介してCPU1にこのコードデータが入力されると
ともに、受信回路10からCPU1への割り込み11が
発生する。すると、CPU1はその省エネルギーモード
を中断して通常の動作周波数に復帰する。また、同時
に、マスクイネーブルレジスタ5においてマスクコード
が無効に設定される。
いて、キーボード2の所要のキーが押下された場合、マ
スクコードレジスタ4に設定された以外のコードデータ
がキーボード2からシフトレジスタ7に入力される。こ
のため、データ比較器3、受信バッファ6、データバス
9を介してCPU1にこのコードデータが入力されると
ともに、受信回路10からCPU1への割り込み11が
発生する。すると、CPU1はその省エネルギーモード
を中断して通常の動作周波数に復帰する。また、同時
に、マスクイネーブルレジスタ5においてマスクコード
が無効に設定される。
【0022】さらに、キーボード2から出力される第2
のアライブコード信号22は、第1のアライブコード信
号21とは異なり、マスクされることなくシフトレジス
タ8を介して受信回路10から出力され、データバス9
を介してCPU1に入力される。また、この第2のアラ
イブコード信号22の出力により、受信回路10からC
PU1に割り込み11が発生する。
のアライブコード信号22は、第1のアライブコード信
号21とは異なり、マスクされることなくシフトレジス
タ8を介して受信回路10から出力され、データバス9
を介してCPU1に入力される。また、この第2のアラ
イブコード信号22の出力により、受信回路10からC
PU1に割り込み11が発生する。
【0023】以上のように構成される実施の形態のデー
タ処理装置では、省エネルギーモード時にアライブコー
ド信号をマスクし割り込み発生を抑止することにより、
省エネルギーモードの中断を効率的に防止することがで
きる。
タ処理装置では、省エネルギーモード時にアライブコー
ド信号をマスクし割り込み発生を抑止することにより、
省エネルギーモードの中断を効率的に防止することがで
きる。
【0024】また、通常間隔で発生させるアライブコー
ド信号と、より長い間隔で発生するアライブコード信号
の2つのアライブコード信号を用い、省エネモード時に
マスクレジスタに設定するマスクコードは通常間隔で発
生させるアライブコードを設定することで、省エネルギ
ーモード時においても、アライブコード信号による入出
力機器の監視を行うことができる。
ド信号と、より長い間隔で発生するアライブコード信号
の2つのアライブコード信号を用い、省エネモード時に
マスクレジスタに設定するマスクコードは通常間隔で発
生させるアライブコードを設定することで、省エネルギ
ーモード時においても、アライブコード信号による入出
力機器の監視を行うことができる。
【0025】なお、以上の実施の形態では、キーボード
から第1および第2のアライブコード信号を出力する構
成としたが、第1のアライブコード信号だけを出力する
構成であっても良い。
から第1および第2のアライブコード信号を出力する構
成としたが、第1のアライブコード信号だけを出力する
構成であっても良い。
【0026】
【発明の効果】本発明によれば、動作確認信号による省
エネルギーモードの中断を低減して消費電力を抑えるこ
とが可能なデータ処理装置を提供できる。
エネルギーモードの中断を低減して消費電力を抑えるこ
とが可能なデータ処理装置を提供できる。
【図1】本発明の実施の形態のデータ処理装置の説明図
である。
である。
1 CPU 2 キーボード 3 データ比較器 4 マスクコードレジスタ 5 マスクイネーブルレジスタ 7、8 シフトレジスタ 10 受信回路
Claims (3)
- 【請求項1】 少なくとも1つの入出力機器が接続さ
れ、前記入出力機器から動作確認信号が一定期間毎に入
力されるデータ処理装置において、 前記入出力機器からの出力信号が所定期間入力されない
場合にその動作周波数が低下あるいはその動作が停止す
る省エネルギーモードとなる制御部と、 前記制御部と前記入出力機器との間に設けられた受信回
路とを備え、 前記受信回路は、前記省エネルギーモードのときに、前
記動作確認信号を無効な出力信号とするマスク部を有す
ることを特徴とするデータ処理装置。 - 【請求項2】 前記入出力機器が、一定期間毎に出力さ
れる第1の動作確認信号と、前記第1の動作確認信号よ
りも長い周期で出力される第2の動作確認信号とを出力
し、 前記マスク部は前記第1の動作確認信号を無効な出力信
号とし、前記第2の動作確認信号は前記制御部に出力す
ることを特徴とする請求項1記載のデータ処理装置。 - 【請求項3】 前記受信回路は、前記入出力機器からの
出力信号を入力したときには前記制御部への割込みを発
生することを特徴とする請求項1または2記載のデータ
処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8288867A JPH10133765A (ja) | 1996-10-30 | 1996-10-30 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8288867A JPH10133765A (ja) | 1996-10-30 | 1996-10-30 | データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10133765A true JPH10133765A (ja) | 1998-05-22 |
Family
ID=17735791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8288867A Pending JPH10133765A (ja) | 1996-10-30 | 1996-10-30 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10133765A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005234737A (ja) * | 2004-02-18 | 2005-09-02 | Matsushita Electric Ind Co Ltd | マイクロコンピュータ |
KR100798971B1 (ko) | 2004-07-28 | 2008-01-28 | 캐논 가부시끼가이샤 | 화상 처리 장치 및 그 제어 방법 |
-
1996
- 1996-10-30 JP JP8288867A patent/JPH10133765A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005234737A (ja) * | 2004-02-18 | 2005-09-02 | Matsushita Electric Ind Co Ltd | マイクロコンピュータ |
KR100798971B1 (ko) | 2004-07-28 | 2008-01-28 | 캐논 가부시끼가이샤 | 화상 처리 장치 및 그 제어 방법 |
US8707309B2 (en) | 2004-07-28 | 2014-04-22 | Canon Kabushiki Kaisha | Image processing apparatus and control method and program thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5420808A (en) | Circuitry and method for reducing power consumption within an electronic circuit | |
JP3454866B2 (ja) | バスユニットと実行ユニットとを含むタイプのプロセッサを動作させる方法、中央処理装置、コンピュータシステム、およびクロック制御装置回路 | |
CA2230694C (en) | Self-timed pipelined datapath system and asynchronous signal control circuit | |
US5951689A (en) | Microprocessor power control system | |
JPH02201516A (ja) | パワーセーブ方式 | |
JPS62169219A (ja) | 情報処理システム | |
US6272645B1 (en) | Method and control circuit for waking up a computer system from standby mode | |
US6151681A (en) | Dynamic device power management | |
US20050114723A1 (en) | Interruption control system and method | |
JPH0997177A (ja) | コンピュータシステムの割り込み制御方式 | |
JPH08202469A (ja) | ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット | |
US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
JP2005515546A (ja) | 低電力バスインターフェース | |
US7480812B2 (en) | Microprocessor | |
JP2001022582A (ja) | 低消費電力マイクロプロセッサおよびマイクロプロセッサシステム | |
US7363408B2 (en) | Interruption control system and method | |
US7886100B2 (en) | Information processing apparatus and SMI processing method thereof | |
JPH10133765A (ja) | データ処理装置 | |
US7237216B2 (en) | Clock gating approach to accommodate infrequent additional processing latencies | |
US20060159023A1 (en) | CRC error history mechanism | |
JP4032947B2 (ja) | クロック同期式シリアル通信装置および半導体集積回路装置 | |
US5621401A (en) | Circuit for sensing input conditioning of keyboard | |
JPH0916280A (ja) | 低消費電力型遷移検出器を備えた自己タイミング方式のデータ処理システム | |
JP2007172009A (ja) | スロットリング制御方法、スロットリング制御システム | |
KR0150752B1 (ko) | 시스템의 전력소모를 줄이기 위한 전력 운영 방법 |