JPH10133227A - Liquid crystal display device and its production - Google Patents
Liquid crystal display device and its productionInfo
- Publication number
- JPH10133227A JPH10133227A JP8285352A JP28535296A JPH10133227A JP H10133227 A JPH10133227 A JP H10133227A JP 8285352 A JP8285352 A JP 8285352A JP 28535296 A JP28535296 A JP 28535296A JP H10133227 A JPH10133227 A JP H10133227A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- gate
- liquid crystal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いた液晶表示装置とその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display using a thin film transistor and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】薄膜トランジスタを用いた液晶表示装置
は、工程の短縮による低コスト化が求められている。特
開平７−１７５０８４号公報には、チャネル形成と透明
導電膜による画素電極形成とを同一マスクで行うことに
より、ホトリソグラフィのマスク数を４枚に低減して形
成した薄膜トランジスタ基板が開示されている。2. Description of the Related Art Liquid crystal display devices using thin film transistors are required to be reduced in cost by shortening the steps. Japanese Patent Application Laid-Open No. 7-175084 discloses a thin film transistor substrate formed by reducing the number of photolithographic masks to four by performing channel formation and pixel electrode formation using a transparent conductive film with the same mask. .
【０００３】図１０に、薄膜トランジスタを用いた従来
の液晶表示素子の部分平面図を示す。透明絶縁基板上
に、ゲート線１、ドレイン線３、画素電極４がマトリク
ス状に形成されている。ゲート線１上で、ドレイン線３
から延伸された半導体膜２３上に、チャネル３４により
互いに分離されたソース電極３２およびドレイン電極３
３が形成され薄膜トランジスタ５を構成している。ドレ
イン電極３３はドレイン線３に、ソース電極３２は画素
電極４にそれぞれ接続されている。画素電極４上を除
き、薄膜トランジスタ５とドレイン線３上には保護絶縁
膜２６が形成されている。画素電極４と前段のゲート線
２の重なり部分には、ゲート絶縁膜２２と半導体膜２３
を挟持した蓄積容量６が形成されている。FIG. 10 is a partial plan view of a conventional liquid crystal display device using a thin film transistor. Gate lines 1, drain lines 3, and pixel electrodes 4 are formed in a matrix on a transparent insulating substrate. On the gate line 1, the drain line 3
Source electrode 32 and drain electrode 3 separated from each other by a channel 34 on a semiconductor film 23 extended from
3 are formed to constitute a thin film transistor 5. The drain electrode 33 is connected to the drain line 3, and the source electrode 32 is connected to the pixel electrode 4. Except on the pixel electrode 4, a protective insulating film 26 is formed on the thin film transistor 5 and the drain line 3. The gate insulating film 22 and the semiconductor film 23 are formed in the overlapping portion between the pixel electrode 4 and the gate line 2 in the preceding stage.
Are formed to form a storage capacitor 6.
【０００４】図１１に、図１０のＡ−Ｂ’−Ｂ線の断面
図を示す。透明絶縁基板１０上にゲート絶縁膜２２、半
導体膜２３、コンタクト膜２４、上部金属膜２５及び透
明電極膜２７を積層したドレイン線３が形成されてい
る。下部金属膜からなるゲート線の一部であるゲート電
極３１上とその周辺部にゲート絶縁膜２２、半導体膜２
３が形成され、半導体膜２３上に積層されたコンタクト
膜２４、上部金属膜２５、透明電極膜２７からなるドレ
イン電極３３及びソース電極３２がチャネル３４で分離
されて薄膜トランジスタ５を構成している。前段のゲー
ト線２画素電極４の重なり部分に、蓄積容量６がゲート
絶縁膜２２、半導体膜２３、コンタクト膜２４、上部金
属膜２５を挟持して形成されている。また、保護絶縁膜
２６が画素電極４上を除いて形成されている。FIG. 11 is a sectional view taken along the line AB′-B of FIG. On a transparent insulating substrate 10, a drain line 3 in which a gate insulating film 22, a semiconductor film 23, a contact film 24, an upper metal film 25, and a transparent electrode film 27 are stacked is formed. The gate insulating film 22 and the semiconductor film 2 are formed on and around the gate electrode 31 which is a part of the gate line made of the lower metal film.
3, a contact film 24, an upper metal film 25, and a drain electrode 33 and a source electrode 32 composed of a transparent electrode film 27 laminated on a semiconductor film 23 are separated by a channel 34 to constitute a thin film transistor 5. The storage capacitor 6 is formed in the overlapping portion of the gate line 2 pixel electrode 4 in the preceding stage with the gate insulating film 22, the semiconductor film 23, the contact film 24, and the upper metal film 25 interposed therebetween. In addition, the protective insulating film 26 is formed except on the pixel electrode 4.
【０００５】一方、携帯用情報機器に利用される液晶表
示装置では、消費電力の低減が求められている。これに
対し、薄膜トランジスタ基板の開口率を高めバックライ
トの消費電力を低減することが行なわれている。特開平
４−８４１２５号公報には、二重遮光の方法による開口
率を向上する構成が開示されている。この構成では、画
素電極とドレイン線の間隙は、薄膜トランジスタ基板の
ドレイン線と画素電極の間に設けられた遮光膜と、対向
基板上のブラックマトリクスによって遮光される。ブラ
ックマトリクスは遮光膜がない場合に比べて縮少でき、
その分開口率が向上する。On the other hand, in a liquid crystal display device used for a portable information device, reduction in power consumption is required. On the other hand, the aperture ratio of the thin film transistor substrate is increased to reduce the power consumption of the backlight. Japanese Patent Laying-Open No. 4-84125 discloses a configuration for improving the aperture ratio by a double light shielding method. In this configuration, the gap between the pixel electrode and the drain line is shielded from light by the light shielding film provided between the drain line and the pixel electrode of the thin film transistor substrate and the black matrix on the opposite substrate. The black matrix can be reduced compared to the case without a light shielding film,
The aperture ratio improves accordingly.
【０００６】図９に、液晶表示装置の駆動回路の模式図
を示す。複数のゲート線１，２，４０，．．と、複数の
ドレイン線３，．．が互いにマトリクス状に交叉し、交
叉部に薄膜トランジスタ５が接続されている。薄膜トラ
ンジスタ５には、画素電極４と対向電極１３（図１１）
で挟持される液晶２９の液晶容量９と、画素電極４と前
段のゲート線２間に形成される蓄積容量６が接続され
る。FIG. 9 is a schematic diagram of a driving circuit of a liquid crystal display device. A plurality of gate lines 1, 2, 40,. . And a plurality of drain lines 3,. . Cross each other in a matrix, and the thin film transistor 5 is connected to the crossing portion. The thin film transistor 5 includes a pixel electrode 4 and a counter electrode 13 (FIG. 11).
The liquid crystal capacitance 9 of the liquid crystal 29 sandwiched by the above is connected to the storage capacitance 6 formed between the pixel electrode 4 and the gate line 2 in the previous stage.
【０００７】ゲート線１を選択して電圧を印加すると、
薄膜トランジスタ５がオンとなり、ドレイン線３からの
画像信号に対応した電圧が画素電極４を介して液晶２９
に印加され、その透過光量が制御されて画像が表示され
る。このとき、液晶容量９及び蓄積容量６が充電され
る。ゲート線１の電圧印加を止めると、薄膜トランジス
タ５がオフとなるが、液晶容量９と蓄積容量６に充電さ
れた電荷によって液晶２９の印加電圧が保持され、画像
が維持される。各ゲート線を順次走査して、各ドレイン
線３から画像信号に対応する電圧を画素電極４を介して
各液晶２９に印加し、全画素に画像を表示する。When the gate line 1 is selected and a voltage is applied,
The thin film transistor 5 is turned on, and a voltage corresponding to the image signal from the drain line 3 is applied to the liquid crystal 29 via the pixel electrode 4.
And the transmitted light amount is controlled to display an image. At this time, the liquid crystal capacitance 9 and the storage capacitance 6 are charged. When the application of the voltage to the gate line 1 is stopped, the thin film transistor 5 is turned off, but the charge applied to the liquid crystal capacitor 9 and the storage capacitor 6 holds the voltage applied to the liquid crystal 29, thereby maintaining the image. Each gate line is sequentially scanned, a voltage corresponding to an image signal is applied from each drain line 3 to each liquid crystal 29 via the pixel electrode 4, and an image is displayed on all pixels.
【０００８】[0008]
【発明が解決しようとする課題】薄膜トランジスタを用
いた従来の液晶表示装置（図１１）では、蓄積容量６に
含まれる半導体膜２３とゲート絶縁膜２２に界面に、ト
ラップされた電荷が徐々に放出されることにより、画素
電極の電圧、すなわち液晶２９に印加される電圧が変動
して画質が悪くなる。画質の向上には、蓄積容量６に含
まれる半導体膜２３を除去する工程が必要となり、コス
トアップになる問題点があった。In a conventional liquid crystal display device using a thin film transistor (FIG. 11), trapped charges are gradually released at the interface between the semiconductor film 23 included in the storage capacitor 6 and the gate insulating film 22. As a result, the voltage of the pixel electrode, that is, the voltage applied to the liquid crystal 29 fluctuates, and the image quality deteriorates. In order to improve the image quality, a step of removing the semiconductor film 23 included in the storage capacitor 6 is required, and there is a problem that the cost is increased.
【０００９】また、従来の液晶表示装置は開口率が小さ
い。図１２（ａ），（ｂ）に、図１０のＣ−Ｃ’断面図
とＢ−Ｂ’断面図を示す。（ａ）では画素電極４とドレ
イン線３の間隙、（ｂ）では画素電極４とゲート線１の
間隙が大きく、対向基板１２上に大きなブラックマトリ
クス１４を設けて遮光する。このため、開口率が小さく
消費電力が低減できないという問題点がある。Further, the conventional liquid crystal display device has a small aperture ratio. FIGS. 12A and 12B are a cross-sectional view taken along the line CC ′ and a line BB ′ of FIG. 2A, the gap between the pixel electrode 4 and the drain line 3 is large, and in FIG. 2B, the gap between the pixel electrode 4 and the gate line 1 is large, and a large black matrix 14 is provided on the counter substrate 12 to shield light. Therefore, there is a problem that the aperture ratio is small and power consumption cannot be reduced.
【００１０】（ａ）の断面で、薄膜トランジスタ基板に
遮光膜を形成し、ブラックマトリクス１４を縮少する上
述の二重遮光の構成がある。しかし、遮光膜とドレイン
線３はゲート絶縁膜２２を用いて絶縁されるため、半導
体膜２３を介してドレイン線３の電圧が遮光膜の電圧を
変動させ、画質が劣化する。また、（ｂ）の断面で、ゲ
ート線１と画素電極４を重ねると、ブラックマトリクス
１４が不要となるが、重なり部分に形成される寄生容量
に半導体膜２３が含まれるために、蓄積容量６と同じ過
渡応答によって画素電極４の電圧が変動して画質が劣化
する。画質向上のためには、（ａ）の場合にはドレイン
線と遮光膜の間隙のゲート絶縁膜上に形成されている半
導体膜、（ｂ）の場合には画素電極とゲート線の重なる
部分の半導体膜を取り除く工程が必要になる。In the cross section of FIG. 1A, there is the above-described double light shielding configuration in which a light shielding film is formed on a thin film transistor substrate to reduce the size of the black matrix 14. However, since the light-shielding film and the drain line 3 are insulated by using the gate insulating film 22, the voltage of the drain line 3 varies the voltage of the light-shielding film via the semiconductor film 23, and the image quality is deteriorated. Further, when the gate line 1 and the pixel electrode 4 are overlapped in the cross section of (b), the black matrix 14 becomes unnecessary. However, since the semiconductor film 23 is included in the parasitic capacitance formed in the overlapping portion, the storage capacitance 6 Due to the same transient response as described above, the voltage of the pixel electrode 4 fluctuates, and the image quality deteriorates. In order to improve the image quality, in the case of (a), the semiconductor film formed on the gate insulating film in the gap between the drain line and the light shielding film, and in the case of (b), the portion of the pixel electrode and the gate line overlapping with each other. A step of removing the semiconductor film is required.
【００１１】本発明の目的は、上記した従来技術の問題
点に鑑み、４枚ホトマスクによる薄膜トランジスタの製
造工程を維持して、画質の向上や開口率の向上を実現で
きる液晶表示装置及びその製造方法を提供することにあ
る。SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device capable of realizing an improvement in image quality and an improvement in aperture ratio while maintaining a manufacturing process of a thin film transistor using four photomasks, in view of the above-mentioned problems of the prior art, and a method of manufacturing the same. Is to provide.
【００１２】[0012]
【課題を解決するための手段】上記目的は、液晶を封入
する一方の透明の絶縁基板上に、マトリックス状に交叉
する複数のゲート線及びドレイン線と、その交叉部にゲ
ート電極、ドレイン電極及びソース電極を有する薄膜ト
ランジスタと、ソース電極に接続されて前記液晶に電圧
を印加する画素電極を形成してなる液晶表示装置におい
て、ドレイン電極とソース電極を分離するチャネル上を
含んで保護絶縁膜が積層され、該絶縁膜に開口したスル
ーホールを介してドレイン線とドレイン電極及び、ソー
ス電極と画素電極が各々接続され、且つ、画素電極と前
段のゲート線の重なり部分に前記保護絶縁膜のみを含む
蓄積容量が形成されてなることにより達成される。The object of the present invention is to provide a plurality of gate lines and drain lines intersecting in a matrix on one transparent insulating substrate for enclosing liquid crystal, and a gate electrode, a drain electrode and a In a liquid crystal display device including a thin film transistor having a source electrode and a pixel electrode connected to the source electrode and applying a voltage to the liquid crystal, a protective insulating film including a channel separating a drain electrode and a source electrode is stacked. The drain line and the drain electrode and the source electrode and the pixel electrode are connected to each other through a through hole opened in the insulating film, and only the protective insulating film is included in an overlapping portion between the pixel electrode and the previous gate line. This is achieved by forming a storage capacitor.
【００１３】また、前記絶縁基板上にゲート線やゲート
電極を形成するための下部金属膜と、ゲート線と接続さ
れたゲート電極上のゲート絶縁膜と、ゲート絶縁膜上の
半導体膜と、半導体膜上のコンタクト膜と、コンタクト
膜上にドレイン電極やソース電極を形成するための上部
金属膜を積層してなる薄膜トランジスタ基板は、ソース
電極及びドレイン電極の下部が前記半導体膜で覆われ、
その半導体膜の下部が前記ゲート絶縁膜で覆われ、その
ゲート絶縁膜の下部がゲート電極で覆われたパターンに
形成されてなることを特徴とする。A lower metal film for forming a gate line or a gate electrode on the insulating substrate; a gate insulating film on the gate electrode connected to the gate line; a semiconductor film on the gate insulating film; A thin film transistor substrate formed by stacking a contact film on the film and an upper metal film for forming a drain electrode and a source electrode on the contact film has a lower portion of the source electrode and the drain electrode covered with the semiconductor film,
A lower portion of the semiconductor film is covered with the gate insulating film, and a lower portion of the gate insulating film is formed in a pattern covered with a gate electrode.
【００１４】また、前記薄膜トランジスタ基板のドレイ
ン線と画素電極の間にゲート線と同層に、前記保護絶縁
膜を介して画素電極と絶縁された不透明な遮光膜を形成
し、該遮光膜に対抗する対向基板上に不透明なブラック
マトリクスを形成してなることを特徴とする。Further, an opaque light-shielding film insulated from the pixel electrode via the protective insulating film is formed in the same layer as the gate line between the drain line and the pixel electrode of the thin film transistor substrate, and opposes the light-shielding film. And an opaque black matrix is formed on the opposite substrate.
【００１５】さらに、前記薄膜トランジスタ基板のゲー
ト線と画素電極の重なり部に、前記保護絶縁膜のみを含
む寄生容量が形成されてなることを特徴とする。Further, a parasitic capacitance including only the protective insulating film is formed at an overlapping portion between the gate line and the pixel electrode of the thin film transistor substrate.
【００１６】上記他の目的は、液晶を封入する一方の透
明の絶縁基板上に、マトリックス状に交叉する複数のゲ
ート線及びドレイン線と、その交叉エリアに液晶への電
圧の印加を制御する薄膜トランジスタと画素電極を形成
してなる液晶表示装置の製造方法において、前記一方の
絶縁基板上に下部金属膜、ゲート絶縁膜、半導体膜、コ
ンタクト膜及び上部金属膜を連続して積層し、第１のマ
スクパターンを用いて前記ゲート絶縁膜、前記半導体
膜、前記コンタクト膜及び前記上部金属膜を略同一形状
に加工し、第２のマスクパターンを用いて前記下部金属
膜と前記上部金属膜からゲート線、ゲート電極及びチャ
ネルで分離されたソース電極とドレイン電極を形成し、
それらの上に保護絶縁膜を形成した後に第３のマスクパ
ターンによりソース電極及びドレイン電極上の保護絶縁
膜にスルーホールを開口し、それらの上に透明導電膜を
形成した後に第４のマスクパターンによりドレイン線の
形成及び前記スルーホールを介したドレイン線とドレイ
ン電極の接続と、画素電極の形成及び画素電極とソース
電極との接続を行なうことにより達成される。Another object of the present invention is to provide, on one transparent insulating substrate for enclosing liquid crystal, a plurality of gate lines and drain lines crossing in a matrix, and a thin film transistor for controlling application of a voltage to the liquid crystal in the crossing area. Forming a first metal film, a gate insulating film, a semiconductor film, a contact film and an upper metal film on the one insulating substrate in a continuous manner, The gate insulating film, the semiconductor film, the contact film, and the upper metal film are processed into substantially the same shape using a mask pattern, and a gate line is formed from the lower metal film and the upper metal film using a second mask pattern. Forming a source electrode and a drain electrode separated by a gate electrode and a channel,
After forming a protective insulating film thereon, a third mask pattern is used to open through holes in the protective insulating film on the source electrode and the drain electrode, and after forming a transparent conductive film thereon, a fourth mask pattern is formed. This is achieved by forming the drain line and connecting the drain line and the drain electrode via the through hole, and forming the pixel electrode and connecting the pixel electrode and the source electrode.
【００１７】また、前記第２のマスクパターンに、画素
電極とドレイン線の間隙を覆う遮光膜を形成するパター
ンを付加し、前記下部金属膜から前記遮光膜を形成する
ことを特徴とする。Further, a pattern for forming a light-shielding film covering a gap between a pixel electrode and a drain line is added to the second mask pattern, and the light-shielding film is formed from the lower metal film.
【００１８】本発明の液晶表示装置によれば、画素電極
の電圧変動が抑制できるので画質が向上できる。また、
画素電極の電圧に影響を与えない遮光膜を形成し、ブラ
ックマトリクスを縮少できるので、開口率が向上し消費
電力を低減できる。According to the liquid crystal display device of the present invention, the fluctuation of the voltage of the pixel electrode can be suppressed, so that the image quality can be improved. Also,
Since a light-shielding film that does not affect the voltage of the pixel electrode is formed and the black matrix can be reduced, the aperture ratio can be improved and the power consumption can be reduced.
【００１９】本発明の液晶表示装置の製造方法によれ
ば、前記薄膜半導体基板はソース電極及びドレイン電極
の下部が前記半導体膜で覆われ、その半導体膜の下部が
前記ゲート絶縁膜で覆われ、そのゲート絶縁膜の下部が
ゲート電極で覆われたパターンに形成されるので、下部
金属膜、ゲート絶縁膜、半導体膜、コンタクト膜及び上
部金属膜を積層した後にホト加工を行なうことができる
ので、従来の最小工程数である４枚のマスクパターンを
維持して本発明による高性能の液晶表示装置を安価に製
造できる。According to the method of manufacturing a liquid crystal display device of the present invention, the thin film semiconductor substrate has a lower portion of a source electrode and a lower electrode covered with the semiconductor film, and a lower portion of the semiconductor film is covered with the gate insulating film; Since the lower portion of the gate insulating film is formed in a pattern covered with the gate electrode, photoprocessing can be performed after laminating the lower metal film, the gate insulating film, the semiconductor film, the contact film, and the upper metal film. The high performance liquid crystal display device according to the present invention can be manufactured at low cost while maintaining the conventional minimum number of mask patterns of four.
【００２０】[0020]
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら詳細に説明する。図１及び図２は、
本発明の一実施例による液晶表示装置の構成を示し、そ
れぞれ薄膜トランジスタを含む液晶表示装置の部分断面
図と薄膜トランジスタ基板の平面図を示している。図２
のＡ−Ａ’断面が図１に相当している。Embodiments of the present invention will be described below in detail with reference to the drawings. 1 and 2
1 shows a configuration of a liquid crystal display device according to an embodiment of the present invention, and shows a partial cross-sectional view of a liquid crystal display device including a thin film transistor and a plan view of a thin film transistor substrate. FIG.
1 corresponds to FIG.
【００２１】主として図１から見れば、透明絶縁基板１
０上に、Ｃｒの下部金属膜からなるゲート電極３１とそ
れを接続するゲート線１、ＳｉＮからなるゲート絶縁膜
２２、α−Ｓｉからなる半導体膜２３、ｎ＋Ｓｉからな
るコンタクト膜２４とＮｂからなる上部金属膜２５及
び、チャネル３４により分離されて形成されたソース電
極３２及びドレイン電極３３からなる薄膜トランジスタ
５が形成されている。その上にＳｉＮからなる保護絶縁
膜２６が形成され、透明導電膜ＩＴＯからなる画素電極
４及びドレイン線３が、ソース電極３２及びドレイン電
極３３とそれぞれ保護絶縁膜２６に開口されたスルーホ
ール３５を介して透明導電膜２７により接続され、ま
た、画素電極４と前段のゲート線２の重なり部分に保護
絶縁膜２６が挟持された蓄積容量６が形成された薄膜ト
ランジスタ基板１１と、透明導電膜ＩＴＯからなる対向
電極１３が形成された対向基板１２の間に、配向膜２８
を介して液晶２９が封入されている。Referring mainly to FIG. 1, the transparent insulating substrate 1
On 0, a gate electrode 31 made of a lower metal film of Cr and a gate line 1 connecting it, a gate insulating film 22 made of SiN, a semiconductor film 23 made of α-Si, a contact film 24 made of n + Si, and Nb A thin-film transistor 5 including an upper metal film 25 and a source electrode 32 and a drain electrode 33 formed by being separated by a channel 34 is formed. A protective insulating film 26 made of SiN is formed thereon, and a pixel electrode 4 and a drain line 3 made of a transparent conductive film ITO are formed with a source electrode 32 and a drain electrode 33 through holes 35 opened in the protective insulating film 26, respectively. A thin film transistor substrate 11 in which a storage capacitor 6 in which a protective insulating film 26 is sandwiched between the pixel electrode 4 and the gate line 2 in the previous stage is formed, and the transparent conductive film ITO Between the opposing substrate 12 on which the opposing electrode 13 is formed.
The liquid crystal 29 is sealed through the opening.
【００２２】また、図２から見れば、透明絶縁基板１０
上にゲート線１が形成され、半導体膜２３の下部全面に
ゲート絶縁膜２２がほぼ同一形状に形成され、その下部
全面を覆うゲート線１から引き出されたゲート電極３１
が形成されている。チャネル３４により半導体膜２３上
に積層されたコンタクト膜２４と上部金属膜２５が、ソ
ース電極３２とドレイン電極３３に分離されて薄膜トラ
ンジスタ５が形成されている。保護絶縁膜２６に開口さ
れたスルーホール３５を介して、透明導電膜２７により
ソース電極３２と画素電極４が接続され、ドレイン電極
３３とドレイン線３が接続されている。画素電極４は前
段のゲート線２と重なりを持ち、重なり部に保護絶縁膜
２６を挟持した蓄積容量６を有する。FIG. 2 shows that the transparent insulating substrate 10
A gate line 1 is formed thereon, a gate insulating film 22 is formed in substantially the same shape over the entire lower surface of the semiconductor film 23, and a gate electrode 31 drawn from the gate line 1 covering the entire lower surface thereof
Are formed. The contact film 24 and the upper metal film 25 stacked on the semiconductor film 23 by the channel 34 are separated into the source electrode 32 and the drain electrode 33 to form the thin film transistor 5. The source electrode 32 and the pixel electrode 4 are connected by a transparent conductive film 27 and the drain electrode 33 and the drain line 3 are connected through a through hole 35 opened in the protective insulating film 26. The pixel electrode 4 overlaps the gate line 2 in the preceding stage, and has a storage capacitor 6 with a protective insulating film 26 interposed in the overlapping portion.
【００２３】本液晶表示装置に用いられる透明絶縁基板
１０上の薄膜トランジスタ基板１１は、ドレイン電極３
３及びソース電極３２の下部が半導体膜２３で覆われ、
半導体膜２３の下部がゲート絶縁膜２２で覆われ、ゲー
ト絶縁膜２２の下部がゲート電極３１で覆われる形状を
特徴としている。The thin film transistor substrate 11 on the transparent insulating substrate 10 used in the present liquid crystal display device
3 and the lower portion of the source electrode 32 are covered with the semiconductor film 23,
The semiconductor device is characterized in that the lower portion of the semiconductor film 23 is covered with the gate insulating film 22 and the lower portion of the gate insulating film 22 is covered with the gate electrode 31.
【００２４】この形状を有する薄膜トランジスタ基板１
１は、ゲート電極３１、ゲート線１となる下部金属膜２
１、ゲート絶縁膜２２、半導体膜２３、ソース電極３２
及びドレイン電極３３となるコンタクト膜２４と上部金
属膜２５を積層した後に加工でき、後述するように最小
工程となる４枚のマスクパターンによる製造方法を維持
できる。これに対して、図１１の薄膜トランジスタ基板
では、ソース電極３２及びドレイン電極３３の下部は半
導体膜２３で覆われているが、ゲート絶縁膜２２の下部
はゲート電極３１で覆われていない。すなわち、従来の
最小プロセスである４枚マスクパターンによる製造方法
によっては、本実施例の薄膜トランジスタ基板は実現で
きない。The thin film transistor substrate 1 having this shape
Reference numeral 1 denotes a gate electrode 31 and a lower metal film 2 to be a gate line 1
1, gate insulating film 22, semiconductor film 23, source electrode 32
The process can be performed after the contact film 24 serving as the drain electrode 33 and the upper metal film 25 are stacked, and the manufacturing method using four mask patterns, which is the minimum process, can be maintained as described later. On the other hand, in the thin film transistor substrate of FIG. 11, the lower portions of the source electrode 32 and the drain electrode 33 are covered with the semiconductor film 23, but the lower portions of the gate insulating film 22 are not covered with the gate electrode 31. That is, the thin-film transistor substrate of the present embodiment cannot be realized by the manufacturing method using four mask patterns, which is the conventional minimum process.
【００２５】本実施例における液晶表示装置の駆動回路
は、上記した図９と同様に構成されている。すなわち、
複数のゲート線１，２，．．と、複数のドレイン線
３，．．が互いにマトリクス状に交叉し、薄膜トランジ
スタ５が接続されている。ここでは、ゲート電極３１の
電圧が正となる選択時間のみ、薄膜トランジスタ５がオ
ンして、ドレイン線３の電圧が画素電極４を介して液晶
に印加される。また、液晶に直流を印加することによる
画面の焼き付きを防止するため、一画面を表示する１フ
レームごとに液晶に印加する電圧の向きを反転させてい
る。The driving circuit of the liquid crystal display device according to this embodiment has the same configuration as that of FIG. That is,
A plurality of gate lines 1, 2,. . And a plurality of drain lines 3,. . Cross each other in a matrix, and the thin film transistors 5 are connected. Here, the thin film transistor 5 is turned on only during the selection time when the voltage of the gate electrode 31 is positive, and the voltage of the drain line 3 is applied to the liquid crystal via the pixel electrode 4. Also, in order to prevent screen burn-in due to application of a direct current to the liquid crystal, the direction of the voltage applied to the liquid crystal is inverted for each frame displaying one screen.
【００２６】図３に、本実施例と従来の比較による画素
電極の電圧特性を示す。従来の液晶表示装置（図１１）
では、蓄積容量６に含まれる半導体膜２３とゲート絶縁
膜２２の界面にトラップされた電荷が放電し、点線で示
した画素電極電圧４３が時間とともに低下する。このた
め、液晶に印加される電圧の正負のバランスが崩れ、画
面の焼き付きが生じて画質が低下する。本実施例では蓄
積容量６に半導体膜２３が含まれないため、実線で示し
た画素電極電圧４２の変動が抑制され、画質が向上でき
た。FIG. 3 shows the voltage characteristics of the pixel electrode according to a comparison between the present embodiment and the related art. Conventional liquid crystal display device (FIG. 11)
In this case, charges trapped at the interface between the semiconductor film 23 and the gate insulating film 22 included in the storage capacitor 6 are discharged, and the pixel electrode voltage 43 indicated by the dotted line decreases with time. For this reason, the positive / negative balance of the voltage applied to the liquid crystal is lost, and image burn-in occurs, thereby deteriorating image quality. In this embodiment, since the semiconductor film 23 is not included in the storage capacitor 6, the fluctuation of the pixel electrode voltage 42 shown by the solid line is suppressed, and the image quality can be improved.
【００２７】図４は、本発明の他の実施例による液晶表
示装置の薄膜トランジスタ基板の平面図、図５は図４の
Ａ−Ａ’断面図、図６は図４のＢ−Ｂ’断面図で、改良
された二重遮光の構成を示している。FIG. 4 is a plan view of a thin film transistor substrate of a liquid crystal display according to another embodiment of the present invention, FIG. 5 is a sectional view taken along line AA 'of FIG. 4, and FIG. 6 is a sectional view taken along line BB' of FIG. Shows an improved double light shielding configuration.
【００２８】本実施例では透明導電膜からなる画素電極
４とドレイン線３との隙間に、ゲート線１と同層の下部
金属膜からなる遮光膜７が形成されている。対向基板１
２上には、ブラックマトリクス１４が形成されている。
画素電極４はゲート線１と重ねられ寄生容量８を形成し
ている。この二重遮光構造によって、ブラックマトリク
ス１４は遮光膜７の端からと透明の絶縁基板１０、１２
の合わせ誤差１６に相当する分縮小でき、開口率が大き
くなる。In this embodiment, a light-shielding film 7 made of a lower metal film of the same layer as the gate line 1 is formed in a gap between the pixel electrode 4 made of a transparent conductive film and the drain line 3. Counter substrate 1
2, a black matrix 14 is formed.
The pixel electrode 4 overlaps the gate line 1 to form a parasitic capacitance 8. With this double light shielding structure, the black matrix 14 is separated from the ends of the light shielding film 7 by the transparent insulating substrates 10 and 12.
Can be reduced by an amount corresponding to the alignment error 16, and the aperture ratio increases.
【００２９】すなわち、本実施例の構成では、遮光膜７
とドレイン線３を絶縁する絶縁膜３０上に、従来（図１
１）の半導体膜２３が存在していない。このため、ドレ
イン線３の電圧が遮光膜７の電圧を変化させることがな
く、遮光膜７との重なり部分で容量結合した画素電極４
の電圧が変動しない。ドレイン線３と遮光膜７の隙間１
７はブラックマトリクス１４によって遮光している。That is, in the structure of this embodiment, the light shielding film 7
Conventionally (FIG. 1)
The semiconductor film 23 of 1) does not exist. For this reason, the voltage of the drain line 3 does not change the voltage of the light-shielding film 7, and the pixel electrode 4 that is capacitively coupled at the overlapping portion with the light-shielding film 7.
Voltage does not fluctuate. Gap 1 between drain line 3 and light-shielding film 7
7 is shielded from light by a black matrix 14.
【００３０】一方、図４のＢ−Ｂ’断面では、ゲート線
１と画素電極４の間に隙間がないので、ブラックマトリ
クスが不要となる。また、画素電極４とゲート線１の重
なり部分に、ＳｉＮからなる保護絶縁膜２６を挟持した
寄生容量８が形成されているが、寄生容量８には過当応
答の原因となる半導体膜２３が含まれないので、画素電
極４の電圧が変動しない。この結果、開口率が大きく画
質の劣化がない液晶表示装置を実現できる。On the other hand, in the section taken along line BB 'of FIG. 4, there is no gap between the gate line 1 and the pixel electrode 4, so that a black matrix is not required. In addition, a parasitic capacitance 8 sandwiching a protective insulating film 26 made of SiN is formed at a portion where the pixel electrode 4 and the gate line 1 overlap, and the parasitic capacitance 8 includes the semiconductor film 23 which causes an excessive response. Therefore, the voltage of the pixel electrode 4 does not fluctuate. As a result, a liquid crystal display device having a large aperture ratio and no image quality deterioration can be realized.
【００３１】図７と図８に、液晶表示装置の製造方法の
一実施例を示す。本実施例は、図１の液晶表示装置にお
ける薄膜トランジスタ基板１１の製造工程（ａ）〜
（ｅ）を示している。FIGS. 7 and 8 show one embodiment of a method of manufacturing a liquid crystal display device. In the present embodiment, the manufacturing steps (a) to (i) of the thin film transistor substrate 11 in the liquid crystal display device of FIG.
(E) is shown.
【００３２】（ａ）では、ガラスの透明絶縁基板１０上
に順次、スパッタによるＣｒからなる下部金属膜２１を
形成し、ＣＶＤによるＳｉＮからなるゲート絶縁膜２
２、ａ−Ｓｉからなる半導体膜２３及びｎ＋Ｓｉからな
るコンタクト膜２４を形成し、スパッタによるＮｂから
なる上部金属膜２５を形成し、さらに第一のマスクを用
いたホト工程によりレジストパターン５１を形成する。In (a), a lower metal film 21 made of Cr is sequentially formed on a glass transparent insulating substrate 10 by sputtering, and a gate insulating film 2 made of SiN is formed by CVD.
2. A semiconductor film 23 made of a-Si and a contact film 24 made of n + Si are formed, an upper metal film 25 made of Nb is formed by sputtering, and a resist pattern 51 is formed by a photo process using a first mask. I do.
【００３３】（ｂ）では、ドライエッチングにより上部
金属膜２５、コンタクト膜２４、半導体膜２３及びゲー
ト絶縁膜２２を加工し、レジストパターン５１を除去し
た後に、第二のマスクを用いたホト工程によりレジスト
パターン５２を形成する。In (b), the upper metal film 25, the contact film 24, the semiconductor film 23, and the gate insulating film 22 are processed by dry etching, the resist pattern 51 is removed, and then a photo process using a second mask is performed. A resist pattern 52 is formed.
【００３４】（ｃ）では、レジストパターン５２により
下部金属膜２１をウエットエッチングで加工して、ゲー
ト線２及びゲート電極３１を形成する。なお、レジスト
パターン５２に遮光膜のパターンを設け、この工程で図
５に示した遮光膜７をゲート電極３１と同じ下部金属膜
２１により形成することもできる。In (c), the lower metal film 21 is processed by wet etching using the resist pattern 52 to form the gate line 2 and the gate electrode 31. Note that a light-shielding film pattern may be provided on the resist pattern 52, and the light-shielding film 7 shown in FIG. 5 may be formed by the same lower metal film 21 as the gate electrode 31 in this step.
【００３５】続いて、ドライエッチングで上部金属膜２
５及びコンタクト膜２４を加工して、チャネル３４によ
り分離されたドレイン電極３３とソース電極３２を有す
る薄膜トランジスタを形成する。さらに、ＣＶＤによる
ＳｉＮからなる保護絶縁膜２６を形成した後に、第三の
マスクを用いたホト工程によりソース電極３２及びドレ
イン電極３３上にスルーホールを開口するためのレジス
トパターン５３を形成する。Subsequently, the upper metal film 2 is formed by dry etching.
5 and the contact film 24 are processed to form a thin film transistor having a drain electrode 33 and a source electrode 32 separated by a channel 34. Further, after forming the protective insulating film 26 made of SiN by CVD, a resist pattern 53 for opening a through hole is formed on the source electrode 32 and the drain electrode 33 by a photo process using a third mask.
【００３６】（ｄ）では、保護絶縁膜２６をドライエッ
チングにより加工してスルーホール３５を開口した後
に、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅｓ）か
らなる透明導電膜２７を形成し、第四のマスクを用いた
ホト工程により画素電極とドレイン線のレジストパター
ン５４を形成する。In (d), after the protective insulating film 26 is processed by dry etching to open a through hole 35, a transparent conductive film 27 made of ITO (Indium-Tin-Oxides) is formed, and a fourth mask is used. The resist pattern 54 for the pixel electrode and the drain line is formed by the used photo process.
【００３７】（ｅ）では、透明導電膜２７をウエットエ
ッチングにより加工して画素電極４とドレイン線３を形
成し、透明導電膜２７によりスルーホール３５を介して
ドレイン電極３３とドレイン線３及びソース電極３２と
画素電極４をそれぞれ接続する。また、前段のゲート線
２との重なり部に保護絶縁膜２６のみを介して蓄積容量
６を形成して、薄膜トランジスタ基板１１を製造してい
る。In (e), the pixel electrode 4 and the drain line 3 are formed by processing the transparent conductive film 27 by wet etching, and the drain electrode 33 and the drain line 3 and the source line 3 are formed by the transparent conductive film 27 through the through hole 35. The electrode 32 and the pixel electrode 4 are connected respectively. In addition, the thin film transistor substrate 11 is manufactured by forming the storage capacitor 6 at the overlapping portion with the gate line 2 in the previous stage only via the protective insulating film 26.
【００３８】上述したように、本実施例の液晶表示装置
の薄膜トランジスタ基板１１（図１）は、ドレイン電極
２３及びソース電極２２の下部が半導体膜２３で覆われ
（半導体膜２３の面が同等か大きい）、半導体膜２３の
下部がゲート絶縁膜２２で覆われ（ゲート絶縁膜の面が
同等か大きい）、ゲート絶縁膜２２の下部がゲート電極
３１で覆われ（ゲート電極の面が同等か大きい）る形状
を特徴としている。この形状の薄膜トランジスタ基板
は、ゲート電極３１及びゲート線１となる下部金属膜２
１、ゲート絶縁膜２２、半導体膜２３、ソース電極３２
及びドレイン電極３３となるコンタクト膜２４と上部金
属膜２５を積層した後に、ホト工程による加工を行なう
ことができるので、上述したプロセスにより最小工程数
の４枚のマスクパターンを維持して形成できる利点を有
する。As described above, in the thin film transistor substrate 11 (FIG. 1) of the liquid crystal display device of this embodiment, the lower portions of the drain electrode 23 and the source electrode 22 are covered with the semiconductor film 23 (whether the surfaces of the semiconductor film 23 are equal or not). Large), the lower portion of the semiconductor film 23 is covered with the gate insulating film 22 (the surface of the gate insulating film is equal or larger), and the lower portion of the gate insulating film 22 is covered with the gate electrode 31 (the surface of the gate electrode is equal or larger). ) Shape. The thin-film transistor substrate of this shape includes a gate electrode 31 and a lower metal film 2 serving as a gate line 1.
1, gate insulating film 22, semiconductor film 23, source electrode 32
After the contact film 24 serving as the drain electrode 33 and the upper metal film 25 are stacked, processing by a photo process can be performed. Having.
【００３９】また、ホト工程をはさまないので、ゲート
絶縁膜２２と半導体膜２３の界面を清浄に形成でき、半
導体膜２３と上部金属膜２５からなるソース電極３２及
びドレイン電極３４の電気的接触が良好になり、薄膜ト
ランジスタの特性が向上して液晶表示装置の画質を向上
できる。Since the photo process is not interposed, the interface between the gate insulating film 22 and the semiconductor film 23 can be formed cleanly, and the electrical contact between the source electrode 32 and the drain electrode 34 composed of the semiconductor film 23 and the upper metal film 25 can be achieved. And the characteristics of the thin film transistor are improved, and the image quality of the liquid crystal display device can be improved.
【００４０】なお、下部金属膜２１には実施例のＣｒの
他、Ｎｂ，Ｍｏ，Ｗ，Ｔａまたはこれらを主成分とする
合金を用い、上部金属膜２５にはＮｂの他、ａ−Ｓｉと
のコンタクト性に優れるＣｒ，Ｍｏ，Ｗ，Ｔａまたはこ
れらを主成分とする合金を用いることができる。これら
金属膜の加工にはドライエッチングの他、ウェットエッ
チングを用いてもよい。The lower metal film 21 is made of Nb, Mo, W, Ta or an alloy containing these as main components, in addition to Cr of the embodiment, and the upper metal film 25 is made of a-Si, in addition to Nb. It is possible to use Cr, Mo, W, Ta, or an alloy containing these as a main component, which is excellent in contact property. For processing these metal films, wet etching may be used in addition to dry etching.
【００４１】[0041]
【発明の効果】本発明の液晶表示装置によれば、液晶表
示装置に用いる薄膜トランジスタ基板は、画素電極と前
段のゲート線の重なり部分に保護絶縁膜のみを含みむ蓄
積容量を形成しているので、画素電極の電圧変動が抑制
され、画質を向上する効果がある。According to the liquid crystal display device of the present invention, the thin film transistor substrate used for the liquid crystal display device has a storage capacitor including only the protective insulating film at the overlapping portion of the pixel electrode and the previous gate line. This has the effect of suppressing the voltage fluctuation of the pixel electrode and improving the image quality.
【００４２】また、薄膜トランジスタ基板のドレイン線
と画素電極の間に、ゲート線と同層な金属膜からなり画
素電極と前記保護絶縁膜を介して絶縁された不透明な遮
光膜と、この遮光膜の分だけ縮少されたブラックマトリ
クスを対向基板上に設け、さらに、前記ドレイン線と画
素電極の重なり部に前記保護絶縁膜のみを含む寄生容量
を形成しているので、二重遮光による開口率の向上と画
素電極の電圧安定による画質向上する効果がある。これ
によって、画質の劣化しない低消費電力の液晶表示装置
が実現できる。Further, an opaque light-shielding film made of a metal film of the same layer as the gate line and insulated through the protective insulating film between the drain line and the pixel electrode of the thin-film transistor substrate; Since the reduced black matrix is provided on the counter substrate and the parasitic capacitance including only the protective insulating film is formed at the overlapping portion between the drain line and the pixel electrode, the aperture ratio due to double shading is reduced. There is an effect of improving the image quality by improving the voltage and stabilizing the voltage of the pixel electrode. As a result, a low power consumption liquid crystal display device with no deterioration in image quality can be realized.
【００４３】本発明の液晶装置の製造方法によれば、前
記薄膜トランジスタ基板はソース電極及びドレイン電極
の下部が前記半導体膜で覆われ、その半導体膜の下部が
前記ゲート絶縁膜で覆われ、そのゲート絶縁膜の下部が
ゲート電極で覆われたパターンに形成されるので、下部
金属膜、ゲート絶縁膜、半導体膜、コンタクト膜及び上
部金属膜を積層した後にホト加工を行なうことができる
ので、４枚のマスクによる最小のホトリソ工程を維持
し、かつ、ホト工程をはさまないで、ゲート絶縁膜と半
導体膜の界面を清浄に形成でき、半導体膜と上部金属膜
からなるソース電極及びドレイン電極の電気的接触が良
好になるので、安価で画質のよい液晶表示装置を提供で
きる。According to the method of manufacturing a liquid crystal device of the present invention, the thin film transistor substrate has a lower portion of a source electrode and a lower electrode covered with the semiconductor film, a lower portion of the semiconductor film is covered with the gate insulating film, and a gate electrode of the thin film transistor. Since the lower portion of the insulating film is formed in a pattern covered with the gate electrode, photolithography can be performed after laminating the lower metal film, the gate insulating film, the semiconductor film, the contact film, and the upper metal film. The interface between the gate insulating film and the semiconductor film can be cleanly formed without maintaining the minimum photolithographic process using the mask and without interposing the photoprocess. The liquid crystal display device which is inexpensive and has a high image quality can be provided because of good contact.
【図１】本発明の一実施例を示し、液晶表示装置の薄膜
トランジスタ基板の構成図（図２のＡ−Ａ’断面図）。FIG. 1 shows an embodiment of the present invention, and is a configuration diagram of a thin film transistor substrate of a liquid crystal display device (a cross-sectional view along AA ′ of FIG. 2).
【図２】薄膜トランジスタ基板の平面図。FIG. 2 is a plan view of a thin film transistor substrate.
【図３】液晶表示装置の従来及び本実施例における画素
電極電圧の特性図。FIG. 3 is a characteristic diagram of a pixel electrode voltage in a liquid crystal display device according to the related art and this embodiment.
【図４】本発明の他の実施例を示し、液晶表示装置の薄
膜トランジスタ基板の構成図。FIG. 4 shows another embodiment of the present invention, and is a configuration diagram of a thin film transistor substrate of a liquid crystal display device.
【図５】図４のＡ−Ａ’断面図。FIG. 5 is a sectional view taken along line A-A ′ of FIG. 4;
【図６】図４のＢ−Ｂ’断面図。FIG. 6 is a sectional view taken along line B-B ′ of FIG. 4;
【図７】図１の薄膜トランジスタ基板の製造方法を示す
工程図。FIG. 7 is a process chart showing a method for manufacturing the thin film transistor substrate of FIG.
【図８】図７の続きを示す工程図。FIG. 8 is a process drawing showing a continuation of FIG. 7;
【図９】液晶表示装置の駆動回路を説明する模式図。FIG. 9 is a schematic diagram illustrating a driving circuit of a liquid crystal display device.
【図１０】従来の液晶表示装置の薄膜トランジスタ基板
の構成図。FIG. 10 is a configuration diagram of a thin film transistor substrate of a conventional liquid crystal display device.
【図１１】図１０のＡ−Ｂ断面図。FIG. 11 is a sectional view taken along a line AB in FIG. 10;
【図１２】従来の薄膜トランジスタ基板の遮光と開口率
の関係を示す説明図。FIG. 12 is an explanatory diagram showing a relationship between light blocking and aperture ratio of a conventional thin film transistor substrate.
１…ゲート線、２…前段のゲート線、３…ドレイン線、
４…画素電極、５…薄膜トランジスタ、６…蓄積容量、
７…遮光膜、８…寄生容量、９…液晶容量、１０…透明
絶縁基板、１１…薄膜トランジスタ基板、１２…対向基
板、１３…対向電極、１４…ブラックマトリクス、１５
…ブラックマトリクスの縮少部、１６…合わせ誤差、１
７，１８…間隙、２１…下部金属膜、２２…ゲート絶縁
膜、２３…半導体膜、２４…コンタクト膜、２５…上部
金属膜、２６…保護絶縁膜、２７…透明導電膜、２８…
配向膜、２９…液晶、３０…絶縁膜、３１…ゲート電
極、３２…ソース電極、３３…ドレイン電極、３４…チ
ャネル、３５…スルーホール、４０…ゲート線、５１〜
５４…レジストパターン。1 ... gate line, 2 ... previous gate line, 3 ... drain line,
4 ... pixel electrode, 5 ... thin film transistor, 6 ... storage capacitance,
7: light shielding film, 8: parasitic capacitance, 9: liquid crystal capacitance, 10: transparent insulating substrate, 11: thin film transistor substrate, 12: counter substrate, 13: counter electrode, 14: black matrix, 15
... Reduced part of black matrix, 16 ... Alignment error, 1
7, 18 gap, 21 lower metal film, 22 gate insulating film, 23 semiconductor film, 24 contact film, 25 upper metal film, 26 protective insulating film, 27 transparent conductive film, 28
Alignment film, 29 liquid crystal, 30 insulating film, 31 gate electrode, 32 source electrode, 33 drain electrode, 34 channel, 35 through hole, 40 gate line, 51 to 51
54 ... Resist pattern.
Claims (6)
に、マトリックス状に交叉する複数のゲート線及びドレ
イン線と、その交叉部にゲート電極、ドレイン電極及び
ソース電極を有する薄膜トランジスタと、ソース電極に
接続されて前記液晶に電圧を印加する画素電極を形成し
てなる液晶表示装置において、 ドレイン電極とソース電極を分離するチャネル上を含ん
で保護絶縁膜が積層され、該絶縁膜に開口したスルーホ
ールを介してドレイン線とドレイン電極及び、ソース電
極と画素電極が各々接続され、且つ、画素電極と前段の
ゲート線の重なり部分に前記保護絶縁膜のみを含む蓄積
容量が形成されてなることを特徴とする液晶表示装置。1. A thin film transistor having a plurality of gate lines and drain lines crossing in a matrix on one transparent insulating substrate enclosing a liquid crystal, a gate electrode, a drain electrode and a source electrode at the crossing portion, and a source. In a liquid crystal display device comprising a pixel electrode connected to an electrode and applying a voltage to the liquid crystal, a protective insulating film including a channel separating a drain electrode and a source electrode is laminated, and an opening is formed in the insulating film. A drain line and a drain electrode, and a source electrode and a pixel electrode are connected to each other through a through hole, and a storage capacitor including only the protective insulating film is formed at an overlapping portion of the pixel electrode and a previous gate line. A liquid crystal display device characterized by the above-mentioned.
の下部金属膜と、ゲート線と接続されたゲート電極上の
ゲート絶縁膜と、ゲート絶縁膜上の半導体膜と、半導体
膜上のコンタクト膜と、コンタクト膜上にドレイン電極
やソース電極を形成するための上部金属膜を積層してな
る薄膜トランジスタ基板は、ソース電極及びドレイン電
極の下部が前記半導体膜で覆われ、その半導体膜の下部
が前記ゲート絶縁膜で覆われ、そのゲート絶縁膜の下部
がゲート電極で覆われたパターンに形成されてなること
を特徴とする液晶表示装置。2. The gate insulating film according to claim 1, wherein a lower metal film for forming a gate line and a gate electrode on the insulating substrate, a gate insulating film on a gate electrode connected to the gate line, and a gate insulating film on the gate insulating film. A thin film transistor substrate formed by stacking a semiconductor film, a contact film on the semiconductor film, and an upper metal film for forming a drain electrode and a source electrode on the contact film has a lower portion of the source electrode and the drain electrode formed of the semiconductor film. A liquid crystal display device comprising: a semiconductor device; a lower portion of the semiconductor film covered with the gate insulating film; and a lower portion of the gate insulating film formed in a pattern covered by a gate electrode.
にゲート線と同層に、前記保護絶縁膜を介して画素電極
と絶縁された不透明な遮光膜を形成し、該遮光膜に対抗
する対向基板上に不透明なブラックマトリクスを形成し
てなることを特徴とする液晶表示装置。3. The opaque light-shielding film insulated from the pixel electrode via the protective insulating film in the same layer as the gate line between the drain line and the pixel electrode of the thin film transistor substrate, according to claim 2, A liquid crystal display device comprising an opaque black matrix formed on a counter substrate facing the light-shielding film.
り部に、前記保護絶縁膜のみを含む寄生容量が形成され
てなることを特徴とする液晶表示装置。4. The liquid crystal display device according to claim 2, wherein a parasitic capacitance including only the protective insulating film is formed in an overlapping portion between the gate line of the thin film transistor substrate and the pixel electrode.
に、マトリックス状に交叉する複数のゲート線及びドレ
イン線と、その交叉エリアに液晶への電圧の印加を制御
する薄膜トランジスタと画素電極を形成してなる液晶表
示装置の製造方法において、 前記一方の絶縁基板上に下部金属膜、ゲート絶縁膜、半
導体膜、コンタクト膜及び上部金属膜を連続して積層
し、第１のマスクパターンを用いて前記ゲート絶縁膜、
前記半導体膜、前記コンタクト膜及び前記上部金属膜を
略同一形状に加工し、第２のマスクパターンを用いて前
記下部金属膜と前記上部金属膜からゲート線、ゲート電
極及びチャネルで分離されたソース電極とドレイン電極
を形成し、それらの上に保護絶縁膜を形成した後に第３
のマスクパターンによりソース電極及びドレイン電極上
の保護絶縁膜にスルーホールを開口し、それらの上に透
明導電膜を形成した後に第４のマスクパターンによりド
レイン線の形成及び前記スルーホールを介したドレイン
線とドレイン電極の接続と、画素電極の形成及び画素電
極とソース電極との接続を行なうことを特徴とする液晶
表示装置の製造方法。5. A plurality of gate lines and drain lines crossing in a matrix, a thin film transistor for controlling application of a voltage to the liquid crystal, and a pixel electrode in a crossing area on one transparent insulating substrate enclosing the liquid crystal. In the method for manufacturing a liquid crystal display device, a lower metal film, a gate insulating film, a semiconductor film, a contact film, and an upper metal film are continuously laminated on the one insulating substrate, and a first mask pattern is used. The gate insulating film,
The semiconductor film, the contact film, and the upper metal film are processed into substantially the same shape, and a source separated from the lower metal film and the upper metal film by a gate line, a gate electrode, and a channel using a second mask pattern. After forming an electrode and a drain electrode and forming a protective insulating film on them,
A through hole is opened in the protective insulating film on the source electrode and the drain electrode by using the mask pattern described above, a transparent conductive film is formed thereon, and then a drain line is formed using the fourth mask pattern and the drain through the through hole is formed. A method for manufacturing a liquid crystal display device, comprising: connecting a line to a drain electrode; forming a pixel electrode; and connecting a pixel electrode to a source electrode.
間隙を覆う遮光膜を形成するパターンを付加し、前記下
部金属膜から前記遮光膜を形成することを特徴とする液
晶表示装置の製造方法。6. The method according to claim 5, wherein a pattern for forming a light shielding film covering a gap between a pixel electrode and a drain line is added to the second mask pattern, and the light shielding film is formed from the lower metal film. A method for manufacturing a liquid crystal display device characterized by the above-mentioned.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8285352A JPH10133227A (en) | 1996-10-28 | 1996-10-28 | Liquid crystal display device and its production |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8285352A JPH10133227A (en) | 1996-10-28 | 1996-10-28 | Liquid crystal display device and its production |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10133227A true JPH10133227A (en) | 1998-05-22 |
Family
ID=17690457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8285352A Pending JPH10133227A (en) | 1996-10-28 | 1996-10-28 | Liquid crystal display device and its production |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10133227A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000111958A (en) * | 1998-10-01 | 2000-04-21 | Samsung Electronics Co Ltd | Preparation of thin film transistor substrate for liquid crystal display device using 4 mask plates and thin film transistor substrate for liquid crystal display device |
| JP2001339072A (en) * | 2000-03-15 | 2001-12-07 | Advanced Display Inc | Liquid crystal display device |
| JP2002368228A (en) * | 2001-06-13 | 2002-12-20 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and method for driving the same |
| JP2003046090A (en) * | 2001-07-21 | 2003-02-14 | Samsung Electronics Co Ltd | Substrate for liquid crystal display panel and method of manufacturing the same |
| JP2003249655A (en) * | 2002-02-22 | 2003-09-05 | Nec Corp | Channel etch type thin film transistor |
| KR100795344B1 (en) * | 2001-05-29 | 2008-01-17 | 엘지.필립스 엘시디 주식회사 | Array Panel used for a Liquid Crystal Display Device and Method of Fabricating the same |
| JP2008034853A (en) * | 2006-07-28 | 2008-02-14 | Samsung Electronics Co Ltd | Thin-film transistor substrate, manufacturing method thereof, and display panel having the same |
| US7355662B2 (en) | 2000-01-20 | 2008-04-08 | International Business Machines Corporation | Liquid crystal display panel and device thereof |
| JP2011171700A (en) * | 2009-10-21 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | Voltage regulator circuit |
| JP2015167265A (en) * | 2010-05-20 | 2015-09-24 | 株式会社半導体エネルギー研究所 | semiconductor device |
-
1996
- 1996-10-28 JP JP8285352A patent/JPH10133227A/en active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000111958A (en) * | 1998-10-01 | 2000-04-21 | Samsung Electronics Co Ltd | Preparation of thin film transistor substrate for liquid crystal display device using 4 mask plates and thin film transistor substrate for liquid crystal display device |
| US7561228B2 (en) | 2000-01-20 | 2009-07-14 | International Business Machines Corporation | Liquid crystal display panel and device thereof |
| US7738056B2 (en) | 2000-01-20 | 2010-06-15 | International Business Machines Corporation | Liquid crystal display panel and device thereof |
| US7355662B2 (en) | 2000-01-20 | 2008-04-08 | International Business Machines Corporation | Liquid crystal display panel and device thereof |
| US7450195B2 (en) | 2000-01-20 | 2008-11-11 | International Business Machines Corporation | Liquid crystal display panel and device thereof |
| JP2001339072A (en) * | 2000-03-15 | 2001-12-07 | Advanced Display Inc | Liquid crystal display device |
| KR100795344B1 (en) * | 2001-05-29 | 2008-01-17 | 엘지.필립스 엘시디 주식회사 | Array Panel used for a Liquid Crystal Display Device and Method of Fabricating the same |
| JP2002368228A (en) * | 2001-06-13 | 2002-12-20 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and method for driving the same |
| JP2003046090A (en) * | 2001-07-21 | 2003-02-14 | Samsung Electronics Co Ltd | Substrate for liquid crystal display panel and method of manufacturing the same |
| JP2003249655A (en) * | 2002-02-22 | 2003-09-05 | Nec Corp | Channel etch type thin film transistor |
| JP4604440B2 (en) * | 2002-02-22 | 2011-01-05 | 日本電気株式会社 | Channel etch type thin film transistor |
| JP2008034853A (en) * | 2006-07-28 | 2008-02-14 | Samsung Electronics Co Ltd | Thin-film transistor substrate, manufacturing method thereof, and display panel having the same |
| JP2011171700A (en) * | 2009-10-21 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | Voltage regulator circuit |
| US8963517B2 (en) | 2009-10-21 | 2015-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Voltage regulator circuit comprising transistor which includes an oixide semiconductor |
| US9431546B2 (en) | 2009-10-21 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor material transistor having reduced off current |
| US9929281B2 (en) | 2009-10-21 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Transisitor comprising oxide semiconductor |
| JP2015167265A (en) * | 2010-05-20 | 2015-09-24 | 株式会社半導体エネルギー研究所 | semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5402254A (en) | Liquid crystal display device with TFTS in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon | |
| JP2720862B2 (en) | Thin film transistor and thin film transistor array | |
| US6927814B2 (en) | Array substrate for LCD and method of fabricating the same | |
| US5091337A (en) | Method of manufacturing amorphous-silicon thin-film transistors | |
| JP2002277889A (en) | Active matrix liquid crystal display | |
| US7098062B2 (en) | Manufacturing method of pixel structure of thin film transistor liquid crystal display | |
| JPH0242761A (en) | Manufacture of active matrix substrate | |
| JPH1031235A (en) | Liquid crystal display device | |
| JP2001311965A (en) | Active matrix substrate and manufacturing method therefor | |
| JPH1010548A (en) | Active matrix substrate and its production | |
| US20010045995A1 (en) | Liquid crystal display and manufacturing method therfor | |
| JP4646539B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH09218424A (en) | Liquid crystal display element of thin-film transistors and its production | |
| US20010005238A1 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| JPH0954342A (en) | Active matrix type liquid crystal display panel and its production | |
| JPH10133227A (en) | Liquid crystal display device and its production | |
| US6646661B2 (en) | Method for making TFT-LCD having black matrix in source and drain region and in absence of insulator | |
| JP2000214481A (en) | Liquid crystal display device and its production | |
| JPH1010581A (en) | Display device | |
| US7602454B2 (en) | Liquid crystal display and method for fabricating the same | |
| JP2004518173A (en) | Pixelated devices such as active matrix liquid crystal displays and methods of making the same | |
| JPH05216067A (en) | Thin-film transistor array | |
| US7589030B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JPH06175156A (en) | Liquid crystal display device | |
| JPH0281028A (en) | Liquid crystal display device |