JPH1013226A - クロック発生回路 - Google Patents
クロック発生回路Info
- Publication number
- JPH1013226A JPH1013226A JP8164251A JP16425196A JPH1013226A JP H1013226 A JPH1013226 A JP H1013226A JP 8164251 A JP8164251 A JP 8164251A JP 16425196 A JP16425196 A JP 16425196A JP H1013226 A JPH1013226 A JP H1013226A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- reference clock
- phase
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】基準クロック信号を切替えたときにＶＣＸＯの
出力信号が不安定にならないようにする。 【解決手段】クロック保持回路４は、選択回路１が選択
した基準クロック信号の位相を一定周期毎に検知し、検
知した位相に同期したクロック信号Ｓ４を生成する。選
択回路３は、切替制御回路６が出力する切替信号Ｃ３に
応じて動作し、選択回路１が選択した基準クロック信号
およびクロック保持回路４が出力するクロック信号Ｓ４
の一方を選択する。位相一致検出回路５は、選択回路１
の出力信号とクロック保持回路４の出力信号Ｓ４との位
相が一致したときに検出信号Ｃ２を出力する。切替制御
回路６は選択回路３に対して、選択回路１が他の基準ク
ロック信号を選択したときクロック信号Ｓ４を選択さ
せ、位相一致検出信号Ｃ２を受けたとき選択回路１の出
力信号を選択させるように切替信号Ｃ３を生成する。
出力信号が不安定にならないようにする。 【解決手段】クロック保持回路４は、選択回路１が選択
した基準クロック信号の位相を一定周期毎に検知し、検
知した位相に同期したクロック信号Ｓ４を生成する。選
択回路３は、切替制御回路６が出力する切替信号Ｃ３に
応じて動作し、選択回路１が選択した基準クロック信号
およびクロック保持回路４が出力するクロック信号Ｓ４
の一方を選択する。位相一致検出回路５は、選択回路１
の出力信号とクロック保持回路４の出力信号Ｓ４との位
相が一致したときに検出信号Ｃ２を出力する。切替制御
回路６は選択回路３に対して、選択回路１が他の基準ク
ロック信号を選択したときクロック信号Ｓ４を選択さ
せ、位相一致検出信号Ｃ２を受けたとき選択回路１の出
力信号を選択させるように切替信号Ｃ３を生成する。
Description
【０００１】
【発明の属する技術分野】本発明は基準クロック信号に
従属同期した信号を発生するクロック発生回路に関し、
特に複数の基準クロック信号を選択するクロック発生回
路に関する。
従属同期した信号を発生するクロック発生回路に関し、
特に複数の基準クロック信号を選択するクロック発生回
路に関する。
【０００２】
【従来の技術】図３は従来のクロック発生回路を示すブ
ロック図である。ここで、選択回路１は、クロック断検
出回路２により制御されて複数の基準クロック信号Ｓ１
〜Ｓ３の内の一つを選択する。クロック断検出回路２
は、入力する複数の基準クロック信号Ｓ１〜Ｓ３のクロ
ック断を検出して選択回路１を制御する。すなわち、選
択回路１が選択している基準クロック信号がクロック断
したならば、予め定られた優先順に従って他の基準クロ
ック信号を選択するように制御する。
ロック図である。ここで、選択回路１は、クロック断検
出回路２により制御されて複数の基準クロック信号Ｓ１
〜Ｓ３の内の一つを選択する。クロック断検出回路２
は、入力する複数の基準クロック信号Ｓ１〜Ｓ３のクロ
ック断を検出して選択回路１を制御する。すなわち、選
択回路１が選択している基準クロック信号がクロック断
したならば、予め定られた優先順に従って他の基準クロ
ック信号を選択するように制御する。
【０００３】位相比較回路７とフィルタ８とＶＣＸＯ
（電圧制御水晶発振回路）９とで位相制御ループ（ＰＬ
Ｌ）を構成し、選択回路１が選択した基準クロック信号
に従属同期する出力信号Ｓｏを生成する。
（電圧制御水晶発振回路）９とで位相制御ループ（ＰＬ
Ｌ）を構成し、選択回路１が選択した基準クロック信号
に従属同期する出力信号Ｓｏを生成する。
【０００４】いま、選択回路１が基準クロック信号Ｓ１
を選択し、ＶＣＸＯ９が基準クロック信号Ｓ１に従属同
期した出力信号Ｓｏを出力しているとき、基準クロック
信号Ｓ１に障害が発生したならば、クロック断検出回路
２は基準クロック信号Ｓ１のクロック断を検出し、基準
クロック信号Ｓ１から正常な基準クロック信号Ｓ２へ切
替えるように選択回路１へ指示する。選択回路１が基準
クロック信号Ｓ２を選択することにより、ＶＣＸＯ９は
基準クロック信号Ｓ２に従属同期した出力信号Ｓｏを出
力する。
を選択し、ＶＣＸＯ９が基準クロック信号Ｓ１に従属同
期した出力信号Ｓｏを出力しているとき、基準クロック
信号Ｓ１に障害が発生したならば、クロック断検出回路
２は基準クロック信号Ｓ１のクロック断を検出し、基準
クロック信号Ｓ１から正常な基準クロック信号Ｓ２へ切
替えるように選択回路１へ指示する。選択回路１が基準
クロック信号Ｓ２を選択することにより、ＶＣＸＯ９は
基準クロック信号Ｓ２に従属同期した出力信号Ｓｏを出
力する。
【０００５】
【発明が解決しようとする課題】上述した従来のクロッ
ク発生回路では、従属同期していた基準クロック信号に
障害が発生して他の基準クロック信号に切替わったと
き、切替わったクロック信号との位相差が大きい場合に
は、同期するまでの期間にＶＣＸＯの出力信号が不安定
となり、装置内の主信号に影響を与えるという問題点を
有している。
ク発生回路では、従属同期していた基準クロック信号に
障害が発生して他の基準クロック信号に切替わったと
き、切替わったクロック信号との位相差が大きい場合に
は、同期するまでの期間にＶＣＸＯの出力信号が不安定
となり、装置内の主信号に影響を与えるという問題点を
有している。
【０００６】本発明の目的は、基準クロック信号を切替
えたとき、ＶＣＸＯの出力信号が不安定にならないよう
にすることにある。
えたとき、ＶＣＸＯの出力信号が不安定にならないよう
にすることにある。
【０００７】
【課題を解決するための手段】本発明のクロック発生回
路は、基準クロック信号が切替わったときに急激な位相
差が生じないようにする。具体的には、複数の基準クロ
ック信号の内選択された基準クロック信号に従属同期す
る信号を発生するクロック発生回路において、前記複数
の基準クロック信号の内の一つを選択信号に応じて選択
する第１の選択手段と、この第１の選択手段が選択した
基準クロック信号の位相を一定周期毎に検知して記憶
し、検知した位相に同期するクロック信号を生成するク
ロック保持手段と、前記第１の選択手段が選択した基準
クロック信号および前記クロック保持手段が出力するク
ロック信号のいずれか一方を切替信号に応じて選択する
第２の選択手段と、前記第１の選択手段が選択した基準
クロック信号と前記クロック保持手段が出力するクロッ
ク信号とを比較して位相一致を検出したときに検出信号
を出力する位相一致検出手段と、前記選択信号および前
記検出信号に基づき前記切替信号を生成する切替制御手
段と、前記第２の選択手段が選択したクロック信号に従
属同期する信号を生成する位相同期手段とを備える。
路は、基準クロック信号が切替わったときに急激な位相
差が生じないようにする。具体的には、複数の基準クロ
ック信号の内選択された基準クロック信号に従属同期す
る信号を発生するクロック発生回路において、前記複数
の基準クロック信号の内の一つを選択信号に応じて選択
する第１の選択手段と、この第１の選択手段が選択した
基準クロック信号の位相を一定周期毎に検知して記憶
し、検知した位相に同期するクロック信号を生成するク
ロック保持手段と、前記第１の選択手段が選択した基準
クロック信号および前記クロック保持手段が出力するク
ロック信号のいずれか一方を切替信号に応じて選択する
第２の選択手段と、前記第１の選択手段が選択した基準
クロック信号と前記クロック保持手段が出力するクロッ
ク信号とを比較して位相一致を検出したときに検出信号
を出力する位相一致検出手段と、前記選択信号および前
記検出信号に基づき前記切替信号を生成する切替制御手
段と、前記第２の選択手段が選択したクロック信号に従
属同期する信号を生成する位相同期手段とを備える。
【０００８】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の一実施形態を示すブロック
図である。ここで、図３に示した従来例の構成要素と同
一のものには同一符号を付している。
図である。ここで、図３に示した従来例の構成要素と同
一のものには同一符号を付している。
【００１０】選択回路１は、クロック断検出回路２から
送出される選択信号Ｃ１により制御されて複数の基準ク
ロック信号Ｓ１〜Ｓ３の内の一つを選択する。なお、入
力する基準クロック信号の数は複数であればよい。
送出される選択信号Ｃ１により制御されて複数の基準ク
ロック信号Ｓ１〜Ｓ３の内の一つを選択する。なお、入
力する基準クロック信号の数は複数であればよい。
【００１１】クロック断検出回路２は、入力する複数の
基準クロック信号Ｓ１〜Ｓ３のクロック断を検出し、検
出結果に応じて選択信号Ｃ１を選択回路１へ送出する。
すなわち、選択回路１が選択している基準クロック信号
がクロック断となったならば、他の正常な基準クロック
信号を選択させる。また、位相比較回路７とフィルタ８
とＶＣＸＯ（電圧制御水晶発振回路）９とで位相制御ル
ープ（ＰＬＬ）を構成し、選択回路１，３によって選択
されたクロック信号に従属同期する出力信号Ｓｏを生成
する。
基準クロック信号Ｓ１〜Ｓ３のクロック断を検出し、検
出結果に応じて選択信号Ｃ１を選択回路１へ送出する。
すなわち、選択回路１が選択している基準クロック信号
がクロック断となったならば、他の正常な基準クロック
信号を選択させる。また、位相比較回路７とフィルタ８
とＶＣＸＯ（電圧制御水晶発振回路）９とで位相制御ル
ープ（ＰＬＬ）を構成し、選択回路１，３によって選択
されたクロック信号に従属同期する出力信号Ｓｏを生成
する。
【００１２】ところで、基準クロック信号の切替えによ
り出力信号Ｓｏが不安定になるのを防止するために、選
択回路３、クロック保持回路４、位相一致検出回路５お
よび切替制御回路６を設けている。
り出力信号Ｓｏが不安定になるのを防止するために、選
択回路３、クロック保持回路４、位相一致検出回路５お
よび切替制御回路６を設けている。
【００１３】選択回路３は、接点ｄ，ｅを有し、切替制
御回路６が出力する切替信号Ｃ３に応じて、接点ｄ，ｅ
のいずれか一方を選択する。接点ｄには、選択回路１に
より選択された基準クロック信号が入力し、また、接点
ｅには、クロック保持回路４が出力するクロック信号Ｓ
４が入力している。
御回路６が出力する切替信号Ｃ３に応じて、接点ｄ，ｅ
のいずれか一方を選択する。接点ｄには、選択回路１に
より選択された基準クロック信号が入力し、また、接点
ｅには、クロック保持回路４が出力するクロック信号Ｓ
４が入力している。
【００１４】クロック保持回路４は、選択回路１が選択
した基準クロック信号の位相を一定周期毎に検知して記
憶し、検知した位相に同期するクロック信号Ｓ４を生成
する。位相の検知方法としては、例えば、サンプリング
パルスにより基準クロック信号のタイミングを計測す
る。
した基準クロック信号の位相を一定周期毎に検知して記
憶し、検知した位相に同期するクロック信号Ｓ４を生成
する。位相の検知方法としては、例えば、サンプリング
パルスにより基準クロック信号のタイミングを計測す
る。
【００１５】位相一致検出回路５は、選択回路１が選択
した基準クロック信号とクロック保持回路４が出力する
クロック信号Ｓ４とを比較し、位相が一致したときに検
出信号Ｃ２を出力する。切替制御回路６は、クロック断
検出回路２が出力する選択信号Ｃ１および位相一致検出
回路５が出力する検出信号Ｃ２に基づき切替信号Ｃ３を
生成し、選択回路３へ送出する。
した基準クロック信号とクロック保持回路４が出力する
クロック信号Ｓ４とを比較し、位相が一致したときに検
出信号Ｃ２を出力する。切替制御回路６は、クロック断
検出回路２が出力する選択信号Ｃ１および位相一致検出
回路５が出力する検出信号Ｃ２に基づき切替信号Ｃ３を
生成し、選択回路３へ送出する。
【００１６】次に切替制御回路６の動作を説明する。
【００１７】例えば、選択回路１が基準クロック信号Ｓ
１を選択（接点ａ）し、選択回路３が選択回路１の出力
信号Ｓ１（接点ｄ）を選択し、ＶＣＸＯ９が基準クロッ
ク信号Ｓ１に従属同期した出力信号Ｓｏを出力している
ものとする。
１を選択（接点ａ）し、選択回路３が選択回路１の出力
信号Ｓ１（接点ｄ）を選択し、ＶＣＸＯ９が基準クロッ
ク信号Ｓ１に従属同期した出力信号Ｓｏを出力している
ものとする。
【００１８】いま、図２に示すように、基準クロック信
号Ｓ１のクロック断が発生したため、クロック断検出回
路２が選択回路１に対して基準クロック信号Ｓ２（接点
ｂ）を選択させるとき、切替制御回路６は、クロック断
検出回路２の選択信号Ｃ１を受けて、直ちに選択回路３
の接点を接点ｄからｅに切替える。すなわち、クロック
保持回路４が出力するクロック信号Ｓ４を位相比較回路
７へ送出させる。
号Ｓ１のクロック断が発生したため、クロック断検出回
路２が選択回路１に対して基準クロック信号Ｓ２（接点
ｂ）を選択させるとき、切替制御回路６は、クロック断
検出回路２の選択信号Ｃ１を受けて、直ちに選択回路３
の接点を接点ｄからｅに切替える。すなわち、クロック
保持回路４が出力するクロック信号Ｓ４を位相比較回路
７へ送出させる。
【００１９】切替当初におけるクロック信号Ｓ４の位相
は、基準クロック信号Ｓ１の位相と一致しており、位相
比較回路７の出力は急激に変動しないので、ＶＣＸＯ９
は安定に動作する。
は、基準クロック信号Ｓ１の位相と一致しており、位相
比較回路７の出力は急激に変動しないので、ＶＣＸＯ９
は安定に動作する。
【００２０】その後、位相一致検出回路５がクロック信
号Ｓ４と基準クロック信号Ｓ２との位相一致を検出した
とき、切替制御回路６は位相一致を示す検出信号Ｃ２を
受けて、直ちに選択回路３の接点を接点ｅからｄに切替
える。すなわち、選択回路１が選択している基準クロッ
ク信号Ｓ２を位相比較回路７へ送出させる。この切替時
においても、位相比較回路７の出力は急激に変動しない
ので、ＶＣＸＯ９は安定状態を維持しつつ、基準クロッ
ク信号Ｓ２に従属同期した出力信号Ｓｏを生成できる。
号Ｓ４と基準クロック信号Ｓ２との位相一致を検出した
とき、切替制御回路６は位相一致を示す検出信号Ｃ２を
受けて、直ちに選択回路３の接点を接点ｅからｄに切替
える。すなわち、選択回路１が選択している基準クロッ
ク信号Ｓ２を位相比較回路７へ送出させる。この切替時
においても、位相比較回路７の出力は急激に変動しない
ので、ＶＣＸＯ９は安定状態を維持しつつ、基準クロッ
ク信号Ｓ２に従属同期した出力信号Ｓｏを生成できる。
【００２１】なお、クロック保持回路４に代えて、追従
速度が低速なＰＬＬを使用しても、同様な効果が得られ
る。
速度が低速なＰＬＬを使用しても、同様な効果が得られ
る。
【００２２】
【発明の効果】以上説明したように本発明によれば、基
準クロック信号が切替わったとき、急激な位相差が生じ
ないようにすることにより、ＶＣＸＯを安定状態に維持
し、出力信号が不安定になるのを防止できる。
準クロック信号が切替わったとき、急激な位相差が生じ
ないようにすることにより、ＶＣＸＯを安定状態に維持
し、出力信号が不安定になるのを防止できる。
【図１】本発明の一実施形態を示すブロック図である。
【図２】図１に示した切替制御回路６の動作を説明する
図である。
図である。
【図３】従来のクロック発生回路の一例を示すブロック
図である。
図である。
１，３ 選択回路 ２ クロック断検出回路 ４ クロック保持回路 ５ 位相一致検出回路 ６ 切替制御回路 ７ 位相比較回路 ９ ＶＣＸＯ（電圧制御水晶発振回路） Ｃ１ 選択信号 Ｃ２ 検出信号 Ｃ３ 切替信号 Ｓ１〜Ｓ３ 基準クロック信号 Ｓ４ クロック信号 Ｓｏ 出力信号
Claims (2)
- 【請求項１】 複数の基準クロック信号の内選択された
基準クロック信号に従属同期する信号を発生するクロッ
ク発生回路において、前記複数の基準クロック信号の内
の一つを選択信号に応じて選択する第１の選択手段と、
この第１の選択手段が選択した基準クロック信号の位相
を一定周期毎に検知して記憶し、検知した位相に同期す
るクロック信号を生成するクロック保持手段と、前記第
１の選択手段が選択した基準クロック信号および前記ク
ロック保持手段が出力するクロック信号のいずれか一方
を切替信号に応じて選択する第２の選択手段と、前記第
１の選択手段が選択した基準クロック信号と前記クロッ
ク保持手段が出力するクロック信号とを比較し位相一致
を検出したときに検出信号を出力する位相一致検出手段
と、前記選択信号および前記検出信号に基づき前記切替
信号を生成する切替制御手段と、前記第２の選択手段が
選択したクロック信号に従属同期する信号を生成する位
相同期手段とを備えることを特徴とするクロック発生回
路。 - 【請求項２】 前記切替制御手段は、前記第１の選択手
段が他の基準クロック信号を選択したときに前記クロッ
ク保持手段が出力するクロック信号を選択させ、前記位
相一致検出手段が位相一致を検出したときに前記第１の
選択手段が選択した基準クロック信号を選択させるよう
に前記第２の選択手段を制御することを特徴とする請求
項１記載のクロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164251A JP2972576B2 (ja) | 1996-06-25 | 1996-06-25 | クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164251A JP2972576B2 (ja) | 1996-06-25 | 1996-06-25 | クロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013226A true JPH1013226A (ja) | 1998-01-16 |
| JP2972576B2 JP2972576B2 (ja) | 1999-11-08 |
Family
ID=15789556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8164251A Expired - Fee Related JP2972576B2 (ja) | 1996-06-25 | 1996-06-25 | クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972576B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022031885A (ja) * | 2018-01-05 | 2022-02-22 | 日本電波工業株式会社 | クロック切替え装置 |
-
1996
- 1996-06-25 JP JP8164251A patent/JP2972576B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022031885A (ja) * | 2018-01-05 | 2022-02-22 | 日本電波工業株式会社 | クロック切替え装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2972576B2 (ja) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04113718A (ja) | ヒットレス・クロック切替装置 | |
| JP2972576B2 (ja) | クロック発生回路 | |
| JP2602421B2 (ja) | クロック受信分配システム | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| JPH10145230A (ja) | Ｐｌｌ回路 | |
| JP3720552B2 (ja) | 二重化クロックの同期制御システム | |
| JP4592982B2 (ja) | クロック切替回路 | |
| JP2988410B2 (ja) | クロック同期化システム | |
| JP2874632B2 (ja) | クロック切替回路 | |
| JP2007235577A (ja) | 位相同期ループ回路及びこの位相同期ループ回路の制御方法 | |
| JP3518503B2 (ja) | クロック供給装置 | |
| JPH0661850A (ja) | 位相同期回路 | |
| JPH09261787A (ja) | Ｐｌｌ回路におけるクロック同期回路 | |
| JP2009021876A (ja) | クロック信号生成回路とクロック信号生成方法 | |
| JPH10290158A (ja) | 二重化位相同期装置 | |
| JPS61259357A (ja) | 共通バス制御方式 | |
| JPH07177025A (ja) | 二重化位相同期方式 | |
| JPH06351084A (ja) | リファレンスクロック切替回路 | |
| JP2005044239A (ja) | クロック切替装置 | |
| JPS621319A (ja) | 位相同期発振回路 | |
| JPH0934583A (ja) | クロック選択制御方式 | |
| JPH05284017A (ja) | Ｐｌｌ回路 | |
| JP2004015659A (ja) | Ｐｌｌ制御装置 | |
| JPH1169194A (ja) | 水平出力回路 | |
| JPH05110425A (ja) | 位相同期回路の冗長系切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |